JP6716105B2 - インターリーブコンバータ - Google Patents

Description

本発明は、インターリーブコンバータに関する。

従来より、複数相（例えば２相）のスイッチング出力段を所定の位相差（２相であれば位相差１８０°）で駆動することにより、入力電圧から所望の出力電圧を生成するインターリーブコンバータ（マルチフェイズコンバータ）が提案されている。

また、従来のインターリーブコンバータには、各相の電流に不均衡が生じないように、電流平衡制御を行うものもある。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

特開２０１５−２２０９７６号公報

しかしながら、従来のインターリーブコンバータでは、上記の電流平衡制御について、更なる改良（各相の電流に差がない場合の挙動改善）を図る余地があった。

本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、より好ましい電流平衡制御を実現することのできるインターリーブコンバータを提供することを目的とする。

本明細書中に開示されているインターリーブコンバータの制御装置は、複数相の出力段を所定の位相差で駆動することにより入力電圧から出力電圧を生成するインターリーブコンバータの制御主体であり、各相の出力段に流れる電流をそれぞれ検出して各相の電流帰還制御を行う複数の電流帰還制御部と、各相の出力段に流れる電流の平均値を用いて各相の電流帰還制御部をそれぞれ調整する電流平衡制御部と、を有する構成（第１の構成）とされている。

なお、上記第１の構成から成る制御装置は、前記出力電圧を検出して電圧帰還制御を行う電圧帰還制御部をさらに有する構成（第２の構成）にするとよい。

また、上記第２の構成から成る制御装置において、前記電圧帰還制御部は、前記出力電圧またはこれに応じた帰還電圧と所定の参照電圧との差分に応じた電圧帰還信号を生成する制御器と、前記電圧帰還信号に応じて各相の出力段をそれぞれ駆動する複数の駆動部とを含む構成（第３の構成）にするとよい。

また、上記第３の構成から成る制御装置において、前記複数の電流帰還制御部はそれぞれ、対応する相の出力段に流れる電流を検出して電流検出信号を生成する電流検出部と、前記電流検出信号を増幅して電流帰還信号を生成する増幅器と、前記電圧帰還信号またはこれと比較されるスロープ信号を前記電流帰還信号に応じて調整する第１信号調整部と、を含む構成（第４の構成）にするとよい。

また、上記第４の構成から成る制御装置において、前記電流平衡制御部は、各相の電流帰還信号を平均して平均電流帰還信号を生成する平均部と、各相の電流帰還信号と前記平均電流帰還信号との差分を取って各相の差分電流帰還信号を生成する複数の減算器と、各相の差分電流帰還信号それぞれの位相を補償して各相の電流平衡信号を生成する複数の補償器と、各相の電流帰還信号を各相の電流平衡信号に応じて調整する複数の第２信号調整部と、を含む構成（第５の構成）にするとよい。

また、上記第１〜第５いずれかの構成から成る制御装置において、前記出力段の相数はｎ（ただしｎは２以上の整数）であり、前記位相差は３６０°／ｎである構成（第６の構成）にするとよい。

また、本明細書中に開示されているインターリーブコンバータは、複数相の出力段と、請求項１〜請求項６のいずれか一項に記載の制御装置と、を有し、各相の出力段を所定の位相差で駆動することにより入力電圧から出力電圧を生成する構成（第７の構成）とされている。

なお、上記第７の構成から成るインターリーブコンバータにおいて、各相の出力段は、それぞれ、昇圧型、降圧型、昇降圧型、または、反転型である構成（第８の構成）にするとよい。

また、上記第７または第８の構成から成るインターリーブコンバータは、前記出力電圧に応じた帰還電圧を生成して前記制御装置に出力する帰還電圧生成部をさらに有する構成（第９の構成）にするとよい。

また、本明細書中に開示されている機器は、電源手段として、上記第７〜第９いずれかの構成から成るインターリーブコンバータを有する構成（第１０の構成）とされている。

本明細書中に開示されている発明によれば、より好ましい電流平衡制御を実現することのできるインターリーブコンバータを提供することが可能となる。

インターリーブコンバータの一構成例を示す回路ブロック図 制御装置の第１参考例を示すブロック線図 第１参考例におけるインダクタ電流のシミュレーション波形図 領域αの拡大図 制御装置の第２参考例を示すブロック線図 第２参考例におけるインダクタ電流のシミュレーション波形図 領域βの拡大図 ＩＬ１＝ＩＬ２時の無効部分を示すブロック線図 制御装置の一実施形態を示すブロック図 ＩＬ１＝ＩＬ２時の無効部分を示すブロック線図 本実施形態におけるインダクタ電流のシミュレーション波形図 領域γの拡大図 インターリーブコンバータの具体例を示す回路図

＜インターリーブコンバータ＞
図１は、インターリーブコンバータの一構成例（特にその出力段周辺）を示す回路ブロック図である。本構成例のインターリーブコンバータ１は、２相昇圧型のインターリーブＤＣ／ＤＣコンバータであり、その出力段周辺の構成要素として、出力トランジスタＴｒ１及びＴｒ２と、インダクタＬ１及びＬ２と、整流ダイオードＤ１及びＤ２と、出力キャパシタＣｏと、制御装置１０と、を有する。

インダクタＬ１の第１端は、ライン抵抗ＲＬ１を介して入力電圧Ｖｉの入力端に接続されている。インダクタＬ１の第２端は、出力トランジスタＴｒ１のドレインと整流ダイオードＤ１のアノードに接続されている。出力トランジスタＴｒ１のソースとバックゲートは、いずれも基準電位端（例えば接地端）に接続されている。出力トランジスタＴｒ１のドレイン・ソース間には、図示の極性でボディダイオードＢＤ１が接続されている。出力トランジスタＴｒ１のゲートは、制御装置１０に接続されている。整流ダイオードＤ１のカソードは、出力電圧Ｖｏの出力端に接続されている。

インダクタＬ２の第１端は、ライン抵抗ＲＬ２を介して入力電圧Ｖｉの入力端に接続されている。インダクタＬ２の第２端は、出力トランジスタＴｒ２のドレインと整流ダイオードＤ２のアノードに接続されている。出力トランジスタＴｒ２のソースとバックゲートは、いずれも基準電位端に接続されている。出力トランジスタＴｒ２のドレイン・ソース間には、図示の極性でボディダイオードＢＤ２が接続されている。出力トランジスタＴｒ２のゲートは、制御装置１０に接続されている。整流ダイオードＤ２のカソードは、出力電圧Ｖｏの出力端に接続されている。

出力キャパシタＣｏは、出力電圧Ｖｏの出力端と基準電位端との間に接続されている。なお、出力キャパシタＣｏには、等価直列抵抗ＲＣが付随している。

上記構成要素のうち、出力トランジスタＴｒ１とインダクタＬ１は、入力電圧Ｖｉから矩形波状のスイッチ電圧Ｖｏ１を生成する第１相の出力段として機能する。また、出力トランジスタＴｒ２とインダクタＬ２は、入力電圧Ｖｉから矩形波状のスイッチ電圧Ｖｏ２を生成する第２相の出力段として機能する。一方、整流ダイオードＤ１及びＤ２は、スイッチ電圧Ｖｏ１及びＶｏ２を足し合わせる出力加算部（出力整流部）として機能する。また、出力キャパシタＣｏは、ダイオードＤ１及びＤ２の加算出力を平滑化して最終的な出力電圧Ｖｏを生成する出力平滑部として機能する。

なお、本図では、各相の出力段を昇圧型とした例を挙げたが、その出力形式はこれに限定されるものではなく、各相の出力段を降圧型、昇降圧型、若しくは、反転型としてもよい。また、整流ダイオードＤ１及びＤ２に代えて、出力トランジスタＴｒ１及びＴｒ２と相補的にオン／オフされる同期整流トランジスタを用いることも可能である。

制御装置１０は、インターリーブコンバータ１の制御主体（いわゆる電源コントローラＩＣ）であり、入力電圧Ｖｉから所望の出力電圧Ｖｏを生成する際に、各相の出力段を所定の位相差で駆動する。本図の構成例に即して述べると、制御装置１０は、２相の出力段（具体的には出力トランジスタＴｒ１及びＴｒ２）を１８０°の位相差で駆動する。このようなインターリーブ制御を行うことにより、インダクタＬ１及びＬ２にそれぞれ流れるインダクタ電流ＩＬ１及びＩＬ２のリップル成分を互いに打ち消し合うことができる。従って、スイッチングノイズの低減や出力キャパシタＣｏのストレス軽減などを実現することが可能となる。

なお、本図では、出力段の相数を２とした例を挙げたが、出力段の相数は何らこれに限定されるものではなく、３以上としても構わない。これを踏まえて、インターリーブ制御の位相差について一般化すると、出力段の相数がｎ（ただしｎは２以上の整数）であるときには、上記の位相差を３６０°／ｎとすることが望ましい。

次に、制御装置１０の構成と動作について詳述する。ただし、以下では、制御装置１０の実施形態について詳細な説明を行う前に、その技術的意義がより明確となるように、いくつかの参考例を挙げて簡単に説明しておく。

＜制御装置（第１参考例）＞
図２は、インターリーブコンバータ１（特に制御装置１０）の第１参考例を示すブロック線図である。本参考例のインターリーブコンバータ１は、出力段１０１Ａ及び１０１Ｂと、出力加算部１０２と、出力平滑部１０３と、帰還電圧生成部１０４と、差分入力部１０５と、制御器１０６と、駆動部１０７Ａ及び１０７Ｂと、電流検出部１０８Ａ及び１０８Ｂと、増幅器１０９Ａ及び１０９Ｂと、信号調整部１１０Ａ及び１１０Ｂとを有する。

なお、上記構成要素のうち、例えば、差分入力部１０５、制御器１０６、駆動部１０７Ａ及び１０７Ｂ、電流検出部１０８Ａ及び１０８Ａ、増幅器１０９Ａ及び１０９Ｂ、並びに、信号調整部１１０Ａ及び１１０Ｂは、制御装置１０に含めておくとよい。ただし、出力段１０１Ａ及び１０１Ｂや帰還電圧生成部１０４を制御装置１０に含めたり、逆に、電流検出部１０８Ａ及び１０８Ｂを制御装置１０に含めないようにすることも任意である。

出力段１０１Ａ（伝達関数：Ｇｖｄ（ｓ））は、駆動信号Ｓ１２Ａに応じて矩形波状のスイッチ電圧Ｖｏ１を生成するパワー部である。出力段１０１Ａとしては、図１の出力トランジスタＴｒ１及びインダクタＬ１がこれに相当する。

出力段１０１Ｂ（伝達関数：Ｇｖｄ（ｓ））は、駆動信号Ｓ１２Ｂに応じて矩形波状のスイッチ電圧Ｖｏ２を生成するパワー部である。出力段１０１Ｂとしては、図１の出力トランジスタＴｒ２及びインダクタＬ２がこれに相当する。

出力加算部１０２は、スイッチ電圧Ｖｏ１及びＶｏ２をそれぞれ足し合わせて出力平滑部１０３に出力する。出力加算部１０２としては、図１の整流ダイオードＤ１及びＤ２がこれに相当する。

出力平滑部１０３は、ダイオードＤ１及びＤ２の加算出力を平滑化して出力電圧Ｖｏを生成する。出力平滑部１０３としては、図１の出力キャパシタＣｏがこれに相当する。

帰還電圧生成部１０４（ゲイン：Ｋｖ）は、出力電圧Ｖｏに応じた帰還電圧Ｖｆｂを生成して制御装置１０に出力する。なお、帰還電圧生成部１０４としては、例えば、出力電圧Ｖｏを分圧して帰還電圧Ｖｆｂを生成する抵抗分圧回路がこれに相当する。ただし、出力電圧Ｖｏが制御装置１０の入力ダイナミックレンジに収まっている場合には、帰還電圧生成部１０４を省略し、出力電圧Ｖｏを制御装置１０に直接入力することも可能である。

差分入力部１０５は、帰還電圧Ｖｆｂと所定の参照電圧Ｖｒｅｆとの差分信号を制御器１０６に出力する。

制御器１０６（伝達関数：Ｇｃｖ（ｓ））は、差分入力部１０５から入力される差分信号に応じた電圧帰還信号Ｓ１０を生成する。

なお、差分入力部１０５及び制御器１０６としては、例えば、エラーアンプや位相補償回路がこれに相当する。

駆動部１０７Ａ（伝達関数：Ｆｍ）は、制御信号Ｓ１１Ａ（＝電流帰還信号Ｓ１４Ａによる調整済みの電圧帰還信号Ｓ１０に相当）に応じて駆動信号Ｓ１２Ａを生成する。駆動部１０７Ａとしては、例えば、制御信号Ｓ１１Ａに応じたオンデューティ（＝一周期に占めるオン期間の割合）のパルス幅変調信号を生成するＰＷＭ［pulse width modulation］発生回路がこれに相当する。

駆動部１０７Ｂ（伝達関数：Ｆｍ）は、制御信号Ｓ１１Ｂ（＝電流帰還信号Ｓ１４Ｂによる調整済みの電圧帰還信号Ｓ１０に相当）に応じて駆動信号Ｓ１２Ｂを生成する。駆動部１０７Ｂとしては、例えば、制御信号Ｓ１１Ｂに応じたオンデューティのパルス幅変調信号を生成するＰＷＭ発生回路がこれに相当する。

なお、上記構成要素のうち、差分入力部１０５、制御器１０６、並びに、駆動部１０７Ａ及び１０７Ｂは、出力電圧Ｖｏ（ないしは帰還電圧Ｖｆｂ）を検出して電圧帰還制御を行う電圧帰還制御部として機能する。

電流検出部１０８Ａ（伝達関数：Ｇｉｄ（ｓ））は、駆動信号Ｓ１２Ａに応じて電流検出信号Ｓ１３Ａを生成する。電流検出部１０８Ａとしては、例えば、インダクタ電流ＩＬ１を電流／電圧変換するセンス抵抗がこれに相当する。

電流検出部１０８Ｂ（伝達関数：Ｇｉｄ（ｓ））は、駆動信号Ｓ１２Ｂに応じて電流検出信号Ｓ１３Ｂを生成する。電流検出部１０８Ｂとしては、例えば、インダクタ電流ＩＬ２を電流／電圧変換するセンス抵抗がこれに相当する。

増幅器１０９Ａ（ゲイン：Ｋｉ）は、電流検出信号Ｓ１３Ａを増幅して電流帰還信号Ｓ１４Ａを生成する。

増幅器１０９Ｂ（ゲイン：Ｋｉ）は、電流検出信号Ｓ１３Ｂを増幅して電流帰還信号Ｓ１４Ｂを生成する。

信号調整部１１０Ａは、電流帰還信号Ｓ１４Ａに応じて電圧帰還信号Ｓ１０を調整することにより、制御信号Ｓ１１Ａを生成する。信号調整部１１０Ａとしては、例えば、電圧帰還信号Ｓ１０から電流帰還信号Ｓ１４Ａを差し引いて制御信号Ｓ１１Ａを生成する減算器がこれに相当する。

信号調整部１１０Ｂは、電流帰還信号Ｓ１４Ｂに応じて電圧帰還信号Ｓ１０を調整することにより、制御信号Ｓ１１Ａを生成する。信号調整部１１０Ｂとしては、例えば、電圧帰還信号Ｓ１０から電流帰還信号Ｓ１４Ｂを差し引いて制御信号Ｓ１１Ｂを生成する減算器がこれに相当する。

なお、上記構成要素のうち、電流検出部１０８Ａ、増幅器１０９Ａ、及び、信号調整部１１０Ａは、インダクタ電流ＩＬ１を検出して第１相の電流帰還制御を行う第１の電流帰還制御部として機能する。また、上記構成要素のうち、電流検出部１０８Ｂ、増幅器１０９Ｂ、及び、信号調整部１１０Ｂは、インダクタ電流ＩＬ２を検出して第２相の電流帰還制御を行う第２の電流帰還制御部として機能する。

上記構成から成る第１参考例の制御装置１０では、各相共通の電圧モード制御が行われると共に、各相独立の電流モード制御が行われる。

図３は、第１参考例におけるインダクタ電流ＩＬ１及びＩＬ２のシミュレーション波形図である。なお、シミュレーション回路（先出の図１を参照）の回路定数については、入力電圧Ｖｉ＝１２Ｖ、出力電圧Ｖｏ＝４８Ｖ、出力電流Ｉｏ＝１０．４２Ａまたは２０．８４Ａ、出力電力Ｐｏ＝５００Ｗまたは１ｋＷ、自己インダクタンスＬ１及びＬ２＝７．２μＨ、直流ライン抵抗ＲＬ１、ＲＬ２＝５ｍΩ、２０ｍΩ、出力キャパシタンスＣｏ＝５００μＦ、等価直列抵抗ＲＣ＝３０ｍΩ、並びに、スイッチング周波数ｆｓ＝２００ｋＨｚであるものとする。また、図４は、図３における領域αの拡大図である。

第１参考例の制御装置１０であれば、出力電圧Ｖｏに応じた電圧帰還制御だけでなく、インダクタ電流ＩＬ１及びＩＬ２に応じた電流帰還制御が行われるので、電圧帰還制御のみを行う構成と比べて、出力帰還制御の安定性を向上することが可能である。

また、電圧帰還ループと電流帰還ループの双方を有する構成であれば、電圧帰還ループの二次遅れ系と電流帰還ループの二次遅れ系を相殺することができる。従って、電圧帰還ループの二次遅れ系に特有の共振ピークが減るので、位相の遅れが緩やかとなる。その結果、電圧帰還ループのみを有する構成と比べて、出力電流Ｉｏ（延いてはインダクタ電流ＩＬ１及びＩＬ２）が急変しても、意図しないオーバーシュートまたはアンダーシュートを生じにくくなる。

しかしながら、第１参考例の制御装置１０では、インダクタ電流ＩＬ１及びＩＬ２に応じた各相の電流帰還制御がそれぞれ独立に実施されている。すなわち、各相の電流帰還制御には、インダクタ電流ＩＬ１及びＩＬ２相互間の偏差が何ら反映されていない。そのため、電流検出部１０８Ａ及び１０８Ｂの検出精度にばらつきがあったり、出力段１０１Ａ及び１０１Ｂの回路定数（例えば直流ライン抵抗ＲＬ１及びＲＬ２）にばらつきがあったりすると、インダクタ電流ＩＬ１及びＩＬ２に不均衡（定常偏差）を生じてしまう。

＜制御装置（第２参考例）＞
図５は、インターリーブコンバータ１（特に制御装置１０）の第２参考例を示すブロック線図である。本参考例のインターリーブコンバータ１は、インダクタ電流ＩＬ１及びＩＬ２の不均衡（定常偏差）を解消すべく、第１参考例（図２）の構成要素に加えて、さらに、減算器１１１と補償器１１２を有する。なお、これらの構成要素は、制御装置１０に含めるとよい。

減算器１１１は、電流帰還信号Ｓ１４Ａと電流帰還信号Ｓ１４Ｂとの差分を取って差分電流帰還信号Ｓ１５（＝Ｓ１４Ａ−Ｓ１４Ｂ）を生成する。

補償器１１２（伝達関数：Ｃｉ（ｓ））は、差分電流帰還信号Ｓ１５の位相を補償して電流平衡信号Ｓ１６を生成する。電流平衡信号Ｓ１６は、図２の電流帰還信号Ｓ１４Ａ及びＳ１４Ｂに代えて、信号調整部１１０Ａ及び１１０Ｂに入力されている。

従って、信号調整部１１０Ａ及び１１０Ｂでは、電流平衡信号Ｓ１６に応じて電圧帰還信号Ｓ１０を調整することにより、制御信号Ｓ１１Ａ及びＳ１１Ｂが生成される。

上記構成から成る第２参考例の制御装置１０では、各相共通の電圧モード制御が行われると共に、各相の電流差分値（＝ＩＬ１−ＩＬ２）に応じた電流平衡制御が行われる。

図６は、第２参考例におけるインダクタ電流ＩＬ１及びＩＬ２のシミュレーション波形図である。なお、シミュレーション条件については、先出の図３と同様である。また、図７は、図６における領域βの拡大図である。

両図で示したように、第２参考例の制御装置１０であれば、各相のインダクタ電流ＩＬ１及びＩＬ２が定常偏差のない平衡状態となる。

しかしながら、第２参考例の制御装置１０では、出力電流Ｉｏ（延いてはインダクタ電流ＩＬ１及びＩＬ２）の急変時において、意図しないオーバーシュートまたはアンダーシュートが生じやすくなる。これは、出力電流Ｉｏの急変時において、過渡的にＩＬ１＝ＩＬ２（またはＩＬ１≒ＩＬ２）となり、電流平衡ループが無効となるためである。以下では、この現象について説明する。

図８は、各相のインダクタ電流ＩＬ１及びＩＬ２が等しい（またはほぼ等しい）ときに電流平衡ループが無効となる様子を示すブロック線図である。ＩＬ１＝ＩＬ２（またはＩＬ１≒ＩＬ２）である場合には、減算器１１１で生成される差分電流帰還信号Ｓ１５がゼロ値（またはほぼゼロ値）となるので、信号調整部１１０Ａ及び１１０Ｂにそれぞれ入力される電流平衡信号Ｓ１６もゼロ値（またはほぼゼロ値）となる。

その結果、本図の破線で示したように、電流平衡ループが何ら機能していない状態となる。このような状態は、電圧帰還ループのみを有する構成と等価であり、二次遅れ系に特有の共振ピークが大きくなる。

以上の理由から、第２参考例の制御装置１０では、出力電流Ｉｏの急変時において、意図しないオーバーシュートまたはアンダーシュートが生じやすくなる。

＜制御装置（実施形態）＞
図９は、インターリーブコンバータ１（特に制御装置１０）の一実施形態を示すブロック図である。本実施形態のインターリーブコンバータ１は、第２参考例（図５）の減算器１１１と補償器１１２に代えて、加算器２０１と、１／２減衰器２０２と、減算器２０３Ａ及び２０３Ｂと、補償器２０４Ａ及び２０４Ｂと、信号調整部２０５Ａ及び２０５Ｂとを有する。なお、これらの構成要素は、制御装置１０に含めるとよい。

加算器２０１は、電流帰還信号Ｓ１４Ａ及びＳ１４Ｂを足し合わせて加算電流帰還信号Ｓ２１（＝Ｓ１４Ａ＋Ｓ１４Ｂ）を生成する。

１／２減衰器２０２は、加算電流帰還信号Ｓ２１を１／２に減衰して平均電流帰還信号Ｓ２２（＝（Ｓ１４Ａ＋Ｓ１４Ｂ）／２）を生成する。

すなわち、加算器２０１及び１／２減衰器２０２は、電流帰還信号Ｓ１４Ａ及びＳ１４Ｂを平均して平均電流帰還信号Ｓ２２を生成する平均部として機能する。

減算器２０３Ａは、電流帰還信号Ｓ１４Ａから平均電流帰還信号Ｓ２２を差し引いて差分電流帰還信号Ｓ２３Ａ（＝Ｓ１４Ａ−Ｓ２２）を生成する。

減算器２０３Ｂは、電流帰還信号Ｓ１４Ｂから平均電流帰還信号Ｓ２２を差し引いて差分電流帰還信号Ｓ２３Ｂ（＝Ｓ１４Ｂ−Ｓ２２）を生成する。

補償器２０４Ａ（伝達関数：Ｃｉ（ｓ））は、差分電流帰還信号Ｓ２３Ａの位相を補償して電流平衡信号Ｓ２４Ａを生成する。

補償器２０４Ｂ（伝達関数：Ｃｉ（ｓ））は、差分電流帰還信号Ｓ２３Ｂの位相を補償して電流平衡信号Ｓ２４Ｂを生成する。

信号調整部２０５Ａは、電流平衡信号Ｓ２４Ａに応じて電流帰還信号Ｓ１４Ａを調整することにより、調整電流帰還信号Ｓ２５Ａを生成する。信号調整部２０５Ａとしては、例えば、電流帰還信号Ｓ１４Ａと電流平衡信号Ｓ２４Ａとを足し合わせて調整電流帰還信号Ｓ２５Ａ（＝Ｓ１４Ａ＋Ｓ２４Ａ）を生成する加算器がこれに相当する。

信号調整部２０５Ｂは、電流平衡信号Ｓ２４Ｂに応じて電流帰還信号Ｓ１４Ｂを調整することにより、調整電流帰還信号Ｓ２５Ｂを生成する。信号調整部２０５Ｂとしては、例えば、電流帰還信号Ｓ１４Ｂと電流平衡信号Ｓ２４Ｂとを足し合わせて調整電流帰還信号Ｓ２５Ｂ（＝Ｓ１４Ｂ＋Ｓ２４Ｂ）を生成する加算器がこれに相当する。

なお、先出の減算器２０３Ａの入力極性を正負逆とし、平均電流帰還信号Ｓ２２から電流帰還信号Ｓ１４Ａを差し引いて差分電流帰還信号Ｓ２３Ａ（＝Ｓ２２−Ｓ１４Ａ）を生成する場合には、信号調整部２０５Ａとして、電流帰還信号Ｓ１４Ａから電流平衡信号Ｓ２４Ａを差し引いて調整電流帰還信号Ｓ２５Ａ（＝Ｓ１４Ａ−Ｓ２４Ａ）を生成する減算器を用いればよい。

同様に、先出の減算器２０３Ｂの入力極性を正負逆とし、平均電流帰還信号Ｓ２２から電流帰還信号Ｓ１４Ｂを差し引いて差分電流帰還信号Ｓ２３Ｂ（＝Ｓ２２−Ｓ１４Ｂ）を生成する場合には、信号調整部２０５Ｂとして、電流帰還信号Ｓ１４Ｂから電流平衡信号Ｓ２４Ｂを差し引いて調整電流帰還信号Ｓ２５Ｂ（＝Ｓ１４Ｂ−Ｓ２４Ｂ）を生成する減算器を用いればよい。

調整電流帰還信号Ｓ２５Ａ及びＳ２５Ｂは、それぞれ、図２の電流帰還信号Ｓ１４Ａ及びＳ１４Ｂ、若しくは、図５の電流平衡信号Ｓ１６に代えて、信号調整部１１０Ａ及び１１０Ｂに入力されている。

従って、信号調整部１１０Ａ及び１１０Ｂでは、それぞれ、調整電流帰還信号Ｓ２５Ａ及びＳ２５Ｂに応じて電圧帰還信号Ｓ１０を調整することにより、制御信号Ｓ１１Ａ及びＳ１１Ｂが生成される。

なお、上記の構成要素（２０１、２０２、２０３Ａ及び２０３Ｂ、２０４Ａ及び２０４Ｂ、並びに、２０５Ａ及び２０５Ｂ）は、インダクタ電流ＩＬ１及びＩＬ２の平均値を算出し、その算出結果を用いて電流帰還信号Ｓ１４Ａ及びＳ１４Ｂをそれぞれ調整する電流平衡制御部として機能する。

以下では、本実施形態の技術的意義について、先の第２参考例（図５）と対比すべく、ＩＬ１＝ＩＬ２（またはＩＬ１≒ＩＬ２）である場合を例に挙げて説明する。

図１０は、各相のインダクタ電流ＩＬ１及びＩＬ２が等しい（またはほぼ等しい）ときに、電流平衡制御部が無効となる様子を示すブロック線図である。

ＩＬ１＝ＩＬ２（またはＩＬ１≒ＩＬ２）である場合には、減算器２０３Ａ及び２０３Ｂでそれぞれ生成される差分電流帰還信号Ｓ２３Ａ及びＳ２３Ｂがゼロ値（またはほぼゼロ値）となるので、信号調整部２０５Ａ及び２０５Ｂにそれぞれ入力される電流平衡信号Ｓ２４Ａ及びＳ２４Ｂもゼロ値（またはほぼゼロ値）となる。その結果、本図の破線で示したように、電流平衡制御部が何ら機能していない状態となる。この点については、先の第２参考例（図５）と基本的に同様である。

ただし、本実施形態の制御装置１０では、電流平衡制御部が無効となっても、調整電流帰還信号Ｓ２５Ａ及びＳ２５Ｂがゼロ値となるわけではなく、無調整の電流帰還信号Ｓ１４Ａ及びＳ１４Ｂが調整電流帰還信号Ｓ２５Ａ及びＳ２５Ｂとしてそのまま信号調整部１１０Ａ及び１１０Ｂに入力される状態となる。従って、ＩＬ１＝ＩＬ２（またはＩＬ１≒ＩＬ２）であっても、各相独立の電流モード制御自体は、何ら支障なく継続される。

すなわち、本実施形態の制御装置１０は、第２参考例（図５）と異なり、各相独立の電流帰還ループを残しつつ、電流平衡制御部が別途追加された構成であると言える。このような構成を採用すれば、ＩＬ１＝ＩＬ２（またはＩＬ１≒ＩＬ２）となり、電流平衡制御部が十全に機能しない状態となっても、出力電圧Ｖｏに応じた電圧帰還制御とインダクタ電流ＩＬ１及びＩＬ２に応じた電流帰還制御を支障なく継続することができる。従って、第１参考例（図２）と同様、出力電流Ｉｏ（延いてはインダクタ電流ＩＬ１及びＩＬ２）が急変しても、意図しないオーバーシュートまたはアンダーシュートを生じにくくなる。

また、ＩＬ１≠ＩＬ２である場合には、上記の電流平衡制御部が有効となるので、第２参考例（図５）と同様、各相のインダクタ電流ＩＬ１及びＩＬ２について、定常偏差のない平衡状態を実現することが可能となる。

図１１は、本実施形態におけるインダクタ電流ＩＬ１及びＩＬ２のシミュレーション波形図である。なお、シミュレーション条件については、先出の図３または図６と同様である。また、図１２は、図１１における領域γの拡大図である。

先にも述べたように、本実施形態の制御装置１０であれば、各相のインダクタ電流ＩＬ１及びＩＬ２を平衡させつつ、ＩＬ１＝ＩＬ２（またはＩＬ１≒ＩＬ２）となる場合でも各相独立の電流帰還制御を継続することができる。すなわち、第１参考例（図２）と第２参考例（図５）双方の長所を併せ持つ出力帰還制御を行うことが可能となる。

特に、大電流・高電圧を取り扱う機器（民生機器、産業機器、または、車載機器など）の電源手段として、インターリーブコンバータ１を用いる場合には、電圧帰還ループの二次遅れ系に特有の共振ピークが大きくなりやすいので、本実施形態の制御装置１０を採用することが望ましいと言える。

図１３は、本実施形態におけるインターリーブコンバータ１の具体例を示す回路図である。本構成例のインターリーブコンバータ１において、出力段１０１Ａ及び１０１Ｂ、出力加算部１０２、並びに、出力平滑部１０３は、先出の図１と同様の構成から成るので、詳細な説明を割愛する。

帰還電圧生成部１０４は、出力電圧Ｖｏの出力端と基準電位端との間に直列接続された抵抗Ｒ１及びＲ２を含み、相互間の接続ノードから帰還電圧Ｖｆｂ（＝出力電圧Ｖｏの分圧電圧）が出力される。

差分入力部１０５と制御器１０６は、オペアンプＡＭＰ１と、抵抗Ｒ３と、キャパシタＣ１及びＣ２を含む。オペアンプＡＭＰ１の第１入力端には、参照電圧Ｖｒｅｆが印加されている。オペアンプＡＭＰ１の第２入力端には、帰還電圧Ｖｆｂが印加されている。抵抗Ｒ３の第１端とキャパシタＣ２の第１端は、オペアンプＡＭＰ１の第２入力端に接続されている。抵抗Ｒ３の第２端は、キャパシタＣ１の第１端に接続されている。キャパシタＣ１及びＣ２それぞれの第２端は、オペアンプＡＭＰ１の出力端に接続されている。上記接続態様のオペアンプＡＭＰ１は、その出力端から電圧帰還信号Ｓ１０を出力する。このように、差分入力部１０５と制御器１０６は、帰還電圧Ｖｆｂと参照電圧Ｖｒｅｆとの差分に応じた電圧帰還信号Ｓ１０を生成するエラーアンプとして実装されている。

電流検出部１０８Ａ及び１０８Ｂは、それぞれ、インダクタ電流ＩＬ１及びＩＬ２に応じた電流検出信号Ｓ１３Ａ及びＳ１３Ｂを生成する。なお、電流検出手法については、インダクタ電流ＩＬ１及びＩＬ２（またはこれらと等価のミラー電流）が流れる電流経路に設けられたセンス抵抗の両端間電圧を測定する構成としてもよいし、或いは、出力トランジスタＴｒ１及びＴｒ２のオン期間中にそれぞれのドレイン・ソース間電圧を測定する構成としてもよい。

増幅器１０９Ａは、オペアンプＡＭＰ２と抵抗Ｒ４及びＲ５を含む。オペアンプＡＭＰ２の第１入力端には、電流検出信号Ｓ１３Ａが入力されている。抵抗Ｒ４の第１端は、オペアンプＡＭＰ２の出力端に接続されている。抵抗Ｒ４の第２端と抵抗Ｒ５の第１端は、オペアンプＡＭＰ２の第２入力端に接続されている。抵抗Ｒ５の第２端は、基準電位端に接続されている。本構成例の増幅器１０９Ａは、オペアンプＡＭＰ２の出力端から電流帰還信号Ｓ１４Ａを出力する。

増幅器１０９Ｂは、オペアンプＡＭＰ３と抵抗Ｒ６及びＲ７を含む。オペアンプＡＭＰ３の第１入力端には、電流検出信号Ｓ１３Ｂが入力されている。抵抗Ｒ６の第１端は、オペアンプＡＭＰ３の出力端に接続されている。抵抗Ｒ６の第２端と抵抗Ｒ７の第１端は、オペアンプＡＭＰ３の第２入力端に接続されている。抵抗Ｒ７の第２端は、基準電位端に接続されている。本構成例の増幅器１０９Ｂは、オペアンプＡＭＰ３の出力端から電流帰還信号Ｓ１４Ｂを出力する。

加算器２０１は、オペアンプＡＭＰ４と抵抗Ｒ８〜Ｒ１０とを含む。抵抗Ｒ８の第１端には、電流帰還信号Ｓ１４Ａが入力されている。抵抗Ｒ９の第１端には、電流帰還信号１４Ｂが入力されている。抵抗Ｒ８及びＲ９それぞれの第２端と抵抗Ｒ１０の第１端は、オペアンプＡＭＰ４の第１入力端に接続されている。オペアンプＡＭＰ４の第２入力端は、基準電位端に接続されている。抵抗Ｒ１０の第２端は、オペアンプＡＭＰ４の出力端に接続されている。本構成例の加算器２０１は、オペアンプＡＭＰ４の出力端から加算電流帰還信号Ｓ２１を出力する。

１／２減衰器２０２は、オペアンプＡＭＰ５と、同一抵抗値の抵抗Ｒ１１及びＲ１２を含む。抵抗Ｒ１１の第１端には、加算電流帰還信号Ｓ２１が入力されている。抵抗Ｒ１１の第２端と抵抗Ｒ１２の第１端は、オペアンプＡＭＰ５の第１入力端に接続されている。オペアンプＡＭＰ５の第２入力端は、基準電位端に接続されている。抵抗Ｒ１２の第２端は、オペアンプＡＭＰ５の出力端に接続されている。本構成例の１／２減衰器２０２は、オペアンプＡＭＰ５の出力端から平均電流帰還信号Ｓ２２を出力する。

減算器２０３Ａは、オペアンプＡＭＰ６と抵抗Ｒ１３〜Ｒ１６を含む。抵抗Ｒ１３の第１端には、電流帰還信号Ｓ１４Ａが入力されている。抵抗Ｒ１５の第１端には、平均電流帰還信号Ｓ２２が入力されている。抵抗Ｒ１３の第２端と抵抗Ｒ１４の第１端は、オペアンプＡＭＰ６の第１入力端に接続されている。抵抗Ｒ１５の第２端と抵抗Ｒ１６の第１端は、オペアンプＡＭＰ６の第２入力端に接続されている。抵抗Ｒ１４の第２端は、オペアンプＡＭＰ６の出力端に接続されている。抵抗Ｒ１６の第２端は、基準電位端に接続されている。本構成例の減算器２０３Ａは、オペアンプＡＭＰ６の出力端から差分電流帰還信号Ｓ２３Ａを出力する。

減算器２０３Ｂは、オペアンプＡＭＰ７と抵抗Ｒ１７〜Ｒ２０を含む。抵抗Ｒ１７の第１端には、電流帰還信号Ｓ１４Ｂが入力されている。抵抗Ｒ１９の第１端には、平均電流帰還信号Ｓ２２が入力されている。抵抗Ｒ１７の第２端と抵抗Ｒ１８の第１端は、オペアンプＡＭＰ７の第１入力端に接続されている。抵抗Ｒ１９の第２端と抵抗Ｒ２０の第１端は、オペアンプＡＭＰ７の第２入力端に接続されている。抵抗Ｒ１８の第２端は、オペアンプＡＭＰ７の出力端に接続されている。抵抗Ｒ２０の第２端は、基準電位端に接続されている。本構成例の減算器２０３Ｂは、オペアンプＡＭＰ７の出力端から差分電流帰還信号Ｓ２３Ｂを出力する。

補償器２０４Ａは、オペアンプＡＭＰ８と、抵抗Ｒ２１及びＲ２２と、キャパシタＣ３とを含む。抵抗Ｒ２１の第１端には、差分電流帰還信号Ｓ２３Ａが入力されている。抵抗Ｒ２１の第２端と抵抗Ｒ２２の第１端は、オペアンプＡＭＰ８の第１入力端に接続されている。オペアンプＡＭＰ８の第２入力端は、基準電位端に接続されている。抵抗Ｒ２２の第２端は、キャパシタＣ３の第１端に接続されている。キャパシタＣ３の第２端は、オペアンプＡＭＰ８の出力端に接続されている。本構成例の補償器２０４Ａは、オペアンプＡＭＰ８の出力端から電流平衡信号Ｓ２４Ａを出力する。

補償器２０４Ｂは、オペアンプＡＭＰ９と、抵抗Ｒ２３及びＲ２４と、キャパシタＣ４とを含む。抵抗Ｒ２３の第１端には、差分電流帰還信号Ｓ２３Ｂが入力されている。抵抗Ｒ２３の第２端と抵抗Ｒ２４の第１端は、オペアンプＡＭＰ９の第１入力端に接続されている。オペアンプＡＭＰ９の第２入力端は、基準電位端に接続されている。抵抗Ｒ２４の第２端は、キャパシタＣ４の第１端に接続されている。キャパシタＣ４の第２端は、オペアンプＡＭＰ９の出力端に接続されている。本構成例の補償器２０４Ｂは、オペアンプＡＭＰ９の出力端から電流平衡信号Ｓ２４Ｂを出力する。

信号調整部２０５Ａは、オペアンプＡＭＰ１０と抵抗Ｒ２５〜Ｒ２７を含む。抵抗Ｒ２５の第１端には、電流帰還信号Ｓ１４Ａが入力されている。抵抗Ｒ２６の第１端には、電流平衡信号Ｓ２４Ａが入力されている。抵抗Ｒ２５及びＲ２６それぞれの第２端と抵抗Ｒ２７の第１端は、オペアンプＡＭＰ１０の第１入力端に接続されている。オペアンプＡＭＰ１０の第２入力端は、基準電位端に接続されている。抵抗Ｒ２７の第２端は、オペアンプＡＭＰ１０の出力端に接続されている。本構成例の信号調整部２０５Ａは、オペアンプＡＭＰ１０の出力端から調整電流帰還信号Ｓ２５Ａを出力する。

信号調整部２０５Ｂは、オペアンプＡＭＰ１１と抵抗Ｒ２８〜Ｒ３０を含む。抵抗Ｒ２８の第１端には、電流帰還信号Ｓ１４Ｂが入力されている。抵抗Ｒ２９の第１端には、電流平衡信号Ｓ２４Ｂが入力されている。抵抗Ｒ２８及びＲ２９それぞれの第２端と抵抗Ｒ３０の第１端は、オペアンプＡＭＰ１１の第１入力端に接続されている。オペアンプＡＭＰ１１の第２入力端は、基準電位端に接続されている。抵抗Ｒ３０の第２端は、オペアンプＡＭＰ１１の出力端に接続されている。本構成例の信号調整部２０５Ｂは、オペアンプＡＭＰ１１の出力端から調整電流帰還信号Ｓ２５Ｂを出力する。

信号調整部１１０Ａは、オペアンプＡＭＰ１２と抵抗Ｒ３１〜Ｒ３４を含む。抵抗Ｒ３１の第１端には、電圧帰還信号Ｓ１０が入力されている。抵抗Ｒ３３の第１端には、調整電流帰還信号Ｓ２５Ａが入力されている。抵抗Ｒ３１の第２端と抵抗Ｒ３２の第１端は、オペアンプＡＭＰ１２の第１入力端に接続されている。抵抗Ｒ３３の第２端と抵抗Ｒ３４の第１端は、オペアンプＡＭＰ１２の第２入力端に接続されている。抵抗Ｒ３２の第２端は、オペアンプＡＭＰ１２の出力端に接続されている。抵抗Ｒ３４の第２端は、基準電位端に接続されている。本構成例の信号調整部１１０Ａは、オペアンプＡＭＰ１２の出力端から制御信号Ｓ１１Ａを出力する。

信号調整部１１０Ｂは、オペアンプＡＭＰ１３と抵抗Ｒ３５〜Ｒ３８を含む。抵抗Ｒ３５の第１端には、電圧帰還信号Ｓ１０が入力されている。抵抗Ｒ３７の第１端には、調整電流帰還信号Ｓ２５Ｂが入力されている。抵抗Ｒ３５の第２端と抵抗Ｒ３６の第１端は、オペアンプＡＭＰ１３の第１入力端に接続されている。抵抗Ｒ３７の第２端と抵抗Ｒ３８の第１端は、オペアンプＡＭＰ１３の第２入力端に接続されている。抵抗Ｒ３６の第２端は、オペアンプＡＭＰ１３の出力端に接続されている。抵抗Ｒ３８の第２端は、基準電位端に接続されている。本構成例の信号調整部１１０Ｂは、オペアンプＡＭＰ１３の出力端から制御信号Ｓ１１Ｂを出力する。

駆動部１０７Ａは、スロープ生成部ＳＬＧ１と、コンパレータＣＭＰ１と、ロジック制御部ＣＴＲＬ１とを含む。コンパレータＣＭＰ１は、信号調整部１１０Ａから入力される制御信号Ｓ１１Ａとスロープ生成部ＳＬＧ１から入力されるスロープ信号ＳＬ１とを比較してパルス幅変調信号ＰＷＭ１を生成する。ロジック制御部ＣＴＲＬ１は、コンパレータＣＭＰ１から入力されるパルス幅変調信号ＰＷＭ１に応じて駆動信号Ｓ１２Ａを生成し、これを出力トランジスタＴｒ１のゲートに出力する。

駆動部１０７Ｂは、スロープ生成部ＳＬＧ２と、コンパレータＣＭＰ２と、ロジック制御部ＣＴＲＬ２とを含む。コンパレータＣＭＰ２は、信号調整部１１０Ｂから入力される制御信号Ｓ１１Ｂとスロープ生成部ＳＬＧ２から入力されるスロープ信号ＳＬ２とを比較してパルス幅変調信号ＰＷＭ２を生成する。ロジック制御部ＣＴＲＬ２は、コンパレータＣＭＰ２から入力されるパルス幅変調信号ＰＷＭ２に応じて駆動信号Ｓ１２Ｂを生成し、これを出力トランジスタＴｒ２のゲートに出力する。

なお、本構成例では、電圧帰還信号Ｓ１０から調整電流帰還信号Ｓ２５Ａ及びＳ２５Ｂをそれぞれ減算する構成を例に挙げたが、電流帰還制御手法は、何らこれに限定されるものではなく、例えば、スロープ信号ＳＬ１及びＳＬ２に調整電流帰還信号Ｓ２５Ａ及びＳ２５Ｂをそれぞれ加算する構成としてもよい。

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されているインターリーブコンバータは、例えば、大電流・高電圧を取り扱う機器（民生機器、産業機器、または、車載機器など）の電源手段として、好適に利用することが可能である。

１ インターリーブコンバータ
１０ 制御装置
１０１Ａ、１０１Ｂ 出力段
１０２ 出力加算部
１０３ 出力平滑部
１０４ 帰還電圧生成部
１０５ 差分入力部
１０６ 制御器
１０７Ａ、１０７Ｂ 駆動部
１０８Ａ、１０８Ｂ 電流検出部
１０９Ａ、１０９Ｂ 増幅器
１１０Ａ、１１０Ｂ 信号調整部
１１１ 減算器
１１２ 補償器
２０１ 加算器
２０２ １／２減衰器
２０３Ａ、２０３Ｂ 減算器
２０４Ａ、２０４Ｂ 補償器
２０５Ａ、２０５Ｂ 信号調整部
Ｔｒ１、Ｔｒ２ 出力トランジスタ
ＢＤ１、ＢＤ２ ボディダイオード
Ｌ１、Ｌ２ インダクタ
ＲＬ１、ＲＬ２ ライン抵抗
Ｄ１、Ｄ２ 整流ダイオード
Ｃｏ 出力キャパシタ
ＲＣ 等価直列抵抗
Ｒ１〜Ｒ３８ 抵抗
Ｃ１〜Ｃ４ キャパシタ
ＡＭＰ１〜ＡＭＰ１３ オペアンプ
ＣＭＰ１、ＣＭＰ２ コンパレータ
ＳＬＧ１、ＳＬＧ２ スロープ生成部
ＣＴＲＬ１、ＣＴＲＬ２ ロジック制御部

Claims (6)

1. 複数相の出力段を所定の位相差で駆動することにより入力電圧から出力電圧を生成するインターリーブコンバータの制御装置であって、
   各相の出力段に流れる電流をそれぞれ検出して各相の電流帰還制御を行う複数の電流帰還制御部と、
   各相の出力段に流れる電流の平均値を用いて各相の電流帰還制御部をそれぞれ調整する電流平衡制御部と、
   前記出力電圧を検出して電圧帰還制御を行う電圧帰還制御部と、
   を有し、
   前記電圧帰還制御部は、
   前記出力電圧またはこれに応じた帰還電圧と所定の参照電圧との差分に応じた電圧帰還信号を生成する制御器と、
   前記電圧帰還信号に応じて各相の出力段をそれぞれ駆動する複数の駆動部と、
   を含み、
   前記複数の電流帰還制御部は、それぞれ、
   対応する相の出力段に流れる電流を検出して電流検出信号を生成する電流検出部と、
   前記電流検出信号を増幅して電流帰還信号を生成する増幅器と、
   前記電圧帰還信号またはこれと比較されるスロープ信号を前記電流帰還信号に応じて調整する第１信号調整部と、
   を含み、
   前記電流平衡制御部は、
   各相の電流帰還信号を平均して平均電流帰還信号を生成する平均部と、
   各相の電流帰還信号と前記平均電流帰還信号との差分を取って各相の差分電流帰還信号を生成する複数の減算器と、
   各相の差分電流帰還信号それぞれの位相を補償して各相の電流平衡信号を生成する複数の補償器と、
   各相の電流帰還信号を各相の電流平衡信号に応じて調整する複数の第２信号調整部と、
   を含むことを特徴とする制御装置。
2. 前記出力段の相数はｎ（ただしｎは２以上の整数）であり、前記位相差は３６０°／ｎであることを特徴とする請求項１に記載の制御装置。
3. 複数相の出力段と、
   請求項１または請求項２に記載の制御装置と、
   を有し、
   各相の出力段を所定の位相差で駆動することにより入力電圧から出力電圧を生成することを特徴とするインターリーブコンバータ。
4. 各相の出力段は、それぞれ、昇圧型、降圧型、昇降圧型、または、反転型であることを特徴とする請求項３に記載のインターリーブコンバータ。
5. 前記出力電圧に応じた帰還電圧を生成して前記制御装置に出力する帰還電圧生成部を更に有することを特徴とする請求項３または請求項４に記載のインターリーブコンバータ。
6. 電源手段として、請求項３〜請求項５のいずれか一項に記載のインターリーブコンバータを有することを特徴とする機器。