JP6701443B2 - 信号処理回路、それを用いた分散メモリ、romおよびdac - Google Patents
信号処理回路、それを用いた分散メモリ、romおよびdac Download PDFInfo
- Publication number
- JP6701443B2 JP6701443B2 JP2019513677A JP2019513677A JP6701443B2 JP 6701443 B2 JP6701443 B2 JP 6701443B2 JP 2019513677 A JP2019513677 A JP 2019513677A JP 2019513677 A JP2019513677 A JP 2019513677A JP 6701443 B2 JP6701443 B2 JP 6701443B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- input
- output
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/107—Serial-parallel conversion of data or prefetch
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Description
図2Aに、本発明の実施形態1に係る認識回路100の連続するNビット長の入力ワードに対する処理を模式的に示す。この認識回路100は、高速のビット信号が入力される1つのシリアルポートを備え、かつ、Nビットの入力ワードを認識し、2N通りのビット組み合わせに一意対応する2N個の出力ポートを備えている。認識回路100の出力ポートは、電気回路200の2N個の入力ポートに接続されている。
図10A、10Bに、本発明の実施形態2に係る大規模分散メモリの構成を示す。大規模分散メモリ200は、実施形態1に係る認識回路100と同じ認識回路210、および認識回路210の各出力ポートに対応付けられた従来型のランダムアクセスメモリ(RAM)チップ220−1〜220−2Nを備える。
図12に、本発明の実施形態3に係る超高速アクセスを持つ超高速リードオンリーメモリ(ROM)チップの構成を示す。超高速ROMチップ300は、本実施形態1で用いた認識回路100を用いたラインデコーダ311およびワードデコーダ312、2次元のメモリセルアレイ320、ならびに出力センサ330を備える。
図13に、本発明の実施形態4に係る高性能デジタルアナログコンバータ(DAC)の構成を示す。DAC400は、本実施形態1で用いた認識回路100と同じ認識回路410、およびアナログ出力電圧発生器420を備える。DAC400は、リアルタイムで動作し、連続的な入力信号が複数のワードに分離され、各ワードが対応するアナログ出力電圧に変換される。各ワードがMビットで構成され、2Mレベルの出力電圧がDACチップでサポートされる。
2、110 シリアル−パラレル変換器
3 遅延回路
4、200 論理回路
100 認識回路
111 変換チャネル
120 決定回路
121 光導波路
122 光共振器回路
123 光電気混載論理回路
210、410 認識回路
220 RAMチップ
311 ラインデコーダ
312 ワードデコーダ
320 メモリセルアレイ
330 出力センサ
420 アナログ出力電圧発生器
Claims (10)
- Nビットの入力ワードが入力される1つのシリアルポートと、
2N通りのビット組み合わせに一意対応し、空間的に分離された2N個の第1出力ポートと、
前記シリアルポートから入力された前記入力ワードのビット毎に対応する決定段階を含み、前記入力ワードの各ワードに対応する出力を前記第1出力ポートの1つから出力する認識回路であって、
前記入力ワードのビット毎に前記ビットの状態を示す制御信号である光パルスを生成してビット毎に出力するシリアル−パラレル変換器を含み、
前記決定段階は、電気パルスが入力されてアクティブ化されたとき、前記入力ワードの対応するビットの状態を示す前記光パルスに応じて2つの第2出力ポートの一方に電気パルスを出力する決定ユニットを有し、
前記決定ユニットの2つの前記第2出力ポートは、隣接する下位のビットに対応する異なる決定ユニットにそれぞれ接続され、前記入力ワードの最下位ビットに対応する前記決定ユニットの前記第2出力ポートが前記第1出力ポートに接続された、前記認識回路と、
を備えたことを特徴とする信号処理回路。 - 前記最下位ビットに対応する前記決定ユニットは、前記決定ユニットの出力ポート毎に、出力する電気パルスの持続時間が所定の観察期間と所定の時間的重なりを有するように設定されていることを特徴とする請求項1に記載の信号処理回路。
- 前記決定ユニットは、
上位のビットに対応する前記決定ユニットから出力され前記電気パルスによって前記光パルスを変調して偏向する光共振器回路と、
前記光共振器回路が偏向した前記光パルスから第2電気パルスを生成する光受信器回路と、
前記光受信器回路から出力された第2電気パルスに基づき前記電気パルスを出力する前記第2出力ポートを決定する論理回路と
を含むことを特徴とする請求項1に記載の信号処理回路。 - 前記光共振器回路は、垂直接合型のマイクロディスク構造であることを特徴とする請求項3に記載の信号処理回路。
- 前記光受信器回路は、MSMフォトディテクタを用いた放電ベースの回路であることを特徴とする請求項3又は4に記載の信号処理回路。
- 信号処理回路であって、
Nビットの入力ワードが入力される1つのシリアルポートと、
2N通りのビット組み合わせに一意対応し、空間的に分離された2N個の第1出力ポートと、および
前記シリアルポートから入力された前記入力ワードのビット毎に対応する決定段階を含む認識回路であって、前記入力ワードのビット毎に前記ビットの状態を示す制御信号である光パルスを生成してビット毎に出力するシリアル−パラレル変換器を含み、前記決定段階は、電気パルスが入力されてアクティブ化されたとき、前記入力ワードの対応するビットの状態を示す前記光パルスに応じて2つの第2出力ポートの一方に電気パルスを出力する決定ユニットを有し、前記決定ユニットの2つの前記第2出力ポートは、隣接する下位のビットに対応する異なる前記決定ユニットにそれぞれ接続され、前記入力ワードの最下位ビットに対応する前記決定ユニットの前記第2出力ポートが前記第1出力ポートに接続された、前記認識回路を含む信号処理回路と、
前記信号処理回路の前記2N個の第1出力ポートと一意対応した2N個のRAMチップであって、前記第1出力ポートから電気パルスが出力されたときにのみアクティブになる2N個のRAMチップとを備え、
入力アドレス信号をNビットの第1の部分とMビットの第2の部分で構成し、前記第1の部分を前記信号処理回路で認識し、前記第2の部分を前記2N個のRAMチップで認識することを特徴とする分散メモリ。 - 前記入力アドレス信号を第1の部分と第2の部分に分離し、前記第1の部分を前記信号処理回路に入力し、前記第2の部分を前記2N個のRAMチップに入力することを特徴とする請求項6に記載の分散メモリ。
- 前記入力アドレス信号を、前記信号処理回路と前記2N個のRAMチップとの両方に入力し、
前記信号処理回路が、前記入力アドレス信号のうち第1の部分のみを認識し、
前記2N個のRAMチップが、前記入力アドレス信号の第2の部分と同期するゲートパルス信号を用いて、前記入力アドレス信号の第2の部分のみを認識することを特徴とする請求項6に記載の分散メモリ。 - 信号処理回路を含み、入力アドレス信号からメモリアドレスを復号する第1および第2のデコーダであって、前記信号処理回路は、
Nビットの入力ワードが入力される1つのシリアルポートと、
2N通りのビット組み合わせに一意対応し、空間的に分離された2N個の第1出力ポートと、
前記シリアルポートから入力された前記入力ワードのビット毎に対応する決定段階を含む認識回路であって、前記入力ワードのビット毎に前記ビットの状態を示す制御信号である光パルスを生成してビット毎に出力するシリアル−パラレル変換器を含み、前記決定段階は、電気パルスが入力されてアクティブ化されたとき、前記入力ワードの対応するビットの状態を示す前記光パルスに応じて2つの第2出力ポートの一方に電気パルスを出力する決定ユニットを有し、前記決定ユニットの2つの前記第2出力ポートは、隣接する下位のビットに対応する異なる前記決定ユニットにそれぞれ接続され、前記入力ワードの最下位ビットに対応する前記決定ユニットの前記第2出力ポートが前記第1出力ポートに接続された、前記認識回路を含む、第1および第2のデコーダと、
前記第1および第2のデコーダと接続され、復号された前記メモリアドレスに対応する2次元に配列された複数のメモリセルを含むメモリセルアレイと、
前記メモリセルアレイの各メモリセルと接続され、前記第1および第2のデコーダにより指定されたメモリセルからデータを出力する出力センサと、
を備えたことを特徴とするROM。 - 信号処理回路であって、
Nビットの入力ワードが入力される1つのシリアルポートと、
2N通りのビット組み合わせに一意対応し、空間的に分離された2N個の第1出力ポートと、
前記シリアルポートから入力された前記入力ワードのビット毎に対応する決定段階を含む認識回路であって、前記入力ワードのビット毎に前記ビットの状態を示す制御信号である光パルスを生成してビット毎に出力するシリアル−パラレル変換器を含み、前記決定段階は、電気パルスが入力されてアクティブ化されたとき、前記入力ワードの対応するビットの状態示す前記光パルスに応じて2つの第2出力ポートの一方に電気パルスを出力する決定ユニットを有し、前記決定ユニットの2つの前記第2出力ポートは、隣接する下位のビットに対応する異なる前記決定ユニットにそれぞれ接続され、前記入力ワードの最下位ビットに対応する前記決定ユニットの前記第2出力ポートが前記第1出力ポートに接続された、前記認識回路を含む信号処理回路と、
前記信号処理回路の前記2N個の第1出力ポートと一意対応した2N個の入力ポートを含むアナログ出力電圧発生器であって、前記2N個の入力ポートは、2N個の出力電圧レベルの電圧の発生を制御し、前記第1出力ポートから電気パルスが出力されたときにのみ所定の出力電圧レベルの電圧をアナログ出力電圧発生器において発生させる、アナログ出力電圧発生器と、
を備えたことを特徴とするDAC。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017083093 | 2017-04-19 | ||
JP2017083093 | 2017-04-19 | ||
PCT/JP2018/016078 WO2018194115A1 (ja) | 2017-04-19 | 2018-04-19 | 信号処理回路、それを用いた分散メモリ、romおよびdac |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018194115A1 JPWO2018194115A1 (ja) | 2019-11-07 |
JP6701443B2 true JP6701443B2 (ja) | 2020-05-27 |
Family
ID=63855931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019513677A Active JP6701443B2 (ja) | 2017-04-19 | 2018-04-19 | 信号処理回路、それを用いた分散メモリ、romおよびdac |
Country Status (4)
Country | Link |
---|---|
US (1) | US10950293B2 (ja) |
JP (1) | JP6701443B2 (ja) |
CN (1) | CN110402542B (ja) |
WO (1) | WO2018194115A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10832753B2 (en) * | 2017-07-31 | 2020-11-10 | General Electric Company | Components including structures having decoupled load paths |
WO2022157853A1 (ja) * | 2021-01-20 | 2022-07-28 | 日本電信電話株式会社 | 光電子融合型コンピュータ |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5922277B2 (ja) | 1976-05-11 | 1984-05-25 | 株式会社クボタ | 給湯装置付き自動販売機 |
JPS5937719B2 (ja) | 1980-09-29 | 1984-09-11 | 株式会社神戸製鋼所 | 潜弧溶接用焼結型フラツクス |
JPS59219008A (ja) | 1983-05-27 | 1984-12-10 | Hitachi Ltd | デコ−ダ回路 |
JPS6156469A (ja) | 1984-08-28 | 1986-03-22 | Fujitsu Ltd | 半導体受光装置 |
JP2514365B2 (ja) | 1987-06-16 | 1996-07-10 | 三菱電機株式会社 | 機能ブロックのアドレスデコ−ド装置 |
US5226100A (en) * | 1990-09-21 | 1993-07-06 | Siemens Aktiengesellschaft | Optical grating comprising a plurality of side-by-side outfeed end faces of optical waveguides |
US6696995B1 (en) * | 2002-12-30 | 2004-02-24 | Cypress Semiconductor Corp. | Low power deserializer circuit and method of using same |
US6781435B1 (en) * | 2003-02-03 | 2004-08-24 | Hypres, Inc. | Apparatus and method for converting a multi-bit signal to a serial pulse stream |
DE102005036267B4 (de) | 2005-08-02 | 2007-06-21 | Infineon Technologies Ag | Speicheranordnung und Verfahren zum Adressieren einer Speicheranordnung |
CN101056292A (zh) * | 2006-04-14 | 2007-10-17 | 华为技术有限公司 | 时频资源分配方法、装置及应用其的基站与无线通信系统 |
US7764568B2 (en) | 2007-07-03 | 2010-07-27 | Seth Lloyd | Bucket brigade address decoding architecture for classical and quantum random access memories |
JP5529661B2 (ja) | 2010-07-23 | 2014-06-25 | ラピスセミコンダクタ株式会社 | 半導体メモリ |
WO2012133519A1 (ja) | 2011-03-28 | 2012-10-04 | ルネサスエレクトロニクス株式会社 | 半導体処理装置および半導体処理システム |
US8755112B2 (en) * | 2011-11-03 | 2014-06-17 | Gooch And Housego Plc | Optical fiber amplifier array |
DE102011121139B4 (de) * | 2011-12-15 | 2016-11-24 | IAD Gesellschaft für Informatik, Automatisierung und Datenverarbeitung mbH | Vorrichtung mit einem Delta-Sigma-Modulator und einer mit diesem verbundenen MOSFET-Endstufe |
US9235065B1 (en) | 2014-01-09 | 2016-01-12 | Sandia Corporation | Thermally tuneable optical modulator adapted for differential signaling |
US10536165B1 (en) * | 2019-02-20 | 2020-01-14 | Qualcomm Incorporated | Programmable bit alignment at serial-to-parallel stage of SerDes |
-
2018
- 2018-04-19 CN CN201880014661.6A patent/CN110402542B/zh active Active
- 2018-04-19 WO PCT/JP2018/016078 patent/WO2018194115A1/ja active Application Filing
- 2018-04-19 US US16/483,662 patent/US10950293B2/en active Active
- 2018-04-19 JP JP2019513677A patent/JP6701443B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN110402542B (zh) | 2023-03-28 |
US20200135256A1 (en) | 2020-04-30 |
CN110402542A (zh) | 2019-11-01 |
US10950293B2 (en) | 2021-03-16 |
WO2018194115A1 (ja) | 2018-10-25 |
JPWO2018194115A1 (ja) | 2019-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0842473B1 (en) | Multiple level minimum logic network | |
JP6701443B2 (ja) | 信号処理回路、それを用いた分散メモリ、romおよびdac | |
CN110912549B (zh) | 一种串并转换电路及其驱动方法、显示面板 | |
US4933930A (en) | High speed switch as for an optical communication system | |
US6559989B1 (en) | Optical packet header processing apparatus for optical packet switch | |
JPH1198022A (ja) | パラレル―パラレル変換回路並びにこれを用いたパラレル―シリアル変換回路及びシリアル―パラレル変換回路 | |
JP5466584B2 (ja) | 光トリガ型パラレル−シリアル変換回路 | |
JPH05102946A (ja) | 波長多重化装置 | |
CN110768674A (zh) | 模数转换装置、设备以及转换方法 | |
JP3952274B2 (ja) | 並列−直列コンバータ回路及び並列−直列コンバータ方法 | |
JP5512575B2 (ja) | 光トリガ型パラレルシリアル変換回路 | |
JP4625368B2 (ja) | 光信号処理回路 | |
TWI395411B (zh) | 多通道類比數位轉換電路與其類比數位轉換方法 | |
JPH11112357A (ja) | シリアル・パラレル変換回路 | |
JP7495646B2 (ja) | 光電子融合型コンピュータ | |
JP2007012072A (ja) | 高速データ変換器用の入力/出力(i/o)インターフェース | |
Inoue et al. | Exabit optical network based on optical comb distribution for high-performance datacenters: challenges and strategies | |
JP6034439B1 (ja) | 光電子集積回路用の光学系 | |
KR20000040232A (ko) | 광 시분할 다중화 방식에 기반한 광 패킷 스위칭 시스템 | |
Cotter et al. | Ultrafast all-optical signal processing for packet switching | |
US20230139805A1 (en) | Control unit for qubits | |
JP2005064870A (ja) | 光信号処理装置および光信号処理方法 | |
KR100240275B1 (ko) | 데이터 변환회로 | |
Takahashi et al. | Hybrid optoelectronic router for future energy-efficient, large-capacity, and flexible OPS networks | |
WO2024126886A1 (en) | Drive controller for qubit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A527 Effective date: 20190422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200428 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6701443 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |