JP6696847B2 - エンコーダ及びこのエンコーダを稼働させるための方法 - Google Patents

Description

本発明は、請求項１の上位概念に記載のエンコーダ及び請求項９の上位概念に記載のこのエンコーダを稼働させるための方法に関する。

２つの機械部品の相対位置を測定するため、１つの測定目盛が、これらの機械部品のうちの一方の機械部品に配置されていて、１つの走査装置が、相対移動するこれらの機械部品のうちの他方の機械部品に配置されている。当該位置測定時に、この測定目盛が、この走査装置によって走査され、位置に応じて互いに位相シフトされているアナログ走査信号を生成する。

エンコーダの計画された使用に応じて、物理的な走査原理とスケール本体の目盛周期とを選択することができる。磁気式の走査原理及び電磁誘導式の走査原理の場合、物理的な制約から、比較的大きい目盛周期だけが可能である。これらの測定原理には、比較的大きい取り付け許容誤差を可能にするという利点がある。しかし、走査装置によって走査する場合に、大きい目盛周期が、この比較的大きい目盛周期に応じた信号周期を有するアナログ走査信号を発生させる。変更された信号周期を有する、特に縮小された信号周期を有する合成アナログ走査信号が、比較的簡単な手段によってこれらのアナログ走査信号から生成され得る程度に、これらのアナログ走査信号の品質は高いことが分かっている。

光学式の走査原理の場合、その他の走査原理の場合よりも非常に小さい目盛周期が実現可能である、すなわち当該場合よりも小さい信号周期のアナログ走査信号が実現可能である。しかし、これらの信号周期は、後続の電子装置にとっては小さすぎるおそれがある。その結果、ここでも、当該信号周期を変更すること、この場合には拡大することが必要である。

当該エンコーダによって合成して生成された、当該走査信号に比べて縮小又は拡大された信号周期を有するアナログ出力信号が、さらなる処理のために従来の後続の電子装置に供給され得る。

変更された信号周期のアナログ出力信号を合成して生成するための解決手段が、欧州特許第１３９９７１５号明細書及び欧州特許第１６０６５９０号明細書に開示されている。我々の発明は、欧州特許第１３９９７１５号明細書に基づく。

この欧州特許第１３９９７１５号明細書によれば、互いに位相シフトされている２つの正弦波アナログ走査信号が、１つのモジュールによって変更−ここでは縮小−される。当該アナログ走査信号が、入力信号としてこのモジュールに供給される。さらに、このモジュールは、当該アナログ走査信号から、当該入力信号に対して逓倍した周波数を有する位置を表す２つのデジタル位置信号を生成するように構成されている。

これらの位置信号は、連続する複数のデータワードである。これらのデータワードのうちの各値が、正弦信号又は余弦信号を表す。

１つのデジタル・アナログ変換器が、このモジュールに後続接続されている。このデジタル・アナログ変換器は、このモジュールから、当該走査信号に対して逓倍した周波数を有する互いに位相シフトされている正弦波アナログ出力信号のデジタル正弦波位置信号を生成し、出力部に出力するように構成されている。

欧州特許第１３９９７１５号明細書 欧州特許第１６０６５９０号明細書

本発明の課題は、正弦波アナログ出力信号の品質が改良されているエンコーダを提供することにある。

この課題は、請求項１に記載のエンコーダによって解決される。

当該エンコーダは、位置によって決まる少なくとも１つの正弦波アナログ走査信号の信号周期を変更するための１つの構成ユニットを有する。この走査信号は、１つのスケールを走査することによって取得され得るか又は干渉計によって取得され得る。

上記のモジュールは、トランスクライバーを有する。正弦波アナログ走査信号が、このトランスクライバーに供給されている。このトランスクライバーは、当該正弦波アナログ走査信号から、この正弦波アナログ走査信号に対して変更された信号周期を有する少なくとも１つの正弦波デジタル出力信号を生成するように構成されている。さらに、当該モジュールは、１つのデジタル・アナログ変換器を有する。さらに、このデジタル・アナログ変換器は、当該正弦波デジタル出力信号から、変更された信号周期の１つの正弦波アナログ出力信号を生成するように構成されている。

当該正弦波アナログ走査信号の高い周波数の場合に、この正弦波アナログ走査信号のより低い周波数の場合よりも高い出力レートで、且つ当該場合よりも狭いワード幅で、当該正弦波デジタル出力信号が、当該デジタル・アナログ変換器に供給されるように、当該トランスクライバーが、この正弦波アナログ走査信号の周波数に応じて稼働モードを変更するように構成されている。

好適な方法では、当該トランスクライバーは、複数のデジタル出力信号を並行して生成するように構成されている。この場合、当該複数のデジタル出力信号は、異なる出力レートと異なるワード幅とを有する。当該複数のデジタル出力信号は、１つの切替装置に並行して供給されている。さらに、この切替装置は、当該正弦波アナログ走査信号の周波数に応じて、これらのデジタル出力信号のうちの１つのデジタル出力信号を当該デジタル・アナログ変換器に供給するように構成されている。

特に、同じ周波数の、互いに位相シフトされている複数の正弦波アナログ走査信号が、稼働中に当該モジュールに供給される。この場合、これらの複数の走査信号は、１つの走査装置の複数の検出器によって生成される。専ら１つの正弦波周期走査信号が、走査によって生成されると、この正弦波走査信号の補間が、合成して生成された走査信号によって、又はその代わりに走査によって取得される非正弦波信号を用いて実行され得る。

好適な構成では、当該エンコーダのトランスクライバーは、
・１つの補間器と、
・１つの掛け算器と、
・１つの波形発生器とを有する。

当該互いに位相シフトされている正弦波アナログ走査信号が、当該補間器に供給されている。さらに、この補間器は、当該正弦波アナログ走査信号から、当該正弦波アナログ走査信号の１つの信号周期内の位置を表す１つのデジタル位置信号を生成するように構成されている。

当該掛け算器は、当該デジタル位置信号から、変更された信号周期を有する１つのデジタル位置信号を生成するように構成されている。

当該波形発生器は、当該変更された信号周期のデジタル位置信号から、当該正弦波デジタル出力信号を生成するように構成されている。

さらに、本発明の課題は、当該正弦波アナログ出力信号の品質が改良される方法を提供することにある。

この課題は、請求項９に記載の方法によって解決される。

エンコーダを稼働させるための当該方法は、以下の：
・特に１つのインクリメンタルスケールを走査することによって、位置によって決まる少なくとも１つの正弦波アナログ走査信号を生成するステップを有し、
・当該少なくとも１つのアナログ走査信号から、少なくとも１つの正弦波デジタル出力信号を生成するステップを有し、この場合、この出力信号は、当該正弦波アナログ走査信号に対して変更された１つの信号周期を有し、
・１つのデジタル・アナログ変換器によって、当該少なくとも１つの正弦波デジタル出力信号から、少なくとも１つの正弦波アナログ出力信号を生成するステップを有し、
当該正弦波アナログ走査信号の高い周波数の場合に、当該正弦波アナログ走査信号のより低い周波数の場合よりも高い出力レートで、且つ当該場合よりも狭いワード幅で、当該正弦波デジタル出力信号が、当該デジタル・アナログ変換器に供給されるように、当該エンコーダの稼働モードが、当該正弦波アナログ走査信号の周波数に応じて変更される。

特に、複数の正弦波デジタル出力信号が、当該少なくとも１つのアナログ走査信号から並行して生成される。この場合、これらのデジタル出力信号は、当該正弦波アナログ走査信号に対して変更された１つの信号周期を有する。この場合、当該複数のデジタル出力信号は、異なる出力レートと異なるワード幅とを有する。

これらの複数のデジタル出力信号は、１つの切替装置に並行して供給される。この切替装置は、当該正弦波アナログ走査信号の周波数に応じて、並行して発生するこれらのデジタル出力信号のうちの１つのデジタル出力信号を当該デジタル・アナログ変換器に供給する。

本発明にしたがって構成されたエンコーダと本発明の方法には、当該アナログ走査信号の高い周波数の場合でも、１つの信号周期内で、十分な数のデジタル値が、当該デジタル・アナログ変換器に供給されるという利点がある。この場合、これとは反対に、当該Ａ／Ｄ変換器の最適な稼働モードを保証するため、これらのデジタル値のワード幅が、増大する周波数と共に減少しなければならないことが容認される。

本発明のさらなる詳細及び利点を、図面に関連する１つの実施の形態の以下の説明に基づいて説明する。

本発明のエンコーダの概略図である。 図１による構成の詳細によるブロック図である。 ９０°だけ互いに位相シフトされている２つの正弦波アナログ走査信号を示す。 デジタル位置信号の変化を示す。 当該位置信号に対して逓倍された周波数を有するデジタル位置信号の変化を示す。 図１及び図２によるトランスクライバーのデジタル出力信号の変化を示す。 アナログ出力信号を示す。 図２による波形発生器の実施の形態の構成を示す。

以下に、本発明の一例を説明する。この例では、信号周期の変化は、信号周期の縮小である。当該信号周期の収縮が、エンコーダの稼働中に走査信号に対する出力信号の周波数逓倍を伴う。以下では、逓倍係数をｋで記す。

したがって、逓倍周波数は、ｋ×ｆである。ここで、

であり、ｆ＝走査信号の周波数である。

しかし、本発明は、信号周期の拡大に限定されないで、同様に、別の例は、信号周期の拡大でもよい。このとき、係数ｋは、

として選択することができる。

本発明の原理を図１のブロック図に基づいて説明する。この場合、ｋ＝２である。

当該エンコーダは、機械式のインクリメンタル目盛の周期λを有する測定目盛１を有する。同じ周波数ｆの互いに位相シフトされている正弦波アナログ走査信号ＳＩＮ及びＣＯＳが、走査装置２を用いて周期的な測定目盛１を走査することによって公知の方法で生成される。この場合、
ＳＩＮ＝Ａｓｉｎ（２πＸ／λ）
ＣＯＳ＝Ａｃｏｓ（２πＸ／λ）
ここで、
λ 信号周期の長さ
Ｘ 位置
Ａ 信号振幅

信号周期λを有するこれらの正弦波アナログ走査信号ＳＩＮ，ＣＯＳは、入力信号として構成ユニット３に供給される。さらに、これらのアナログ走査信号ＳＩＮ，ＣＯＳから、互いに位相シフトされている、逓倍周波数ｋ×ｆの正弦波アナログ出力信号ＳＩＮｋ及びＣＯＳｋを生成するように、すなわち周波数逓倍を実行するように、構成ユニット３は構成されている。この場合、周波数逓倍は、周波数をｋ倍した又は信号周期λをｋ倍に分割したアナログ出力信号ＳＩＮｋ，ＣＯＳｋを生成することを意味する。

当該逓倍係数又は倍数ｋは、選択可能である。当該逓倍係数又は倍数ｋは、例えばエンコーダの製造時に既に選択され、不変に予め設定される。この代わりに、ユーザが、複数の選択肢から係数ｋを選択し得るという可能性も、エンコーダで提供され得る。

構成ユニット３は、正弦波アナログ走査信号ＳＩＮ及びＣＯＳが供給されるトランスクライバー４を有する。さらに、トランスクライバー４は、アナログ走査信号ＳＩＮ，ＣＯＳから、互いに位相シフトされている正弦波デジタル出力信号ＤＳＩＮｋ，ＤＣＯＳｋを生成するように構成されている。当該正弦波デジタル出力信号ＤＳＩＮｋ，ＤＣＯＳｋは、正弦波アナログ走査信号ＳＩＮ，ＣＯＳとは違って逓倍周波数ｋ×ｆを有する。

したがって、トランスクライバー４は、一方では周波数逓倍を実行する機能を有し、他方ではアナログ走査信号ＳＩＮ，ＣＯＳをデジタル出力信号ＤＳＩＮｋ，ＤＣＯＳｋに変換するタスクを有する。当該正弦波デジタル出力信号ＤＳＩＮｋ，ＤＣＯＳｋはそれぞれ、連続するビットパターンによって既定されている。当該ビットパターンの順番が、正弦波を表す。

デジタル出力信号ＤＳＩＮｋ，ＤＣＯＳｋは、構成ユニット３のデジタル・アナログ変換器５に供給される。構成ユニット３は、デジタル出力信号ＤＳＩＮｋ，ＤＣＯＳｋから、正弦波アナログ出力信号ＳＩＮｋ及びＣＯＳｋを生成するように構成されている。デジタルデータとしてデジタル・アナログ変換器５で生成される情報（並行して生成されるデータワード）が、電流又は電圧としてのアナログ表示に変換される。所定の個々のアナログ電流値又は電圧値が、所定のワード幅の発生した各ビットパターンに割り当てられている。この場合、

ここで、
λ 信号周期の長さ
Ｘ 位置
Ａ 信号振幅
ｋ 分割係数又は逓倍係数

ここでは、アナログ出力信号ＳＩＮｋ，ＣＯＳｋの信号振幅Ａが、アナログ走査信号ＳＩＮ，ＣＯＳの振幅Ａに等しいことが前提とされる。しかし、アナログ出力信号ＳＩＮｋ，ＣＯＳｋの信号振幅が、アナログ走査信号ＳＩＮ，ＣＯＳの振幅Ａと違ってもよい。

デジタル・アナログ変換器５の連続する複数の入力信号がそれぞれ、正弦波を表すので、デジタル・アナログ変換器５は、線形の量子化特性曲線を有し得る。この場合、線形関係が、入力変数と出力変数との間に存在する。

さらに、本発明によれば、正弦波アナログ走査信号ＳＩＮ，ＣＯＳの高い周波数の場合に、正弦波アナログ走査信号ＳＩＮ，ＣＯＳのより低い周波数の場合よりも高い出力レートで、且つ当該場合よりも狭いワード幅で、正弦波デジタル出力信号ＤＳＩＮｋ及びＤＣＯＳｋが、デジタル・アナログ変換器５に供給されるように、構成ユニット３のトランスクライバー４が、正弦波アナログ走査信号ＳＩＮ，ＣＯＳの周波数ｆに応じて稼働モードを変更するように構成されている。

したがって、走査信号ＳＩＮ，ＣＯＳの高い周波数の場合は、走査信号ＳＩＮ，ＣＯＳの低い周波数の場合よりも短い時間間隔で、デジタル・アナログ変換器５で発生するデジタル情報が、更新される。

走査信号ＳＩＮ，ＣＯＳの高い周波数の場合は、低い周波数の場合よりも狭いワード幅で、デジタル出力信号ＤＳＩＮｋ，ＤＣＯＳｋが、デジタル・アナログ変換器５に供給される。より狭いワード幅は、少ないデータビット数、すなわち低い分解能を意味する。

このため、正弦波アナログ走査信号ＳＩＮ，ＣＯＳの周波数に比例する信号ｆが、トランスクライバー４に供給される。この信号ｆに応じて、周波数によって決まる出力が、後続接続されたデジタル・アナログ変換器５に供給される。

モジュール６が、この周波数によって決まる信号ｆを生成するために設けられている。複数のアナログ走査信号ＳＩＮ，ＣＯＳのうちの少なくとも１つのアナログ走査信号が、モジュール６に供給される。例えば、零対称の走査信号ＳＩＮ，ＣＯＳの場合に、単位時間当たりの信号周期の数又は単位時間当たりの零通過の数が算出されることによって、周波数によって決まる信号ｆが算出される。さらに、１つの信号周期内か又は２つの零通過内の、クロック発振器のクロック数を算出することが可能である。

構成ユニット３は、特に走査装置２の構成要素であり、例えばＡＳＩＣ内に組み込まれている。

図２は、図１による構成の細部が示されているブロック図である。図３ａ〜３ｅ内には、複数の構成部分で発生する入力信号及び出力信号が示されている。

トランスクライバー４は、補間器４１を有する。アナログ走査信号ＳＩＮ，ＣＯＳが、この補間器４１に供給されている。さらに、補間器４１は、正弦波アナログ走査信号ＳＩＮ，ＣＯＳの１つの周期λ内の絶対位置を表すデジタル位置信号Ｐを、アナログ走査信号ＳＩＮ，ＣＯＳから生成するように構成されている。補間器４の機能は、周知である。この補間器４は、例えばそれぞれの走査信号ＳＩＮ，ＣＯＳに対してＡ／Ｄ変換器を有し、且つ後続配置された回路を有する。当該回路内では、周期λを有する位置信号Ｐが、発生する２つのデジタル走査信号のアークタンジェントを算出することによって生成される。

走査信号ＳＩＮ，ＣＯＳが、図３ａに示されている。この場合、振幅Ａが、場所又は位置Ｘに応じてプロットされている。振幅Ａは、電圧値又は電流値でもよい。走査信号ＳＩＮ，ＣＯＳから生成されたデジタル位置信号Ｐの鋸歯状の変化が、図３ｂに示されている。この場合、当該振幅の変化は、連続する複数のデジタルワードによって表される。この場合、図３ｂでは、１つのデジタルワードが、各点に相当する。

デジタル位置信号Ｐが、掛け算器４２に供給されている。この掛け算器４２は、このデジタル位置信号Ｐから逓倍周波数を有するデジタル位置信号Ｐｋを生成する。当該出力信号Ｐｋは、周波数ｋ×ｆを有する。例えば、ｋ＝２である。したがって、走査信号ＳＩＮ，ＣＯＳの周期λが、係数ｋで分割される。デジタル位置信号Ｐｋは、図３ｃに示されている。この場合、ここでも、各点が、１つのデジタルワードによって規定されている。

位置信号Ｐｋは、この位置信号Ｐｋから正弦デジタル出力信号ＤＳＩＮｋ，ＤＣＯＳｋを生成する波形発生器４３に供給される。これらの出力信号ＤＳＩＮｋ，ＤＣＯＳｋは、図３ｄに示されている。この場合、各点は、同様に１つのデジタルワードによって規定されている。波形発生器４３は、正弦又は余弦に対する１つのデジタル値−すなわち、１つのデータワード−を周期λ／ｋ内の１つの位置値Ｐｋに割り当てる機能を有する。この割り当ては、様々な方法で実行され得る。したがって、波形発生器４３は、正弦デジタル出力信号ＤＳＩＮｋ，ＤＣＯＳｋをテーブル（例えば、ＲＯＭ）を用いて又は計算アルゴリズムによって生成し得る。既知の計算アルゴリズムは、ＣＯＲＤＩＣアルゴリズム又はテイラー級数近似である。

デジタル・アナログ変換器５は、デジタル出力信号ＤＳＩＮｋ，ＤＣＯＳｋから、図３ｅに示されている正弦波アナログ出力信号ＳＩＮｋ，ＣＯＳｋを生成する。

図１及び２の概略図には、１つのデジタル・アナログ変換器５だけが示されている。しかし、実際には、独立したそれぞれ１つのデジタル・アナログ変換器が、それぞれのデジタル入力信号ＤＳＩＮｋ，ＤＣＯＳｋに対して設けられる。

補間器４１、デジタル式に稼働する掛け算器４２、波形発生器４３及びデジタル・アナログ変換器５は、図示された例では、クロック発振器７によって予め設定されている４０ＭＨｚの同じシステムクロックＴによって一緒に稼働する。走査信号ＳＩＮ，ＣＯＳの実際のアナログ振幅値が、このシステムクロックＴで補間器４１によって受け取られる、すなわちサンプリングされ、アナログ・デジタル変換され、補間される。アナログ出力信号ＳＩＮｋ，ＣＯＳｋも、このシステムクロックＴごとにデジタル・アナログ変換器５内で生成される。

波形発生器４３は、走査信号ＳＩＮ，ＣＯＳの実際の周波数に応じて−すなわち、発生する周波数によって決まる変数ｆに応じて−正弦波アナログ走査信号ＳＩＮ，ＣＯＳの高い周波数の場合に、正弦波アナログ走査信号ＳＩＮ，ＣＯＳのより低い周波数の場合よりも高い出力レートで、且つ当該場合よりも狭いワード幅で、正弦波デジタル出力信号ＤＳＩＮｋ及びＤＣＯＳｋが、デジタル・アナログ変換器５に供給されるように、稼働モードを変更する。

したがって、より高い出力レートは、デジタル情報が、走査信号ＳＩＮ，ＣＯＳのより低い周波数の場合よりも短い時間間隔内に供給されるか、又は、デジタル・アナログ変換器５で発生する当該デジタル情報の更新が、当該場合よりも短い時間間隔内で実行されることを意味する。

さらに、走査信号ＳＩＮ，ＣＯＳの高い周波数の場合は、低い周波数の場合よりも狭いワード幅で、デジタル出力信号ＤＳＩＮｋ，ＤＣＯＳｋが、当該デジタル・アナログ変換器に供給される。このことは、当該ワード幅が周波数に応じて変化することを意味する。実際には、データワードＤＳＩＮｋ，ＤＣＯＳｋの下位のビット（ＬＳＢ）が、０にセット又はマスクされることによって、当該ビットはマスクされる。これにより、高い周波数の場合に不定なビットが、デジタル・アナログ変換器５によってほぼ認識されず、このデジタル・アナログ変換器が、より安定に且つより正確に変換し得ることが達成される。

出力信号ＤＳＩＮｋの生成に基づく本発明を、図４によってさらに詳しく説明する。当該出力信号ＤＳＩＮｋの生成のため、波形発生器４３は、複数のブロック４３．１，４３．２，４３．３を有する。位置信号Ｐｋが、例えば１４ビットのワード幅で且つ４０Ｍｓｐｓのレートでそれぞれのブロック４３．１，４３．２，４３．３に供給される。Ｍｓｐｓは、百万サンプル／秒に対する略語である。ブロック４３．１，４３．２，４３．３は、並列に配置されていて、並行して稼働する。当該例では、これらのブロック４３．１，４３．２，４３．３のうちの３つのブロックが示されているが、本発明は、当該３つのブロックに限定されない。実際には、３つより多いこのようなブロック４３．１，４３．２，４３．３が設けられてもよい。

さらに、第１ブロック４３．１は、複数のデータワードを１３ビットのワード幅で且つ１．２５Ｍｓｐｓの出力レートでパラレルに出力するように構成されている。このことは、それぞれ１つの新しいデータ語を８００ｎｓの間隔で出力部に出力することを意味する。

さらに、第２ブロック４３．２は、複数のデータワードを１２ビットのワード幅で且つ２．５Ｍｓｐｓの出力レートでパラレルに出力するように構成されている。このことは、それぞれ１つの新しいデータ語を４００ｎｓの間隔で出力部に出力することを意味する。ワード幅１２ビットは、１３ビットワードのＬＳＢが、マスク（マスキング）されるか又は持続して０にセットされていることを意味する。

さらに、第３ブロック４３．３は、複数のデータワードを１１ビットのワード幅で且つ５Ｍｓｐｓの出力レートでパラレルに出力するように構成されている。このことは、それぞれ１つの新しいデータ語を２００ｎｓの間隔で出力部に出力することを意味する。ワード幅１１ビットは、１３ビットワードの最後の２つのＬＳＢが、マスク（マスキング）されるか又は持続して０にセットされていることを意味する。

全てのブロック４３．１，４３．２，４３．３の複数の出力が、切替装置８に供給されていて、走査信号ＳＩＮの実際の周波数に応じて−すなわち、周波数によって決まる信号ｆに応じて−ブロック４３．１，４３．２，４３．３のこれらの出力のうちの１つの出力が、デジタル・アナログ変換器５に供給される。切替装置８は、ブロック４３．１の出力を、周波数０Ｈｚ〜５ｋＨｚの場合は周波数発生器４３の出力に切り替え、５ｋＨｚ〜２０ｋＨｚの周波数の場合はブロック４３．２の出力に切り替え、２０ｋＨｚよりも大きい周波数の場合はブロック４３．３に切り替える。

発生するデータワードの所定のワード幅の場合、デジタル・アナログ変換器５の変換速度は、このデータワードが当該ワード幅によって変化するレートに比例する。このとき、走査信号ＳＩＮのより高い周波数の場合に、すなわち測定目盛１と走査装置２との間のより高い相対強度の場合に、デジタル・アナログ変換器５で発生するデータワードが、低い周波数の場合よりも速く変化することが、本発明によって達成される。同時に、デジタル・アナログ変換器５で発生するデータワードのワード幅が、走査信号ＳＩＮのより高い周波数の場合に狭くなる。

したがって、デジタル・アナログ変換器５の動特性が、本発明のこの措置によって最適化されている。その結果、アナログ出力信号ＳＩＮｋ，ＣＯＳｋが、走査信号ＳＩＮ，ＣＯＳの全ての周波数の場合に高い品質を有する。本発明によって、走査信号ＳＩＮ，ＣＯＳの高い周波数の場合でも、１つの信号周期内で、十分な数のデジタル値が、デジタル・アナログ変換器５に供給されることが保証される。この場合、これらのデジタル値の各デジタル値が、比較的狭いワード幅を有することが容認される。

図示されていない方式では、アナログ出力信号ＳＩＮｋ，ＣＯＳｋを平滑するためのフィルタが、デジタル・アナログ変換器５に後続接続されてもよい。当該フィルタは、低域通過フィルタでもよい。

説明した実施の形態では、９０°だけ互いに位相シフトされている２つの走査信号ＳＩＮ，ＣＯＳが、入力信号として構成ユニット３に供給される。しかし、本発明は、当該実施の形態に限定されない。図示されなかった方式では、専ら１つの正弦波走査信号が、構成ユニット３に供給されてもよく、又は、互いに位相シフトされている２つよりも多い正弦波走査信号、特に１２０°だけ互いに位相シフトされている３つの正弦波走査信号が、構成ユニット３に供給されてもよい。

本発明は、全ての物理的な走査原理で問題なく使用可能である。測定目盛が、光学式に、磁気式に、電磁誘導式に又は静電容量式に走査可能に構成され得る。

エンコーダは、リニアエンコーダとして又はロータリーエンコーダとして構成され得る。この場合、上記の式では、位置Ｘは、経路長又は角度を表す。

１ 測定目盛
２ 走査装置
３ 構成ユニット
４ トランスクライバー
５ デジタル・アナログ変換器
６ モジュール
７ クロック発振器
８ 切替装置
４１ 補間器
４２ 掛け算器
４３ 波形発生器
４３．１ 第１ブロック
４３．２ 第２ブロック
４３．３ 第３ブロック

Claims (13)

1. 位置によって決まる少なくとも１つの正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）の信号周期（λ）を変更するための１つの構成ユニット（３）を有するエンコーダであって、 当該エンコーダは、
   ・１つのトランスクライバー（４）と、
   ・１つのデジタル・アナログ変換器（５）とを有し、
   前記正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）が、前記トランスクライバー（４）に供給されていて、このトランスクライバー（４）は、前記正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）から、この正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）に対して変更された信号周期（λ／ｋ）を有する少なくとも１つの正弦波デジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）を生成するように構成されていて、
   前記デジタル・アナログ変換器（５）は、前記正弦波デジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）から、変更された信号周期（λ／ｋ）の１つの正弦波アナログ出力信号（ＳＩＮｋ，ＣＯＳｋ）を生成するように構成されている当該エンコーダにおいて、
   前記正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）の高い周波数の場合に、この正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）のより低い周波数の場合よりも高い出力レートで、且つ当該場合よりも狭いワード幅で、前記正弦波デジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）が、前記デジタル・アナログ変換器（５）に供給されるように、前記トランスクライバー（４）が、前記正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）の周波数（ｆ）に応じて稼働モードを変更するように構成されていることを特徴とするエンコーダ。
2. 前記デジタル・アナログ変換器（５）は、線形の量子化特性曲線を有する請求項１に記載のエンコーダ。
3. 前記エンコーダは、前記少なくとも１つの正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）の周波数に比例する信号（ｆ）を算出するための１つのモジュール（６）を有し、この信号（ｆ）が、前記トランスクライバー（４）に供給される請求項１又は２に記載のエンコーダ。
4. 前記トランスクライバー（４）は、複数のデジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）を並行して生成するように構成されていて、前記複数のデジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）は、異なる出力レートと異なるワード幅とを有する請求項１〜３のいずれか１項に記載のエンコーダ。
5. 前記複数のデジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）は、１つの切替装置（８）に並行して供給されていて、この切替装置（８）は、前記正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）の周波数（ｆ）に応じて、これらのデジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）のうちの１つのデジタル出力信号を前記デジタル・アナログ変換器（５）に供給するように構成されている請求項４に記載のエンコーダ。
6. 互いに位相シフトされている複数の正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）が、稼働中に前記構成ユニット（３）に供給されている請求項１〜５のいずれか１項に記載のエンコーダ。
7. ９０°だけ互いに位相シフトされている２つの正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）が、稼働中に前記構成ユニット（３）に供給されている請求項６に記載のエンコーダ。
8. 前記トランスクライバー（４）は、
   ・１つの補間器（４１）と、
   ・１つの掛け算器（４２）と、
   ・１つの波形発生器（４３）とを有し、
   前記互いに位相シフトされている正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）が、前記補間器（４１）に供給されていて、さらに、この補間器（４１）は、前記正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）から、前記正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）の１つの信号周期（λ）内の位置を表す１つのデジタル位置信号（Ｐ）を生成するように構成されていて、
   前記掛け算器（４２）は、前記デジタル位置信号（Ｐ）から、変更された信号周期（λ／ｋ）を有する１つのデジタル位置信号（Ｐｋ）を生成するように構成されていて、
   前記波形発生器（４３）は、前記変更された信号周期（λ／ｋ）のデジタル位置信号（Ｐｋ）から、前記正弦波デジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）を生成するように構成されている請求項６又は７に記載のエンコーダ。
9. エンコーダを稼働させるための方法であって、当該方法は、以下の：
   ・位置によって決まる少なくとも１つの正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）を生成するステップを有し、
   ・前記少なくとも１つのアナログ走査信号（ＳＩＮ，ＣＯＳ）から、少なくとも１つの正弦波デジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）を生成するステップを有し、この出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）は、前記正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）に対して変更された１つの信号周期（λ／ｋ）を有し、
   ・１つのデジタル・アナログ変換器（５）によって、前記少なくとも１つの正弦波デジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）から、少なくとも１つの正弦波アナログ出力信号（ＳＩＮｋ，ＣＯＳｋ）を生成するステップを有する当該方法において、
   前記正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）の高い周波数の場合に、前記正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）のより低い周波数の場合よりも高い出力レートで、且つ当該場合よりも狭いワード幅で、前記正弦波デジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）が、前記デジタル・アナログ変換器（５）に供給されるように、前記エンコーダの稼働モードが、前記正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）の周波数（ｆ）に応じて変更されることを特徴とする方法。
10. 複数の正弦波デジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）が、前記少なくとも１つのアナログ走査信号（ＳＩＮ，ＣＯＳ）から並行して生成され、これらのデジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）は、前記正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）に対して変更された１つの信号周期（λ／ｋ）を有し、前記複数のデジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）は、異なる出力レートと異なるワード幅とを有する請求項９に記載の方法。
11. 前記複数のデジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）は、１つの切替装置（８）に並行して供給され、この切替装置（８）は、前記正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）の周波数（ｆ）に応じて、並行して発生するこれらのデジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）のうちの１つのデジタル出力信号を前記デジタル・アナログ変換器（５）に供給する請求項１０に記載の方法。
12. 同じ周波数の、互いに位相シフトされている複数の正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）が生成され、互いに位相シフトされている複数のデジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）が、当該複数の正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）から生成され、これらのデジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）は、前記複数の正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）に対して変更された１つの信号周期（λ／ｋ）を有する請求項９〜１１のいずれか１項に記載の方法。
13. ９０°だけ互いに位相シフトされている２つの正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）が、構成ユニット（３）に供給され、９０°だけ互いに位相シフトされている２つのデジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）が、当該２つの正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）から生成され、当該２つのデジタル出力信号（ＤＳＩＮｋ，ＤＣＯＳｋ）は、前記複数の正弦波アナログ走査信号（ＳＩＮ，ＣＯＳ）に対して変更された１つの信号周期（λ／ｋ）を有する請求項１２に記載の方法。

Images