JP6693430B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP6693430B2
JP6693430B2 JP2017010344A JP2017010344A JP6693430B2 JP 6693430 B2 JP6693430 B2 JP 6693430B2 JP 2017010344 A JP2017010344 A JP 2017010344A JP 2017010344 A JP2017010344 A JP 2017010344A JP 6693430 B2 JP6693430 B2 JP 6693430B2
Authority
JP
Japan
Prior art keywords
terminal
plate
negative electrode
positive electrode
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017010344A
Other languages
English (en)
Other versions
JP2018120914A (ja
Inventor
和伸 神谷
和伸 神谷
繁和 東元
繁和 東元
宗彦 増谷
宗彦 増谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2017010344A priority Critical patent/JP6693430B2/ja
Publication of JP2018120914A publication Critical patent/JP2018120914A/ja
Application granted granted Critical
Publication of JP6693430B2 publication Critical patent/JP6693430B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、半導体モジュールに関するものである。
半導体モジュールにおいて、半導体素子が実装された基板が樹脂製ハウジングに配置され、半導体素子に対向するように制御基板が配置された構成としたものが知られている。特許文献1等においてはシャント抵抗の両端がボンディングワイヤを介して電圧検出ピンに接続され、シャント抵抗の両端の電圧差を検出している。
特開2013−98425号公報
ところで、半導体モジュールの構成として、半導体素子の裏面電極電圧をモニタするため素子裏面電極から制御基板まで配線する必要がある。一般的な半導体モジュール構造では、半導体素子の下面電極と接合される配線パターンを広げてワイヤボンディングにより端子を経由して制御基板に接続している。電圧モニタすべくワイヤボンディングを行う場合には配線パターンを広げることになり、体格が大きくなる。
本発明の目的は、小型化を図ることができる半導体モジュールを提供することにある。
請求項1に記載の発明では、配線パターンに半導体素子が実装された実装基板と、信号端子が固定された樹脂部と、前記半導体素子に電気的に接続されるバスバーと、前記信号端子を介して前記半導体素子を制御する制御基板と、を備え、前記バスバーは、バスバー本体から分岐するセンシング部を有し、前記制御基板は、前記センシング部と接続されていることを要旨とする。
請求項1に記載の発明によれば、バスバーは、バスバー本体から分岐するセンシング部を有しており、制御基板はセンシング部と接続されているので、半導体モジュールにおいて、半導体素子の電極電圧を、ボンディングワイヤを介することなく制御基板でモニタすることができる。その結果、小型化を図ることができる。
請求項2に記載のように、請求項1に記載の半導体モジュールにおいて、中継端子を有し、前記中継端子は、前記センシング部と前記制御基板の間に接続され、一部が前記樹脂部に固定されているとよい。この場合、応力緩和を図ることができる。
請求項3に記載のように、請求項1又は2に記載の半導体モジュールにおいて、前記バスバーが、前記実装基板及び前記半導体素子と対向するように配置されているとよい。この場合、より小型化を図ることができる。
請求項4に記載のように、請求項2に記載の半導体モジュールにおいて、前記センシング部と前記中継端子との接続部、及び、前記バスバーと前記半導体素子側の端子との接続部は、共に、前記バスバーの反実装基板側において接合されているとよい。この場合、接合工程の共通化を図ることができる。
本発明によれば、小型化を図ることができる。
実施形態における三相インバータ装置の斜視図。 回路基板を取り外した状態での三相インバータ装置の斜視図。 三相インバータ装置の分解斜視図。 第2の絶縁層、積層体及び絶縁層を示す分解斜視図。 三相インバータ装置の電気的構成図。 (a)は三相インバータ装置の一部概略平面図、(b)は三相インバータ装置の一部概略断面図。 三相インバータ装置の一部を模式的に示す図。 三相インバータ装置の要部を模式的に示す図。 別例の三相インバータ装置の要部を模式的に示す図。 別例の三相インバータ装置の要部を模式的に示す図。 別例の三相インバータ装置の要部を模式的に示す図。 (a)は比較のための三相インバータ装置の一部概略平面図、(b)は比較のための三相インバータ装置の一部概略断面図。
以下、本発明を三相インバータ装置に具体化した一実施形態を図面に従って説明する。
三相インバータ装置の電気的構成について、図5を用いて説明する。
図5に示すように、三相インバータ装置は、インバータ回路C1と回路基板30を有する。回路基板30は、コントローラ40と駆動回路41を有する。
インバータ回路C1は、6個の半導体素子(パワースイッチング素子)Q1,Q2,Q3,Q4,Q5,Q6を有する。各半導体素子Q1〜Q6には、IGBT(絶縁ゲートバイポーラ型トランジスタ)が使用されている。各半導体素子Q1〜Q6には、それぞれ帰還ダイオードDが逆並列接続されている。
インバータ回路C1において、第1及び第2の半導体素子Q1,Q2、第3及び第4の半導体素子Q3,Q4、第5及び第6の半導体素子Q5,Q6がそれぞれ直列に接続されている。第1、第3及び第5の半導体素子Q1,Q3,Q5がP極端子と接続され、P極端子がバッテリの正極と接続される。また、第2、第4及び第6の半導体素子Q2,Q4,Q6がN極端子と接続され、N極端子がバッテリの負極と接続される。
U相用の上下のアームを構成する半導体素子Q1,Q2の間の接続点はU相出力端子に接続されている。また、V相用の上下のアームを構成する半導体素子Q3,Q4の間の接続点はV相出力端子に接続されている。さらに、W相用の上下のアームを構成する半導体素子Q5,Q6の間の接続点はW相出力端子に接続されている。U相出力端子、V相出力端子及びW相出力端子は、三相交流モータに接続される。
各半導体素子Q1〜Q6のゲートは回路基板30に接続されている。回路基板30のコントローラ40は駆動回路41を介して半導体素子Q1〜Q6をオン・オフ制御する。半導体素子Q1〜Q6がスイッチング制御されることにより、インバータ回路C1はバッテリから供給される直流を適宜の周波数の三相交流に変換して3相交流モータの各相の巻線に供給する。即ち、半導体素子Q1〜Q6のスイッチング動作により三相交流モータの各相の巻線が通電されて三相交流モータを駆動することができる。
P極端子には正極端子板21が接続されており、第1、第3及び第5の半導体素子Q1,Q3,Q5が正極端子板21を経由してP極端子と接続されている。N極端子には負極端子板22が接続されており、第2、第4及び第6の半導体素子Q2,Q4,Q6が負極端子板22を経由してN極端子と接続されている。正極端子板21は正極電圧モニタラインL1を通して回路基板30に接続されている。回路基板30のコントローラ40は駆動回路41を介して、正極電圧モニタラインL1を通した正極端子板21の電圧、即ち、正極電圧を検知している。また、負極端子板22は負極電圧モニタラインL2を通して回路基板30に接続されている。回路基板30のコントローラ40は駆動回路41を介して、負極電圧モニタラインL2を通した負極端子板22の電圧、即ち、負極電圧を検知している。正極電圧モニタラインL1は正極端子板のセンシング部72及び中継端子80(後記する図7の模式図参照)を用いて構成されている。負極電圧モニタラインL2は負極端子板のセンシング部74及び中継端子81(後記する図7の模式図参照)を用いて構成されている。
次に、三相インバータ装置の構造について、図1〜図8を用いて説明する。
図1に示すように、三相インバータ装置10は、モジュール化されており、半導体モジュールMsを具備している。半導体モジュールMsは、配線パターン12cに半導体素子11が実装された実装基板12(図6参照)と、信号端子15が固定された樹脂部としてのハウジング13(図3参照)を備える。さらに、半導体モジュールMsは、半導体素子11に電気的に接続されるバスバーとしての正極端子板21及び負極端子板22(図4参照)と、信号端子15を介して半導体素子11を制御する制御基板としての回路基板30(図3参照)を備える。端子板21,22は銅板よりなる。
図3に示すように、実装基板12は6つであり、各実装基板12には図1の半導体素子Q1〜Q6が1つ実装されている。ハウジング13は矩形枠状をなす。
図6(a),(b)に示すように、実装基板12は、金属基板12aの上面に絶縁膜12bを介して配線パターン12cが形成されている。配線パターン12cの上には、半導体素子11を構成する縦型トランジスタチップ12d及びダイオードを構成するチップ12eが隣接する状態で、はんだ付けにて実装されている。配線パターン12cは縦型トランジスタチップ12dの下面のコレクタ電極と接合されている。縦型トランジスタチップ12dは上面においてエミッタ電極12f及びゲート電極12gを有する。配線パターン12cはダイオードを構成するチップ12eの下面電極と接合されている。ダイオードを構成するチップ12eは上面に電極12hを有する。配線部材(符号12i)を用いて電極12fと電極12hとの接続等が行われている。ゲート電極12gはボンディングワイヤW1により信号端子15の一端と接続される。信号端子15はL字状に屈曲形成されている。信号端子15はハウジング13に埋設されている。信号端子15における水平方向に延びる部位の先端においてボンディングワイヤW1の一端が接合されている。信号端子15における上方に延びる部位は、上端において回路基板30を貫通する。
図3に示すように、実装基板12は、図示しない絶縁層を介してヒートシンク14上に載置される。また、ハウジング13はヒートシンク14上に載置されている。
ハウジング13は樹脂製である。ハウジング13には、平面視矩形状の収容孔13hが複数(本実施形態では3つ)形成されている。各収容孔13h内には、実装基板12が2つずつ配置されている。ハウジング13におけるヒートシンク14とは反対側の端面であって、且つ各収容孔13hの周りには、複数(本実施形態では10個)のボス部13bが突設されている。また、ハウジング13の長手方向において、ハウジング13における隣り合うボス部13b同士の間には、実装基板12に電気的に接続される信号端子15が複数突設されている。実装基板12には、積層体20が各半導体素子11に重なった状態で配置されている。
図4に示すように、積層体20は、各半導体素子11に電気的に接続される正極端子板21及び負極端子板22が2枚の絶縁紙により形成される第1の絶縁層23を介して積層されてなる。正極端子板21及び負極端子板22は、実装基板12における半導体素子11と重なる領域Z1(図4において二点鎖線で囲まれた領域)を含む略矩形平板状に形成されている。
負極端子板22は、積層体20の積層方向において、正極端子板21よりも実装基板12寄りに位置している。なお、「積層体20の積層方向」とは、正極端子板21、負極端子板22及び第1の絶縁層23の重なり方向のことである。
正極端子板21は、電源の正極端子に接続される正極側電源端子21eを有する。正極側電源端子21eは、正極端子板21における短側縁から正極端子板21の面方向に沿って突出している。また、負極端子板22は、電源の負極端子に接続される負極側電源端子22eを有する。負極側電源端子22eは、負極端子板22における短側縁から負極端子板22の面方向に沿って突出している。正極側電源端子21e及び負極側電源端子22eは、正極端子板21及び負極端子板22の短手方向においてずれた位置に配置されており、互いに重なっていない。
図3に示すように、各収容孔13h内に収容された2つの実装基板12同士は直列に接続されている。また、三相インバータ装置10は、各収容孔13h内に収容された2つの実装基板12の一方の半導体素子11のコレクタ電極と電気的に接続されるとともに正極端子板21に電気的に接続される半導体素子側の端子としての正極電極接合板11aを有する。各正極電極接合板11aは薄板状であるとともに、積層体20の積層方向における実装基板12とは反対側へ延びている。さらに、三相インバータ装置10は、各収容孔13h内に収容された2つの実装基板12の他方の半導体素子11のエミッタ電極と電気的に接続されるとともに負極端子板22に電気的に接続される半導体素子側の端子としての負極電極接合板11bを有する。各負極電極接合板11bは薄板状であるとともに、積層体20の積層方向における実装基板12とは反対側へ延びている。
三相インバータ装置10は、各収容孔13h内に収容された2つの実装基板12同士を電気的に接続する薄板状の接続端子11cを有する。各接続端子11cの一端は2つの実装基板12に電気的に接続されるとともに、他端は積層体20の積層方向における実装基板12とは反対側へ延びている。そして、各接続端子11cは、各出力端子24を介して負荷(モータ)に接続される。各出力端子24は、その一部がハウジング13に埋設されている。そして、各出力端子24の一端は積層体20の積層方向における実装基板12とは反対側へ延びるとともに、他端はU,V,Wの各相の出力端子として負荷に接続される。
図4に示すように、負極端子板22には、負極端子板22の本体73から積層体20の積層方向における実装基板12とは反対側へ一体的に延びる負極端子部22aが3つ突設されている。各負極端子部22aは、負極端子板22の長手方向に沿って所定の間隔を置いて配置されている。また、負極端子板22には、各負極電極接合板11bが貫通可能な開口22hが、各負極端子部22aに連続するように形成されている。さらに、負極端子板22には、各正極電極接合板11aが貫通可能な開口22bが形成されている。また、負極端子板22には、各接続端子11c及び各出力端子24の一端が貫通可能な切欠22kが形成されている。負極端子板22には、中継端子80,81の一端が貫通可能な切欠22mが形成されている。
正極端子板21には、正極端子板21の本体71から積層体20の積層方向における実装基板12とは反対側へ一体的に延びる正極端子部21aが3つ突設されている。各正極端子部21aは、正極端子板21の長手方向に沿って所定の間隔を置いて配置されている。各正極端子部21aは、各負極端子部22aに対して、正極端子板21及び負極端子板22の短手方向においてずれた位置に配置されている。また、正極端子板21には、各正極電極接合板11aが貫通可能な開口21hが、各正極端子部21aに連続するように形成されている。さらに、正極端子板21には、各負極電極接合板11b及び各負極端子部22aが貫通可能な開口21bが形成されている。また、正極端子板21には、各接続端子11c及び各出力端子24の一端が貫通可能な切欠21kが形成されている。正極端子板21には、中継端子80,81の一端及びセンシング部74が貫通可能な切欠21mが形成されている。
正極端子板(バスバー)21は、バスバー本体71から分岐する帯板状のセンシング部72を有する。回路基板30は、図7に模式的に示すように、中継端子80を介してセンシング部72と接続される。図4に示すように、負極端子板(バスバー)22は、バスバー本体73から分岐する帯板状のセンシング部74を有する。回路基板30は、図7に模式的に示すように、中継端子81を介してセンシング部74と接続される。中継端子80,81は銅製の帯板よりなる。
図4に示すように、正極端子板21における回路基板30に接続されるセンシング部72は、正極端子板21のバスバー本体71における長側縁から積層体20の積層方向における実装基板12とは反対側へ延びている。即ち、センシング部72は正極端子板21のバスバー本体71の面方向に直交し、かつ、反実装基板側に突出している。また、負極端子板22における回路基板30に接続されるセンシング部74は、負極端子板22のバスバー本体73における長側縁から積層体20の積層方向における実装基板12とは反対側へ延びている。即ち、センシング部74は負極端子板22のバスバー本体73の面方向に直交し、かつ、反実装基板側に突出している。センシング部72及びセンシング部74は、正極端子板21のバスバー本体71及び負極端子板22のバスバー本体73の短手方向においてずれた位置に配置されており、互いに重なっていない。
第1の絶縁層23には、各正極電極接合板11aが貫通可能な開口23aが形成されている。さらに、第1の絶縁層23には、各負極電極接合板11b及び各負極端子部22aが貫通可能な開口23bが形成されている。また、第1の絶縁層23には、各接続端子11c及び各出力端子24の一端が貫通可能な切欠23kが形成されている。第1の絶縁層23には、中継端子80,81の一端及びセンシング部72,74が貫通可能な切欠23mが形成されている。
積層体20における実装基板12側には、2枚の絶縁紙により形成される絶縁層16が接着されている。絶縁層16には、各正極電極接合板11aが貫通可能な開口16aが形成されるとともに、各負極電極接合板11bが貫通可能な開口16bが形成されている。また、絶縁層16には、各接続端子11c及び各出力端子24の一端が貫通可能な切欠16kが形成されている。絶縁層16には、中継端子80,81の一端及びセンシング部72,74が貫通可能な切欠16mが形成されている。
積層体20における実装基板12とは反対側には、2枚の絶縁紙により形成される第2の絶縁層25が接着されている。第2の絶縁層25には、各正極電極接合板11a及び各正極端子部21aが貫通可能な開口25aが形成されるとともに、各負極電極接合板11b及び各負極端子部22aが貫通可能な開口25bが形成されている。また、第2の絶縁層25には、各接続端子11c及び各出力端子24の一端が貫通可能な切欠25kが形成されている。第2の絶縁層25には、中継端子80,81の一端及びセンシング部72,74が貫通可能な切欠25mが形成されている。
図2に示すように、積層体20における実装基板12とは反対側には、第2の絶縁層25を介してシールド板26が接着されている。シールド板26は鉄製である。シールド板26は、第2の絶縁層25を介して正極端子板21における実装基板12とは反対側の面に接着されている。なお、シールド板26は接地されている。
シールド板26には、各正極端子部21a及び各正極電極接合板11aが貫通可能な貫通部26aが形成されている。各貫通部26aは、シールド板26が厚み方向に打ち抜かれた貫通孔である。また、シールド板26には、各負極端子部22a及び各負極電極接合板11bが貫通可能な貫通部26bが形成されている。各貫通部26bは、シールド板26が厚み方向に打ち抜かれた貫通孔である。また、シールド板26には、各接続端子11c及び各出力端子24の一端が貫通可能な切欠26kが形成されている。シールド板26には、中継端子80,81の一端及びセンシング部72,74が貫通可能な切欠26mが形成されている。シールド板26は、領域Z1に重なる領域Z2(図2において二点鎖線で囲まれた領域)を含んでいる。即ち、シールド板26は、実装基板12における半導体素子11と重なる領域Z2を含む略矩形平板状に形成されている。
各正極電極接合板11aは、絶縁層16の各開口16a、負極端子板22の各開口22b、第1の絶縁層23の各開口23a、正極端子板21の各開口21h、第2の絶縁層25の各開口25a、及びシールド板26の各貫通部26aを貫通して、シールド板26における積層体20とは反対側に突出している。各負極電極接合板11bは、絶縁層16の各開口16b、負極端子板22の各開口22h、第1の絶縁層23の各開口23b、正極端子板21の各開口21b、第2の絶縁層25の各開口25b、及びシールド板26の各貫通部26bを貫通して、シールド板26における積層体20とは反対側に突出している。各正極端子部21aは、第2の絶縁層25の各開口25a、及びシールド板26の各貫通部26aを貫通して、シールド板26における積層体20とは反対側に突出している。各負極端子部22aは、第1の絶縁層23の各開口23b、正極端子板21の各開口21b、第2の絶縁層25の各開口25b、及びシールド板26の各貫通部26bを貫通して、シールド板26における積層体20とは反対側に突出している。
そして、各正極端子部21aと各正極電極接合板11aとは、シールド板26における積層体20とは反対側で金属接合されている。また、各負極端子部22aと各負極電極接合板11bとは、シールド板26における積層体20とは反対側で金属接合されている。
各接続端子11c及び各出力端子24の一端は、絶縁層16の各切欠16k、負極端子板22の各切欠22k、第1の絶縁層23の各切欠23k、正極端子板21の各切欠21k、第2の絶縁層25の各切欠25k、シールド板26の各切欠26kを貫通して、シールド板26における積層体20とは反対側に突出している。そして、各接続端子11cと各出力端子24の一端とは、シールド板26における積層体20とは反対側で金属接合されている。また、中継端子80,81一端及びセンシング部72,74は、絶縁層16の切欠16m、負極端子板22の切欠22m、第1の絶縁層23の切欠23m、正極端子板21の切欠21m、第2の絶縁層25の切欠25m、シールド板26の切欠26mを貫通して、シールド板26における積層体20とは反対側に突出している。そして、中継端子80,81の一端とセンシング部72,74とは、シールド板26における積層体20とは反対側で金属接合されている。
図3に示すように、実装基板12と対向する位置には回路基板30が配置されている。即ち、回路基板30は、シールド板26と重なっている。回路基板30には、ボルト31が挿通可能なボルト挿通孔30hが複数(本実施形態では10個)形成されている。そして、回路基板30は、各ボルト挿通孔30hに挿通された各ボルト31が、ハウジング13の各ボス部13bにねじ込まれることにより、図1に示すように、ハウジング13に組み付けられている。また、図3に示すように、回路基板30には、信号端子15が挿通される挿通孔30aが複数形成されている。そして、信号端子15が挿通孔30aに挿入されて、図1に示すように、信号端子15が回路基板30に、はんだ付けされることにより、回路基板30と実装基板12とが電気的に接続されている。これにより、回路基板30は、半導体素子11を駆動する。
また、図3に示すように、回路基板30には、中継端子80,81が挿通される挿通孔30iが2つ形成されている。そして、中継端子80,81が挿通孔30iに挿入されて、図1に示すように、中継端子80,81が回路基板30に、はんだ付けされることにより、回路基板30と端子板21,22とが電気的に接続されている。これにより、回路基板30は、半導体素子11の電極電圧をモニタすることができる。
図7,8の模式図を用いて、中継端子80,81を用いた端子板21,22におけるバスバー本体71,73から分岐するセンシング部72,74と回路基板30との接続構造について説明する。なお、図7,8において各収容孔13h内の構造は図示を省略している。
中継端子80はJの字状をなし、下部が樹脂部としてのハウジング13に埋設されている。中継端子81はJの字状をなし、下部が樹脂部としてのハウジング13に埋設されている。中継端子80は、センシング部72と回路基板30の間に接続され、一部がハウジング13に固定されている。同様に、中継端子81は、センシング部74と回路基板30の間に接続され、一部がハウジング13に固定されている。
端子板21,22が、実装基板12及び半導体素子11と対向するように配置されている。立設するセンシング部72と、中継端子80における一端側の立設部とは、各種の溶接により接合されている。中継端子80における他端側の立設部は回路基板30を貫通する状態で回路基板30に、はんだ付けされている。同様に、立設するセンシング部74と、中継端子81における一端側の立設部とは、各種の溶接により接合されている。中継端子81における他端側の立設部は回路基板30を貫通する状態で回路基板30に、はんだ付けされている。
図2に示すように、端子板21のセンシング部72と中継端子80との接続部、及び、端子板21の正極端子部21aと半導体素子11側の端子である正極電極接合板11aとの接続部は、共に、端子板21の反実装基板側において接合されている。同様に、端子板22のセンシング部74と中継端子81との接続部、及び、端子板22の負極端子部22aと半導体素子11側の端子である負極電極接合板11bとの接続部は、共に、端子板22の反実装基板側において接合されている。
次に、三相インバータ装置10の製造工程について説明する。
まず、複数の半導体素子11が実装された実装基板12を、図示しない絶縁層を介してヒートシンク14上に載置する。続いて、各半導体素子11と、各正極電極接合板11a、各負極電極接合板11b及び各接続端子11cとを、はんだ付けする。さらに、ヒートシンク14上にハウジング13を接着する。続いて、半導体素子11と信号端子15とのワイヤボンディングが行われる。
続いて、各半導体素子11が樹脂により封止される。続いて、絶縁層16、第2の絶縁層25及びシールド板26が接着された積層体20を実装基板12に装着し、各正極端子部21aと各正極電極接合板11aとを金属接合するとともに、各負極端子部22aと各負極電極接合板11bとを金属接合し、さらには、各接続端子11cと各出力端子24の一端とを金属接合する。また、センシング部72,74と中継端子80,81の一端とを金属接合する。このとき、正極端子部21aと正極電極接合板11aとの接合、負極端子部22aと負極電極接合板11bとの接合、接続端子11cと出力端子24の一端との接合、及び、センシング部72,74と中継端子80,81の一端との接合が同一工程において一斉に行われる。
そして、回路基板30が、各ボルト31によってハウジング13に組み付けられる。最後に、回路基板30に信号端子15及び中継端子80,81が、はんだ付けされることで、三相インバータ装置10が製造される。
次に、本実施形態の作用について説明する。
三相インバータ装置10は、正極端子板21及び負極端子板22を、第1の絶縁層23を介して積層した積層体20を用いることで、正極端子板21を流れる電流の向きと、負極端子板22を流れる電流の向きとが逆になる。これによれば、正極端子板21に電流が流れることによって発生する磁束と、負極端子板22に電流が流れることによって発生する磁束とが、相互誘導作用によって打ち消され、インダクタンスが低減される。また、実装基板12と対向する位置に回路基板30が配置される場合であっても、各半導体素子11からの電磁ノイズが回路基板30に伝わってしまうことがシールド板26によって抑制される。
回路基板30において電圧をモニタすべく端子板21,22から配線することでワイヤボンディングレス化が実現される。また、ワイヤボンディング代の削減により小型化が図られる。
詳しく説明する。図12(a),(b)は比較例である。
半導体素子11の裏面電極の電圧をモニタすべく半導体素子11の裏面電極から回路基板30まで配線する必要がある。そのために、半導体素子11の裏面電極につながる配線パターン12cを広げて配線パターン12cと端子100とをボンディングワイヤW100で繋いで端子100を経由して回路基板30へ接続する。この場合には、電圧モニタ用のワイヤボンディングを実施するために配線パターンの幅を広げる必要があることから、体格が大きくなる。より具体的には、電圧モニタ配線用ワイヤボンディング代(追加の配線パターン幅W50)が必要となり、かつ、三相分ではその3倍(=3×W50)必要となる。
これに対し、図6(a),(b)に示す本実施形態においては、配線パターン12cと端子板21が等電位なので、端子板21,22から配線することで実装基板においてワイヤボンディングを実施する必要が無くなる。ワイヤボンディングレス化によりワイヤボンディング代を削減でき、これにより小型化を図ることができる。特に、三相分(3列並んで)配置する場合には、全体として3倍小型化できる。
また、端子板21,22における電源端子21e,22eのねじ孔H1,H2(図1参照)に、ねじを通してねじ締結する際において、中継端子80,81がハウジング13に固定されているため、ねじ締結による応力がセンシング部72,74と中継端子80,81を介して回路基板30との、はんだ付け部に加わることを防ぐことができる。即ち、端子板21,22をねじ締結する際に発生する歪みがハウジング13で止められて、はんだ付け部まで歪みが伝播しないので、はんだ付け部に応力が発生しない。
上記実施形態によれば、以下のような効果を得ることができる。
(1)半導体モジュールMsの構成として、配線パターン12cに半導体素子11が実装された実装基板12と、信号端子15が固定された樹脂部としてのハウジング13を備えている。さらに、半導体素子11に電気的に接続されるバスバーとしての端子板21,22と、信号端子15を介して半導体素子11を制御する制御基板としての回路基板30を備えている。端子板21,22は、バスバー本体71,73から分岐するセンシング部72,74を有し、回路基板30は、センシング部72,74と接続されている。よって、半導体モジュールにおいて、半導体素子11の電極電圧を、ボンディングワイヤを介することなく回路基板30でモニタすることができる。その結果、小型化を図ることができる。
(2)中継端子80,81を有し、中継端子80,81は、センシング部72,74と回路基板30の間に接続され、一部がハウジング13に固定されている。よって、回路基板30へのはんだ付け部に発生する応力緩和を図ることができる。
(3)端子板21,22が、実装基板12及び半導体素子11と対向するように配置されている。よって、より小型化を図ることができる。
(4)センシング部72,74と中継端子80,81との接続部、及び、端子板21,22と半導体素子11側の端子との接続部(端子部21a,22aと接合板11a,11bとの接続部)は、共に、端子板21,22の反実装基板側において接合されている。よって、接合工程の共通化を図ることができる。即ち、同一工程で、センシング部72,74と中継端子80,81との接合、及び、端子板21,22と半導体素子11側の端子との接合を行うことができる。
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ 端子板(バスバー)21,22のセンシング部72,74と中継端子80,81との接合は各種溶接に代わり、はんだ付けでもよい。
○ センシング部72,74と中継端子80,81との接続は、図8に示した溶接接合以外でもよい。例えば、図9や図10や図11に示す構成としてもよい。
図9においては、センシング部72(74)と中継端子80(81)とを重ね合わせた状態でカシメによる嵌合で接合している。
図10においては、センシング部72(74)と中継端子80(81)とを重ね合わせた状態でコネクタC100を用いて挟持している。
図11においては、バスバーとしての端子板21,22は、バスバー本体から分岐するセンシング部90が、制御基板としての回路基板30まで延在し、センシング部90が直接、回路基板30に接合されている。即ち、バスバーとしての端子板21,22から直接、回路基板30に接続されている。なお、図11においては、端子板22はバスバー本体73から分岐するセンシング部90を有し、センシング部90が回路基板30まで延在する状態を示したが、端子板21についても同様であり、バスバー本体71から分岐するセンシング部(90)を有し、センシング部(90)が回路基板30まで延在するようにすればよい。
○ バスバーとしての端子板21,22は絶縁層23を介して積層されていたがこれに限ることなく、バスバーとしての端子板21,22は積層されていなくてもよい。
○ 実装基板12の上に、バスバーとしての端子板21,22が対向するように配置されるとともに端子板21,22の上に、制御基板としての回路基板30が対向するように配置される場合について説明したが、これに限らない。例えば、実装基板12に対し、バスバーとしての端子板21,22が対向していない状態で配置されていてもよいし、端子板21,22に対し、制御基板としての回路基板30が対向していない状態で配置されていてもよい。
○ インバータ装置に適用したが、他の電力変換装置、例えばDC/DCコンバータ等に適用してもよく、さらに、電力変換装置以外の機器に適用してもよい。
11…半導体素子、11a…正極電極接合板(半導体素子側の端子)、11b…負極電極接合板(半導体素子側の端子)、12…実装基板、12c…配線パターン、13…ハウジング(樹脂部)、15…信号端子、21…正極端子板(バスバー)、22…負極端子板(バスバー)、30…回路基板(制御基板)、71…バスバー本体、72…センシング部、73…バスバー本体、74…センシング部、80…中継端子、81…中継端子、90…センシング部、Ms…半導体モジュール。

Claims (3)

  1. 配線パターンに半導体素子が実装された実装基板と、
    信号端子が固定された樹脂部と、
    前記半導体素子に電気的に接続されるバスバーと、
    前記信号端子を介して前記半導体素子を制御する制御基板と、
    を備え、
    前記バスバーは、バスバー本体から分岐するセンシング部を有し、
    前記制御基板は、前記センシング部と接続されており、
    中継端子を有し、
    前記中継端子は、前記センシング部と前記制御基板の間に接続され、一部が前記樹脂部に固定されていることを特徴とする半導体モジュール。
  2. 前記バスバーが、前記実装基板及び前記半導体素子と対向するように配置されていることを特徴とする請求項1に記載の半導体モジュール。
  3. 前記センシング部と前記中継端子との接続部、及び、前記バスバーと前記半導体素子側の端子との接続部は、共に、前記バスバーの反実装基板側において接合されていることを特徴とする請求項1又は請求項2に記載の半導体モジュール。
JP2017010344A 2017-01-24 2017-01-24 半導体モジュール Expired - Fee Related JP6693430B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017010344A JP6693430B2 (ja) 2017-01-24 2017-01-24 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017010344A JP6693430B2 (ja) 2017-01-24 2017-01-24 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2018120914A JP2018120914A (ja) 2018-08-02
JP6693430B2 true JP6693430B2 (ja) 2020-05-13

Family

ID=63045316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017010344A Expired - Fee Related JP6693430B2 (ja) 2017-01-24 2017-01-24 半導体モジュール

Country Status (1)

Country Link
JP (1) JP6693430B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114872A (ja) * 2009-11-23 2011-06-09 Toyota Motor Corp 電力変換装置
JP5567381B2 (ja) * 2010-04-27 2014-08-06 日立オートモティブシステムズ株式会社 電力変換装置
JP2013099213A (ja) * 2011-11-04 2013-05-20 Aisin Aw Co Ltd インバータ装置
JP5991206B2 (ja) * 2013-01-16 2016-09-14 株式会社豊田自動織機 半導体モジュールおよびインバータモジュール
JP6112073B2 (ja) * 2014-06-20 2017-04-12 株式会社豊田自動織機 半導体装置
JP6352740B2 (ja) * 2014-09-11 2018-07-04 株式会社ケーヒン 電力変換装置

Also Published As

Publication number Publication date
JP2018120914A (ja) 2018-08-02

Similar Documents

Publication Publication Date Title
JP5622043B2 (ja) インバータ装置
US7869193B2 (en) Power conversion apparatus
JP3692906B2 (ja) 電力配線構造及び半導体装置
JP6112073B2 (ja) 半導体装置
US8500491B2 (en) Electrical connection device
JP6288769B2 (ja) 半導体パワーモジュール、電力変換装置、およびこれを用いた移動体
TW567513B (en) Switching circuit
JP2012244637A (ja) モータ駆動装置
EP2808892B1 (en) Inverter unit
JP4538474B2 (ja) インバータ装置
WO2013065849A1 (ja) インバータ装置
JP2019030043A (ja) 電力変換装置
JP2013090529A (ja) 電力変換装置
JP4064741B2 (ja) 半導体装置
JP6693430B2 (ja) 半導体モジュール
JP2009071962A (ja) インバータ装置およびインバータ装置の製造方法
JP2020150749A (ja) インバータの組付構造
JP6638173B2 (ja) 電力変換装置
JP2008306867A (ja) 電力変換装置および電気部品の接続方法
CN110336481B (zh) 电力转换装置和电力转换装置用电容器
JP6862282B2 (ja) 電力変換装置
JP3922698B2 (ja) 半導体装置
JP6754387B2 (ja) 電力変換装置
JP7413930B2 (ja) 電力変換器用の基板
JP7363195B2 (ja) インバータ装置及びインバータ装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200330

R151 Written notification of patent or utility model registration

Ref document number: 6693430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees