JP6692376B2 - Electronic component mounting apparatus and mounting method, and package component manufacturing method - Google Patents

Electronic component mounting apparatus and mounting method, and package component manufacturing method Download PDF

Info

Publication number
JP6692376B2
JP6692376B2 JP2017565564A JP2017565564A JP6692376B2 JP 6692376 B2 JP6692376 B2 JP 6692376B2 JP 2017565564 A JP2017565564 A JP 2017565564A JP 2017565564 A JP2017565564 A JP 2017565564A JP 6692376 B2 JP6692376 B2 JP 6692376B2
Authority
JP
Japan
Prior art keywords
mounting
stage
support substrate
semiconductor chip
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017565564A
Other languages
Japanese (ja)
Other versions
JPWO2017135257A1 (en
Inventor
正規 橋本
正規 橋本
琢也 井田
琢也 井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Mechatronics Corp
Original Assignee
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Mechatronics Corp filed Critical Shibaura Mechatronics Corp
Publication of JPWO2017135257A1 publication Critical patent/JPWO2017135257A1/en
Priority to JP2020027546A priority Critical patent/JP6928134B2/en
Application granted granted Critical
Publication of JP6692376B2 publication Critical patent/JP6692376B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H05K13/0413—Pick-and-place heads or apparatus, e.g. with jaws with orientation of the component while holding it; Drive mechanisms for gripping tools, e.g. lifting, lowering or turning of gripping tools

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)

Description

本発明の実施形態は、電子部品の実装装置と実装方法、およびパッケージ部品の製造方法に関する。   Embodiments of the present invention relate to an electronic component mounting apparatus and mounting method, and a package component manufacturing method.

従来から、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）やＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等のように、インターポーザ基板（中継用基板）を用いて行われる半導体パッケージの製造プロセスが知られている。これとは別に、インターポーザ基板を用いずに、半導体チップ毎に分割することなくウエーハ状態のままでパッケージ化を行うウエーハレベルパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ：ＷＬＰ）と呼ばれる製造プロセスが知られている。ＷＬＰは、インターポーザ基板を使用しない分、半導体パッケージの薄型化や製造コストが低減できるというような利点を有する。   2. Description of the Related Art Conventionally, a manufacturing process of a semiconductor package using an interposer substrate (relay substrate) such as CSP (Chip Size Package) and BGA (Ball Grid Array) is known. Apart from this, there is known a manufacturing process called a wafer level package (WLP) in which a semiconductor chip is packaged in a wafer state without being divided into semiconductor chips without using an interposer substrate. The WLP has an advantage that the semiconductor package can be thinned and the manufacturing cost can be reduced because the interposer substrate is not used.

ＷＬＰでは、半導体チップの電極パッドが形成されている面上の領域をはみ出さないように、半導体チップ上に半導体パッケージのＩ／Ｏ端子を含む再配線層を形成する、ファンイン・ウエーハレベルパッケージ（ｆａｎ ｉｎ−ＷＬＰ：ＦＩ−ＷＬＰ）が知られている。また近年においては、半導体チップの領域をはみ出して半導体パッケージのＩ／Ｏ端子を含む再配線層を形成するファンアウト・ウェハレベルパッケージ（ｆａｎ ｏｕｔ−ＷＬＰ：ＦＯ−ＷＬＰ））も提案されている。ＦＯ−ＷＬＰは、１つのパッケージ内にＲＡＭ、フラッシュメモリ、ＣＰＵ等の半導体チップやダイオード、コンデンサ等の複数種類の電子部品を搭載したマルチチップパッケージ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ：ＭＣＰ）にも適用可能であるために注目されている。   In WLP, a fan-in-wafer level package in which a rewiring layer including I / O terminals of a semiconductor package is formed on a semiconductor chip so as not to overflow an area on a surface of a semiconductor chip on which electrode pads are formed. (Fan in-WLP: FI-WLP) is known. Further, in recent years, a fan-out wafer level package (fan-WLP: FO-WLP) has been proposed in which a rewiring layer including an I / O terminal of a semiconductor package is formed by protruding from a region of a semiconductor chip. The FO-WLP can also be applied to a multi-chip package (Multi Chip Package: MCP) in which a semiconductor chip such as a RAM, a flash memory, and a CPU, or a plurality of types of electronic components such as a capacitor are mounted in one package. Has been attracting attention.

ここで、ＭＣＰとは上述したように、１つのパッケージ内に複数種類の電子部品を搭載したものである。このようなＭＣＰにおいては、同一パッケージに搭載する電子部品個々の実装位置のずれが、そのパッケージの電気的特性に相互に影響を及ぼすため、それぞれの電子部品の実装に高い位置精度が要求されている。前述したインターポーザ基板を用いて行なわれる半導体パッケージの製造プロセスでは、インターポーザ基板上の各実装領域に位置認識用のアライメントマークが設けられているので、実装領域毎にアライメントマークを認識して電子部品を実装領域に位置決めし、実装する方式（以下、ローカル認識方式と呼ぶ）を適用することで、高い位置精度での実装を実現している。   Here, the MCP is one in which a plurality of types of electronic components are mounted in one package, as described above. In such an MCP, the displacement of the mounting position of each electronic component mounted in the same package mutually affects the electrical characteristics of the package, and thus high positional accuracy is required for mounting each electronic component. There is. In the semiconductor package manufacturing process performed using the interposer substrate described above, since alignment marks for position recognition are provided in each mounting region on the interposer substrate, the alignment mark is recognized for each mounting region and electronic parts are mounted. By positioning in the mounting area and applying a method (hereinafter referred to as a local recognition method), mounting with high positional accuracy is realized.

ＦＯ−ＷＬＰの製造プロセスでは、まず支持基板上に複数の半導体チップを間隔をあけた状態で行列状に実装し、その後半導体チップ間の隙間を樹脂で封止して複数の半導体チップを一体化することで、あたかも半導体製造プロセスで形成されるウエーハのように成形された擬似ウエーハを形成する。この擬似ウエーハ上に、Ｉ／Ｏ端子を設けるための再配線層を形成する。複数の半導体チップを樹脂封止して一体化した後は、支持基板は剥がされて除去される。しかしながら、ＦＯ−ＷＬＰでＭＣＰを製造しようとした場合、支持基板上には半導体チップを実装する実装領域毎に位置認識に用いることができるような画像認識可能なパターンが存在しないため、インターポーザ基板に対して行っていたようなローカル認識方式を適用することは実用的ではない。   In the manufacturing process of FO-WLP, first, a plurality of semiconductor chips are mounted in a matrix on a supporting substrate in a spaced state, and then the gaps between the semiconductor chips are sealed with a resin to integrate the plurality of semiconductor chips. By doing so, a pseudo wafer formed like a wafer formed in a semiconductor manufacturing process is formed. A rewiring layer for forming I / O terminals is formed on this pseudo wafer. After the plurality of semiconductor chips are resin-sealed and integrated, the support substrate is peeled off and removed. However, when an MCP is manufactured by FO-WLP, there is no image recognizable pattern that can be used for position recognition for each mounting area on which a semiconductor chip is mounted on the support substrate. It is not practical to apply the local recognition method as used for the above.

ローカル認識が行えない場合、支持基板の外形位置や基板全体の位置を示すアライメントマークを認識することで支持基板の全体位置を認識し、この支持基板の全体位置を頼りに支持基板上の各実装領域に半導体チップを実装する方式（以下、グローバル認識方式と呼ぶ）を適用することになる。また、ＭＣＰでの半導体チップの実装位置のずれは、例えば標準的な電極パッドの径（２０μｍ）と形成ピッチ（３５μｍ）を有する半導体チップを考えた場合、半導体チップの端子と再配線層により形成される端子との接触面積の確保や隣接する端子との接触を回避する上で、±５μｍ以下に抑えることが望まれる。   When local recognition cannot be performed, the overall position of the supporting substrate is recognized by recognizing the outer shape position of the supporting substrate and the alignment mark indicating the position of the entire substrate, and each mounting on the supporting substrate is performed by relying on the entire position of the supporting substrate. A method of mounting a semiconductor chip on the area (hereinafter referred to as a global recognition method) will be applied. In addition, the displacement of the mounting position of the semiconductor chip in the MCP is formed by the terminals of the semiconductor chip and the rewiring layer when a semiconductor chip having a standard electrode pad diameter (20 μm) and a formation pitch (35 μm) is considered. In order to secure a contact area with a terminal to be formed and to avoid contact with an adjacent terminal, it is desired to suppress the thickness to ± 5 μm or less.

しかしながら、インターポーザ基板等の実装領域毎にアライメントマークを有する基板に半導体チップを実装するための実装装置を、グローバル認識方式の設定を施し、ＦＯ−ＷＬＰの製造プロセスにそのまま用いてみたところ、実装精度に±５μｍを超える実装誤差が生じてしまい、実装領域毎にアライメントマークが設けられていない支持基板に精度よく半導体チップを実装することはできなかった。このため、グローバル認識方式を適用したＦＯ−ＷＬＰの製造プロセスにおいて、±５μｍ以下の位置精度で半導体チップを実装できる実装装置は存在していない。   However, when a mounting device for mounting a semiconductor chip on a substrate having an alignment mark for each mounting area such as an interposer substrate is set to the global recognition method and used as it is in the FO-WLP manufacturing process, the mounting accuracy is In this case, a mounting error exceeding ± 5 μm occurred, and it was not possible to mount the semiconductor chip on the supporting substrate that is not provided with the alignment mark for each mounting region with high accuracy. Therefore, in the FO-WLP manufacturing process to which the global recognition method is applied, there is no mounting device capable of mounting a semiconductor chip with a positional accuracy of ± 5 μm or less.

実装精度を向上させるだけであれは、ＦＯ−ＷＬＰの製造プロセスに用いる支持基板に、各実装領域に対応させてアライメントマークを予め設けておき、ローカル認識方式を適用することが考えられる。しかしながら、ＦＯ−ＷＬＰの支持基板は、擬似ウエーハを形成した後、擬似ウエーハから剥がされて除去されるものであり、製品としては用いられない。このような支持基板のために、マークを形成する設備および工程を設けることは、設備費用、設備の設置スペース、工程数等の増加を招くだけでなく、実装工程においても半導体チップを実装する毎にローカルマークを認識する動作が必要となり、１つの半導体チップの実装工程時間も増加する。このような点から、ローカル認識方式の適用は半導体パッケージの製造コストを増加させ、ＷＬＰの利点を損なうことになる。   To improve the mounting accuracy, it is conceivable to provide alignment marks in advance on the supporting substrate used in the FO-WLP manufacturing process so as to correspond to the respective mounting regions, and apply the local recognition method. However, the FO-WLP support substrate is peeled off from the pseudo wafer after the pseudo wafer is formed, and is not used as a product. Providing equipment and processes for forming marks for such a support substrate not only increases equipment costs, equipment installation space, the number of steps, etc., but also increases the mounting process every time a semiconductor chip is mounted. Therefore, the operation for recognizing the local mark is required, and the mounting process time for one semiconductor chip also increases. From such a point, the application of the local recognition method increases the manufacturing cost of the semiconductor package and impairs the advantages of WLP.

また、半導体チップの実装誤差に対応するため、半導体チップの実装誤差を考慮して再配線層の形成を行う技術が提案されている。この技術は、擬似ウエーハに再配線層の回路パターンを露光する際、露光に先立って擬似ウエーハ上の各半導体チップの実装誤差（理想位置からの位置ずれ）を予め個別に測定しておき、露光用のレーザ光を半導体チップ毎に走査するときに、描画データに含まれる各回路パターンの位置情報を露光対象の半導体チップの実装誤差に基づいて補正するものである。この技術は１つの半導体パッケージに１つの半導体チップを組み込むシングルチップパッケージには適用可能である。しかしながら、ＭＣＰの場合、回路パターンの描画データはパッケージ単位で作成されるため、同一パッケージ内での半導体チップ間の相対的な位置ずれが生じた場合には、描画する回路パターンの位置情報を補正するだけでは対応できない。   Further, in order to cope with the mounting error of the semiconductor chip, a technique of forming the rewiring layer in consideration of the mounting error of the semiconductor chip has been proposed. In this technique, when the circuit pattern of the redistribution layer is exposed on the pseudo wafer, the mounting error (displacement from the ideal position) of each semiconductor chip on the pseudo wafer is individually measured in advance and the exposure is performed. When scanning the semiconductor laser beam for each semiconductor chip, the positional information of each circuit pattern included in the drawing data is corrected based on the mounting error of the semiconductor chip to be exposed. This technique can be applied to a single chip package in which one semiconductor chip is incorporated in one semiconductor package. However, in the case of the MCP, since the drawing data of the circuit pattern is created in package units, when the relative displacement between the semiconductor chips in the same package occurs, the position information of the drawing circuit pattern is corrected. You can't just do it.

さらに、ＦＯ−ＷＬＰの製造プロセスに用いられる実装装置には、半導体チップの実装時間を短縮することが求められる。すなわち、疑似ウエーハ上の再配線層の形成工程は、通常１枚の疑似ウエーハに対して一括して行われるのに対し、支持基板に対する半導体チップの実装工程は、半導体チップ１個ずつ実施される。これらの処理時間を考慮すると、再配線層の形成工程に比べて半導体チップの実装工程の方が時間を要することになるため、半導体チップの実装時間を短縮することが求められる。実装時間を短縮するだけであれば、複数の実装ヘッドを有する実装装置を適用することが考えられる。しかしながら、単に複数の実装ヘッドを適用しただけでは、実装ヘッド毎に生じる移動誤差の影響によって、半導体チップの実装精度がさらに低下してしまう。このように、ＦＯ−ＷＬＰの製造プロセスに用いられる実装装置には、半導体チップ等の電子部品の実装精度の向上と実装時間の短縮とを両立させることが求められている。   Further, the mounting apparatus used in the FO-WLP manufacturing process is required to shorten the mounting time of the semiconductor chip. That is, the process of forming the redistribution layer on the pseudo wafer is usually performed collectively for one pseudo wafer, whereas the process of mounting the semiconductor chips on the support substrate is performed one semiconductor chip at a time. .. Considering these processing times, the semiconductor chip mounting process requires more time than the rewiring layer forming process, so that it is necessary to shorten the semiconductor chip mounting time. If only the mounting time is shortened, it is possible to apply a mounting device having a plurality of mounting heads. However, simply applying a plurality of mounting heads further reduces the mounting accuracy of the semiconductor chip due to the influence of the movement error that occurs in each mounting head. As described above, the mounting apparatus used in the manufacturing process of the FO-WLP is required to improve the mounting accuracy of electronic components such as semiconductor chips and shorten the mounting time.

特開２００８−０４１９７６号公報JP, 2008-041976, A 特開２００９−２５９９１７号公報JP, 2009-259917, A 国際公開第２００７／０７２７１４号International Publication No. 2007/072714 特開２０１３−０５８５２０号公報JP, 2013-058520, A

本発明が解決しようとする課題は、実装領域毎に位置検出用のマーク等のパターンが形成されていない支持基板であっても、各実装領域に半導体チップ等の電子部品を精度よく、かつ効率よく実装することを可能にした電子部品の実装装置と実装方法、およびそのような実装方法を適用したパッケージ部品の製造方法を提供することにある。   The problem to be solved by the present invention is to provide an electronic component such as a semiconductor chip in each mounting region accurately and efficiently even if the mounting substrate is not formed with a pattern such as a mark for position detection for each mounting region. An object of the present invention is to provide an electronic component mounting apparatus and a mounting method that enable good mounting, and a package component manufacturing method to which such a mounting method is applied.

実施形態の電子部品の実装装置は、電子部品が実装される複数の実装領域を有する支持基板が載置されるステージと、前記複数の実装領域が一定の実装位置に順に位置付けられるように、前記ステージを移動させるステージ移動機構とを備えるステージ部と、
それぞれ前記電子部品を保持して前記支持基板の前記実装領域に実装する第１および第２の実装ヘッドと、前記電子部品を保持した前記第１および第２の実装ヘッドを前記一定の実装位置に交互に移動させる実装ヘッド移動機構とを備える実装部と、
前記ステージ上に載置された前記支持基板の全体位置を認識する第１の認識部と、
前記第１または第２の実装ヘッドに保持された前記電子部品の位置を認識する第２の認識部と、
前記ステージ移動機構による前記ステージの移動位置誤差を補正する補正データを記憶する記憶部と、
前記第１の認識部により認識した前記支持基板の位置データと前記第２の認識部により認識した前記電子部品の位置データと前記補正データとに基づいて、前記ステージと前記第１および第２の実装ヘッドの移動を制御する制御部と、を具備するとともに、
さらに、前記一定の実装位置に位置付けられた前記第１および第２の実装ヘッドの位置を個別に認識する第３の認識部を具備し、
前記制御部は、前記第３の認識部により認識した前記第１および第２の実装ヘッドの位置データに基づいて、前記第１の実装ヘッドと前記第２の実装ヘッドとの位置ずれを補正する。 An electronic component mounting apparatus according to an embodiment includes a stage on which a support substrate having a plurality of mounting areas on which electronic components are mounted is placed, and the plurality of mounting areas are sequentially positioned at fixed mounting positions, A stage unit including a stage moving mechanism for moving the stage;
First and second mounting heads that respectively hold the electronic component and mount the electronic component in the mounting area of the support substrate, and the first and second mounting heads that hold the electronic component at the fixed mounting position. A mounting unit including a mounting head moving mechanism that moves alternately,
A first recognition unit that recognizes an entire position of the support substrate placed on the stage;
A second recognition unit that recognizes a position of the electronic component held by the first or second mounting head;
A storage unit for storing correction data for correcting a moving position error of the stage by the stage moving mechanism;
Based on the position data of the support substrate recognized by the first recognition unit, the position data of the electronic component recognized by the second recognition unit, and the correction data, the stage and the first and second And a control unit for controlling the movement of the mounting head ,
Further, a third recognizing unit for individually recognizing the positions of the first and second mounting heads positioned at the fixed mounting position is provided,
The control unit corrects the positional deviation between the first mounting head and the second mounting head based on the position data of the first and second mounting heads recognized by the third recognizing unit. ..

実施形態の電子部品の実装方法は、電子部品が実装される複数の実装領域を有する支持基板が載置されるステージの移動位置誤差を取得し、前記移動位置誤差を補正する補正データを記憶部に記憶させる工程と、
前記ステージ上に前記支持基板を載置すると共に、前記ステージ上に載置された前記支持基板の全体位置を認識する工程と、
前記支持基板の位置認識工程により得た前記支持基板の位置データと前記補正データとに基づいて前記ステージの移動を補正しつつ、前記複数の実装領域が一定の実装位置に順に位置付けられるように、前記ステージを移動させる工程と、
第１および第２の実装ヘッドで前記電子部品を交互に受け取り、前記第１または第２の実装ヘッドに保持された前記電子部品の位置を認識すると共に、認識した前記電子部品の位置データに基づいて前記第１および第２の実装ヘッドの移動を補正しつつ、前記第１および第２の実装ヘッドを前記一定の実装位置に交互に移動させ、前記第１および第２の実装ヘッドにより前記電子部品を、前記一定の実装位置に順に位置づけられた前記実装領域に交互に実装する工程と、を具備するとともに、
さらに、前記一定の実装位置に位置付けられた前記第１および第２の実装ヘッドの位置を個別に認識し、認識した前記第１および第２の実装ヘッドの位置データに基づいて、前記第１の実装ヘッドと前記第２の実装ヘッドとの位置ずれを補正する工程を具備する。 The electronic component mounting method of the embodiment acquires a movement position error of a stage on which a support substrate having a plurality of mounting areas on which the electronic component is mounted is placed, and stores correction data for correcting the movement position error. And the process of memorizing
Placing the support substrate on the stage and recognizing the entire position of the support substrate placed on the stage;
While correcting the movement of the stage based on the position data of the support substrate and the correction data obtained by the step of recognizing the position of the support substrate, the plurality of mounting areas are sequentially positioned at fixed mounting positions, Moving the stage,
The first and second mounting heads alternately receive the electronic component, recognize the position of the electronic component held by the first or second mounting head, and based on the recognized position data of the electronic component. While correcting the movement of the first and second mounting heads, the first and second mounting heads are alternately moved to the fixed mounting position, and the electronic components are moved by the first and second mounting heads. And a step of alternately mounting the parts in the mounting areas sequentially positioned at the fixed mounting position ,
Further, the positions of the first and second mounting heads positioned at the fixed mounting position are individually recognized, and the first position of the first and second mounting heads is recognized based on the recognized position data of the first and second mounting heads. The method further comprises the step of correcting the positional deviation between the mounting head and the second mounting head.

実施形態のパッケージ部品の製造方法は、複数の実装領域を有する支持基板における前記複数の実装領域のそれぞれに電子部品を実装する工程と、前記複数の実装領域に実装された前記電子部品を一括して封止することにより疑似ウエーハを形成する工程と、前記疑似ウエーハの前記電子部品上に再配線層を形成することによりパッケージ部品を製造する工程とを具備するパッケージ部品の製造方法であって、
前記電子部品の実装工程は、
前記支持基板が載置されるステージの移動位置誤差を取得し、前記移動位置誤差を補正する補正データを記憶部に記憶させる工程と、
前記ステージ上に前記支持基板を載置すると共に、前記ステージ上に載置された前記支持基板の全体位置を認識する工程と、
前記支持基板の位置認識工程により得た前記支持基板の位置データと前記補正データとに基づいて前記ステージの移動を補正しつつ、前記複数の実装領域が一定の実装位置に順に位置付けられるように、前記ステージを移動させる工程と、
第１および第２の実装ヘッドで前記電子部品を交互に受け取り、前記第１または第２の実装ヘッドに保持された前記電子部品の位置を認識すると共に、認識した前記電子部品の位置データに基づいて前記第１および第２の実装ヘッドの移動を補正しつつ、前記第１および第２の実装ヘッドを前記一定の実装位置に交互に移動させ、前記第１および第２の実装ヘッドにより前記電子部品を、前記一定の実装位置に順に位置づけられた前記実装領域に交互に実装する工程と、を具備するとともに、
さらに、前記一定の実装位置に位置付けられた前記第１および第２の実装ヘッドの位置を個別に認識し、認識した前記第１および第２の実装ヘッドの位置データに基づいて、前記第１の実装ヘッドと前記第２の実装ヘッドとの位置ずれを補正する工程を具備する。
A method of manufacturing a package component according to an embodiment includes a step of mounting an electronic component on each of the plurality of mounting regions in a support substrate having a plurality of mounting regions, and the electronic components mounted on the plurality of mounting regions at once. A method of manufacturing a package component, comprising a step of forming a pseudo wafer by sealing with a semiconductor wafer, and a step of producing a package component by forming a rewiring layer on the electronic component of the pseudo wafer,
The mounting process of the electronic component is
A step of acquiring a moving position error of the stage on which the supporting substrate is placed and storing correction data for correcting the moving position error in a storage unit;
Placing the support substrate on the stage and recognizing the entire position of the support substrate placed on the stage;
While correcting the movement of the stage based on the position data of the support substrate and the correction data obtained by the step of recognizing the position of the support substrate, the plurality of mounting areas are sequentially positioned at fixed mounting positions, Moving the stage,
The first and second mounting heads alternately receive the electronic component, recognize the position of the electronic component held by the first or second mounting head, and based on the recognized position data of the electronic component. While correcting the movement of the first and second mounting heads, the first and second mounting heads are alternately moved to the fixed mounting position, and the electronic components are moved by the first and second mounting heads. And a step of alternately mounting the parts in the mounting areas sequentially positioned at the fixed mounting position ,
Further, the positions of the first and second mounting heads positioned at the fixed mounting position are individually recognized, and the first position of the first and second mounting heads is recognized based on the recognized position data of the first and second mounting heads. The method further comprises the step of correcting the positional deviation between the mounting head and the second mounting head .

実施形態の実装装置を示す平面図である。It is a top view which shows the mounting apparatus of embodiment. 実施形態の実装装置を示す正面図である。It is a front view which shows the mounting apparatus of embodiment. 実施形態の実装装置を示す右側面図である。It is a right side view which shows the mounting apparatus of embodiment. 実施形態の実装装置の一部を二点鎖線で示す平面図であって、支持基板の搬入・搬出状態を説明するための図である。FIG. 6 is a plan view showing a part of the mounting apparatus of the embodiment by a chain double-dashed line, for explaining the loading / unloading state of the support substrate. 実施形態の実装装置の一部を省略して示す正面図であって、電子部品の位置認識状態を説明するための図である。It is a front view which abbreviate | omits a part of mounting device of embodiment, Comprising: It is a figure for demonstrating the position recognition state of an electronic component. 実施形態の実装装置を示すブロック図である。It is a block diagram showing a mounting device of an embodiment. 実施形態の実装装置に半導体チップを供給するウエーハリングを示す平面図である。It is a top view showing a wafer ring which supplies a semiconductor chip to a mounting device of an embodiment. 図７ＡのＸ−Ｘ線に沿ったウエーハリングの断面図である。FIG. 7B is a cross-sectional view of the wafer ring taken along line XX of FIG. 7A. 実施形態の実装装置における基板ステージのキャリブレーション工程の準備工程を示す図である。It is a figure which shows the preparation process of the calibration process of the board | substrate stage in the mounting apparatus of embodiment. 実施形態の実装装置における基板ステージのキャリブレーション工程を示す図である。It is a figure which shows the calibration process of the board | substrate stage in the mounting apparatus of embodiment. 実施形態の実装装置における基板ステージの移動位置誤差の補正方法を説明するための図である。FIG. 6 is a diagram for explaining a method of correcting a moving position error of the substrate stage in the mounting apparatus of the embodiment. 実施形態の実装装置における支持基板の位置ずれの補正方法を説明するための図である。6A and 6B are diagrams for explaining a method of correcting the positional deviation of the support substrate in the mounting apparatus of the embodiment. 実施形態の実装装置を用いて１つの実装領域に実装される電子部品の一例を示す平面図である。It is a top view which shows an example of the electronic component mounted in one mounting area | region using the mounting apparatus of embodiment. 実施例１および比較例１の実装装置を用いて半導体チップを実装した支持基板を示す平面図である。FIG. 6 is a plan view showing a supporting substrate on which a semiconductor chip is mounted using the mounting apparatus of Example 1 and Comparative Example 1. 実施形態のパッケージ部品の製造工程を示すフロー図である。It is a flowchart which shows the manufacturing process of the package components of embodiment.

以下、実施形態の電子部品の実装装置と実装方法について、図面を参照して説明する。図面は模式的なものであり、厚さと平面寸法との関係、各部の厚さの比率等は現実のものとは異なる場合がある。説明中における上下の方向を示す用語は、特に明記が無い場合には後述する支持基板の電子部品の実装面を上とした場合の相対的な方向を示し、左右の方向を示す用語は、特に明記が無い場合には図２の正面図を基準とした方向を示す。   Hereinafter, an electronic component mounting apparatus and a mounting method of an embodiment will be described with reference to the drawings. The drawings are schematic, and the relationship between the thickness and the plane size, the ratio of the thickness of each portion, and the like may be different from the actual one. Unless otherwise specified, the terms indicating the vertical direction in the description indicate a relative direction when the mounting surface of the electronic component of the supporting substrate described below is on the top, and the terms indicating the left and right directions are particularly Unless otherwise specified, the direction is based on the front view of FIG.

［実装装置の構成］
図１は実施形態による電子部品の実装装置の構成を示す平面図、図２は図１に示す実装装置の正面図、図３は図１に示す実装装置の右側面図である。図１および図２において、実装装置１の左右に配置された移載部４０Ａ、４０Ｂと、同じく左右に配置された実装部５０Ａ、５０Ｂのうち、左側の移載部４０Ａと実装部５０Ａを二点鎖線で示し、右側の移載部４０Ｂと実装部５０Ｂを実線で示している。図４は図１と同様な平面図において、左右の実装部５０Ａ、５０Ｂを二点鎖線で示し、支持基板Ｗの搬入・搬出状態を説明するための図である。図５は図２と同様な正面図において、左側の移載部４０Ａと実装部５０Ａの図示を省略し、認識カメラの状態を説明するための図である。図６は実施形態による実装装置の構成を示すブロック図である。図７Ａおよび図７Ｂは電子部品としての半導体チップを供給するウエーハリングを示す図である。これらの図において、実装装置１に対して左右方向をＸ方向、前後方向をＹ方向、上下方向をＺ方向とする。[Configuration of mounting device]
FIG. 1 is a plan view showing a configuration of an electronic component mounting apparatus according to an embodiment, FIG. 2 is a front view of the mounting apparatus shown in FIG. 1, and FIG. 3 is a right side view of the mounting apparatus shown in FIG. 1 and 2, of the transfer units 40A and 40B arranged on the left and right of the mounting apparatus 1 and the transfer units 40A and 50B arranged on the left and right, the transfer unit 40A and the mounting unit 50A on the left side are It is shown by a dashed line, and the transfer section 40B and the mounting section 50B on the right side are shown by solid lines. FIG. 4 is a diagram for explaining the loading and unloading states of the support substrate W by showing the left and right mounting parts 50A and 50B in a two-dot chain line in a plan view similar to FIG. FIG. 5 is a view for explaining the state of the recognition camera in the front view similar to FIG. 2 with the transfer section 40A and the mounting section 50A on the left side omitted. FIG. 6 is a block diagram showing the configuration of the mounting apparatus according to the embodiment. 7A and 7B are views showing a wafer ring for supplying a semiconductor chip as an electronic component. In these figures, the left-right direction is the X direction, the front-back direction is the Y direction, and the up-down direction is the Z direction with respect to the mounting apparatus 1.

図１ないし図６に示す実装装置１は、半導体チップｔ等の電子部品を供給する部品供給部１０と、支持基板Ｗが載置されるステージ２１を備えるステージ部２０と、ステージ２１に対して支持基板Ｗを搬入および搬出する基板搬送部３０と、部品供給部１０から半導体チップｔを取り出す一対の移載部４０と、一対の移載部４０が取り出した半導体チップｔを受け取ってステージ２１に載置された支持基板Ｗに実装する一対の実装部５０と、各部の動作を制御する制御部６０とを具備している。   The mounting apparatus 1 shown in FIGS. 1 to 6 has a component supply unit 10 for supplying an electronic component such as a semiconductor chip t, a stage unit 20 including a stage 21 on which a support substrate W is mounted, and a stage 21. The substrate transfer unit 30 that carries in and out the support substrate W, the pair of transfer units 40 that takes out the semiconductor chips t from the component supply unit 10, and the semiconductor chips t that were taken out by the pair of transfer units 40 are received by the stage 21. It is provided with a pair of mounting parts 50 mounted on the mounted support substrate W, and a control part 60 for controlling the operation of each part.

部品供給部１０は、半導体チップｔ毎に個片化された半導体ウエーハＴが貼着された樹脂シートＳを保持するウエーハリング１１（図７Ａ，７Ｂ）と、ウエーハリング１１を着脱自在に保持し、不図示のＸＹ移動機構によりＸＹ方向に移動可能なウエーハリングホルダ１２と、ウエーハリング１１上に貼着された半導体チップｔを撮像する第１のカメラ１３と、移載部４０によって半導体チップｔを取り出すときに、取り出される半導体チップｔをウエーハリング１１の下側から突き上げる突き上げ機構（不図示）とを備えている。   The component supply unit 10 detachably holds the wafer ring 11 (FIGS. 7A and 7B) and the wafer ring 11 that holds the resin sheet S to which the semiconductor wafer T separated into individual semiconductor chips t is attached. , A wafer ring holder 12 movable in the XY directions by an XY moving mechanism (not shown), a first camera 13 for picking up an image of the semiconductor chip t stuck on the wafer ring 11, and a semiconductor chip t by the transfer section 40. And a push-up mechanism (not shown) that pushes up the semiconductor chip t to be taken out from the lower side of the wafer ring 11.

突き上げ機構は、移載部４０による半導体チップｔの取り出しポジションに固定的に設けられている。ウエーハリング１１上の各半導体チップｔは、ウエーハリングホルダ１２により取り出しポジションに順次位置付けられるようになっている。第１のカメラ１３は、取り出しポジションの真上に配置されており、取り出しポジションに位置付けられた半導体チップｔを撮像してチップ位置を認識するためのものである。   The push-up mechanism is fixedly provided at the take-out position of the semiconductor chip t by the transfer unit 40. Each semiconductor chip t on the wafer ring 11 is sequentially positioned at the take-out position by the wafer ring holder 12. The first camera 13 is arranged immediately above the take-out position and is for recognizing the chip position by imaging the semiconductor chip t positioned at the take-out position.

部品供給部１０は、さらに不図示のウエーハリング１１の交換装置を備えている。交換装置は、実装装置１の前面側に設けられた収納部（ウエーハリング１１を収容する溝部を上下方向に複数備えたもの、マガジンとも言う。）と、ウエーハリング搬送部とを備えている。交換装置は、ウエーハリングホルダ１２上に未使用のウエーハリング１１を供給し、半導体チップｔの取り出しが完了したウエーハリング１１を収納部に収納し、新たなウエーハリング１１をウエーハリングホルダ１２に供給する。   The component supply unit 10 further includes a wafer ring replacement device (not shown). The exchanging device includes an accommodating portion (a groove having a plurality of groove portions for accommodating the wafer ring 11 in the vertical direction, which is also referred to as a magazine) provided on the front surface side of the mounting apparatus 1 and a wafer ring transporting portion. The exchanging device supplies an unused wafer ring 11 onto the wafer ring holder 12, stores the wafer ring 11 from which the semiconductor chips t have been taken out in a storage portion, and supplies a new wafer ring 11 to the wafer ring holder 12. To do.

支持基板Ｗに実装される電子部品は、１種類の半導体チップｔに限られるものではなく、複数種類の半導体チップ、さらには半導体チップとダイオードやコンデンサ等であってもよい。実施形態の実装装置１は、半導体チップ、ダイオード、コンデンサ等を含む複数種類の電子部品を支持基板Ｗ上に実装してＭＣＰを製造する際に好適に用いられる。ＭＣＰの構成例としては、複数種類の半導体チップを備えるもの、１種類の半導体チップとダイオードやコンデンサ等とを備えるもの、さらに複数種類の半導体チップとダイオードやコンデンサ等とを備えるものが挙げられる。   The electronic components mounted on the support substrate W are not limited to one type of semiconductor chip t, but may be a plurality of types of semiconductor chips, or a semiconductor chip and a diode or a capacitor. The mounting apparatus 1 of the embodiment is preferably used when a plurality of types of electronic components including semiconductor chips, diodes, capacitors, etc. are mounted on the support substrate W to manufacture an MCP. Examples of the configuration of the MCP include those provided with a plurality of types of semiconductor chips, those provided with one type of semiconductor chips and diodes, capacitors, etc., and those provided with a plurality of types of semiconductor chips, diodes, capacitors, etc.

部品供給部１０は、個片化された半導体ウエーハＴが貼着されたウエーハリング１１を用いたチップ供給機構に限定されるものではない。部品供給部１０には、例えばテープフィーダやトレイを用いたチップ供給機構を適用することも可能である。テープフィーダとは、テープ状の樹脂シートに凹状（エンボス状）のポケットを連続して形成したキャリアテープ（エンボスキャリアテープとも呼ばれる。）の各ポケットに収容された半導体チップｔを１つずつ供給するものである。キャリアテープは、半導体チップｔを収容したポケットが上からカバーテープにより蓋をされ、リールに巻かれた状態で収納されている。このリールからキャリアテープを繰り出し、カバーテープを剥離しながら、各ポケットを半導体チップｔの取り出しポジションに順次位置付けるように構成される。   The component supply unit 10 is not limited to the chip supply mechanism using the wafer ring 11 to which the individualized semiconductor wafer T is attached. A chip supply mechanism using a tape feeder or a tray, for example, can be applied to the component supply unit 10. A tape feeder supplies semiconductor chips t housed in each pocket of a carrier tape (also called an embossed carrier tape) in which concave (embossed) pockets are continuously formed on a tape-shaped resin sheet. It is a thing. The carrier tape is accommodated in a state in which a pocket accommodating the semiconductor chip t is covered with a cover tape from above and wound around a reel. The carrier tape is unwound from the reel, and the pockets are sequentially positioned at the take-out position of the semiconductor chip t while peeling off the cover tape.

このようなテープフィーダを用いる場合、１つのテープフィーダから左右の移載部４０Ａ、４０Ｂで交互に半導体チップｔをピックアップするようにしてもよいし、２つのテープフィーダを並列に配置して左の移載部４０Ａで左側のテープフィーダから半導体チップｔをピックアップし、右の移載部４０Ｂで右側のテープフィーダから半導体チップｔをピックアップするようにしてもよい。さらに、品種の異なる半導体チップｔを収容したテープフィーダを複数種類装備できるように構成し、複数種類の半導体チップｔを選択的に供給できるように構成することも可能である。このような構成は、１つの支持基板Ｗに複数種類の半導体チップｔを実装する場合に有効である。   When such a tape feeder is used, the semiconductor chips t may be alternately picked up by the left and right transfer parts 40A and 40B from one tape feeder, or two tape feeders may be arranged in parallel to each other. The transfer section 40A may pick up the semiconductor chip t from the left tape feeder, and the right transfer section 40B may pick up the semiconductor chip t from the right tape feeder. Further, it is also possible to configure a plurality of types of tape feeders accommodating semiconductor chips t of different types so that a plurality of types of semiconductor chips t can be selectively supplied. Such a configuration is effective when a plurality of types of semiconductor chips t are mounted on one support substrate W.

また、ウエーハリング１１による半導体チップｔの供給と、テープフィーダによる半導体チップｔの供給とを両方設けるようにしてもよい。具体的には、ウエーハリングホルダ１２の左側に左の移載部４０Ａ用のテープフィーダを配置し、右側に右の移載部４０Ｂ用のテープフィーダを配置する。各移載部４０Ａ、４０ＢにＸＹ移動装置を設けて、ウエーハリング１１上から半導体チップｔを取り出す取り出しポジションと、テープフィーダから半導体チップを取り出す取り出しポジションとに、移載部４０Ａ、４０Ｂの移載ノズル４４を移動可能に構成するとよい。   Further, both the supply of the semiconductor chip t by the wafer ring 11 and the supply of the semiconductor chip t by the tape feeder may be provided. Specifically, the tape feeder for the left transfer section 40A is arranged on the left side of the wafer ring holder 12, and the tape feeder for the right transfer section 40B is arranged on the right side. An XY moving device is provided in each of the transfer units 40A and 40B, and the transfer units 40A and 40B are transferred to a take-out position for taking out the semiconductor chip t from the wafer ring 11 and a take-out position for taking out the semiconductor chip from the tape feeder. It is preferable that the nozzle 44 be movable.

ステージ部２０は、複数の実装領域を有する支持基板Ｗが載置されるステージ２１と、ステージ２１をＸＹ方向に移動させる不図示のＸＹ移動機構とを備える。ＸＹ移動機構は、ステージ２１上に載置された支持基板Ｗの各実装領域が後に詳述する一定の実装ポジションに順に位置づけられるように、ステージ２１を移動させる。ステージ２１は、不図示の吸引吸着機構によって、載置された支持基板Ｗを吸着保持することが可能なように構成されている。ステージ２１の上方には、支持基板Ｗを撮像するための第２のカメラ２２が配置されている。第２のカメラ２２は、例えば支持基板Ｗに設けられたグローバルマークを撮像し、支持基板Ｗの全体位置を認識するものであり、第１の認識部として機能するものである。支持基板Ｗの全体位置は、第２のカメラ２２で支持基板Ｗの外形を撮像して認識するようにしてもよい。   The stage unit 20 includes a stage 21 on which a support substrate W having a plurality of mounting areas is placed, and an XY moving mechanism (not shown) that moves the stage 21 in the XY directions. The XY moving mechanism moves the stage 21 so that the respective mounting areas of the support substrate W placed on the stage 21 are sequentially positioned at fixed mounting positions described in detail later. The stage 21 is configured to be capable of sucking and holding the placed support substrate W by a suction / suction mechanism (not shown). A second camera 22 for picking up an image of the support substrate W is arranged above the stage 21. The second camera 22, for example, images a global mark provided on the support substrate W and recognizes the entire position of the support substrate W, and functions as a first recognition unit. The overall position of the support substrate W may be recognized by capturing an image of the outer shape of the support substrate W with the second camera 22.

ステージ２１上に載置される支持基板Ｗは、例えばＦＯ−ＷＬＰの製造時に適用される疑似ウエーハの形成に用いられる基板であって、ガラス基板、シリコン基板、ステンレス等の金属基板等からなる。擬似ウエーハとは、個片化された複数の半導体チップ等の電子部品を平面的に配置したものを、電子部品間を樹脂封止して１枚の板状に成形した状態のものである。従って、擬似ウエーハの形成に用いられる支持基板Ｗの形状は、円形に限られるものではなく、四角形やそれ以外の多角形、楕円形等であってもよく、その形状は特に限定されるものではない。支持基板Ｗは、上述したようにＦＯ−ＷＬＰプロセスでＭＣＰを製造する際に用いられる基板、すなわち各実装領域に複数の半導体チップやコンデンサ等の電子部品が実装される基板であることが好ましい。   The support substrate W placed on the stage 21 is a substrate used for forming a pseudo wafer applied at the time of manufacturing the FO-WLP, and is made of a glass substrate, a silicon substrate, a metal substrate such as stainless steel, or the like. The pseudo wafer is a state in which electronic components such as a plurality of individualized semiconductor chips are arranged in a plane, and the electronic components are resin-sealed to form a single plate. Therefore, the shape of the support substrate W used for forming the pseudo wafer is not limited to the circular shape, and may be a quadrangle or other polygonal shape, elliptical shape, or the like, and the shape is not particularly limited. Absent. The support substrate W is preferably a substrate used when manufacturing an MCP in the FO-WLP process as described above, that is, a substrate on which electronic components such as a plurality of semiconductor chips and capacitors are mounted in each mounting region.

支持基板Ｗは、半導体チップｔ等の電子部品が実装される複数の実装領域を有している。ただし、複数の実装領域は支持基板Ｗ上に仮想的に設定されているものであり、各実装領域を示すマークやパターン等は形成されていない。支持基板Ｗは、基板全体の位置を示すグローバル認識用のアライメントマークを備えていてもよいが、個々の実装領域の位置を示すローカル認識用のアライメントマークは備えていない。グローバル認識方式とは、支持基板の複数の実装領域に電子部品をそれぞれ実装するときに、１回の基板の位置検出でその基板上の複数の実装領域に対して電子部品の実装を行う方式のことを言う。ローカル認識方式とは、支持基板上の複数の実装領域に電子部品をそれぞれ実装するときに、電子部品を実装するごとに電子部品の実装領域の位置検出を行う方式のことを言う。   The support substrate W has a plurality of mounting areas on which electronic components such as the semiconductor chip t are mounted. However, the plurality of mounting areas are virtually set on the support substrate W, and no mark or pattern indicating each mounting area is formed. The support substrate W may be provided with an alignment mark for global recognition indicating the position of the entire substrate, but is not provided with an alignment mark for local recognition indicating the position of each mounting area. The global recognition method is a method in which electronic components are mounted in a plurality of mounting areas on the substrate by detecting the position of the board once when mounting the electronic components in a plurality of mounting areas of the supporting substrate. Say that. The local recognition method refers to a method of detecting the position of the mounting area of the electronic component each time the electronic component is mounted when mounting the electronic component on each of the plurality of mounting areas on the support substrate.

基板搬送部３０は、搬入コンベア３１と、搬出コンベア３２と、搬入コンベア３１とステージ２１との間で支持基板Ｗを受け渡す第１の受け渡し部３３と、ステージ２１と搬出コンベア３２との間で支持基板Ｗを受け渡す第２の受け渡し部３４と、搬入コンベア３１の配置位置から搬出コンベア３２の配置位置にかけて設けられ、第１および第２の受け渡し部３３、３４を移動可能に支持するガイド部３５とを備えている。第１および第２の受け渡し部３３、３４は、それぞれ回転モータで駆動されるタイミングベルト（いずれも不図示）によりガイド部３５に沿って個別に移動可能なように構成されている。ただし、受け渡し部３３、３４の駆動は、タイミングベルトに限られるものではなく、リニアモータ等の他の駆動装置により実施してもよい。   The substrate transfer unit 30 includes a carry-in conveyor 31, a carry-out conveyor 32, a first transfer unit 33 that transfers the support substrate W between the carry-in conveyor 31 and the stage 21, and a stage 21 and the carry-out conveyor 32. A second transfer unit 34 that transfers the support substrate W, and a guide unit that is provided from the position where the carry-in conveyor 31 is arranged to the position where the carry-out conveyor 32 is arranged and that movably supports the first and second transfer units 33, 34. And 35. The first and second transfer parts 33 and 34 are configured to be individually movable along the guide part 35 by a timing belt (neither shown) driven by a rotary motor. However, the driving of the transfer units 33 and 34 is not limited to the timing belt, and may be performed by another driving device such as a linear motor.

第１および第２の受け渡し部３３、３４は、同一構成を有しており、ガイド部３５に沿って移動する可動部３３ａ、３４ａと、可動部３３ａ、３４ａに上下動可能に設けられた水平アーム３３ｂ、３４ｂと、水平アーム３３ｂ、３４ｂに支持基板Ｗを上側から吸引吸着して保持するように設けられた４個の吸着ノズル３３ｃ、３４ｃとを備えている。吸着ノズル３３ｃ、３４ｃは、支持基板Ｗの外縁部分の半導体チップｔが実装されることの無い余白部分を吸着できるように、水平アーム３３ｂ、３４ｂに固定されている。   The first and second transfer parts 33 and 34 have the same configuration, and are movable parts 33a and 34a that move along the guide part 35, and horizontal parts that are vertically movable on the movable parts 33a and 34a. The arms 33b and 34b are provided with four suction nozzles 33c and 34c provided to the horizontal arms 33b and 34b so as to suck and hold the support substrate W from above. The suction nozzles 33c and 34c are fixed to the horizontal arms 33b and 34b so as to suck a blank portion of the outer edge portion of the support substrate W where the semiconductor chip t is not mounted.

一対の移載部４０は、２つの移載部４０Ａ、４０Ｂを左右反転した状態で配置したものであり、２つの移載部４０Ａ、４０Ｂは左右反転していることを除いて、同一構成を有している。図１、図２、および図３を参照して右側の移載部４０Ｂの構成を説明する。移載部４０Ｂは、昇降装置４１と、昇降装置４１に上下動可能に支持されたアーム体４２と、アーム体４２の先端部に設けられた反転機構４３と、反転機構４３に設けられた吸着ノズル（移載ノズル）４４とを備えている。昇降装置４１は回転モータ４５を備え、不図示のボールねじ機構を介してアーム体４２を上下に移動させる。   The pair of transfer parts 40 are arranged such that the two transfer parts 40A and 40B are laterally inverted, and have the same configuration except that the two transfer parts 40A and 40B are laterally inverted. Have The configuration of the right transfer unit 40B will be described with reference to FIGS. 1, 2, and 3. The transfer section 40B includes an elevating device 41, an arm body 42 supported by the elevating device 41 so as to be vertically movable, a reversing mechanism 43 provided at a tip end portion of the arm body 42, and a suction provided on the reversing mechanism 43. And a nozzle (transfer nozzle) 44. The lifting device 41 includes a rotation motor 45, and moves the arm body 42 up and down via a ball screw mechanism (not shown).

反転機構４３は、アーム体４２の先端部で装置前側の側面に固定され、Ｙ方向に延びる回転軸がアーム体４２を貫通して設けられた回転駆動部４６と、回転駆動部４６の回転軸に連結された反転アーム４７とを備える。反転アーム４７は、その先端部が装置左方向を向く水平状態と、右方向を向く水平状態との間で、上側に円弧を描く軌跡で１８０度反転する。吸着ノズル４４は、反転アーム４７が左方向を向く水平状態とされた状態で、半導体チップｔを真空吸着する吸着面が下を向くように反転アーム４７に取り付けられる。左側の移載部４０Ａも、各部の配置が左右反転している以外は同じ構成を有している。   The reversing mechanism 43 is fixed to the side surface on the front side of the apparatus at the tip of the arm body 42, and has a rotation shaft extending in the Y direction that penetrates through the arm body 42, and a rotation shaft of the rotation drive unit 46. And an inversion arm 47 connected to the. The reversing arm 47 is reversed 180 degrees in a locus that draws an arc on the upper side between a horizontal state in which the tip end portion thereof faces the left side of the apparatus and a horizontal state in which the tip end portion thereof faces the right direction. The suction nozzle 44 is attached to the reversing arm 47 so that the suction surface for vacuum-sucking the semiconductor chip t faces downward with the reversing arm 47 in a horizontal state in which the reversing arm 47 faces the left direction. The transfer section 40A on the left side also has the same configuration except that the arrangement of each section is reversed horizontally.

左右の移載部４０Ａ、４０Ｂは、吸着ノズル４４の吸着面が下を向くように反転アーム４７を回転させた状態で、吸着ノズル４４の吸着面が突き上げ機構の真上（取り出しポジション）に位置する位置関係で配置されている。このため、両移載部４０Ａ、４０Ｂの吸着ノズル４４が同時に取り出しポジションに位置するように反転されると、吸着ノズル４４同士（反転アーム４７同士）がぶつかってしまう。そこで、吸着ノズル４４は、吸着面が上向きに反転された状態を待機状態とし、この待機状態から交互に取り出しポジションに移動するように制御される。   The left and right transfer parts 40A and 40B are located right above the pickup mechanism (take-out position) with the suction surface of the suction nozzle 44 in a state where the reversing arm 47 is rotated so that the suction surface of the suction nozzle 44 faces downward. It is arranged in a positional relationship. For this reason, when the suction nozzles 44 of both the transfer units 40A and 40B are inverted so as to be positioned at the take-out position at the same time, the suction nozzles 44 (reversing arms 47) collide with each other. Therefore, the suction nozzle 44 is controlled so that the suction state in which the suction surface is inverted upward is set to the standby state, and the suction nozzle 44 is alternately moved to the take-out position from the standby state.

一対の実装部５０は、一対の移載部４０と同様に、同一構成を有する２つの実装部５０Ａ、５０Ｂを左右反転した状態で配置したものである。図１、図２、および図３を参照して右側の実装部５０Ｂの構成を説明する。実装部５０Ｂは、側面視で門型をなす支持フレーム５１と、支持フレーム５１上にＸ方向に沿って移動可能に支持されたＸ方向移動ブロック５２と、Ｘ方向移動ブロック５２の左側の側面に設けられたＹ方向移動装置５３と、Ｙ方向移動装置５３にＹ方向に移動可能に設けられた可動体５４と、可動体５４に上下方向に移動可能に設けられた実装ヘッド５５とを備えている。実装ヘッド５５の下端には、下面に半導体チップｔの保持面を備えた実装ツール５６が設けられている。実装ツール５６は、半導体チップｔの品種（特に大きさ）に合わせて交換可能とされている。実装部５０Ｂは、実装ツール５６のオートチェンジャを備えていてもよい。   Similar to the pair of transfer parts 40, the pair of mount parts 50 are two mount parts 50A and 50B having the same configuration, which are arranged in a horizontally inverted state. The configuration of the mounting portion 50B on the right side will be described with reference to FIGS. 1, 2, and 3. The mounting portion 50B includes a support frame 51 having a gate shape in a side view, an X-direction moving block 52 movably supported on the support frame 51 along the X direction, and a left side surface of the X-direction moving block 52. A Y-direction moving device 53 provided, a movable body 54 movably provided in the Y-direction moving device 53 in the Y direction, and a mounting head 55 movably provided in the movable body 54 in the vertical direction are provided. There is. At the lower end of the mounting head 55, a mounting tool 56 having a lower surface for holding the semiconductor chip t is provided. The mounting tool 56 can be replaced according to the type (especially size) of the semiconductor chip t. The mounting unit 50B may include an automatic changer for the mounting tool 56.

実装部５０のフレーム材料には、一般的にアルミニウム等の金属材料が用いられる。ただし、駆動部の発熱によるアルミニウム等の熱膨張によって、実装ヘッド５５の移動位置にずれが生じるおそれがある。このような熱膨張による位置ずれを出来るだけ少なくするために、アルミニウム等の金属材料とセラミックスとの複合材料を使用することが好ましい。具体的には、Ｘ方向移動ブロック５２とＹ方向移動装置５３の本体をアルミニウムとセラミックスとの複合材料等で構成することが好ましい。アルミニウムとセラミックスとの複合材料としては、例えばアルミニウムと炭化ケイ素（ＳｉＣ）との複合材料が挙げられる。このような複合材料によれば、例えばアルミニウムに比べて熱膨張係数を６割程度に低減することができる。   A metal material such as aluminum is generally used for the frame material of the mounting portion 50. However, the movement position of the mounting head 55 may be displaced due to the thermal expansion of aluminum or the like due to the heat generation of the driving unit. In order to minimize such positional displacement due to thermal expansion, it is preferable to use a composite material of a metal material such as aluminum and ceramics. Specifically, it is preferable that the main bodies of the X-direction moving block 52 and the Y-direction moving device 53 are made of a composite material of aluminum and ceramics or the like. Examples of the composite material of aluminum and ceramics include a composite material of aluminum and silicon carbide (SiC). With such a composite material, the coefficient of thermal expansion can be reduced to about 60% as compared with, for example, aluminum.

さらに、装置の稼働に伴うフレーム材料の熱膨張量を予め測定しておき、この熱膨張量を実装ヘッド５５の補正データに加味するようにしてもよい。実装部５０のフレーム材料の熱膨張による補正データは、例えば以下のようにして取得する。まず、実装ヘッド５５の実装ツール５６の近傍に、実装ツール５６の位置を確認するターゲット（不図示）を設けておき、半導体チップｔの受け取りポジションに位置するターゲットの位置を後述する第３のカメラ５７で認識する。次いで、実装ヘッド５５を実装ポジションまで移動させ、このときのターゲットの位置を第２のカメラ２２で認識する。このようなターゲットの位置認識を、実装ヘッド５５を受け取りポジションから実装ポジションに所定回数移動させた後に再度実施する。このような操作によって、装置の稼働に伴うフレーム材料の熱膨張による実装ヘッド５５の位置ずれ量を取得する。実装ヘッド５５の位置ずれ量に基づく補正データは、後述する実装ヘッド５５の位置補正時に加味される。   Further, the thermal expansion amount of the frame material due to the operation of the apparatus may be measured in advance, and this thermal expansion amount may be added to the correction data of the mounting head 55. The correction data due to the thermal expansion of the frame material of the mounting unit 50 is acquired as follows, for example. First, a target (not shown) for confirming the position of the mounting tool 56 is provided in the vicinity of the mounting tool 56 of the mounting head 55, and the position of the target positioned at the receiving position of the semiconductor chip t is set to a third camera described later. Recognize at 57. Next, the mounting head 55 is moved to the mounting position, and the position of the target at this time is recognized by the second camera 22. Such position recognition of the target is performed again after the mounting head 55 is moved from the receiving position to the mounting position a predetermined number of times. By such an operation, the amount of displacement of the mounting head 55 due to thermal expansion of the frame material due to the operation of the apparatus is acquired. The correction data based on the amount of displacement of the mounting head 55 is taken into consideration when correcting the position of the mounting head 55, which will be described later.

Ｘ方向移動ブロック５２は、Ｘ方向ガイド部材５２ａを介して支持フレーム５１上に取り付けられており、モータにより駆動されるボールねじ機構（不図示）によってＸ方向に移動可能とされている。Ｙ方向移動装置５３は、可動体５４をＹ方向に移動自在に支持するＹ方向ガイド部材５３ａと、モータにより駆動されるボールねじ機構（不図示）とを備え、可動体５４をＹ軸方向に移動可能としている。図示していないが、実装部５０Ｂは実装ヘッド５５を上下方向（Ｚ方向）に移動させる移動装置を備えている。上下方向の移動装置（移動の案内手段）としては、例えばリニアモーションガイド（ＬＭガイド）やクロスローラガイド等が知られており、これらのいずれを使用してもよい。これらのうち、クロスローラガイドを上下方向の案内手段として用いた場合、ＬＭガイドを用いた場合に比べて、繰り返し同じ高さ位置まで下降させたときの水平方向の位置の再現性が高い、つまり水平方向の位置ずれが生じにくいという特徴がある。また、実装ヘッド５５は不図示の回転方向（θ方向）の補正機構を備えている。左側の実装部５０Ａも、各部の配置が左右反転している以外は同じ構成を有している。   The X-direction moving block 52 is mounted on the support frame 51 via an X-direction guide member 52a, and is movable in the X direction by a ball screw mechanism (not shown) driven by a motor. The Y-direction moving device 53 includes a Y-direction guide member 53a that movably supports the movable body 54 in the Y direction, and a ball screw mechanism (not shown) driven by a motor, and moves the movable body 54 in the Y-axis direction. It is movable. Although not shown, the mounting unit 50B includes a moving device that moves the mounting head 55 in the vertical direction (Z direction). A linear motion guide (LM guide), a cross roller guide, or the like is known as a vertical movement device (movement guide means), and any of these may be used. Among these, when the cross roller guide is used as the vertical guide means, the reproducibility of the horizontal position when repeatedly lowered to the same height position is higher than that when the LM guide is used, that is, It is characterized in that horizontal displacement is unlikely to occur. Further, the mounting head 55 includes a rotation direction (θ direction) correction mechanism (not shown). The mounting portion 50A on the left side has the same configuration except that the arrangement of each portion is reversed left and right.

実装部５０Ｂは、移載部４０Ｂによって部品供給部１０から取り出された半導体チップｔを吸着ノズル４４から受け取り、受け取った半導体チップｔをステージ２１上に載置された支持基板Ｗ上に実装する。実装部５０Ａも同様であり、移載部４０Ａによって部品供給部１０から取り出された半導体チップｔを吸着ノズル４４から受け取り、受け取った半導体チップｔをステージ２１上に載置された支持基板Ｗ上に実装する。実装ツール５６がステージ２１上の支持基板Ｗに半導体チップｔを実装する位置である実装ポジションは、定位置に設定される。このため、ステージ２１は、支持基板Ｗ上の各実装領域を順次実装ポジションに位置付けるように移動制御される。ここで、定位置は、例えばステージ２１のＸＹ方向への移動可能範囲のセンターとされる。前述した第２のカメラ２２は、例えば実装ポジションの真上に配置されている。なお、図１はステージ２１が基板搬送部３０により支持基板Ｗの搬入／搬出が行われる搬入／搬出ポジションに位置した状態を示しているため、ステージ２１は移動可能範囲のセンターから装置後方側に少しずれた位置に存在している。   The mounting unit 50B receives the semiconductor chip t taken out from the component supply unit 10 by the transfer unit 40B from the suction nozzle 44, and mounts the received semiconductor chip t on the support substrate W placed on the stage 21. The same applies to the mounting unit 50A. The semiconductor chip t taken out from the component supply unit 10 by the transfer unit 40A is received from the suction nozzle 44, and the received semiconductor chip t is placed on the support substrate W placed on the stage 21. Implement. The mounting position where the mounting tool 56 mounts the semiconductor chip t on the support substrate W on the stage 21 is set to a fixed position. Therefore, the stage 21 is controlled to move so that the mounting areas on the support substrate W are sequentially positioned at the mounting positions. Here, the fixed position is, for example, the center of the movable range of the stage 21 in the XY directions. The second camera 22 described above is arranged, for example, directly above the mounting position. Since FIG. 1 shows a state in which the stage 21 is located at the carry-in / carry-out position where the substrate carrying section 30 carries the carry-in / carry-out of the supporting substrate W, the stage 21 moves from the center of the movable range to the device rear side. It exists at a slightly displaced position.

実装ポジションは、右側の実装部５０Ｂの実装ツール５６が半導体チップｔを支持基板Ｗ上に実装する位置を定位置としているだけでなく、左側の実装部５０Ａと右側の実装部５０Ｂにおいても同一の定位置とされている。すなわち、左側の実装部５０Ａにより半導体チップｔを支持基板Ｗ上に実装する位置は、右側の実装部５０Ｂにより半導体チップｔを支持基板Ｗ上に実装する位置と同一であり、このような同一の実装ポジションで一対の実装部５０Ａ、５０Ｂにより交互に半導体チップｔの実装が行われる。   The mounting position is not limited to the fixed position where the mounting tool 56 of the right mounting portion 50B mounts the semiconductor chip t on the support substrate W, and is the same for the left mounting portion 50A and the right mounting portion 50B. It is a fixed position. That is, the position where the left mounting portion 50A mounts the semiconductor chip t on the support substrate W is the same as the position where the right mounting portion 50B mounts the semiconductor chip t on the support substrate W. The semiconductor chips t are alternately mounted by the pair of mounting portions 50A and 50B at the mounting position.

支持基板Ｗの各実装領域は、ステージ部２０のＸＹ移動機構により順に一定の実装ポジションに位置付けられるため、左右の実装部５０Ａ、５０Ｂの実装ツール５６は、それぞれ移載部４０Ａ、４０Ｂの吸着ノズル４４から半導体チップｔを受け取る位置（受け取りポジション）から一定の実装ポジションまで移動する。これら実装ツール５６の移動経路の下方には、実装ツール５６に吸着保持された半導体チップｔを下側から撮像する第３のカメラ５７がそれぞれ配置されている。第３のカメラ５７は、実装ツール５６の移動経路よりも下側で、ウエーハリングホルダ１２よりも上側の高さに配置される。第３のカメラ５７は、左側の実装部５０Ａにおける実装ツール５６の移動経路と右側の実装部５０Ｂにおける実装ツール５６の移動経路のそれぞれに設置されている。第３のカメラ５７は、第２の認識部として機能するものである。   Since each mounting area of the support substrate W is sequentially positioned at a fixed mounting position by the XY moving mechanism of the stage unit 20, the mounting tools 56 of the left and right mounting units 50A and 50B are attached to the suction nozzles of the transfer units 40A and 40B, respectively. The semiconductor chip t is moved from a position (reception position) for receiving the semiconductor chip t from 44 to a fixed mounting position. Below the movement path of these mounting tools 56, third cameras 57 for picking up images of the semiconductor chips t adsorbed and held by the mounting tools 56 from below are arranged, respectively. The third camera 57 is arranged below the moving path of the mounting tool 56 and above the wafer ring holder 12. The third camera 57 is installed on each of the moving path of the mounting tool 56 in the left mounting section 50A and the moving path of the mounting tool 56 in the right mounting section 50B. The third camera 57 functions as a second recognition unit.

実施形態の実装装置１は、図６に示すように、制御部６０を備えている。制御部６０は、記憶部６１に記憶された情報に基づいて、部品供給部１０、ステージ部２０、基板搬送部３０、移載部４０、実装部５０の動作を制御し、半導体チップｔを含む電子部品を支持基板Ｗの各実装領域に順に実装する。記憶部６１には、後述するステージ２１の移動位置誤差の取得工程により得られたステージ２１の移動位置誤差を補正するデータも記憶されており、この補正データに基づいてステージ２１の移動が制御される。   The mounting apparatus 1 of the embodiment includes a control unit 60 as shown in FIG. The control unit 60 controls the operations of the component supply unit 10, the stage unit 20, the substrate transfer unit 30, the transfer unit 40, and the mounting unit 50 based on the information stored in the storage unit 61, and includes the semiconductor chip t. Electronic components are sequentially mounted on each mounting area of the support substrate W. The storage unit 61 also stores data for correcting the moving position error of the stage 21 obtained in the step of acquiring the moving position error of the stage 21 described below, and the movement of the stage 21 is controlled based on this correction data. It

［実装装置の動作（電子部品の実装）］
次に、実装装置１を用いた半導体チップｔ等の電子部品の実装工程について説明する。支持基板Ｗの各実装領域に半導体チップｔ等の電子部品を実装するにあたって、グローバル認識方式のみを適用する場合、実装領域の位置認識は行われないため、各実装領域に対する半導体チップｔの位置決め精度は、支持基板Ｗのグローバルマーク等の認識精度とステージ２１のＸＹ移動機構の機械加工精度等に頼ることになる。しかしながら、ステージ２１の移動をガイドするガイドレール等を、所望の長さにわたって±５μｍ以下の精度で仕上げることは、金属加工上実質的に不可能である。ましてや、所望の長さを有するガイドレールを金属フレーム等に±５μｍ以下の直線性とうねりで組み付けることは尚更不可能である。そこで、ステージ２１の移動位置誤差を測定し、ステージ２１の移動を補正するデータを取得（キャリブレーション）する。[Operation of mounting device (electronic component mounting)]
Next, a mounting process of the electronic component such as the semiconductor chip t using the mounting apparatus 1 will be described. When only the global recognition method is applied when mounting the electronic components such as the semiconductor chip t in each mounting area of the support substrate W, the position recognition of the mounting area is not performed, so the positioning accuracy of the semiconductor chip t with respect to each mounting area Depends on the recognition accuracy of the global mark and the like of the support substrate W and the machining accuracy of the XY moving mechanism of the stage 21. However, it is practically impossible in terms of metalworking to finish a guide rail or the like that guides the movement of the stage 21 with a precision of ± 5 μm or less over a desired length. Furthermore, it is even more impossible to assemble a guide rail having a desired length to a metal frame or the like with a linearity of ± 5 μm or less and a waviness. Therefore, the moving position error of the stage 21 is measured, and data for correcting the movement of the stage 21 is acquired (calibration).

｛ステージ２１の移動位置誤差（補正データ）の取得工程（キャリブレーション工程）｝
ステージ２１の移動位置誤差を補正するデータは、図８に示すような校正基板７１を使用して取得する。校正基板７１は、例えばガラス製の基板に位置認識用のドットマーク７２が予め設定された間隔で行列状に設けられたものである。校正基板７１のドットマーク７２は、例えば縦３００ｍｍ×横３００ｍｍの範囲内に３ｍｍ間隔で設けられている。ドットマーク７２は、金属薄膜等で形成されており、エッチングやスパッタリング等の成膜技術を用いて形成することができる。ドットマークの直径は、例えば０．２ｍｍである。このような校正基板７１をステージ２１上に正確にセットする。校正基板７１のセット方法は特に限定されないが、例えば以下に示すような方法により実施される。ここで、校正基板７１は支持基板Ｗと同じ大きさを有し、ドットマークが設けられた範囲は支持基板Ｗ上の全ての実装領域を含む範囲と同じ大きさとされている。{Stage 21 movement position error (correction data) acquisition process (calibration process)}
Data for correcting the moving position error of the stage 21 is acquired by using a calibration substrate 71 as shown in FIG. The calibration substrate 71 is, for example, a glass substrate on which dot marks 72 for position recognition are provided in a matrix at preset intervals. The dot marks 72 on the calibration substrate 71 are provided at intervals of 3 mm within a range of, for example, 300 mm length × 300 mm width. The dot mark 72 is formed of a metal thin film or the like, and can be formed by using a film forming technique such as etching or sputtering. The diameter of the dot mark is 0.2 mm, for example. Such a calibration substrate 71 is accurately set on the stage 21. The method of setting the calibration substrate 71 is not particularly limited, but the calibration substrate 71 is set by the following method, for example. Here, the calibration substrate 71 has the same size as the support substrate W, and the range where the dot mark is provided is the same size as the range including all the mounting areas on the support substrate W.

（校正基板７１のセット）
上述したような校正基板７１を作業者の手作業によってステージ２１上にセットする。校正基板７１のセットは、校正基板７１をステージ２１上に載置した後、校正基板７１の平行調整（ドットマーク７２の並び方向をＸＹ方向に合わせる調整）を行うことでなされる。平行調整は、支持基板Ｗのグローバルマークの撮像に用いる第２のカメラ２２を利用して行う。まず、ステージ２１上に載置された校正基板７１上において、例えば図８に示すように、校正基板７１の左手前の角部に位置するドットマーク７２が第２のカメラ２２の撮像視野２２ａの中心となるようにステージ２１の位置を調整する。(Set of calibration board 71)
The calibration substrate 71 as described above is set on the stage 21 manually by the operator. The calibration substrate 71 is set by placing the calibration substrate 71 on the stage 21 and then performing parallel adjustment of the calibration substrate 71 (adjustment of aligning the dot marks 72 in the XY direction). The parallel adjustment is performed by using the second camera 22 used for imaging the global mark on the supporting substrate W. First, on the calibration substrate 71 placed on the stage 21, for example, as shown in FIG. 8, the dot mark 72 located at the left front corner of the calibration substrate 71 is in the imaging field of view 22 a of the second camera 22. The position of the stage 21 is adjusted so that it becomes the center.

この状態からステージ２１を低速（カメラ２２の視野２２ａ内をドットマーク７２がゆっくりと流れていくくらいの速度）でＸ方向左側に向けて移動させる。このとき、作業者は第２のカメラ２２の撮像画像をモニタで監視し、第２のカメラ２２で撮像されるドットマーク７２の位置が撮像視野２２ａに対して上側または下側にずれてきたらステージ２１の移動を停止させ、ずれをなくす方向に校正基板７１の傾きを手動で調整する。図８の撮像視野２２ａは、ステージ２１の移動に伴って撮像視野２２ａ内に現れるドットマーク７２の位置が徐々に下側にずれる状態の例を示している。   From this state, the stage 21 is moved toward the left side in the X direction at a low speed (a speed at which the dot mark 72 slowly flows in the visual field 22a of the camera 22). At this time, the operator monitors the image captured by the second camera 22 on the monitor, and if the position of the dot mark 72 captured by the second camera 22 shifts to the upper side or the lower side with respect to the image capturing visual field 22a, the stage is displayed. The movement of 21 is stopped, and the inclination of the calibration substrate 71 is manually adjusted in the direction of eliminating the deviation. The imaging visual field 22a in FIG. 8 shows an example of a state in which the position of the dot mark 72 appearing in the imaging visual field 22a gradually shifts to the lower side as the stage 21 moves.

校正基板７１の傾きを調整したら、また左手前の角部に位置するドットマーク７２が第２のカメラ２２の視野２２ａの中心となるようにステージ２１の位置を調整し、ステージ２１を低速でＸ方向左側に向けて移動させる。作業者は、同様にモニタでドットマーク７２の位置がずれていくか否かを監視する。そして、位置がずれてきたらステージ２１の移動を停止させ、校正基板７１の傾きを調整する。このような動作を、校正基板７１の右手前の角部に位置するドットマーク７２まで外れることなくモニタ画面に映し出されるまで繰り返し行う。左手前角部のドットマーク７２から右手前角部のドットマーク７２まで、カメラ２２の視野２２ａ内にドットマーク７２を取り込めるように調整できれば、校正基板７１のセットが完了する。作業者によるステージ２１の移動は、タッチパネルとジョイスティックの操作等により行う。   After adjusting the inclination of the calibration substrate 71, the position of the stage 21 is adjusted so that the dot mark 72 located at the left front corner is in the center of the visual field 22a of the second camera 22, and the stage 21 is moved at a low speed. Move to the left side in the direction. Similarly, the operator monitors whether or not the position of the dot mark 72 is displaced on the monitor. When the position is displaced, the movement of the stage 21 is stopped and the inclination of the calibration substrate 71 is adjusted. Such an operation is repeated until the dot mark 72 located at the right front corner of the calibration substrate 71 is displayed on the monitor screen without coming off. If the dot marks 72 in the left front corner to the dot marks 72 in the right front corner can be adjusted so that the dot marks 72 can be captured within the visual field 22a of the camera 22, the setting of the calibration substrate 71 is completed. The movement of the stage 21 by the operator is performed by operating a touch panel and a joystick.

（ステージ２１の移動位置誤差（補正データ）の取得）
次に、上記したような方法でステージ２１上にセットされた校正基板７１のドットマーク７２の位置を順次検出することによって、移動位置誤差およびそれに基づく補正データを取得する。校正基板７１上のドットマーク７２の撮像は、例えば図９に示すように、校正基板７１の中央に位置するドットマーク７２を最初に撮像するドットマーク（１番目のドットマーク）７２ａとし、そのドットマーク７２ａから渦巻き状の軌跡で外側に向かって順に移動させながら、最後のドットマーク７２ｎまで行う。(Acquisition of movement position error (correction data) of stage 21)
Next, the position of the dot mark 72 of the calibration substrate 71 set on the stage 21 is sequentially detected by the method as described above, thereby obtaining the moving position error and the correction data based on the error. The dot mark 72 on the calibration substrate 71 is imaged, for example, as shown in FIG. 9, with the dot mark 72 located at the center of the calibration substrate 71 as the first dot mark (first dot mark) 72a to be imaged. The last dot mark 72n is performed while sequentially moving outward from the mark 72a in a spiral locus.

まず、１番目のドットマーク７２ａがカメラ２２の視野の中心となるように、作業者がモニタを見ながらステージ２１を操作して校正基板７１を移動させる。中央のドットマーク７２ａは、他のドットマーク７２と見分けられるように、ドットマーク７２ａに隣接して識別用のマークが設けられている。図９では隣接マークを示す代わりに、ドットマーク７２ａを丸十字で示している。１番目のドットマーク７２ａをカメラ２２の視野中心となるように位置付けたら、ドットマーク７２の検出動作が開始される。ここから先は、制御部６０による自動制御で行なわれる。検出動作は、作業者がタッチパネルに表示される検出動作の開始ボタンを押す（タッチする）ことで開始される。   First, the operator operates the stage 21 and moves the calibration substrate 71 while looking at the monitor so that the first dot mark 72a is in the center of the visual field of the camera 22. The central dot mark 72a is provided with an identification mark adjacent to the dot mark 72a so that it can be distinguished from the other dot marks 72. In FIG. 9, the dot mark 72a is indicated by a circle cross instead of indicating the adjacent mark. When the first dot mark 72a is positioned so as to be the center of the visual field of the camera 22, the operation of detecting the dot mark 72 is started. From this point onward, automatic control is performed by the control unit 60. The detection operation is started when the worker presses (touches) the detection operation start button displayed on the touch panel.

ドットマーク７２の検出動作が開始されると、まず１番目のドットマーク７２ａが撮像される。撮像された１番目のドットマーク７２ａの画像は、公知の画像認識技術を用いて処理され、カメラ２２の視野中心に対するドットマーク７２の位置ずれが検出される。検出された位置ずれは、ステージ２１の移動位置（ＸＹ座標）と対になる情報として記憶部６１に記憶される。中央のドットマーク７２ａの位置検出が完了したら、取り込み順序にしたがって次（２番目）のドットマーク７２をカメラの視野内に位置付けるべくステージ２１が移動する。図９の例では、２番目のドットマーク７２は、１番目のドットマーク７２ａの左隣に位置しているので、ステージ２１をＸ方向右側へ３ｍｍ移動させる。   When the operation of detecting the dot mark 72 is started, the first dot mark 72a is first imaged. The captured image of the first dot mark 72a is processed using a known image recognition technique, and the positional deviation of the dot mark 72 with respect to the center of the visual field of the camera 22 is detected. The detected positional deviation is stored in the storage unit 61 as information paired with the moving position (XY coordinate) of the stage 21. When the position detection of the central dot mark 72a is completed, the stage 21 is moved so as to position the next (second) dot mark 72 within the field of view of the camera according to the capturing order. In the example of FIG. 9, the second dot mark 72 is located to the left of the first dot mark 72a, so the stage 21 is moved to the right in the X direction by 3 mm.

ステージ２１の移動は、ステージ２１のＸＹ移動機構に設けられたリニアエンコーダの読み取り値に基づいて行われる。リニアエンコーダのスケールには、熱対策として熱膨張係数が小さいガラス製スケールを用いることが好ましい。ステージ２１の移動が完了したら、１番目のドットマーク７２ａと同様にして、２番目のドットマーク７２の位置ずれが検出され、このときのステージ２１のＸＹ座標と対となる情報として記憶部６１に記憶される。ドットマーク７２の撮像は、ステージ２１を停止させた後、ステージ２１の停止時に発生する振動が収まるだけの時間を待った後に行われる。このような動作を校正基板７１上の全てのドットマーク７２に対して行い、それぞれの位置に対応するドットマーク７２の移動位置ずれデータを取得し、補正データとして記憶部６１に記憶する。   The movement of the stage 21 is performed based on the reading value of the linear encoder provided in the XY movement mechanism of the stage 21. As the scale of the linear encoder, it is preferable to use a glass scale having a small thermal expansion coefficient as a measure against heat. When the movement of the stage 21 is completed, the positional deviation of the second dot mark 72 is detected in the same manner as the first dot mark 72a, and is stored in the storage unit 61 as information paired with the XY coordinate of the stage 21 at this time. Remembered. The imaging of the dot mark 72 is performed after stopping the stage 21 and after waiting for a time sufficient for the vibration generated when the stage 21 is stopped to subside. Such an operation is performed for all the dot marks 72 on the calibration substrate 71, the movement position shift data of the dot marks 72 corresponding to each position is acquired, and stored in the storage unit 61 as correction data.

（支持基板Ｗの熱膨張に伴う補正データの取得）
半導体チップｔの接合に用いられるダイアタッチフィルムの接合性を向上させるために、ステージ２１上にヒータを設けて支持基板を加熱することがある。このような場合、ステージ２１に載せる前と後とで支持基板Ｗの温度が変わる（上がる）ため、支持基板Ｗがその分だけ熱膨張する。支持基板Ｗが熱膨張すると、ステージ２１と実装ヘッド５５を精度よく移動させたとしても、支持基板Ｗが延びた分だけ実装位置がずれてしまう。(Acquisition of correction data due to thermal expansion of the supporting substrate W)
In order to improve the bondability of the die attach film used for bonding the semiconductor chips t, a heater may be provided on the stage 21 to heat the support substrate. In such a case, the temperature of the supporting substrate W is changed (increased) before and after being placed on the stage 21, so that the supporting substrate W is thermally expanded correspondingly. When the support substrate W thermally expands, even if the stage 21 and the mounting head 55 are moved accurately, the mounting position is displaced by the amount of the extension of the support substrate W.

そこで、ヒータの加熱によって生じる支持基板Ｗの熱膨張量を予め測定する等して把握しておき、支持基板Ｗに半導体チップｔを実装するときには、予め把握した熱膨張量に応じた係数（パーセンテージ）を補正データに乗じてステージ２１の移動を制御することが好ましい。このとき、ヒータの形状や配置、ステージ２１の構造等の要因で、支持基板Ｗ全体が均一に熱膨張するとは限らないので、熱膨張の分布も合わせて把握するようにしてもよい。例えば、支持基板Ｗ上の領域を１０行×１０列等の格子状の複数の領域に分割し、分割した領域毎に熱膨張量（各測定点の熱膨張による変位）を測定する。そして、領域毎にステージ２１の補正データに乗ずる係数を切換えるようにしてもよい。   Therefore, the thermal expansion amount of the support substrate W generated by the heating of the heater is grasped in advance, and when the semiconductor chip t is mounted on the support substrate W, a coefficient (percentage) corresponding to the preliminarily grasped thermal expansion amount. ) Is preferably multiplied by the correction data to control the movement of the stage 21. At this time, the entire support substrate W does not always undergo uniform thermal expansion due to factors such as the shape and arrangement of the heater and the structure of the stage 21, so the distribution of thermal expansion may also be comprehended. For example, the region on the support substrate W is divided into a plurality of lattice-shaped regions such as 10 rows × 10 columns, and the thermal expansion amount (displacement due to thermal expansion at each measurement point) is measured for each divided region. Then, the coefficient by which the correction data of the stage 21 is multiplied may be switched for each region.

また、支持基板Ｗがステージ２１上に載置されてから支持基板Ｗの熱膨張がステージ２１の温度に対して飽和するまで間の所定の経過時間毎に支持基板Ｗの熱膨張量を計測し、所定の経過時間毎の熱膨張量に応じた係数を求めておくようにしてもよい。このとき、支持基板Ｗ上を複数の領域に分割した領域毎に、熱膨張量に応じた係数を求めるようにしてもよい。そして、半導体チップｔの実装を行うときには、支持基板Ｗがステージ２１上に載置されてからの経過時間毎に、その経過時間に応じた係数に切換え、その係数を補正データに乗じてステージ２１を移動させるようにする。このようにすることによって、ステージ２１の温度に対して支持基板Ｗの熱膨張が飽和状態になることを待たずして、当該支持基板Ｗに対して半導体チップｔの実装を開始することができ、半導体チップｔの実装を効率よく実施することができる。   Further, the thermal expansion amount of the support substrate W is measured at every predetermined elapsed time after the support substrate W is placed on the stage 21 until the thermal expansion of the support substrate W becomes saturated with respect to the temperature of the stage 21. Alternatively, a coefficient corresponding to the amount of thermal expansion for each predetermined elapsed time may be obtained. At this time, a coefficient corresponding to the amount of thermal expansion may be obtained for each of the regions obtained by dividing the support substrate W into a plurality of regions. Then, when the semiconductor chip t is mounted, the coefficient corresponding to the elapsed time is switched for each elapsed time after the support substrate W is placed on the stage 21, and the correction data is multiplied by the coefficient to multiply the stage 21. To move. By doing so, the mounting of the semiconductor chip t on the support substrate W can be started without waiting for the thermal expansion of the support substrate W to be saturated with respect to the temperature of the stage 21. The semiconductor chip t can be mounted efficiently.

（ステージ２１の移動位置の補正）
ステージ２１を移動させるときには、ステージ２１の移動位置誤差の取得工程で求めた補正データを参照して、ステージ２１の移動位置を補正する。まず、支持基板Ｗ上において最初に半導体チップｔが実装される実装領域を実装ポジションに位置付けるためにステージ２１を移動させる。このとき、制御部６０は記憶部６１に記憶された最初の実装領域の位置情報（ＸＹ座標）と上述した補正データを参照し、最初の実装領域を実装ポジションに位置付けるときに必要な補正値を選定する。最初の実装領域を実装ポジションに位置付けるときのステージ２１の移動量を、選定した補正値分だけ補正する。ステージ２１がヒータを有する場合には、上記した支持基板Ｗの熱膨張量に基づく係数を、ステージ２１の補正データに乗ずるようにすることが好ましい。(Correction of the moving position of the stage 21)
When the stage 21 is moved, the movement position of the stage 21 is corrected by referring to the correction data obtained in the step of obtaining the movement position error of the stage 21. First, the stage 21 is moved in order to position the mounting area where the semiconductor chip t is first mounted on the support substrate W at the mounting position. At this time, the control unit 60 refers to the position information (XY coordinates) of the first mounting area stored in the storage unit 61 and the above-described correction data, and determines the correction value necessary when positioning the first mounting area at the mounting position. Select. The movement amount of the stage 21 when the first mounting area is positioned at the mounting position is corrected by the selected correction value. When the stage 21 has a heater, it is preferable to multiply the correction data of the stage 21 by the coefficient based on the thermal expansion amount of the supporting substrate W described above.

図１０に実装領域（ｘｉ，ｙｉ）ＭＡを実装ポジションＰに移動させる例を示す。実装領域ＭＡをそのまま実装ポジションＰに移動させると、機械加工精度等に基づいて位置ずれ（Δｎｉ，Δｍｉ）が生じる場合には、位置ずれ量（Δｎｉ，Δｍｉ）を補正データから求め、ステージ２１の移動量に位置ずれを打ち消す補正値（−Δｎｉ，−Δｍｉ）を加えてステージ２１を移動させる。このようにして、支持基板Ｗ上の各実装領域を実装ポジションＰに順次位置付ける。上記した例では補正データを３ｍｍ間隔で取得しているため、実装領域が補正データを取得した位置と丁度一致するとは限らない。そこで、実装領域がドットマーク７２の位置ずれを取得した位置の間にあるときには、隣接する２つの位置ずれのデータを線形補間して、その実装領域に該当する位置ずれのデータを近似的に算出して補正値として用いる。   FIG. 10 shows an example of moving the mounting area (xi, yi) MA to the mounting position P. When the mounting area MA is moved to the mounting position P as it is, a positional deviation (Δni, Δmi) occurs based on the machining accuracy or the like. If the positional deviation (Δni, Δmi) occurs, the positional deviation amount (Δni, Δmi) is calculated from the correction data, and The stage 21 is moved by adding a correction value (−Δni, −Δmi) for canceling the positional deviation to the movement amount. In this way, each mounting area on the support substrate W is sequentially positioned at the mounting position P. In the above example, since the correction data is acquired at 3 mm intervals, the mounting area does not always match the position where the correction data is acquired. Therefore, when the mounting area is between the positions where the positional deviation of the dot mark 72 is acquired, the data of the two adjacent positional deviations are linearly interpolated to approximately calculate the positional deviation data corresponding to the mounting area. And use it as a correction value.

上述したステージ２１の移動位置誤差（補正データ）の取得工程は、基本的には実装装置１を稼働させるときに実施し、その測定結果に基づいてステージ２１の移動を制御すればよい。ただし、ステージ２１や実装ヘッド５５には、半導体チップｔの実装を補助するヒータ等が組み込まれる場合があり、装置各部の温度が上昇して熱膨張により機械精度が低下するおそれがある。また、実装装置１による半導体チップｔの実装工程の進行に伴って、実装ヘッド５５を移動させるモータ等の発熱によっても、装置各部の機械精度が低下するおそれがある。このような温度上昇による移動誤差を考慮する場合、装置稼働時の１回のみに限らず、移動位置誤差（補正データ）の取得工程を定期的に実施してもよい。これによって、半導体チップｔ等の位置決め精度をさらに向上させることができる。   The above-described step of acquiring the movement position error (correction data) of the stage 21 may be basically performed when the mounting apparatus 1 is operated, and the movement of the stage 21 may be controlled based on the measurement result. However, the stage 21 and the mounting head 55 may incorporate a heater or the like to assist the mounting of the semiconductor chip t, and the temperature of each part of the apparatus rises, and the thermal expansion may reduce the mechanical accuracy. Further, as the mounting process of the semiconductor chip t by the mounting apparatus 1 progresses, heat generated by a motor or the like that moves the mounting head 55 may reduce the mechanical accuracy of each part of the apparatus. When the movement error due to such temperature rise is taken into consideration, the step of acquiring the movement position error (correction data) may be performed not only once when the apparatus is in operation. This can further improve the positioning accuracy of the semiconductor chip t and the like.

｛電子部品の実装工程｝
上記したステージ２１の移動位置誤差（補正データ）を取得し、補正データを記憶部６１に記憶させた後、半導体チップｔ等の電子部品の支持基板Ｗへの実装工程を実施する。{Electronic component mounting process}
After the moving position error (correction data) of the stage 21 described above is acquired and the correction data is stored in the storage unit 61, a step of mounting electronic components such as the semiconductor chip t on the support substrate W is performed.

（１）ウエーハリング１１の搬入工程
まず、不図示の収納部からウエーハリングホルダ１２に未使用のウエーハリング１１を搬入し、ウエーハリング１１をウエーハリングホルダ１２上に固定する。(1) Step of Loading Wafer Ring 11 First, an unused wafer ring 11 is loaded into the wafer ring holder 12 from a storage unit (not shown), and the wafer ring 11 is fixed onto the wafer ring holder 12.

（２）支持基板Ｗのセット工程
（２−１：支持基板Ｗの供給）
搬入コンベア３１上に搬入された支持基板Ｗを第１の受け渡し部３３で吸着保持し、搬入／搬出ポジションに位置付けられたステージ２１上に載置する。支持基板Ｗをステージ２１に受け渡した第１の受け渡し部３３は、搬入コンベア３１の位置へ移動して待機する。この動作中において、第２の受け渡し部３４は搬出コンベア３２の位置で待機している。工程（２）は、工程（１）と並行して行ってもよいし、個別に行ってもよい。(2) Support substrate W setting step (2-1: Supply of support substrate W)
The supporting substrate W carried on the carry-in conveyor 31 is suction-held by the first transfer unit 33, and placed on the stage 21 positioned at the carry-in / carry-out position. The first transfer unit 33 that has transferred the support substrate W to the stage 21 moves to the position of the carry-in conveyor 31 and stands by. During this operation, the second transfer unit 34 stands by at the position of the carry-out conveyor 32. Step (2) may be performed in parallel with step (1) or may be performed individually.

搬入コンベア３１には、不図示のローダから支持基板Ｗが搬入される。ローダは、ウエーハリング供給部と同様に、支持基板Ｗを上下方向に隙間を開けて収容できるマガジンを昇降可能に設けたもので、搬入コンベア３１の搬送レベルと同じ高さに位置付けられた支持基板Ｗをプッシャで押し出す、またはチャックで引き出す等によって、搬入コンベア３１上に供給する。搬出コンベア３２側には、ローダと同様の構成を有するアンローダが配置されており、搬出コンベア３２から支持基板Ｗ（半導体チップｔが実装された支持基板Ｗ）をマガジンに順次収容する。   The support substrate W is carried into the carry-in conveyor 31 from a loader (not shown). Like the wafer ring supply unit, the loader is provided with a magazine that can hold the support substrate W in the vertical direction with a gap therebetween so that the magazine can be moved up and down, and the support substrate positioned at the same height as the carrying level of the carry-in conveyor 31. W is pushed out by a pusher, pulled out by a chuck, or the like to be supplied onto the carry-in conveyor 31. An unloader having the same configuration as the loader is arranged on the side of the carry-out conveyor 32, and the support substrate W (the support substrate W on which the semiconductor chips t are mounted) is sequentially stored in the magazine from the carry-out conveyor 32.

（２−２：グローバルマークの検出）
ステージ２１上に載置された支持基板Ｗのグローバルマークを検出し、支持基板Ｗの位置を認識する。例えば図１１に示すように、支持基板Ｗの４隅のうち、３つの角部に設けられたグローバルマークＡ、Ｂ、Ｃを、順次第２のカメラ２２の下に移動させて撮像する。支持基板Ｗの移動は、ステージ２１で行う。第２のカメラ２２で撮像された各撮像画像に基づいて３つのグローバルマークＡ、Ｂ、Ｃの位置を検出し、検出した３つのグローバルマークＡ、Ｂ、Ｃの位置に基づいて支持基板ＷのＸＹ方向の位置ずれとθ方向の位置ずれを求める。支持基板Ｗの位置ずれは、各種公知の方法により求めることができ、その方法は特に限定されない。以下に位置ずれの検出方法の一例を記す。(2-2: Global mark detection)
The global mark of the supporting substrate W placed on the stage 21 is detected, and the position of the supporting substrate W is recognized. For example, as shown in FIG. 11, among the four corners of the support substrate W, the global marks A, B, and C provided at three corners are sequentially moved below the second camera 22 to capture an image. The support substrate W is moved on the stage 21. The positions of the three global marks A, B, and C are detected based on the respective captured images captured by the second camera 22, and the support substrate W of the support substrate W is detected based on the detected positions of the three global marks A, B, and C. The positional deviation in the XY direction and the positional deviation in the θ direction are calculated. The displacement of the support substrate W can be obtained by various known methods, and the method is not particularly limited. An example of the method for detecting the positional deviation will be described below.

図１１において、実線はステージ２１上に実際に置かれた支持基板Ｗを示し、二点鎖線はステージ２１上に位置ずれなく置かれた状態の支持基板Ｗを示す。二点鎖線で記載された支持基板Ｗが理想の位置状態であり、このとき支持基板Ｗの中心はステージ２１の中心位置Ｏ（ｘ０，ｙ０）と一致する。   In FIG. 11, a solid line shows the supporting substrate W actually placed on the stage 21, and a two-dot chain line shows the supporting substrate W placed on the stage 21 without displacement. The support substrate W indicated by the chain double-dashed line is in an ideal position state, and at this time, the center of the support substrate W coincides with the center position O (x0, y0) of the stage 21.

まず、支持基板Ｗに設けられた３つのマークＡ、Ｂ、Ｃの位置を公知の画像認識技術を用いて検出し、マークＡ、Ｂを結ぶ線分ＡＢのＸ方向に対する傾きθ１とマークＢ、Ｃを結ぶ線分ＢＣのＹ方向に対する傾きθ２との平均値から支持基板Ｗの傾きθ（＝（θ１＋θ２）／２）を求める。次いで、ステージ２１の中心位置Ｏを回転中心として傾きθを無くすように支持基板Ｗを仮想的に回転させる。この状態を図１１に点線で示す。このときの対角に位置するマークＡ、Ｃの中点Ｍ１（ｘ１，ｙ１）の移動量（Δｘ１，Δｙ１）を求める。そして、求めた移動量（Δｘ１，Δｙ１）と移動後の中点Ｍ２（ｘ２，ｙ２）と座標Ｏとの差（Δｘ２，Δｙ２）とを合わせた値（Δｘ１＋Δｘ２，Δｙ１＋Δｙ２）を支持基板ＷのＸＹ方向の位置ずれとして求める。   First, the positions of the three marks A, B, and C provided on the support substrate W are detected by using a known image recognition technique, and the inclination θ1 of the line segment AB connecting the marks A and B with respect to the X direction and the mark B, The inclination θ (= (θ1 + θ2) / 2) of the support substrate W is obtained from the average value of the inclination θ2 of the line segment BC connecting C with respect to the Y direction. Next, the support substrate W is virtually rotated with the center position O of the stage 21 as the center of rotation so as to eliminate the inclination θ. This state is shown by the dotted line in FIG. At this time, the movement amount (Δx1, Δy1) of the midpoint M1 (x1, y1) of the marks A and C located diagonally is obtained. Then, a value (Δx1 + Δx2, Δy1 + Δy2) obtained by combining the calculated movement amount (Δx1, Δy1) and the difference (Δx2, Δy2) between the midpoint M2 (x2, y2) after movement and the coordinate O is XY of the support substrate W. It is calculated as the positional deviation in the direction.

ステージ２１上における支持基板Ｗの位置ずれが算出されたなら、この位置ずれを補正しつつ、支持基板Ｗ上の最初に半導体チップｔが実装される実装領域を実装ポジションに位置付けるようにステージ２１を移動させる。この際、各実装領域を実装ポジションに位置付けるためのステージ２１の移動は、支持基板Ｗの位置ずれを補正するデータと、上述したステージ２１の移動位置誤差に基づく補正データとにより補正される。本実施形態のように、ステージ２１の移動機構がθテーブルを持たない場合には、支持基板Ｗの傾きは実装ヘッド５５が備えるθ調整機構により、実装する半導体チップｔの傾きを調整することで補正される。   If the positional deviation of the support substrate W on the stage 21 is calculated, the stage 21 is positioned so that the mounting area where the semiconductor chip t is first mounted on the supporting substrate W is positioned at the mounting position while correcting the positional deviation. To move. At this time, the movement of the stage 21 to position each mounting area at the mounting position is corrected by the data for correcting the positional deviation of the support substrate W and the correction data based on the moving position error of the stage 21 described above. When the moving mechanism of the stage 21 does not have the θ table as in the present embodiment, the tilt of the support substrate W is adjusted by adjusting the tilt of the semiconductor chip t to be mounted by the θ adjusting mechanism provided in the mounting head 55. Will be corrected.

（３）半導体チップｔの移載工程
（３−１：半導体チップｔの位置検出）
ウエーハリングホルダ１２にウエーハリング１１が固定されると、ウエーハリング１１上で最初に取り出される半導体チップｔが取り出しポジションに位置付けられる。ウエーハリング１１上の半導体チップｔを取り出す順序は、記憶部６１に予め記憶されているので、この順序にしたがって制御部６０がウエーハリングホルダ１２の移動を制御する。従って、最初の半導体チップｔが取り出された後は、記憶部６１に記憶されている順序に基づいてウエーハリングホルダ１２のピッチ移動が行われる。一般的には、図７Ａに矢印で示すように、１行毎に移動方向を切り替える軌跡で移動される。(3) Semiconductor chip t transfer step (3-1: position detection of semiconductor chip t)
When the wafer ring 11 is fixed to the wafer ring holder 12, the semiconductor chip t that is first taken out on the wafer ring 11 is positioned at the take-out position. The order of taking out the semiconductor chips t on the wafer ring 11 is stored in the storage unit 61 in advance, and therefore the control unit 60 controls the movement of the wafer ring holder 12 in accordance with this order. Therefore, after the first semiconductor chip t is taken out, the pitch movement of the wafer ring holder 12 is performed based on the order stored in the storage unit 61. In general, as shown by the arrow in FIG. 7A, the object is moved along a locus for switching the moving direction for each row.

半導体チップｔが取り出しポジションに位置付けられると、この半導体チップｔの２つのアライメントマークを第１のカメラ１３で撮像する。２つのアライメントマークの撮像は、２つのアライメントマークを第１のカメラ１３の撮像視野内に同時に取り込めるのであれば１回で行うことが可能であり、また２回に分けて行ってもよい。この撮像画像から求めた２つのアライメントマークの位置に基づいて半導体チップｔの位置を検出する。半導体チップｔの位置が取り出しポジションに対してずれている場合、その位置を補正するようにウエーハリングホルダ１２を移動させる。半導体チップｔの移載工程（３）は、支持基板Ｗのセット工程（２）と並行して行ってもよいし、個別に行ってもよい。   When the semiconductor chip t is positioned at the take-out position, the two alignment marks of the semiconductor chip t are imaged by the first camera 13. The imaging of the two alignment marks can be performed once if the two alignment marks can be simultaneously captured within the imaging visual field of the first camera 13, or may be performed twice. The position of the semiconductor chip t is detected based on the positions of the two alignment marks obtained from this captured image. When the position of the semiconductor chip t is deviated from the take-out position, the wafer ring holder 12 is moved so as to correct the position. The semiconductor chip t transfer step (3) may be performed in parallel with the supporting substrate W setting step (2) or may be performed individually.

取り出しポジションに位置付けられた半導体チップｔの位置ずれの検出は、特に限定されるものではなく、各種公知の方法にしたがって実施される。例えば、半導体チップｔ上の対角位置に設けられた２つのアライメントマークの撮像画像から、公知の画像認識技術を用いて各アライメントマークの位置を検出する。求めたマークの位置から２つのマークを結ぶ線分の傾きを求め、その傾きと予め記憶部６１に記憶しておいた位置ずれのない半導体チップｔにおけるマーク間を結ぶ線分の傾きとを比較し、その差を半導体チップｔの傾きずれとして検出する。また、実際のアライメントマーク間の中点の位置と記憶部６１に記憶されている位置ずれの無い半導体チップｔのアライメントマーク間の中点の位置との差を半導体チップｔのＸＹ方向の位置ずれとして求める。   The detection of the positional deviation of the semiconductor chip t positioned at the take-out position is not particularly limited and may be performed according to various known methods. For example, the position of each alignment mark is detected from a captured image of two alignment marks provided at diagonal positions on the semiconductor chip t by using a known image recognition technique. The inclination of the line segment connecting the two marks is obtained from the obtained mark position, and the inclination is compared with the inclination of the line segment connecting the marks in the semiconductor chip t having no positional deviation stored in the storage unit 61 in advance. Then, the difference is detected as an inclination shift of the semiconductor chip t. Further, the difference between the actual position of the midpoint between the alignment marks and the position of the midpoint between the alignment marks of the semiconductor chip t, which is stored in the storage unit 61 and has no positional deviation, is calculated as the positional deviation of the semiconductor chip t in the XY directions. Ask as.

（３−２：半導体チップｔの取り出し）
一方（例えば左側）の移載部４０Ａの反転機構４３を駆動させて、待機状態の吸着ノズル４４を取り出しポジションに反転移動させる。次いで、昇降装置４１を駆動させてアーム体４２と共に吸着ノズル４４を下降させ、吸着ノズル４４の吸着面を半導体チップｔの上面（電極形成面）に当接させる。吸着ノズル４４が半導体チップｔに当接したら、吸着ノズル４４に半導体チップｔを吸着保持させる。吸着ノズル４４に吸着力を作用させるタイミングは、吸着ノズル４４が半導体チップｔに当接する前でも、当接と同時でも、当接した後でも、適宜のタイミングに設定すればよい。(3-2: Removal of semiconductor chip t)
The reversing mechanism 43 of the one (for example, left) transfer unit 40A is driven to reversely move the suction nozzle 44 in the standby state to the take-out position. Next, the elevating device 41 is driven to lower the suction nozzle 44 together with the arm body 42, and the suction surface of the suction nozzle 44 is brought into contact with the upper surface (electrode forming surface) of the semiconductor chip t. When the suction nozzle 44 contacts the semiconductor chip t, the suction nozzle 44 sucks and holds the semiconductor chip t. The timing at which the suction force is applied to the suction nozzle 44 may be set to an appropriate timing before, at the same time as, or after the suction nozzle 44 contacts the semiconductor chip t.

吸着ノズル４４が半導体チップｔを吸着保持したら、吸着ノズル４４を元の高さまで上昇させる。このとき、吸着ノズル４４の上昇に合わせて不図示の突き上げ機構を動作させ、樹脂シートＳからの半導体チップｔの剥離を補助する。半導体チップｔを吸引保持した吸着ノズル４４が元の高さまで上昇したら、反転アーム４７を反転させて吸着ノズル４４を待機状態に戻す。この状態において、半導体チップｔは下面（電極形成面と反対側の面）が上を向いた状態で待機する。   When the suction nozzle 44 suction-holds the semiconductor chip t, the suction nozzle 44 is raised to the original height. At this time, a push-up mechanism (not shown) is operated in accordance with the rise of the suction nozzle 44 to assist the peeling of the semiconductor chip t from the resin sheet S. When the suction nozzle 44 that holds the semiconductor chip t by suction rises to the original height, the reversing arm 47 is reversed to return the suction nozzle 44 to the standby state. In this state, the semiconductor chip t stands by with its lower surface (the surface opposite to the electrode formation surface) facing upward.

（３−３：半導体チップｔの受け渡し）
半導体チップｔを保持して待機状態にある吸着ノズル４４の直上の位置、つまり受け取りポジションに一方（左側）の実装ツール５６を移動させる。実装ツール５６が受け取りポジションに位置付けられたならば、昇降装置４１を駆動させてアーム体４２を上昇させ、吸着ノズル４４に保持された半導体チップｔを実装ツール５６の保持面に受け渡す。吸着ノズル４４は、半導体チップｔを実装ツール５６に受け渡した後、元の高さまで下降されて待機状態となる。この受け渡しの際に、実装ツール５６に吸引吸着力を作用させるタイミングは、半導体チップｔが実装ツール５６に当接する前でも、当接と同時でも、当接した後（ただし、吸着ノズル４４が下降を開始する前）でも、適宜のタイミングに設定すればよい。吸着ノズル４４の吸引吸着力は、半導体チップｔを実装ツールに受け渡した後で吸着ノズル４４が下降を開始するまでの間に解除される。(3-3: Delivery of semiconductor chip t)
One (left side) mounting tool 56 is moved to a position directly above the suction nozzle 44 in a standby state while holding the semiconductor chip t, that is, a receiving position. When the mounting tool 56 is positioned at the receiving position, the elevating device 41 is driven to raise the arm body 42, and the semiconductor chip t held by the suction nozzle 44 is transferred to the holding surface of the mounting tool 56. After passing the semiconductor chip t to the mounting tool 56, the suction nozzle 44 is lowered to the original height and is in a standby state. At the time of this transfer, the timing at which the suction suction force is applied to the mounting tool 56 is before or after the semiconductor chip t is in contact with the mounting tool 56, or after the contact (however, the suction nozzle 44 is lowered. Before starting), the timing may be set at an appropriate timing. The suction suction force of the suction nozzle 44 is released after the semiconductor chip t is transferred to the mounting tool and before the suction nozzle 44 starts descending.

（４）半導体チップｔの実装工程
（４−１：半導体チップｔの移動および位置検出）
半導体チップｔを受け取った実装ツール５６は、実装ポジションに向けて記憶部６１に予め設定された移動軌跡で移動する。半導体チップｔは、電極形成面（チップ上面）が下を向いた状態で実装ツール５６に保持されている。半導体チップｔを保持した実装ツール５６を実装ポジションへ移動させる途中で、第３のカメラ５７上を通過させる。このとき、第３のカメラ５７上で実装ツール５６の移動を一旦停止させ、半導体チップｔの２つのアライメントマークを第３のカメラ５７で撮像する。この撮像画像から各アライメントマークの位置を検出し、検出した位置に基づいて実装ツール５７に対する半導体チップｔの位置ずれを求める。撮像が完了したら、実装ツール５６の移動を再開する。(4) Mounting process of the semiconductor chip t (4-1: movement and position detection of the semiconductor chip t)
The mounting tool 56 that has received the semiconductor chip t moves toward the mounting position along a movement locus preset in the storage unit 61. The semiconductor chip t is held by the mounting tool 56 with the electrode formation surface (chip upper surface) facing downward. While the mounting tool 56 holding the semiconductor chip t is being moved to the mounting position, it is passed over the third camera 57. At this time, the movement of the mounting tool 56 is temporarily stopped on the third camera 57, and the two alignment marks of the semiconductor chip t are imaged by the third camera 57. The position of each alignment mark is detected from this captured image, and the position shift of the semiconductor chip t with respect to the mounting tool 57 is obtained based on the detected position. When the imaging is completed, the movement of the mounting tool 56 is restarted.

（４−２：半導体チップｔの実装）
実装ツール５６に保持された半導体チップｔが撮像された後、実装ツール５６を実装ポジションに移動させ、実装ポジションに位置付けられた支持基板Ｗ上の実装領域に対して半導体チップｔを実装する。このとき、第３のカメラ５７による半導体チップｔの位置検出の結果、実装ツール５６に対して半導体チップｔが位置ずれを生じていた場合には、検出した位置ずれを補正するように実装ツール５６の移動を補正して、実装ツール５６を実装ポジションに位置付ける。また、工程（２−２）において支持基板Ｗの傾きθが検出された場合には、この傾きθも実装ツール５６で補正する。この後、実装ツール５６を下降させて半導体チップｔを支持基板Ｗの所定の実装領域に加圧して実装する。(4-2: Mounting of semiconductor chip t)
After the semiconductor chip t held by the mounting tool 56 is imaged, the mounting tool 56 is moved to the mounting position, and the semiconductor chip t is mounted in the mounting area on the support substrate W positioned at the mounting position. At this time, as a result of the position detection of the semiconductor chip t by the third camera 57, if the semiconductor chip t is displaced with respect to the mounting tool 56, the mounting tool 56 is corrected so as to correct the detected displacement. Is corrected and the mounting tool 56 is positioned at the mounting position. Further, when the inclination θ of the support substrate W is detected in the step (2-2), this inclination θ is also corrected by the mounting tool 56. Then, the mounting tool 56 is lowered to pressurize and mount the semiconductor chip t on a predetermined mounting region of the support substrate W.

支持基板Ｗに対する半導体チップｔの接合は、支持基板Ｗの表面、または半導体チップｔの下面に予め貼付されているダイアタッチフィルム（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ：ＤＡＦ）の粘着力を利用して行う。半導体チップｔの接合は、ステージ２１にヒータを設けておき、加熱された支持基板Ｗに対して半導体チップｔを加圧して実施してもよい。ヒータは実装ツール５６に内蔵させてもよい。半導体チップｔを予め設定された時間だけ加圧したら、半導体チップｔの吸着を解除して、実装ツール５６を元の高さまで上昇させる。実装が完了した実装ツール５６は、受け取りポジションへ向けて移動する。   The semiconductor chip t is bonded to the support substrate W by using the adhesive force of a die attach film (Die Attach Film: DAF) that is previously attached to the surface of the support substrate W or the lower surface of the semiconductor chip t. The semiconductor chips t may be bonded by providing a heater on the stage 21 and pressing the semiconductor chips t against the heated support substrate W. The heater may be built in the mounting tool 56. After pressing the semiconductor chip t for a preset time, the suction of the semiconductor chip t is released and the mounting tool 56 is raised to the original height. The mounting tool 56 that has been mounted moves toward the receiving position.

上述した半導体チップｔの実装工程の動作と並行して、ウエーハリングホルダ１２に保持されたウエーハリング１１上の半導体チップｔのピッチ送り（次に取り出される半導体チップを取り出しポジションに位置付ける動作）と、半導体チップｔの位置検出（工程（３）における（３−１）と同様の動作）と、他方（右側）の移載部４０Ｂの吸着ノズル４４による半導体チップｔの取り出し（工程（３）における（３−２）と同様の動作）と、さらに他方（右側）の実装部５０Ｂの実装ツール５６による半導体チップｔの受け取り（工程（３）における（３−３）と同様の動作）とを実行する。   In parallel with the operation of the mounting process of the semiconductor chip t described above, pitch feeding of the semiconductor chip t on the wafer ring 11 held by the wafer ring holder 12 (operation of positioning the semiconductor chip to be taken out next to the take-out position), Position detection of the semiconductor chip t (operation similar to (3-1) in step (3)) and removal of the semiconductor chip t by the suction nozzle 44 of the other (right) transfer section 40B ((in step (3) ( 3-2)), and the receiving of the semiconductor chip t by the mounting tool 56 of the other (right) mounting section 50B (operation similar to (3-3) in step (3)). ..

実装が完了した実装部５０Ａの実装ツール５６を受け取りポジションに向けて移動させるのと同時並行して、受け取りポジションで半導体チップｔを受け取った他方の実装部５０Ｂの実装ツール５６の実装ポジションへの移動を開始する。ステージ２１は、次の実装領域を実装ポジションに位置付けるべくピッチ移動を開始する。実装ポジションに位置付けられた実装部５０Ｂの実装ツール５６は、実装部５０Ａと同様な動作（工程（４）における（４−１）および（４−２）と同様の動作）を行うことによって、半導体チップｔを支持基板Ｗの所定の実装領域に加圧して実装する。実装が完了した実装ツール５６は、受け取りポジションへ向けて移動する。   Simultaneously with moving the mounting tool 56 of the mounting unit 50A that has been mounted toward the receiving position, the mounting tool 56 of the other mounting unit 50B that has received the semiconductor chip t at the receiving position moves to the mounting position. To start. The stage 21 starts pitch movement to position the next mounting area at the mounting position. The mounting tool 56 of the mounting unit 50B positioned at the mounting position performs the same operation as the mounting unit 50A (the same operation as (4-1) and (4-2) in the step (4)), and The chip t is mounted under pressure on a predetermined mounting region of the support substrate W. The mounting tool 56 that has been mounted moves toward the receiving position.

上述した実装部５０Ａの実装ツール５６による半導体チップｔの受け取り動作および実装動作と、実装部５０Ｂの実装ツール５６による半導体チップｔの受け取り動作および実装動作とを、ウエーハリング１１の半導体チップｔが無くなるまで交互に繰り返し行う。すなわち、左右の移載部４０Ａ、４０Ｂの吸着ノズル４４は、半導体チップｔの取り出しを交互に行い、左右の実装部５０Ａ、５０Ｂの実装ツール５６は、半導体チップｔの受け取りと実装を交互に行う。このようにして、ウエーハリング１１の半導体チップｔが無くなるまで、２つの実装部５０Ａ、５０Ｂで半導体チップｔの実装が交互に行われる。   The semiconductor chip t of the wafer ring 11 is eliminated by the receiving operation and the mounting operation of the semiconductor chip t by the mounting tool 56 of the mounting unit 50A and the receiving operation and the mounting operation of the semiconductor chip t by the mounting tool 56 of the mounting unit 50B described above. Repeat alternately until. That is, the suction nozzles 44 of the left and right transfer parts 40A and 40B alternately take out the semiconductor chips t, and the mounting tools 56 of the left and right mounting parts 50A and 50B alternately receive and mount the semiconductor chips t. .. In this manner, the mounting of the semiconductor chips t is alternately performed by the two mounting portions 50A and 50B until the semiconductor chips t of the wafer ring 11 are exhausted.

なお、後述の図１２に示すように、１つの実装領域ＭＡに複数の半導体チップｔ１〜ｔ３を実装する場合には、上述したように１つ目の半導体チップｔ１の実装が完了した後、部品供給部１０に２つ目の半導体チップｔ２が搭載されたウエーハリング１１をセットし、基板搬送部３０のローダには１つ目の半導体チップｔ１が実装された支持基板Ｗをセットする。そして、上述した動作と同様の動作を実行することによって、１つ目の半導体チップｔ１が実装された各実装領域ＭＡに対して２つ目の半導体チップｔ２の実装を順次行なう。このようにして、２つ目の半導体チップｔ２が、半導体チップｔ１の実装された全ての実装領域ＭＡに実装されたならば、部品供給部１０に３つ目の半導体チップｔ３が搭載されたウエーハリング１１をセットし、また基板搬送部３０のローダに半導体チップｔ１、ｔ２が実装された支持基板Ｗをセットし、同様の動作によって３つ目の半導体チップｔ３の実装を行なう。このようにして、支持基板Ｗの各実装領域ＭＡに複数の半導体チップｔ１〜ｔ３を実装する。   As shown in FIG. 12, which will be described later, when mounting a plurality of semiconductor chips t1 to t3 in one mounting area MA, after mounting the first semiconductor chip t1 as described above, components are mounted. The wafer ring 11 on which the second semiconductor chip t2 is mounted is set in the supply unit 10, and the support substrate W on which the first semiconductor chip t1 is mounted is set in the loader of the substrate transfer unit 30. Then, by performing the same operation as described above, the second semiconductor chip t2 is sequentially mounted in each mounting area MA in which the first semiconductor chip t1 is mounted. In this way, if the second semiconductor chip t2 is mounted on all the mounting areas MA on which the semiconductor chip t1 is mounted, the wafer in which the third semiconductor chip t3 is mounted on the component supply unit 10 is mounted. The ring 11 is set, the support substrate W on which the semiconductor chips t1 and t2 are mounted is set on the loader of the substrate transfer unit 30, and the third semiconductor chip t3 is mounted by the same operation. In this way, the plurality of semiconductor chips t1 to t3 are mounted in each mounting area MA of the support substrate W.

１つの実装領域ＭＡに複数の半導体チップｔ１〜ｔ３を実装する場合、上記したように１つ目の半導体チップｔ１を全ての支持基板Ｗに実装し終えた後に、２つ目の半導体チップｔ２に切換える実装方法に限られるものではない。例えば、１枚の支持基板Ｗに対して１つ目の半導体チップｔ１を実装し終えたら、２つ目の半導体チップｔ２に切換えるようにしてもよい。３つ目の半導体チップｔ３も同様であり、１枚の支持基板Ｗに対して２つ目の半導体チップｔ２を実装し終えたら、３つ目の半導体チップｔ３に切換えるようにする。すなわち、支持基板Ｗ単位で複数品種の半導体チップｔの実装を行うようにしてもよい。この場合、１つの支持基板Ｗに対して全ての品種の半導体チップｔを実装し終えるまで支持基板Ｗをステージ２１上から取り外さないため、複数品種の半導体チップｔの実装精度をさらに向上させることができる。   When mounting a plurality of semiconductor chips t1 to t3 on one mounting area MA, after mounting the first semiconductor chip t1 on all the support substrates W as described above, the semiconductor chips t1 to t3 are mounted on the second semiconductor chip t2. It is not limited to the switching mounting method. For example, after mounting the first semiconductor chip t1 on one support substrate W, the second semiconductor chip t2 may be switched to. The same applies to the third semiconductor chip t3, and after mounting the second semiconductor chip t2 on one support substrate W, switching to the third semiconductor chip t3 is performed. That is, a plurality of types of semiconductor chips t may be mounted in units of the support substrate W. In this case, since the support substrate W is not removed from the stage 21 until the semiconductor chips t of all types have been mounted on one support substrate W, the mounting accuracy of the semiconductor chips t of multiple types can be further improved. it can.

上記した各品種の半導体チップ１を全ての支持基板Ｗに実装する方法において、１品種目の半導体チップｔ１を実装し終えた支持基板Ｗはステージ２１上から一旦搬出され、２品種目の半導体チップｔ２を実装するときにステージ２１上に再び載置される。このため、１品種目の半導体チップｔ１を実装するときと、２品種目の半導体チップｔ２を実装するときとでは、ステージ２１上での支持基板Ｗの位置にずれ、すなわち置き位置ずれが生じる。ステージ２１上でたまたま同じ位置になることはあっても、大抵はずれることになる。グローバル認識で支持基板Ｗの位置を認識しているとはいえ、認識誤差等の要因で支持基板Ｗの認識位置にずれが生じる可能性がある。従って、その分だけ１品種目と２品種目との相対位置精度が低下することが考えられる。これに対し、１品種目の半導体チップｔ１と２品種目の半導体チップｔ２とを、ステージ２１から支持基板Ｗを外すことなく続けて実装した場合、認識誤差による位置ずれを防止することができる。従って、１品種目と２品種目との相対位置精度を向上させることができる。   In the method of mounting the semiconductor chips 1 of the respective types described above on all the supporting substrates W, the supporting substrate W on which the first type semiconductor chips t1 have been mounted is once carried out from the stage 21 and then the second type semiconductor chips t1. It is mounted again on the stage 21 when mounting t2. Therefore, the position of the support substrate W on the stage 21 is deviated between the mounting of the semiconductor chip t1 of the first type and the mounting of the semiconductor chip t2 of the second type, that is, a displacement of the placement position. Although it may happen to be at the same position on the stage 21, it usually comes off. Although the position of the support substrate W is recognized by global recognition, there is a possibility that the recognition position of the support substrate W may shift due to a recognition error or the like. Therefore, it can be considered that the relative position accuracy between the first product type and the second product type is reduced accordingly. On the other hand, when the first-type semiconductor chip t1 and the second-type semiconductor chip t2 are continuously mounted without removing the support substrate W from the stage 21, it is possible to prevent positional deviation due to a recognition error. Therefore, it is possible to improve the relative positional accuracy between the first product type and the second product type.

支持基板Ｗの複数の実装領域のそれぞれに実装する半導体チップｔは、１品種に限られるものではない。１つの支持基板Ｗを複数の領域に区分けして、領域毎に異なる品種の半導体チップｔを実装することも可能である。例えば、支持基板の半分の第１の領域にＡ品種の半導体チップｔａを実装し、残りの半分の第２の領域にＢ品種の半導体チップｔｂを実装するようにしてもよい。Ａ品種の半導体チップｔａが実装された第１の領域からは、Ａ品種の半導体パッケージが製造される。Ｂ品種の半導体チップｔｂが実装された領域からは、Ｂ品種の半導体パッケージが製造される。   The semiconductor chip t mounted on each of the plurality of mounting areas of the support substrate W is not limited to one type. It is also possible to divide one support substrate W into a plurality of regions and mount different types of semiconductor chips t in each region. For example, the semiconductor chips ta of type A may be mounted in the first area of the half of the support substrate, and the semiconductor chips tb of type B may be mounted in the second area of the other half. A semiconductor package of A type is manufactured from the first area in which the semiconductor chip ta of A type is mounted. B-type semiconductor packages are manufactured from the area where the B-type semiconductor chips tb are mounted.

この場合、Ａ品種の半導体チップｔａとＢ品種の半導体チップｔｂとでは、後工程において形成される再配線層の回路パターンが異なるため、再配線形成用の露光パターンも異なることになる。このため、半導体チップｔａ、ｔｂの実装誤差を露光工程で補正することは益々難しくなることが考えられる。実施形態の実装装置および実装方法を適用した場合、Ａ品種の半導体チップｔａとＢ品種の半導体チップｔｂとの間でも、高い相対位置精度で実装することが可能である。従って、Ａ品種の半導体チップｔａが実装された領域に対する露光処理とＢ品種の半導体チップｔｂが実装された領域に対する露光処理とを一括して行うことも可能となり、生産効率を向上させることができる。   In this case, the A type semiconductor chips ta and the B type semiconductor chips tb have different circuit patterns of the rewiring layer formed in the subsequent process, and therefore the exposure patterns for rewiring formation also differ. Therefore, it may be more difficult to correct the mounting error of the semiconductor chips ta and tb in the exposure process. When the mounting apparatus and the mounting method of the embodiment are applied, it is possible to mount with high relative positional accuracy even between the A type semiconductor chip ta and the B type semiconductor chip tb. Therefore, it is possible to collectively perform the exposure processing for the area in which the A type semiconductor chips ta are mounted and the exposure processing for the area in which the B type semiconductor chips tb are mounted, and improve the production efficiency. ..

第１の領域にＡ品種の半導体チップｔａを実装し、第２の領域にＢ品種の半導体チップｔｂを実装するに際して、Ａ品種の半導体チップｔａとＢ品種の半導体チップｔｂとのサイズが異なる場合など、Ａ品種の実装ピッチとＢ品種の実装ピッチとが異なることもある。このような場合には、Ａ品種の半導体チップｔａを実装するときと、Ｂ品種の半導体チップｔｂを実装するときとで、ステージ２１の送り量を切換えることによって、複数品種の半導体チップｔａ、ｔｂを支持基板Ｗの複数の領域に良好に実装することができる。同様に、支持基板Ｗの第１の領域に第１のマルチチップパッケージを構成するＣ品種とＤ品種の半導体チップの組み合わせを実装し、第２の領域に第２のマルチチップパッケージを構成するＥ品種とＦ品種の半導体チップの組み合わせを実装するようにしてもよい。これらいずれの実装においても、１品種の半導体チップｔずつ複数の支持基板Ｗに実装を行うようにしてもよいし、支持基板Ｗ単位で複数品種の半導体チップを実装するようにしてもよい。これらの具体的な実装工程は、前述した通りである。   When the A type semiconductor chip ta is mounted in the first region and the B type semiconductor chip tb is mounted in the second region, the A type semiconductor chip ta and the B type semiconductor chip tb have different sizes. For example, the mounting pitch of A type and the mounting pitch of B type may be different. In such a case, by switching the feed amount of the stage 21 between mounting the A type semiconductor chips ta and mounting the B type semiconductor chips tb, a plurality of types of semiconductor chips ta, tb Can be favorably mounted on a plurality of regions of the support substrate W. Similarly, a combination of C-type and D-type semiconductor chips constituting the first multi-chip package is mounted in the first region of the support substrate W, and a second multi-chip package E is formed in the second region. You may make it mount the combination of the semiconductor chip of F type and F type. In any of these mountings, one type of semiconductor chip t may be mounted on a plurality of support substrates W, or a plurality of types of semiconductor chips may be mounted on a support substrate W basis. These specific mounting steps are as described above.

なお、このような場合においても、支持基板Ｗのグローバルマークの認識は最初に１回行えばよく、半導体チップｔを実装する領域が第１の領域から第２の領域に移るときに改めて支持基板Ｗのグローバルマークを認識せずに済ませることができる。また、ステージ２１にヒータを設ける等して支持基板Ｗを加熱する場合には、半導体チップｔが先に実装される第１の領域と後に実装される第２の領域とで、ステージ２１の補正データを切換えるようにしてもよい。このようにすることによって、第１の領域にＡ品種の半導体チップｔａを実装している間に、支持基板Ｗにおける第２の領域に対応する部分の熱膨張量が拡大したときでも、それに対応することが可能となるので、半導体チップｔ（ｔｂ）の実装精度を高精度に維持することができる。上述したような支持基板Ｗ単位で複数品種の半導体チップｔの実装を行う場合には、部品供給部１０としてテープフィーダによるチップ供給機構を用い、複数品種に対応した複数のテープフィーダを装備するようにするとよい。   Even in such a case, the recognition of the global mark on the support substrate W may be performed once at the beginning, and the support substrate W may be newly recognized when the region where the semiconductor chip t is mounted moves from the first region to the second region. It is not necessary to recognize the global mark of W. Further, when the support substrate W is heated by providing a heater on the stage 21, the correction of the stage 21 is performed by the first region where the semiconductor chip t is mounted first and the second region where the semiconductor chip t is mounted later. The data may be switched. By doing so, even when the amount of thermal expansion of the portion of the support substrate W corresponding to the second region is increased while the A type semiconductor chip ta is mounted in the first region, it can be accommodated. Therefore, the mounting accuracy of the semiconductor chip t (tb) can be maintained with high accuracy. When mounting a plurality of types of semiconductor chips t in units of the supporting substrate W as described above, a chip supply mechanism using a tape feeder is used as the component supply unit 10 and a plurality of tape feeders corresponding to a plurality of types are installed. It is good to set.

上述した１品種の半導体チップｔ、もしくは複数品種の半導体チップｔ１、ｔ２、ｔ３または半導体チップｔａ、ｔｂ等の実装が終了した支持基板Ｗは、以下に示す後工程に送られ、それにより半導体パッケージのようなパッケージ部品が作製される。すなわち、半導体チップの実装が終了した支持基板Ｗは、封止工程および再配線層の形成工程に順に送られる。封止工程においては、支持基板Ｗ上に実装された半導体チップ間の隙間に樹脂が充填され、これにより疑似ウエーハが形成される。疑似ウエーハは、再配線層の形成工程に送られる。再配線層の形成工程においては、半導体ウエーハの製造プロセスにおける回路の形成工程、すなわちレジスト材料等の感光材の塗布工程、感光材の露光および現像工程、エッチング工程、イオン注入工程、レジストの剥離工程等が実施され、これらの工程により疑似ウエーハの半導体チップ上に再配線層が形成される。再配線層が形成された疑似ウエーハは、ダイシング工程に送られ、そこで疑似ウエーハを個片化することによって、半導体パッケージのようなパッケージ部品が製造される。   The support substrate W on which the above-described one type of semiconductor chip t, or a plurality of types of semiconductor chips t1, t2, t3 or semiconductor chips ta, tb, etc. have been mounted is sent to the following process, whereby the semiconductor package A package component such as That is, the support substrate W on which the semiconductor chips have been mounted is sequentially sent to the sealing step and the rewiring layer forming step. In the sealing step, resin is filled in the gaps between the semiconductor chips mounted on the support substrate W, whereby a pseudo wafer is formed. The pseudo wafer is sent to the rewiring layer forming step. In the rewiring layer forming step, a circuit forming step in a semiconductor wafer manufacturing process, that is, a step of applying a photosensitive material such as a resist material, an exposure and development step of the photosensitive material, an etching step, an ion implantation step, a resist stripping step Etc. are carried out, and a rewiring layer is formed on the semiconductor chip of the pseudo wafer by these steps. The pseudo wafer on which the rewiring layer is formed is sent to a dicing process, and the pseudo wafer is separated into individual pieces to manufacture a package component such as a semiconductor package.

このように、実施形態のパッケージ部品の製造方法は、図１４に示すように、支持基板Ｗの複数の実装領域のそれぞれに電子部品を実装する実装工程Ｓ１と、複数の実装領域に実装された電子部品を一括して封止することにより疑似ウエーハを形成する封止工程Ｓ２と、疑似ウエーハの電子部品上に再配線層を形成する再配線工程Ｓ３と、疑似ウエーハをダイシングしてパッケージ部品を製造するダイシング工程Ｓ４とを具備する。再配線層の形成工程Ｓ３は、上記したように感光材の塗布工程Ｓ３１、感光材の露光および現像工程Ｓ３２、エッチング工程Ｓ３３、イオン注入工程Ｓ３４、レジストの剥離工程Ｓ３５等を備える。実施形態のパッケージ部品の製造方法における電子部品の実装工程は、実施形態の電子部品の実装方法に基づいて実施される。実施形態のパッケージ部品の製造方法において、支持基板Ｗの各実装領域に実装される電子部品は、上述したように１つの半導体チップｔであってもよいし、また複数種の半導体チップや同じ品種の複数の半導体チップであってもよい。電子部品の品種や数は、特に限定されるものではない。   As described above, according to the method of manufacturing a package component of the embodiment, as shown in FIG. 14, the mounting step S1 of mounting the electronic component in each of the plurality of mounting regions of the support substrate W and the mounting process in the plurality of mounting regions are performed. A sealing step S2 of forming a pseudo wafer by collectively sealing electronic components, a rewiring step S3 of forming a rewiring layer on the electronic components of the pseudo wafer, and a dicing of the pseudo wafer to form a package component. And a dicing step S4 for manufacturing. The rewiring layer forming step S3 includes the photosensitive material applying step S31, the photosensitive material exposing and developing step S32, the etching step S33, the ion implantation step S34, and the resist stripping step S35 as described above. The electronic component mounting step in the package component manufacturing method of the embodiment is performed based on the electronic component mounting method of the embodiment. In the method of manufacturing a package component of the embodiment, the electronic component mounted in each mounting region of the support substrate W may be one semiconductor chip t as described above, or may be a plurality of types of semiconductor chips or the same type. It may be a plurality of semiconductor chips. The type and number of electronic components are not particularly limited.

実施形態の実装装置１においては、２つの実装部５０Ａ、５０Ｂの実装ツール５６の移動を、半導体チップｔの受け取りポジションから実装ポジションまでの一定経路としていると共に、２つの実装部５０Ａ、５０Ｂの実装ツール５６による実装ポジションを一定の位置としている。さらに、支持基板Ｗの各実装領域は、ステージ部２０のＸＹ移動機構により実装ポジションに順に位置付けられる。この際、ステージ部２０のＸＹ移動機構によるステージ２１の移動は、予め取得しておいたステージ２１の移動位置誤差に基づく補正データを用いて補正される。従って、２つの実装部５０Ａ、５０Ｂの移動誤差とステージ２１の移動位置誤差に基づく半導体チップｔの実装誤差を極力低減させることができる。このようにして、２つの実装部５０Ａ、５０Ｂを用いることによる半導体チップｔの実装時間（実装装置１としての１個の半導体チップｔの実装に要するタクトタイム）の低減と半導体チップｔの実装精度の向上とを両立させることができる。   In the mounting apparatus 1 of the embodiment, the movement of the mounting tool 56 of the two mounting portions 50A and 50B is made a constant path from the receiving position of the semiconductor chip t to the mounting position, and the mounting of the two mounting portions 50A and 50B is performed. The mounting position by the tool 56 is a fixed position. Further, each mounting area of the support substrate W is sequentially positioned at the mounting position by the XY moving mechanism of the stage unit 20. At this time, the movement of the stage 21 by the XY movement mechanism of the stage unit 20 is corrected using the correction data based on the movement position error of the stage 21 acquired in advance. Therefore, the mounting error of the semiconductor chip t based on the movement error of the two mounting parts 50A and 50B and the movement position error of the stage 21 can be reduced as much as possible. In this way, the mounting time of the semiconductor chip t (tact time required for mounting one semiconductor chip t as the mounting apparatus 1) and the mounting accuracy of the semiconductor chip t by using the two mounting parts 50A and 50B are reduced. It is possible to achieve both improvement of.

すなわち、２つの実装部５０Ａ、５０Ｂの実装ツール５６は、それぞれ半導体チップｔの受け取りポジションから実装ポジションまでの一定経路を移動するだけであるため、たとえ移動誤差が生じたとしても１度の調整（キャリブレーション）で実装ポジションへの位置付けを修正することができる。さらに、２つの実装部５０Ａ、５０Ｂが同一の実装ポジションで実装動作を行うため、個別の実装ポジションで実装する場合に比べて、実装精度を向上させることができると共に、実装ヘッドの移動位置の調整（キャリブレーション）を短時間で行うことができる。   That is, since the mounting tools 56 of the two mounting units 50A and 50B only move on a fixed path from the receiving position of the semiconductor chip t to the mounting position, even if a movement error occurs, adjustment is performed once ( Calibration) can correct the positioning to the mounting position. Further, since the two mounting units 50A and 50B perform the mounting operation at the same mounting position, the mounting accuracy can be improved and the moving position of the mounting head can be adjusted as compared with the case where the mounting is performed at the individual mounting positions. (Calibration) can be performed in a short time.

しかも、ステージ２１の移動位置誤差を補正データを用いて補正するので、予め設定されたピッチで精度良く移動させることができ、これにより支持基板Ｗの各実装領域の実装ポジションへの位置付け精度を高めることができる。このため、±５μｍ以下の実装精度と０．６秒以下のタクトタイムとを同時に達成することができる。その結果、実装領域毎に位置検出用のマークが設けられていない支持基板Ｗに対して、半導体チップｔを含む電子部品を相互の間隔が予め設定された間隔となるように精度よく実装することができ、しかも支持基板Ｗ上に半導体チップｔを含む電子部品を生産性よく実装することができる。すなわち、２つの実装部５０Ａ、５０Ｂによる交互実装によって、半導体チップｔの実装に要するタクトタイムの短縮が図れると共に、共通の一定位置での実装とステージ２１の移動誤差の補正により、実装精度の向上効果と生産性の低下防止効果とが得られる。   In addition, since the moving position error of the stage 21 is corrected using the correction data, it is possible to move the stage 21 with a predetermined pitch with high accuracy, and thereby the positioning accuracy of the support substrate W to the mounting position of each mounting region is increased. be able to. Therefore, a mounting accuracy of ± 5 μm or less and a takt time of 0.6 second or less can be achieved at the same time. As a result, it is possible to accurately mount the electronic components including the semiconductor chip t on the support substrate W, which is not provided with the position detection mark for each mounting area, so that the mutual intervals become a predetermined interval. Moreover, the electronic component including the semiconductor chip t can be mounted on the support substrate W with high productivity. That is, the tact time required for mounting the semiconductor chip t can be shortened by the alternating mounting by the two mounting portions 50A and 50B, and the mounting accuracy is improved by mounting at a common fixed position and correcting the movement error of the stage 21. The effect and the effect of preventing a decrease in productivity are obtained.

例えば、２つの実装ヘッドが別々の一定位置で半導体チップを実装する場合を考える。この場合、２つの実装ヘッドのそれぞれの一定位置への移動位置の調整（キャリブレーション）を行う必要がある。通常、このような調整はそれぞれの一定位置に配置したカメラを用いて行う。このカメラ間の座標を合わせるときに誤差が生じると、その誤差が２つの実装ヘッド間の実装誤差として表れる。   For example, consider a case where two mounting heads mount the semiconductor chip at different fixed positions. In this case, it is necessary to adjust (calibrate) the movement positions of the two mounting heads to the fixed positions. Usually, such adjustment is performed by using cameras arranged at respective fixed positions. If an error occurs when adjusting the coordinates between the cameras, the error appears as a mounting error between the two mounting heads.

また、２つの実装ヘッドが別々の一定位置で半導体チップを実装する場合、支持基板上における半導体チップを実装する位置が２箇所になる。移動誤差は場所によって異なるので、移動誤差は２箇所で別々に測定する必要がある。１箇所での移動誤差の測定には、例えば３時間程度を要する。具体的には、３００ｍｍ×３００ｍｍの支持基板について、行列状に３ｍｍ間隔で設定した測定点について移動誤差を測定する場合、基板上の測定点の数は、縦方向：３００ｍｍ／３ｍｍ＝１００点、横方向：３００ｍｍ／３ｍｍ＝１００点、１００点×１００点で１００００点となる。１点の測定につき２秒要するとしたら、１００００点×２秒＝２００００秒＝約５時間３３分となる。なお、１点の測定につき２秒要するとしたのは、ステージを停止させたときに発生する振動が収まるのに１秒強程度の待ち時間を見込んだためである。このため、２つの実装ヘッドが別々の一定位置で半導体チップを実装する場合には、実施形態の実装装置１に比べて、約５時間３０分だけ余計に段取り時間がかかる。この時間分の生産量が減少する。   Further, when the two mounting heads mount the semiconductor chips at different fixed positions, there are two positions on the support substrate where the semiconductor chips are mounted. Since the movement error differs depending on the place, it is necessary to measure the movement error at two points separately. It takes, for example, about 3 hours to measure the movement error at one place. Specifically, when the movement error is measured at the measurement points set in a matrix at intervals of 3 mm on the support substrate of 300 mm × 300 mm, the number of measurement points on the substrate is 300 mm / 3 mm = 100 points in the vertical direction, Lateral direction: 300 mm / 3 mm = 100 points, 100 points × 100 points = 10,000 points. If 2 seconds are required for one measurement, 10000 points x 2 seconds = 20000 seconds = about 5 hours and 33 minutes. It should be noted that the reason why two seconds are required for one measurement is that a waiting time of about a second or more is expected for the vibration generated when the stage is stopped to subside. Therefore, when the two mounting heads mount the semiconductor chips at different fixed positions, an extra setup time of about 5 hours and 30 minutes is required as compared with the mounting apparatus 1 of the embodiment. The production amount for this time is reduced.

なお、２つのカメラを用いて同時並行的に２箇所で測定を行えば、測定時間は１箇所の場合とおおよそ同等にできる。しかし、２つのカメラの座標系を合わせるためのキャリブレーションを行う必要があり、そのときに誤差が生じるおそれがある。これは位置精度を低下させる要因となる。また、カメラが２つ必要なのでコストも増加する。   If two cameras are used to measure in parallel at two locations, the measurement time can be approximately equal to that at one location. However, it is necessary to perform calibration to match the coordinate systems of the two cameras, and at that time, an error may occur. This causes a decrease in position accuracy. Moreover, since two cameras are required, the cost also increases.

さらに、支持基板Ｗのステージ２１を移動させず、実装ヘッドを各実装領域に移動させる構成とし、実装ヘッド側で補正データを作成することを考えると、基板ステージ側で補正データを作成する場合に比べて膨大な補正データが必要となり、キャリブレーションに要する時間が長大化する。すなわち、実装ヘッドは基板ステージとは異なり、基板上に半導体チップを実装する関係上、上下動機構が必須となる。そのため、補正データを作成するに当たっては、実装ヘッドのＸＹ移動装置のうねりによる移動誤差の他、実装ヘッドの上下動に起因するＸＹ方向の位置ずれをも考慮する必要がある。   Further, considering that the mounting head is moved to each mounting area without moving the stage 21 of the support substrate W and the correction data is created on the mounting head side, when the correction data is created on the substrate stage side. In comparison, a huge amount of correction data is required, and the time required for calibration becomes long. That is, the mounting head is different from the substrate stage in that the vertical movement mechanism is indispensable for mounting the semiconductor chip on the substrate. Therefore, in creating the correction data, it is necessary to consider not only the movement error due to the undulation of the XY moving device of the mounting head, but also the positional deviation in the XY directions due to the vertical movement of the mounting head.

具体的には、実装ヘッドを支持するフレーム（例えばＹ軸移動装置）が左右方向において同じ位置にあったとしても、実装ヘッドを支持する可動体が右側に揺動している場合と左側に揺動している場合とでは、ステージ２１上の支持基板Ｗに半導体チップｔを実装する高さまで下降した位置での実装ヘッドの先端の水平方向位置が大きく異なってしまう。このため、実装ヘッドのＸ方向移動時またはＹ方向移動時の蛇行だけでなく、実装ヘッドを支持する可動体の揺動も実装位置ずれの要因に加わることになる。従って、ステージ２１側においては、大きな移動誤差が生じずに済んでいた、上述した校正基板７１のドットマーク７２のピッチである３ｍｍ未満の移動であっても、実装ヘッド側においては実装ツールに大きな移動誤差（例えば、５μｍ以上）が生じるおそれがある。   Specifically, even if the frame (for example, the Y-axis moving device) that supports the mounting head is at the same position in the left-right direction, the movable body that supports the mounting head swings to the right and to the left. The horizontal position of the tip of the mounting head at the position lowered to the height at which the semiconductor chip t is mounted on the support substrate W on the stage 21 is significantly different from that in the case of movement. For this reason, not only meandering when the mounting head moves in the X direction or the Y direction, but also the swing of the movable body that supports the mounting head is a factor of the mounting position shift. Therefore, even if the movement is less than 3 mm, which is the pitch of the dot marks 72 of the calibration substrate 71 described above, which does not cause a large movement error on the stage 21 side, it is large on the mounting tool on the mounting head side. A movement error (for example, 5 μm or more) may occur.

そこで、実装ヘッド側で補正データを作成するに当たっては、３ｍｍよりも短い間隔、例えば１ｍｍピッチ等の短い間隔毎に移動位置ずれを測定する必要があると考えられる。仮に、３００ｍｍ×３００ｍｍの移動範囲に対して１ｍｍピッチで移動位置ずれを測定したとすると、３００点×３００点で、９００００点での測定が必要となり、３ｍｍピッチで測定する場合（３ｍｍピッチでは１００００点）に比べて測定箇所が９倍となる。よって、測定時間も９倍となり、５時間３３分×９＝４９時間３０分かかることとなる。これでは実用的でない。   Therefore, when creating the correction data on the mounting head side, it is considered necessary to measure the movement position shift at intervals shorter than 3 mm, for example, at intervals of 1 mm pitch or the like. If the moving position shift is measured at a pitch of 1 mm in a moving range of 300 mm × 300 mm, it is necessary to measure at 90,000 points at 300 points × 300 points, and when measuring at a 3 mm pitch (10000 at a 3 mm pitch. The number of measurement points is 9 times larger than that of (dot). Therefore, the measurement time also becomes 9 times, and it takes 5 hours 33 minutes × 9 = 49 hours 30 minutes. This is not practical.

しかも、可動体の揺動に加えて、基板ステージ側に上下方向のうねりがあった場合には、半導体チップを支持基板に実装するときに、高さ位置が支持基板上の場所によって異なることになる。実装ヘッドの可動体が傾斜して、実装ヘッドの上下動の方向が垂直方向に対して傾いていると、実装面（基板表面）の高さの違いで実装位置が水平方向にずれることになる。このようなことも考慮すると、補正データの測定がより複雑化し、さらに補正データの作成に多くの時間を要する。また、補正精度自体が低下するおそれがある。   Moreover, in addition to the swinging of the movable body, when the substrate stage side has vertical undulations, the height position varies depending on the position on the supporting substrate when the semiconductor chip is mounted on the supporting substrate. Become. If the movable body of the mounting head is tilted and the vertical movement direction of the mounting head is tilted with respect to the vertical direction, the mounting position will shift in the horizontal direction due to the height difference of the mounting surface (substrate surface). . Taking this into consideration, the measurement of the correction data becomes more complicated, and more time is required to create the correction data. In addition, the correction accuracy itself may decrease.

以上の点から、２つの実装部５０Ａ、５０Ｂによる実装ポジションを同じ一定位置とし、かつ支持基板Ｗが載置されたステージ２１を移動させて各実装領域を順次実装ポジションに位置付けるようにすると共に、ステージ２１の移動誤差を補正データを用いて補正する構成を備える実装装置１は、実装精度の向上とタクトタイムの短縮とを両立させ、かつ高い生産性を得る上で有効であることが分かる。   From the above points, the mounting positions of the two mounting portions 50A and 50B are set to the same fixed position, and the stage 21 on which the support substrate W is mounted is moved so that each mounting region is sequentially positioned to the mounting position. It can be seen that the mounting apparatus 1 having a configuration for correcting the movement error of the stage 21 using the correction data is effective in achieving both improvement in mounting accuracy and reduction in tact time and high productivity.

実施形態の実装装置１は、図１２に示すように、１つの実装領域ＭＡに複数種類の半導体チップｔ１、ｔ２、ｔ３等を実装する場合、あるいは１種類または複数種類の半導体チップｔとダイオードやコンデンサ等とを実装する場合に有効である。前述したように、１つの実装領域に複数種類の電子部品を実装する場合、１つの実装領域（パッケージ）内での複数の電子部品の相対的な位置ずれが生じるおそれがあるため、１つの実装領域（パッケージ）に１つの半導体チップを組み込むシングルチップパッケージに適用可能な実装誤差を露光時に修正するという技術を適用することができない。このため、複数の電子部品の実装時の位置精度自体を高める必要がある。このような点に対して、実施形態の実装装置１は半導体チップｔを含む電子部品個々の実装精度を高めることができるため、１つの実装領域内に複数の電子部品を実装する場合においても、１つの実装領域内における複数の電子部品の相対的に位置精度を高めることが可能になる。   As shown in FIG. 12, the mounting apparatus 1 according to the embodiment mounts a plurality of types of semiconductor chips t1, t2, t3, etc. in one mounting area MA, or one or a plurality of types of semiconductor chips t and diodes. This is effective when mounting capacitors and the like. As described above, when a plurality of types of electronic components are mounted in one mounting area, there is a risk of relative displacement of the plurality of electronic components in one mounting area (package), so that one mounting It is not possible to apply a technique of correcting a mounting error applicable to a single chip package in which one semiconductor chip is incorporated in a region (package) at the time of exposure. Therefore, it is necessary to improve the positional accuracy itself when mounting a plurality of electronic components. In view of this point, the mounting apparatus 1 of the embodiment can improve the mounting accuracy of each electronic component including the semiconductor chip t, and thus even when mounting a plurality of electronic components in one mounting region, It is possible to relatively improve the positional accuracy of a plurality of electronic components in one mounting area.

｛一対の実装部５０による位置ずれ補正｝
２つの実装部５０Ａ、５０Ｂを用いる場合、それら実装部５０Ａ、５０Ｂの実装ツール５６間に相対的な位置ずれが生じるおそれがある。このような点に対しては、実装ポジションの下方にカメラを配置し、実装ポジションに位置付けられた実装ツール５６の位置をそれぞれ検出し、それら実装ツール５６の相対位置のずれを検出して補正することが有効である。２つの実装ツール５６間の相対的な位置ずれの検出には、図４に示す第４のカメラ２３が用いられる。第４のカメラ２３は、ステージ２１の手前側端部に上向きに取り付けられている。第４のカメラ２３は、実装ポジションに位置付けられた実装ツール５６を下から撮像する。第４のカメラ２３による撮像時には、ステージ２１の移動により第４のカメラ２３を実装ポジションの直下に移動させる。第４のカメラ２３は、第３の認識部として機能するものである。{Displacement correction by the pair of mounting parts 50}
When using the two mounting parts 50A and 50B, there is a possibility that a relative positional deviation occurs between the mounting tools 56 of the mounting parts 50A and 50B. For such a point, a camera is arranged below the mounting position, the positions of the mounting tools 56 positioned at the mounting positions are detected, and the relative position deviations of the mounting tools 56 are detected and corrected. Is effective. The fourth camera 23 shown in FIG. 4 is used to detect the relative positional deviation between the two mounting tools 56. The fourth camera 23 is attached upward to the front end of the stage 21. The fourth camera 23 images the mounting tool 56 positioned at the mounting position from below. When the fourth camera 23 captures an image, the stage 21 is moved to move the fourth camera 23 directly below the mounting position. The fourth camera 23 functions as a third recognition unit.

２つの実装ツール５６の移動位置ずれの検出は、実装ツール５６に半導体チップｔを保持させた状態で行う。なお、位置ずれの検出は、校正用に作製したダミーの半導体チップを用いて行ってもよい。さらに、半導体チップを用いずに、実装ツール５６の吸着孔や実装ツール５６の保持面に形成したマークを用いて、実装ツール５６の位置ずれを検出してもよい。まず、前述の工程（３）の動作により実装ツール５６に半導体チップｔを保持させ、工程（４）の（４−１）の動作を行って半導体チップｔの位置ずれを検出し、検出した位置ずれを補正して実装ツール５６を実装ポジションに位置付ける（４−２）。実装ポジションに位置付けられた実装ツール５６に保持された半導体チップｔを第４のカメラ２３で撮像する。制御部６０は、第４のカメラ２３の撮像画像に基づいて半導体チップｔの位置を検出し、この位置データと予め記憶部６１に記憶させておいた正規の位置とを比較し、半導体チップｔの位置ずれを検出する。実装ツール５６に移動位置ずれがなければ、半導体チップｔは実装ポジションに位置ずれなく位置付けられる。位置ずれが生じていた場合、その位置ずれが実装ヘッド５５の移動位置ずれとなる。   The displacement deviation of the two mounting tools 56 is detected with the mounting tool 56 holding the semiconductor chip t. Note that the misregistration may be detected using a dummy semiconductor chip manufactured for calibration. Further, the displacement of the mounting tool 56 may be detected by using the suction holes of the mounting tool 56 or the marks formed on the holding surface of the mounting tool 56 without using the semiconductor chip. First, the mounting tool 56 is caused to hold the semiconductor chip t by the operation of the step (3) described above, the operation of the step (4-1) of the step (4) is performed to detect the positional deviation of the semiconductor chip t, and the detected position is detected. The misalignment is corrected and the mounting tool 56 is positioned at the mounting position (4-2). The semiconductor chip t held by the mounting tool 56 positioned at the mounting position is imaged by the fourth camera 23. The control unit 60 detects the position of the semiconductor chip t based on the image picked up by the fourth camera 23, compares the position data with the regular position stored in the storage unit 61 in advance, and the semiconductor chip t. The positional deviation of is detected. If the mounting tool 56 has no displacement, the semiconductor chip t can be positioned at the mounting position without displacement. When the positional deviation occurs, the positional deviation becomes the movement positional deviation of the mounting head 55.

上記した実装ポジションに位置付けられた半導体チップｔの撮像および位置ずれの検出を、左右の実装部５０Ａ、５０Ｂの実装ツール５６に対してそれぞれ行う。双方の実装ツール５６の移動位置ずれを比較し、差が生じている場合には、一方の実装部５０Ａの実装ツール５６を基準とし、他方の実装部５０Ｂの実装ツール５６の移動位置を、求めた差分をなくす分だけ補正する。このようにすることで、２つの実装部５０Ａ、５０Ｂを用いたことによる実装誤差の発生を解消することができる。   Imaging of the semiconductor chip t positioned at the above-described mounting position and detection of positional deviation are performed on the mounting tools 56 of the left and right mounting portions 50A and 50B, respectively. The movement position shifts of both mounting tools 56 are compared, and if there is a difference, the movement position of the mounting tool 56 of the other mounting portion 50B is obtained using the mounting tool 56 of the one mounting portion 50A as a reference. The difference is corrected by eliminating the difference. By doing so, it is possible to eliminate the occurrence of a mounting error caused by using the two mounting units 50A and 50B.

実装ツール５６の位置ずれ補正は、上記した一方の実装部５０Ａの実装ツール５６の移動位置に他方の実装部５０Ｂの実装ツール５６の移動位置を合わせ込むことに限らない。例えば、左右の実装ツール５６とも、予め決めておいた基準の実装位置に対して移動位置を合わせ込むように補正してもよい。このようにした方が位置合わせ精度を高めることができる。なぜなら、一方の実装ツール５６の移動位置に他方の実装ツール５６の移動位置を合わせる場合、基準となる一方の実装ツール５６の移動位置自体に一定量のバラツキを含むことになる。同じ位置に移動しているように見えても、機械的な誤差等により、１μｍとか２μｍとかのずれが生じる。このようなバラツキを含む位置に対して他方の実装ツールを位置合わせする場合、一方の実装ツール５６の移動位置のバラツキ以上の精度で他方の実装ツール５６の移動位置を合わせることは困難になる。実装位置に対する、他方の実装ツール５６の位置決め精度は、一方の実装ツール５６よりも悪くなる。これに対し、両方の実装ツール５６の移動位置を基準の実装位置に対して位置合わせする場合、基準の実装位置自体に位置のバラツキが含まれることはないので、両方の実装ツール５６を実装位置に対して同じ程度の精度で位置合わせすることができる。   The positional deviation correction of the mounting tool 56 is not limited to aligning the moving position of the mounting tool 56 of the other mounting section 50B with the moving position of the mounting tool 56 of the one mounting section 50A described above. For example, both the left and right mounting tools 56 may be corrected so that the movement position is aligned with a predetermined reference mounting position. By doing so, the alignment accuracy can be improved. This is because, when the moving position of one mounting tool 56 is aligned with the moving position of the other mounting tool 56, the moving position itself of the one mounting tool 56 serving as a reference includes a certain amount of variation. Even if they appear to move to the same position, a deviation of 1 μm or 2 μm occurs due to a mechanical error or the like. When the other mounting tool is aligned with the position including such variation, it is difficult to align the moving position of the other mounting tool 56 with accuracy higher than the variation of the moving position of the one mounting tool 56. The positioning accuracy of the other mounting tool 56 with respect to the mounting position is worse than that of the one mounting tool 56. On the other hand, when aligning the movement positions of both mounting tools 56 with respect to the reference mounting position, the reference mounting position itself does not include position variation, and therefore both mounting tools 56 are mounted at the mounting positions. It is possible to perform alignment with the same degree of accuracy with respect to.

実装ヘッド５５（実装ツール５６）の移動位置ずれの検出は、例えばモータの発熱等により実装ヘッド５５の姿勢変形が生じるおそれがある場合には、実装動作が開始された後に設定タイミング（設定された時間または設定された実装回数）毎に実装ヘッド５５の移動位置ずれの有無を検出するようにしてもよい。これによって、半導体チップｔの実装精度をさらに向上させることができる。前述したように、半導体チップｔの実装（接合）を補助するヒータを用いる場合、ヒータの加熱による熱膨張（熱変形）によって、実装ヘッド５５に移動位置誤差が生じることがある。このような点に対しても、実装ツール５６に保持された半導体チップｔを第４のカメラ２３で撮像して位置ずれを検出する工程を、予め設定したタイミング毎に実施することは有効である。   The movement position shift of the mounting head 55 (mounting tool 56) is detected after the mounting operation is started when the posture of the mounting head 55 may be deformed due to, for example, heat generation of a motor. The presence / absence of displacement of the mounting head 55 may be detected every time or a set number of times of mounting. As a result, the mounting accuracy of the semiconductor chip t can be further improved. As described above, when a heater that assists mounting (bonding) of the semiconductor chip t is used, a movement position error may occur in the mounting head 55 due to thermal expansion (thermal deformation) due to heating of the heater. With respect to such a point, it is effective to carry out the step of detecting the positional deviation by imaging the semiconductor chip t held by the mounting tool 56 with the fourth camera 23 at every preset timing. ..

上記した実施形態においては、一定の実装位置としての一定の実装ポジションに支持基板Ｗの各実装領域、および左右の実装部５０Ａ、５０Ｂの実装ツール５６を位置付けるものとして説明した。この一定の実装位置とは、実装装置１において常に変わらない同じ位置であってもよいし、例えば支持基板Ｗの大きさ等の条件に応じて設定変更が可能な位置であってもよく、少なくとも実装対象となる電子部品の実装開始から実装完了までの間、一定に保たれた位置であればよい。なお、一定の実装位置を設定変更が可能な位置とする場合、設定位置毎にステージ２１の移動誤差を補正する補正データを取得しておき、実装位置を設定変更したときには、ステージ２１の移動誤差の補正に用いる補正データを設定変更した実装位置に対応する補正データに切り替えるようにするとよい。   In the above-described embodiment, it has been described that each mounting area of the support substrate W and the mounting tools 56 of the left and right mounting portions 50A and 50B are positioned at a fixed mounting position as a fixed mounting position. The fixed mounting position may be the same position that does not always change in the mounting apparatus 1, or may be a position whose setting can be changed according to conditions such as the size of the support substrate W, or at least the position. It is sufficient that the position is kept constant from the start of mounting the electronic component to be mounted to the completion of mounting. When a certain mounting position is set as a position where the setting can be changed, correction data for correcting the movement error of the stage 21 is acquired for each set position, and when the mounting position is changed, the movement error of the stage 21 is changed. It is advisable to switch the correction data used for the correction to the correction data corresponding to the mounting position whose setting has been changed.

また、ステージ２１の移動誤差を補正する補正データは、ステージ２１の移動可能な範囲の全域で取得してもよく、少なくとも支持基板Ｗ上の各実装領域を実装位置に位置付けるときにステージ２１が移動する範囲内で取得するようにすればよい。さらに、ステージ２１の移動誤差を補正する補正データは、ステージ２１の移動位置誤差の実測値そのものを用いてもよいし、移動位置誤差を打ち消す補正値等、実測値を加工したものであってもよく、要はステージ２１の移動誤差を補正するためのデータであればよい。   Further, the correction data for correcting the movement error of the stage 21 may be acquired over the entire movable range of the stage 21, and the stage 21 moves at least when each mounting area on the support substrate W is positioned at the mounting position. It should be acquired within the range. Further, as the correction data for correcting the movement error of the stage 21, the actual measurement value of the movement position error of the stage 21 itself may be used, or the actual measurement value such as the correction value for canceling the movement position error may be processed. Of course, the point is that the data is for correcting the movement error of the stage 21.

上述した実施形態においては、半導体チップｔの電極形成面（上面）が下を向く状態、つまり支持基板Ｗの上面に対向する状態で実装するフェイスダウンボンディングの例を説明したが、実施形態の実装装置および実装方法はこれに限られるものではない。実施形態のパッケージ部品の製造方法も同様である。実施形態の実装装置および実装方法とパッケージ部品の製造方法は、半導体チップｔの電極形成面が上を向く状態、つまり支持基板Ｗの上面に半導体チップｔの下面（電極形成面と反対側の面）を実装するフェイスアップボンディングにも適用可能である。さらに、実施形態の実装装置は、フェイスアップボンディングとフェイスダウンボンディングの兼用装置とすることもできる。   In the above-described embodiments, an example of face-down bonding is described in which the electrode formation surface (upper surface) of the semiconductor chip t faces downward, that is, the semiconductor chip t faces the upper surface of the support substrate W. The device and the mounting method are not limited to this. The same applies to the method of manufacturing the package component of the embodiment. The mounting apparatus and the mounting method and the package component manufacturing method according to the embodiment are in a state where the electrode formation surface of the semiconductor chip t faces upward, that is, the lower surface of the semiconductor chip t (the surface opposite to the electrode formation surface) on the upper surface of the support substrate W. ) Is also applicable to face-up bonding. Furthermore, the mounting apparatus of the embodiment may be a combined apparatus for face-up bonding and face-down bonding.

フェイスアップボンディングに適用する場合には、移載部４０と実装部５０との間に、半導体チップｔを一旦載置するための受渡し用ステージを設ける。なぜなら、ウエーハリング１１上で半導体チップｔは電極形成面が上を向いた状態で支持されている。半導体チップｔを吸着保持した移載部４０の移載ノズル４４は、電極形成面が上を向いた状態のままで実装部５０に半導体チップｔを受け渡さなければならないが、移載ノズル４４は半導体チップｔの電極形成面を吸着保持してしいるので、実装部５０の実装ツール５６に半導体チップｔを直接受け渡すことができない。   When applied to face-up bonding, a transfer stage for temporarily mounting the semiconductor chip t is provided between the transfer section 40 and the mounting section 50. This is because the semiconductor chip t is supported on the wafer ring 11 with the electrode formation surface facing upward. The transfer nozzle 44 of the transfer unit 40, which holds the semiconductor chip t by suction, must deliver the semiconductor chip t to the mounting unit 50 with the electrode formation surface facing upward. Since the electrode forming surface of the semiconductor chip t is adsorbed and held, the semiconductor chip t cannot be directly delivered to the mounting tool 56 of the mounting portion 50.

フェイスアップボンディングに適用する場合には、移載部４０の反転機構４３を不要とする代わりに、移載ノズル４４をＸＹ方向に移動可能とするＸＹ移動機構を設け、移載ノズル４４を取り出しポジションと受渡し用ステージとの間で移動可能とする。受渡し用ステージは、左右の移載部４０Ａ、４０Ｂに対応してそれぞれ設ける。フェイスアップボンディングとフェイスダウンボンディングの兼用装置に適用する場合、移載部４０の反転機構４３はそのままで、受渡し用ステージと移載ノズル４４をＸＹ方向に移動可能とするＸＹ移動機構を設けた構成とする。フェイスダウンボンディングを行う場合には、受渡し用ステージを用いずに、実施形態と同様の動作で半導体チップｔを実装する。   When applied to face-up bonding, instead of eliminating the reversing mechanism 43 of the transfer section 40, an XY moving mechanism that allows the transfer nozzle 44 to move in the XY directions is provided, and the transfer nozzle 44 is taken out from the position. And the delivery stage. The delivery stages are provided corresponding to the left and right transfer parts 40A and 40B, respectively. When applied to a combined device for face-up bonding and face-down bonding, the inverting mechanism 43 of the transfer section 40 is left as it is, and an XY moving mechanism is provided for moving the transfer stage and the transfer nozzle 44 in the XY directions. And When face-down bonding is performed, the semiconductor chip t is mounted by the same operation as that of the embodiment without using the delivery stage.

フェイスアップボンディングを行う場合には、移載ノズル４４で半導体チップｔを取り出した後、反転機構４３で移載ノズル４４を反転させることなく、ＸＹ移動機構により移載ノズル４４を受渡し用ステージ上に移動させる。移動させた移載ノズル４４によって、半導体チップｔを受渡し用ステージ上に載置する。この後、受渡し用ステージ上に実装部５０の実装ツール５６を移動させ、受渡し用ステージ上の半導体チップｔを吸着保持させる。半導体チップｔは電極形成面を上にした状態で受渡し用ステージ上に載置されるため、実装部５０の実装ツール５６は半導体チップｔの上面（電極形成面）を吸着し、半導体チップｔの下面（電極形成面と反対側の面）を支持基板Ｗの上面に実装する。半導体チップｔの具体的な実装工程は、上述した実施形態と同様である。   When face-up bonding is performed, after the semiconductor chip t is taken out by the transfer nozzle 44, the transfer nozzle 44 is placed on the delivery stage by the XY moving mechanism without inverting the transfer nozzle 44 by the reversing mechanism 43. To move. The semiconductor chip t is mounted on the delivery stage by the moved transfer nozzle 44. After this, the mounting tool 56 of the mounting unit 50 is moved onto the delivery stage to suck and hold the semiconductor chip t on the delivery stage. Since the semiconductor chip t is placed on the delivery stage with the electrode forming surface facing upward, the mounting tool 56 of the mounting unit 50 adsorbs the upper surface (electrode forming surface) of the semiconductor chip t, and the semiconductor chip t The lower surface (the surface opposite to the electrode formation surface) is mounted on the upper surface of the support substrate W. The specific mounting process of the semiconductor chip t is the same as that of the above-described embodiment.

次に、本発明の実施例とその評価結果について述べる。   Next, examples of the present invention and evaluation results thereof will be described.

（実施例１）
上述した実施形態の実装装置１を用いて、以下の条件で支持基板上に半導体チップの実装を実際に行なった。図１３に支持基板Ｗ上に半導体チップｔを実装した状態を示す。なお、目標実装精度は±５μｍ以内、目標タクトタイムは０．６秒以内とした。
＜実装条件＞
・半導体チップｔのサイズ：４ｍｍ×４ｍｍ
・実装ピッチ（縦×横）：３６ｍｍ×３６ｍｍ
・実装数（縦×横）：５個×５個（計２５個）(Example 1)
Using the mounting apparatus 1 of the above-described embodiment, semiconductor chips were actually mounted on the supporting substrate under the following conditions. FIG. 13 shows a state in which the semiconductor chip t is mounted on the support substrate W. The target mounting accuracy was within ± 5 μm, and the target takt time was within 0.6 seconds.
<Mounting conditions>
-Size of semiconductor chip t: 4 mm x 4 mm
-Mounting pitch (length x width): 36 mm x 36 mm
-Number of mounting (vertical x horizontal): 5 x 5 (25 in total)

図１３に示すように、左上を開始点として、半導体チップｔに付した番号の順に、奇数番目の半導体チップｔは左側の実装部５０Ａで、偶数番目の半導体チップｔは右側の実装部５０Ｂで、交互に実装を行なった。部品供給部１０から１個目の半導体チップｔを取り出してから最後（２５個目）の半導体チップｔの実装が完了するまでの経過時間は、１４．５秒であった。このようにして、支持基板Ｗに実装した２５個の半導体チップｔの実装位置ずれを、検査装置を用いて測定した。その結果を表１に示す。表１において、実装領域番号は、図１３の半導体チップｔの番号に対応する。使用実装ヘッドの欄の○印は、実装に用いられた実装ヘッドを示す。例えば、実装領域番号“１”では、左側の実装ヘッド５５を用いて実装を行なったことを示している。位置ずれの欄は、各実装領域における半導体チップｔのＸ方向およびＹ方向への位置ずれ量を示している。なお、単位はマイクロメートル［μｍ］である。   As shown in FIG. 13, the odd-numbered semiconductor chips t are the left mounting portion 50A and the even-numbered semiconductor chips t are the right mounting portion 50B in the order of the numbers assigned to the semiconductor chips t, starting from the upper left. , Alternate implementation. The elapsed time from the removal of the first semiconductor chip t from the component supply unit 10 to the completion of mounting the last (25th) semiconductor chip t was 14.5 seconds. In this way, the mounting position deviations of the 25 semiconductor chips t mounted on the support substrate W were measured using the inspection device. The results are shown in Table 1. In Table 1, the mounting area number corresponds to the number of the semiconductor chip t in FIG. The circle mark in the column of used mounting head indicates the mounting head used for mounting. For example, the mounting area number “1” indicates that mounting is performed using the left mounting head 55. The misregistration column shows the misregistration amount of the semiconductor chip t in each mounting region in the X direction and the Y direction. The unit is micrometers [μm].

Figure 0006692376
Figure 0006692376

表１に示すように、半導体チップｔのＸ方向における位置ずれの最大値は、実装領域番号１５の位置における３．０μｍであり、最小値は実装領域番号１０の位置における−１．８μｍであった。また、Ｙ方向における位置ずれの最大値は、実装領域番号７の位置における２．０μｍであり、最小値は実装領域番号１９の位置における−０．８μｍであった。２５個の半導体チップｔの実装精度は、いずれも目標の±５μｍ以内であることが確認された。実装に要した時間は１４．５秒であったので、１つの半導体チップｔの実装に要する時間は１４．５秒／２５個＝０．５８秒であった。よって、タクトタイムは０．５８秒であり、目標の０．６秒以内を達成することができた。なお、実装に要した時間とは、部品供給部１０から１つ目の半導体チップｔをピックアップした左側の移載部４０Ａの吸着ノズル４４から１つ目の半導体チップｔを受け取った左側の実装部５０Ａの実装ツール５６が実装ポジションの直上に移動し、下降を開始した時点から、最後（２５個目）の半導体チップｔを左側の実装部５０Ａの実装ツール５６が支持基板Ｗ上に実装し、元の高さまで上昇し終えた時点までの時間のことである。この時間を、この間に実装した半導体チップの数（２５個）で割ることで、タクトタイムを求めることができる。   As shown in Table 1, the maximum value of the positional deviation of the semiconductor chip t in the X direction is 3.0 μm at the position of the mounting area number 15, and the minimum value is −1.8 μm at the position of the mounting area number 10. It was Further, the maximum value of the positional deviation in the Y direction was 2.0 μm at the position of the mounting area number 7, and the minimum value was −0.8 μm at the position of the mounting area number 19. It was confirmed that the mounting accuracy of each of the 25 semiconductor chips t was within the target ± 5 μm. Since the time required for mounting was 14.5 seconds, the time required for mounting one semiconductor chip t was 14.5 seconds / 25 pieces = 0.58 seconds. Therefore, the tact time was 0.58 seconds, and it was possible to achieve the target within 0.6 seconds. The time required for mounting means the left mounting part that receives the first semiconductor chip t from the suction nozzle 44 of the left transfer part 40A that picks up the first semiconductor chip t from the component supply part 10. From the time when the mounting tool 56 of the 50A moves to just above the mounting position and starts to descend, the last (25th) semiconductor chip t is mounted on the support substrate W by the mounting tool 56 of the left mounting portion 50A, It is the time until the end of the climb to the original height. The tact time can be obtained by dividing this time by the number (25) of semiconductor chips mounted during this period.

（比較例１）
支持基板Ｗを載置するステージの移動補正データを用いないこと以外は、実施例１と同一条件で半導体チップｔを支持基板Ｗ上に実装した。支持基板Ｗに実装した２５個の半導体チップｔの実装位置ずれを、検査装置を用いて測定した。その結果を表２に示す。(Comparative Example 1)
The semiconductor chip t was mounted on the support substrate W under the same conditions as in Example 1 except that the movement correction data of the stage on which the support substrate W was placed was not used. The mounting position deviation of the 25 semiconductor chips t mounted on the support substrate W was measured using an inspection device. The results are shown in Table 2.

Figure 0006692376
Figure 0006692376

表２に示すように、半導体チップｔのＸ方向における位置ずれの最大値は、実装領域番号２１の位置における１９．５μｍであり、最小値は実装領域番号１０の位置における−２４．４μｍであった。また、Ｙ方向における位置ずれの最大値は、実装領域番号３の位置における１１．８μｍであり、最小値は実装領域番号１６の位置における−１１．７μｍであった。よって、半導体チップｔの実装精度は、目標の±５μｍ以内を満足できないことが確認された。なお、１つの半導体チップｔの実装に要するタクトタイムは０．５８秒であり、実施例１と同一である。   As shown in Table 2, the maximum value of the positional deviation of the semiconductor chip t in the X direction is 19.5 μm at the position of the mounting area number 21, and the minimum value is −24.4 μm at the position of the mounting area number 10. It was Further, the maximum value of the positional deviation in the Y direction was 11.8 μm at the position of the mounting area number 3, and the minimum value was −11.7 μm at the position of the mounting area number 16. Therefore, it was confirmed that the mounting accuracy of the semiconductor chip t could not satisfy the target within ± 5 μm. The takt time required for mounting one semiconductor chip t is 0.58 seconds, which is the same as that in the first embodiment.

（実施例２）
上述した実施形態の実装装置１を用いて、以下の条件で支持基板上に半導体チップの実装を実際に行なった。なお、目標実装精度は±５μｍ以内とした。
＜実装条件＞
・半導体チップｔのサイズ：４ｍｍ×４ｍｍ
・実装数（縦×横）：２０個×２０個（計４００個）
・実装ピッチ（縦、横）：６ｍｍ(Example 2)
Using the mounting apparatus 1 of the above-described embodiment, semiconductor chips were actually mounted on the supporting substrate under the following conditions. The target mounting accuracy was within ± 5 μm.
<Mounting conditions>
-Size of semiconductor chip t: 4 mm x 4 mm
-Number of mounting (vertical x horizontal): 20 x 20 (400 total)
・ Mounting pitch (vertical, horizontal): 6 mm

実施例１と同様に、左上の実装領域を開始点として、半導体チップｔの番号の順に、奇数番目の半導体チップｔは左側の実装部５０Ａで、偶数番目の半導体チップｔは右側の実装部５０Ｂで、交互に実装を行なった。このようにして、支持基板Ｗに実装した４００個の半導体チップｔから４８個の半導体チップｔを抜き出し、それらの実装位置ずれを検査装置を用いて測定した。その結果を実施例１と同様に表３に示す。   Similar to the first embodiment, the odd-numbered semiconductor chip t is the left mounting portion 50A and the even-numbered semiconductor chip t is the right mounting portion 50B in the order of the numbers of the semiconductor chips t, starting from the upper left mounting area. Then, they were mounted alternately. In this way, 48 semiconductor chips t were extracted from the 400 semiconductor chips t mounted on the support substrate W, and their mounting position deviations were measured using an inspection device. The results are shown in Table 3 as in Example 1.

Figure 0006692376
Figure 0006692376

（実施例３）
上述した実施形態の実装装置１を用いて、以下の条件で支持基板上に半導体チップの実装を実際に行なった。なお、目標実装精度は±５μｍ以内とした。
＜実装条件＞
・半導体チップｔのサイズ：１ｍｍ×１ｍｍ
・実装数（縦×横）：４０個×５１個（計２０４０個）
・実装ピッチ（縦、横）：３ｍｍ(Example 3)
Using the mounting apparatus 1 of the above-described embodiment, semiconductor chips were actually mounted on the supporting substrate under the following conditions. The target mounting accuracy was within ± 5 μm.
<Mounting conditions>
・ Size of semiconductor chip t: 1 mm x 1 mm
-Number of mounting (vertical x horizontal): 40 x 51 (2040 in total)
・ Mounting pitch (vertical, horizontal): 3 mm

実施例１と同様に、左上の実装領域を開始点として、半導体チップｔの番号の順に、奇数番目の半導体チップｔは左側の実装部５０Ａで、偶数番目の半導体チップｔは右側の実装部５０Ｂで、交互に実装を行なった。このようにして、支持基板Ｗに実装した２０４０個の半導体チップｔから４８個の半導体チップｔを抜き出し、それらの実装位置ずれを検査装置を用いて測定した。その結果を実施例１と同様に表４に示す。   Similar to the first embodiment, the odd-numbered semiconductor chip t is the left mounting portion 50A and the even-numbered semiconductor chip t is the right mounting portion 50B in the order of the numbers of the semiconductor chips t, starting from the upper left mounting area. Then, they were mounted alternately. In this way, 48 semiconductor chips t were extracted from the 2040 semiconductor chips t mounted on the support substrate W, and their mounting position deviations were measured using an inspection device. The results are shown in Table 4 as in Example 1.

Figure 0006692376
Figure 0006692376

（実施例４）
上述した実施形態の実装装置１を用いて、以下の条件で支持基板の各実装領域上に第１の半導体チップと第２の半導体チップの実装を実際に行なった。なお、目標実装精度は±５μｍ以内とした。
＜実装条件＞
・第１の半導体チップｔのサイズ：４ｍｍ×４ｍｍ
・第２の半導体チップｔのサイズ：１ｍｍ×１ｍｍ
・第１の半導体チップｔの実装数（縦×横）：５個×５個（計２５個）
・第２の半導体チップｔの実装数（縦×横）：５個×５個（計２５個）
・第１の半導体チップの実装ピッチ（縦、横）：３６ｍｍ
・第１の半導体チップと第２の半導体チップとの間隔：０．５ｍｍ(Example 4)
Using the mounting apparatus 1 of the above-described embodiment, the first semiconductor chip and the second semiconductor chip were actually mounted on each mounting region of the support substrate under the following conditions. The target mounting accuracy was within ± 5 μm.
<Mounting conditions>
-Size of the first semiconductor chip t: 4 mm x 4 mm
-Size of second semiconductor chip t: 1 mm x 1 mm
-Number of mounted first semiconductor chips t (length x width): 5 x 5 (total 25)
-Number of second semiconductor chips t mounted (vertical x horizontal): 5 x 5 (total 25)
-Mounting pitch of the first semiconductor chip (vertical, horizontal): 36 mm
-Gap between the first semiconductor chip and the second semiconductor chip: 0.5 mm

実施例１と同様に、左上の実装領域を開始点として、第１の半導体チップ（チップＡ）ｔの番号の順に、奇数番目の半導体チップｔは左側の実装部５０Ａで、偶数番目の半導体チップｔは右側の実装部５０Ｂで、交互に実装を行なった。次に、第２の半導体チップ（チップＢ）ｔの番号の順に、奇数番目の半導体チップｔは左側の実装部５０Ａで、偶数番目の半導体チップｔは右側の実装部５０Ｂで、交互に実装を行なった。このようにして、支持基板Ｗに実装した合計５０個（第１の半導体チップ：２５個、第２の半導体チップ：２５個）の実装位置ずれを検査装置を用いて測定した。実装位置ずれは、第１および第２の半導体チップ（チップＡ、Ｂ）のそれぞれ位置ずれと第１および第２の半導体チップ（チップＡ、Ｂ）の相対位置を測定した。それらの結果を表５に示す。   Similar to the first embodiment, the odd-numbered semiconductor chip t is the left-side mounting portion 50A and the even-numbered semiconductor chip t in the order of the numbers of the first semiconductor chip (chip A) t, starting from the upper left mounting region. At t, the mounting portion 50B on the right side is mounted alternately. Next, in order of the number of the second semiconductor chip (chip B) t, the odd-numbered semiconductor chips t are mounted on the left mounting portion 50A, and the even-numbered semiconductor chips t are mounted on the right mounting portion 50B, which are mounted alternately. I did. In this way, a total of 50 mounting positions (first semiconductor chips: 25, second semiconductor chips: 25) mounted on the support substrate W were measured using an inspection device. As for the mounting position shift, the position shifts of the first and second semiconductor chips (chips A and B) and the relative positions of the first and second semiconductor chips (chips A and B) were measured. The results are shown in Table 5.

Figure 0006692376
Figure 0006692376

上述した実施形態において、支持基板Ｗは実装領域毎に位置検出用のマークが設けられておらず、パッケージ部品の製造工程の過程で除去されるものとして説明したが、これに限定されるものではない。実施形態の実装装置および実装方法によれば、例えば実装領域毎に位置検出用のマークがあり、パッケージ部品の一部として用いられるような基板に対しても、当然ながら位置検出用のマークに頼ることなく、精度よくかつ効率よく半導体チップ（電子部品）を実装することが可能であることは言うまでもない。   In the above-described embodiment, the support substrate W is not provided with the position detection mark for each mounting area and is described as being removed in the process of manufacturing the package component. However, the present invention is not limited to this. Absent. According to the mounting apparatus and the mounting method of the embodiment, for example, there is a position detection mark for each mounting area, and of course, even for a substrate used as a part of a package component, the position detection mark is used. It goes without saying that the semiconductor chip (electronic component) can be mounted accurately and efficiently without any need.

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although some embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and the scope equivalent thereto.

１…実装装置、１０…部品供給部、１１…ウエーハリング、１２…ウエーハリングホルダ、１３…第１のカメラ、２０…ステージ部、２１…ステージ、２２…第２のカメラ、２３…第４のカメラ、３０…基板搬送部、４０，４０Ａ，４０Ｂ…移載部、４３…反転機構、４４…吸着ノズル、４７…反転アーム、５０，５０Ａ，５０Ｂ…実装部、５１…支持フレーム、５２…Ｘ方向移動ブロック、５３…Ｙ方向移動装置、５５…実装ヘッド、５６…実装ツール、６０…制御部、６１…記憶部、Ｗ…支持基板、ｔ…半導体チップ。   DESCRIPTION OF SYMBOLS 1 ... Mounting device, 10 ... Component supply part, 11 ... Wafer ring, 12 ... Wafer ring holder, 13 ... 1st camera, 20 ... Stage part, 21 ... Stage, 22 ... 2nd camera, 23 ... 4th Camera, 30 ... Substrate transport section, 40, 40A, 40B ... Transfer section, 43 ... Inversion mechanism, 44 ... Adsorption nozzle, 47 ... Inversion arm, 50, 50A, 50B ... Mounting section, 51 ... Support frame, 52 ... X Direction moving block, 53 ... Y direction moving device, 55 ... Mounting head, 56 ... Mounting tool, 60 ... Control section, 61 ... Storage section, W ... Support substrate, t ... Semiconductor chip.

Claims (9)

電子部品が実装される複数の実装領域を有する支持基板が載置されるステージと、前記複数の実装領域が一定の実装位置に順に位置付けられるように、前記ステージを移動させるステージ移動機構とを備えるステージ部と、
それぞれ前記電子部品を保持して前記支持基板の前記実装領域に実装する第１および第２の実装ヘッドと、前記電子部品を保持した前記第１および第２の実装ヘッドを前記一定の実装位置に交互に移動させる実装ヘッド移動機構とを備える実装部と、
前記ステージ上に載置された前記支持基板の全体位置を認識する第１の認識部と、
前記第１または第２の実装ヘッドに保持された前記電子部品の位置を認識する第２の認識部と、
前記ステージ移動機構による前記ステージの移動位置誤差を補正する補正データを記憶する記憶部と、
前記第１の認識部により認識した前記支持基板の位置データと前記第２の認識部により認識した前記電子部品の位置データと前記補正データとに基づいて、前記ステージと前記第１および第２の実装ヘッドの移動を制御する制御部と、を具備するとともに、
さらに、前記一定の実装位置に位置付けられた前記第１および第２の実装ヘッドの位置を個別に認識する第３の認識部を具備し、
前記制御部は、前記第３の認識部により認識した前記第１および第２の実装ヘッドの位置データに基づいて、前記第１の実装ヘッドと前記第２の実装ヘッドとの位置ずれを補正する
電子部品の実装装置。 A stage on which a support substrate having a plurality of mounting areas on which electronic components are mounted is placed, and a stage moving mechanism that moves the stage so that the plurality of mounting areas are sequentially positioned at fixed mounting positions. The stage part,
First and second mounting heads that respectively hold the electronic component and mount the electronic component in the mounting area of the support substrate, and the first and second mounting heads that hold the electronic component at the fixed mounting position. A mounting unit including a mounting head moving mechanism that moves alternately,
A first recognition unit that recognizes an entire position of the support substrate placed on the stage;
A second recognition unit that recognizes a position of the electronic component held by the first or second mounting head;
A storage unit for storing correction data for correcting a moving position error of the stage by the stage moving mechanism;
Based on the position data of the support substrate recognized by the first recognition unit, the position data of the electronic component recognized by the second recognition unit, and the correction data, the stage and the first and second And a control unit for controlling the movement of the mounting head ,
Further, a third recognizing unit for individually recognizing the positions of the first and second mounting heads positioned at the fixed mounting position is provided,
The control unit corrects the positional deviation between the first mounting head and the second mounting head based on the position data of the first and second mounting heads recognized by the third recognizing unit. Electronic component mounting equipment. 前記実装部は、前記支持基板の１つの前記実装領域に複数の前記電子部品を実装する、請求項１に記載の実装装置。   The mounting apparatus according to claim 1, wherein the mounting section mounts a plurality of the electronic components on the one mounting area of the support substrate. 前記制御部は、予め設定されたタイミングに基づいて、前記第３の認識部による前記第１および第２の実装ヘッドの位置データの認識を実行する、請求項１または２に記載の実装装置。 Wherein, based on the timing set in advance, and executes the recognition of the position data of the third of the by the recognition unit first and second mounting heads, the mounting apparatus according to claim 1 or 2. さらに、前記電子部品を供給する部品供給部と、
それぞれ前記部品供給部から前記電子部品を受け取り、前記第１または第２の実装ヘッドに前記電子部品を受け渡す第１および第２の移載ノズルを備える移載部とを具備し、
前記第１および第２の実装ヘッドは、前記第１および第２の移載ノズルによる前記電子部品の受け渡し位置から前記一定の実装位置まで一定の経路で移動される、請求項１ないし請求項３のいずれか１項に記載の実装装置。 Furthermore, a component supply unit that supplies the electronic component,
And a transfer unit including first and second transfer nozzles that receive the electronic component from the component supply unit and deliver the electronic component to the first or second mounting head,
Said first and second mounting heads, wherein is moved at a constant path to a certain mounting position from the transfer position of the electronic component by the first and second transfer nozzle claims 1 to 3 The mounting apparatus according to any one of 1. 前記第２の認識部は、前記第１および第２の実装ヘッドの移動経路に配置された一対のカメラを備える、請求項４に記載の実装装置。 The mounting apparatus according to claim 4 , wherein the second recognizing unit includes a pair of cameras arranged in a movement path of the first and second mounting heads. 電子部品が実装される複数の実装領域を有する支持基板が載置されるステージの移動位置誤差を取得し、前記移動位置誤差を補正する補正データを記憶部に記憶させる工程と、
前記ステージ上に前記支持基板を載置すると共に、前記ステージ上に載置された前記支持基板の全体位置を認識する工程と、
前記支持基板の位置認識工程により得た前記支持基板の位置データと前記補正データとに基づいて前記ステージの移動を補正しつつ、前記複数の実装領域が一定の実装位置に順に位置付けられるように、前記ステージを移動させる工程と、
第１および第２の実装ヘッドで前記電子部品を交互に受け取り、前記第１または第２の実装ヘッドに保持された前記電子部品の位置を認識すると共に、認識した前記電子部品の位置データに基づいて前記第１および第２の実装ヘッドの移動を補正しつつ、前記第１および第２の実装ヘッドを前記一定の実装位置に交互に移動させ、前記第１および第２の実装ヘッドにより前記電子部品を、前記一定の実装位置に順に位置づけられた前記実装領域に交互に実装する工程と、を具備するとともに、
さらに、前記一定の実装位置に位置付けられた前記第１および第２の実装ヘッドの位置を個別に認識し、認識した前記第１および第２の実装ヘッドの位置データに基づいて、前記第１の実装ヘッドと前記第２の実装ヘッドとの位置ずれを補正する工程を具備する
電子部品の実装方法。 A step of acquiring a movement position error of a stage on which a support substrate having a plurality of mounting areas on which electronic components are mounted is acquired, and storing correction data for correcting the movement position error in a storage unit;
Placing the support substrate on the stage and recognizing the entire position of the support substrate placed on the stage;
While correcting the movement of the stage based on the position data of the support substrate and the correction data obtained by the step of recognizing the position of the support substrate, the plurality of mounting areas are sequentially positioned at fixed mounting positions, Moving the stage,
The first and second mounting heads alternately receive the electronic component, recognize the position of the electronic component held by the first or second mounting head, and based on the recognized position data of the electronic component. While correcting the movement of the first and second mounting heads, the first and second mounting heads are alternately moved to the fixed mounting position, and the electronic components are moved by the first and second mounting heads. And a step of alternately mounting the parts in the mounting areas sequentially positioned at the fixed mounting position ,
Further, the positions of the first and second mounting heads positioned at the fixed mounting position are individually recognized, and the first position of the first and second mounting heads is recognized based on the recognized position data of the first and second mounting heads. A method of mounting an electronic component, comprising a step of correcting a positional deviation between a mounting head and the second mounting head . 前記実装工程は、前記支持基板の１つの前記実装領域に複数の前記電子部品を実装する工程を備える、請求項６に記載の実装方法。 The mounting method according to claim 6 , wherein the mounting step includes a step of mounting a plurality of the electronic components in one of the mounting areas of the support substrate. 複数の実装領域を有する支持基板における前記複数の実装領域のそれぞれに電子部品を実装する工程と、前記複数の実装領域に実装された前記電子部品を一括して封止することにより疑似ウエーハを形成する工程と、前記疑似ウエーハの前記電子部品上に再配線層を形成することによりパッケージ部品を製造する工程とを具備するパッケージ部品の製造方法であって、
前記電子部品の実装工程は、
前記支持基板が載置されるステージの移動位置誤差を取得し、前記移動位置誤差を補正する補正データを記憶部に記憶させる工程と、
前記ステージ上に前記支持基板を載置すると共に、前記ステージ上に載置された前記支持基板の全体位置を認識する工程と、
前記支持基板の位置認識工程により得た前記支持基板の位置データと前記補正データとに基づいて前記ステージの移動を補正しつつ、前記複数の実装領域が一定の実装位置に順に位置付けられるように、前記ステージを移動させる工程と、
第１および第２の実装ヘッドで前記電子部品を交互に受け取り、前記第１または第２の実装ヘッドに保持された前記電子部品の位置を認識すると共に、認識した前記電子部品の位置データに基づいて前記第１および第２の実装ヘッドの移動を補正しつつ、前記第１および第２の実装ヘッドを前記一定の実装位置に交互に移動させ、前記第１および第２の実装ヘッドにより前記電子部品を、前記一定の実装位置に順に位置づけられた前記実装領域に交互に実装する工程と、を具備するとともに、
さらに、前記一定の実装位置に位置付けられた前記第１および第２の実装ヘッドの位置を個別に認識し、認識した前記第１および第２の実装ヘッドの位置データに基づいて、前記第１の実装ヘッドと前記第２の実装ヘッドとの位置ずれを補正する工程を具備する
パッケージ部品の製造方法。 Forming a pseudo wafer by collectively mounting the electronic components mounted on the plurality of mounting regions with a step of mounting the electronic components on each of the plurality of mounting regions on a support substrate having a plurality of mounting regions And a step of manufacturing a package component by forming a rewiring layer on the electronic component of the pseudo wafer,
The mounting process of the electronic component is
A step of acquiring a moving position error of the stage on which the supporting substrate is placed and storing correction data for correcting the moving position error in a storage unit;
Placing the support substrate on the stage and recognizing the entire position of the support substrate placed on the stage;
While correcting the movement of the stage based on the position data of the support substrate and the correction data obtained by the step of recognizing the position of the support substrate, the plurality of mounting areas are sequentially positioned at fixed mounting positions, Moving the stage,
The first and second mounting heads alternately receive the electronic component, recognize the position of the electronic component held by the first or second mounting head, and based on the recognized position data of the electronic component. While correcting the movement of the first and second mounting heads, the first and second mounting heads are alternately moved to the fixed mounting position, and the electronic components are moved by the first and second mounting heads. And a step of alternately mounting the parts in the mounting areas sequentially positioned at the fixed mounting position ,
Further, the positions of the first and second mounting heads positioned at the fixed mounting position are individually recognized, and the first position of the first and second mounting heads is recognized based on the recognized position data of the first and second mounting heads. A method of manufacturing a package component, comprising a step of correcting a positional deviation between a mounting head and the second mounting head . 前記電子部品の実装工程は、前記支持基板の１つの前記実装領域に複数の前記電子部品を実装する工程を備える、請求項８に記載のパッケージ部品の製造方法。 The method of manufacturing a package component according to claim 8 , wherein the mounting process of the electronic component includes a process of mounting a plurality of the electronic components on one mounting region of the support substrate.
JP2017565564A 2016-02-01 2017-01-31 Electronic component mounting apparatus and mounting method, and package component manufacturing method Active JP6692376B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020027546A JP6928134B2 (en) 2016-02-01 2020-02-20 Electronic component mounting equipment and mounting method, and package component manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016017025 2016-02-01
JP2016017025 2016-02-01
PCT/JP2017/003439 WO2017135257A1 (en) 2016-02-01 2017-01-31 Electronic component mounting device and mounting method, and method for manufacturing package component

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020027546A Division JP6928134B2 (en) 2016-02-01 2020-02-20 Electronic component mounting equipment and mounting method, and package component manufacturing method

Publications (2)

Publication Number Publication Date
JPWO2017135257A1 JPWO2017135257A1 (en) 2018-11-29
JP6692376B2 true JP6692376B2 (en) 2020-05-13

Family

ID=59500212

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017565564A Active JP6692376B2 (en) 2016-02-01 2017-01-31 Electronic component mounting apparatus and mounting method, and package component manufacturing method
JP2020027546A Active JP6928134B2 (en) 2016-02-01 2020-02-20 Electronic component mounting equipment and mounting method, and package component manufacturing method
JP2021075389A Active JP7108739B2 (en) 2016-02-01 2021-04-27 Electronic component mounting apparatus and mounting method, and package component manufacturing method

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2020027546A Active JP6928134B2 (en) 2016-02-01 2020-02-20 Electronic component mounting equipment and mounting method, and package component manufacturing method
JP2021075389A Active JP7108739B2 (en) 2016-02-01 2021-04-27 Electronic component mounting apparatus and mounting method, and package component manufacturing method

Country Status (4)

Country Link
JP (3) JP6692376B2 (en)
KR (2) KR102080214B1 (en)
TW (2) TWI708295B (en)
WO (1) WO2017135257A1 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7178782B2 (en) * 2018-01-10 2022-11-28 芝浦メカトロニクス株式会社 Electronic component mounting device and mounting method
JP7112274B2 (en) * 2018-07-25 2022-08-03 芝浦メカトロニクス株式会社 Mounting equipment and calibration substrates used for mounting equipment
JP7202176B2 (en) * 2018-12-21 2023-01-11 キヤノン株式会社 Conveyor, Substrate Processing Apparatus, and Article Manufacturing Method
JP7350696B2 (en) * 2019-08-29 2023-09-26 芝浦メカトロニクス株式会社 Electronic component mounting equipment
CN112447555B (en) * 2019-08-29 2024-05-14 芝浦机械电子装置株式会社 Electronic component mounting apparatus
US11723154B1 (en) * 2020-02-17 2023-08-08 Nicholas J. Chiolino Multiwire plate-enclosed ball-isolated single-substrate silicon-carbide-die package
JP7436251B2 (en) * 2020-03-16 2024-02-21 ファスフォードテクノロジ株式会社 Die bonding equipment and semiconductor device manufacturing method
CN116711052A (en) * 2021-02-10 2023-09-05 雅马哈发动机株式会社 Processing device
KR102292225B1 (en) * 2021-03-31 2021-08-23 주식회사 톱텍 Die bonding head structure
CN114039569B (en) * 2021-11-09 2022-09-30 安徽聚强晶体有限公司 Packaging structure and packaging method for resonator
US20240258141A1 (en) * 2023-01-26 2024-08-01 Applied Materials, Inc. Methods and apparatus for calibration of substrate processing chamber placement via imaging

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2917117B2 (en) * 1995-12-29 1999-07-12 名古屋電機工業株式会社 Method and apparatus for calculating work position coordinates on printed circuit board
US6348728B1 (en) * 2000-01-28 2002-02-19 Fujitsu Limited Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer
JP4381568B2 (en) * 2000-06-19 2009-12-09 ヤマハ発動機株式会社 Board recognition method and apparatus for component mounting system
CN101341587B (en) * 2005-12-22 2010-10-27 芝浦机械电子株式会社 Apparatus and method for mounting electronic component
JP4665863B2 (en) 2006-08-08 2011-04-06 パナソニック株式会社 Electronic component mounting method
JP2008166410A (en) * 2006-12-27 2008-07-17 Toray Eng Co Ltd Positioning calibration method, and mounting device applying the same
CH698334B1 (en) * 2007-10-09 2011-07-29 Esec Ag A process for the removal and installation of a wafer table provided on the semiconductor chip on a substrate.
JP5030843B2 (en) 2008-04-14 2012-09-19 芝浦メカトロニクス株式会社 Electronic component mounting apparatus and mounting method
WO2012050178A1 (en) * 2010-10-14 2012-04-19 シャープ株式会社 Liquid crystal display device
JP2013058520A (en) 2011-09-07 2013-03-28 Dainippon Screen Mfg Co Ltd Lithography apparatus, data correction apparatus, method for forming re-wiring layer, and method for correcting data
JP6227224B2 (en) 2012-03-30 2017-11-08 ヤマハ発動機株式会社 Electronic component mounting line management device and electronic component mounting device
JP2013222740A (en) 2012-04-13 2013-10-28 Panasonic Corp Visual inspection device and visual inspection method
JP6340580B2 (en) * 2014-01-08 2018-06-13 パナソニックＩｐマネジメント株式会社 Component mounting equipment
JP2015185546A (en) 2014-03-20 2015-10-22 パナソニックＩｐマネジメント株式会社 Electronic part mounting system and electronic part mounting method

Also Published As

Publication number Publication date
TW201921536A (en) 2019-06-01
JP2020102637A (en) 2020-07-02
TW201740476A (en) 2017-11-16
JP6928134B2 (en) 2021-09-01
JP7108739B2 (en) 2022-07-28
KR102196105B1 (en) 2020-12-30
JPWO2017135257A1 (en) 2018-11-29
WO2017135257A1 (en) 2017-08-10
TWI708295B (en) 2020-10-21
KR20180081772A (en) 2018-07-17
TWI673803B (en) 2019-10-01
KR20190099355A (en) 2019-08-26
JP2021114630A (en) 2021-08-05
KR102080214B1 (en) 2020-02-24

Similar Documents

Publication Publication Date Title
JP6692376B2 (en) Electronic component mounting apparatus and mounting method, and package component manufacturing method
JP6781677B2 (en) Electronic component mounting equipment and mounting method, and package component manufacturing method
KR101548557B1 (en) Electronic component mounting apparatus
JP6717630B2 (en) Electronic component mounting equipment
KR102186384B1 (en) Die bonding apparatus and manufacturing method of semiconductor device
EP2059112B1 (en) Electronic component taking out apparatus, surface mounting apparatus and method for taking out electronic component
JP2009016673A (en) Method for correcting component suction position and component transferring apparatus
CN112331582B (en) Chip mounting apparatus and method for manufacturing semiconductor device
JP7178782B2 (en) Electronic component mounting device and mounting method
TWI752603B (en) Mounting device for electronic parts
JP7350696B2 (en) Electronic component mounting equipment
JP6942829B2 (en) Electronic component mounting device
JP7451342B2 (en) Board working equipment
JP7410826B2 (en) Pin misalignment measuring device and die feeding device
JP2023143741A (en) Mounting device for electronic component, and mounting method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200414

R150 Certificate of patent or registration of utility model

Ref document number: 6692376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150