JP6682304B2 - 高周波半導体増幅器用パッケージおよび高周波半導体増幅器 - Google Patents

Description

本発明の実施形態は、高周波半導体増幅器用パッケージおよび高周波半導体増幅器に関する。

ＧａＮ半導体素子などを含むＭＭＩＣ（Monolithic Microwave Integrated Circuit）を用いると、マイクロ波からミリ波における高周波半導体増幅器を小型化できる。

ＨＥＭＴ（High Electron Mobility Transistor）などのユニットトランジスタを含むＭＭＩＣ化増幅器を高出力化する場合、ユニットトランジスタを並列配置するためＭＭＩＣ形状は横方向に広がる。

他方、キャビティの共振周波数以上の周波数では、キャビティーの空間インピーダンスが下がるので、放射損が増加する。キャビティをキャビティ幅とキャビティ高さからなる矩形導波管とみなすとこの導波管の遮断周波数以上の周波数では、パッケージ端子間のアイソレーションが低下する。すなわち、キャビティ幅の上限は、共振周波数や遮断周波数により決まる。

たとえば、増幅器の高出力化を実現するには、キャビティ幅の上限内により幅広のＭＭＩＣチップを収容できるパッケージが必要である。

特開２０１２−１８２３０６号公報

ＭＭＩＣチップの幅を広げることが容易な高周波半導体増幅器用パッケージおよび高周波半導体増幅器を提供する。

実施形態のパッケージは、枠部と、信号配線部と、直流バイアス配線部と、金属板と、を有する。前記枠部は、第１の絶縁体層と、前記第１の絶縁体層の上面に積層された第２の絶縁体層と、を含む。前記枠部の前記第１の絶縁体層には内壁を後退させて形成した第１のリセス部（凹み）が設けられる。前記信号配線部は、前記第１の絶縁体層の前記上面に設けられ、信号が伝搬する第１の直線に沿って配置される。前記直流バイアス配線部は、前記第１の絶縁体層の前記上面に設けられ、一部が前記第１のリセス部に隣接しかつ前記枠部内に露出する。前記金属板は、前記第１の絶縁体層の下面に接合される。前記第１のリセス部は、前記第１の直線に沿いかつ前記枠部の外側面に向かって後退する。

図１（ａ）は本実施形態にかかる高周波半導体増幅器の模式斜視図、図１（ｂ）はその内部の模式斜視図、である。 図２（ａ）は第１の実施形態にかかる高周波半導体増幅器用パッケージの模式平面図、図２（ｂ）はＡ−Ａ線に沿った模式断面図、図２（ｃ）は模式側面図、である。 図３（ａ）は第１の絶縁体層の焼結前の模式平面図、図３（ｂ）はその模式正面図、図３（ｃ）は第２の絶縁体層の焼結前の模式平面図、図３（ｄ）はその模式正面図、である。 図４(ａ）は比較例にかかる高周波半導体増幅器の模式斜視図、図４（ｂ）は内部の模式斜視図、図４（ｃ）は内部の模式平面図、である。 図５（ａ）はキャビティ幅に対するキャビティ共振周波数依存性を表すグラフ図、図５（ｂ）はキャビティ幅に対する遮断周波数依存性を表すグラフ図、である。 図６（ａ）は第２の実施形態にかかるパッケージの模式平面図、図６（ｂ）はＢ−Ｂ線に沿った模式断面図、である。

以下、図面を参照しつつ本発明の実施形態について説明する。
図１（ａ）は本実施形態にかかる高周波半導体増幅器の模式斜視図、図１（ｂ）はその内部の模式斜視図、である。
高周波半導体増幅器１０は、（高周波半導体増幅器用）パッケージ１２と、半導体素子９０と、キャパシタ８０（８０ａ、８０ｂ、８０ｃ、８０ｄ）と、蓋部９９と、を有する。

パッケージ１２は、枠部２０と、信号配線部５０と、直流バイアス配線部６０と、金属板７０と、を有する。また、パッケージ１２は、信号配線部５０に接続された（入力）リード５２ａ、（出力リード）５２ｂと、直流バイアス配線部６０に接続されたリード６２ａ、６２ｂと、をさらに有することができる。

半導体素子９０は、たとえば、ＨＥＭＴを含むディスクリートチップやＨＥＭＴを含むＭＭＩＣチップなどとすることができる。ＨＥＭＴがＧａＮを含むものとすると、高周波半導体増幅器１０はＭＭＩＣ化増幅器などとすることができる。

図２（ａ）は第１の実施形態にかかるパッケージの模式平面図、図２（ｂ）はＡ−Ａ線に沿った模式断面図、図２（ｃ）は模式側面図、である。
なお、図２（ａ）、（ｂ）には、高周波半導体増幅器内の配置や接続を説明するために、パッケージ１２に半導体素子９０の一例であるＭＭＩＣ９０ａおよびキャパシタ８０ａ〜８０ｄが搭載されているものとする。なお、本図の構成は略左右対称とするが、本発明はこれに限定されない。

枠部２０は、第１の絶縁体層３０と、第１の絶縁体層３０の上面３１に積層された第２の絶縁体層４０と、を含む。枠部２０の内側面２１にはリセス部２３が設けられる。リセス部２３は、第１の直線５５に沿いかつ枠部２０の外側面２２に向かって後退する。第１の絶縁体層３０および第２の絶縁体層４０は、たとえば、アルミナ（Ａｌ_２Ｏ_３）や窒化アルミニウム（ＡｌＮ）などのセラミックを含むものとすることができる。

信号配線部５０は、第１の絶縁体層３０の上面３１に設けられ、高周波信号が伝搬する方向である第１の直線５５に沿って配置される。直流バイアス配線部６０は、第１の絶縁体層３０の上面３１に設けられる。金属板７０は、第１の絶縁体層３０の下面３２に接合される。

枠部２０は、第２の絶縁体層４０の上面４１から金属板７０に到達するスルーホール２４を有し、スルーホール２４内には導電体層２６が充填される。もし、蓋部９９の内部に導電体層を設けるか、または蓋部９９を金属板とすると、蓋部９９の導電体層または金属板がスルーホール２４内の導電体層２６を介して金属板７０に接続され接地される。また、パッケージ１２の内部が高周波信号に対するキャビティとして作用する。

直流バイアス配線部６０の一部および信号配線部５０は、第１の直線５５に略平行にかつ第２の絶縁体層４０の外側面４９から外側に向かって突出するように設けることができる。また、パッケージ１２は、信号配線部５０に接続された（入力）リード５２ａ、（出力）リード５２ｂ、および直流バイアス配線部６０に接続された（ゲートバイアス）リード６２ａ、（ドレインバイアス）リード６２ｂをさらに有することができる。

図１（ｂ）に表すように、高周波半導体増幅器１０の組み立て工程中では、リード５２ａ、５２ｂ、６２ａ、６２ｂがリードフレームＬＦに連結されているので、量産性を高めることができる。組み立てが完了すると、リードがカットされ個々の高周波半導体増幅器１０に分割される。

枠部２０の機械的強度を確保するために、第１の絶縁体層３０の厚さは、たとえば、４００μｍなどとされる。他方、ＭＭＩＣ９０ａは、５０〜１００μｍなどと薄い。金属板７０のうち、ＭＭＩＣ９０ａがマウントされるマウント領域を凸部にすると、ＭＭＩＣ９０ａの表面の高さを第１の絶縁体層３０の上面３１の高さに近づけ、ワイヤを短くすることができる。このため、５０Ωに整合されたＭＭＩＣ９０ａの入出力と５０Ωに設計されたパッケージ信号配線との間での反射損が抑制できる。

また、金属板７０の材質をＣｕＷ、ＣｕＭｏなどとすると、セラミックとの間で線膨張係数が近いので、パッケージ１２の反り、セラミックのクラックなどを低減できる。また、金属板７０には、取り付け孔７０ａが設けられる。

図３（ａ）は第１の絶縁体層の焼結前の模式平面図、図３（ｂ）はその模式正面図、図３（ｃ）は第２の絶縁体層の焼結前の模式平面図、図３（ｄ）はその模式正面図、である。
枠部２０のリセス部２３は、第１の絶縁体層３０に設けられ金属板７０の一部が露出する第１のリセス部３３と、第２の絶縁体層４０に設けられ直流バイアス配線部６０の一部および金属板７０の一部が露出する第２のリセス部４３と、を含む。

第１の絶縁体層３０の上面３１には、信号配線部５０の導電パターン（高周波ライン、たとえば、特性インピーダンスが５０Ω）、および直流バイアス配線部６０の導電パターンが設けられる。導電パターンは、たとえば、導電性厚膜材料などとすることができる。第１の絶縁体層３０の上に、第２の絶縁体層４０が重ね合わされたのち焼成される。さらに第１の絶縁体層３０の下面３２と、金属板７０とは、たとえば、銀ロウなどにより接合される。

図３（ｃ）に表すように、第２の絶縁体層４０は第３のリセス部４４（４４ａ、４４ｂ）をさらに有し、信号配線部５０の一部は第３のリセス部４４ａ、４４ｂに露出するようにできる。リセス部４４ａ、４４ｂを設けることによって、第１の直線５５に沿った第２の絶縁体層４０の長さＬ１を短くできる。

他方、ミリ波（たとえば３０ＧＨｚ）において、第１の直線５５に沿った第２の絶縁体層４０の長さＬ１が大きいと、その領域において線路の特性インピーダンスが５０Ωからずれる。インピーダンスのずれを小さくするには、枠部２０にクラックが生じない範囲で長さＬ１を小さくすることが好ましい。

次に、（デカップリング）キャパシタについて説明する。高周波半導体増幅器１０とバイアス電源との間の距離が長くなると、電源配線のインダクタンスが大きくなり、バイアス電圧に低周波ゆらぎなどを生じる。この低周波ゆらぎなどを低減するために、たとえば、容量が１０００ｐＦの容量程度のキャパシタを高周波半導体増幅器内に有することが好ましい。キャパシタ８０ａ〜８０ｄは、チップ形状を有し、誘電体層を上部電極と下部電極とで挟む構造が実装上好ましい。

図４(ａ）は比較例にかかる高周波半導体増幅器の模式斜視図、図４（ｂ）は内部の模式斜視図、図４（ｃ）は内部の模式平面図、である。
高周波半導体増幅器１１０は、パッケージ１１２と、ＭＭＩＣ１９０ａと、キャパシタ１８０ａ〜１８０ｄと、蓋部１９９と、を有する。

枠部１２０は、第１の絶縁体層１３０と、第１の絶縁体層１３０の上面に積層された第２の絶縁体層１４０と、を含む。信号配線部１５０は、第１の絶縁体層１３０の上面に設けられ、高周波信号が伝搬する第１の直線１５５に沿って配置される。直流バイアス配線部１６０は、第１の絶縁体層１３０の上面に設けられる。金属板１７０は、第１の絶縁体層１３０の下面に接合される。

パッケージ１１２内において、ＭＭＩＣ１９０ａの外側面と、第１の絶縁体層１３０の内側面との間に、４つのキャパシタ１８０ａ〜１８０ｄがＭＭＩＣ１９０ａの横方向（第２の直線１５６の方向）に配置されている。比較例において、ＭＭＩＣ１９０ａの第２の直線１５６に沿った幅ｃｃは、ＭＭＩＣの幅方向にキャパシタを配置する分、第１の絶縁体層１３０の内側面の第２の直線１５６に沿ったキャビティの幅ａｃからキャパシタ１８０ａ〜１８０ｄの幅ｗｃの２つ分２ｗｃを差し引いた値よりもわずかに狭くする必要がある。また、第１の絶縁体層１３０の内側面の第１の直線１５５に沿ったキャビティの長さをｂ、キャビティの高さをｃで表す。

図５（ａ）はキャビティ幅に対するキャビティ共振周波数依存性を表すグラフ図、図５（ｂ）はキャビティを直線１１５の方向に延びる方形導波管をみなした時のキャビティ幅に対する遮断周波数依存性を表すグラフ部、である。
パッケージ１２において、第１の直線５５に沿ったキャビティの長さをｂとし、第２の直線５６に沿ったキャビティの幅をａとする。すなわち、キャビティのサイズは、実質的に枠部２０で囲まれた領域となる。

なお、キャビティの長さｂは、図２（ａ）において、第１の直線５５に略直交する枠部２０の内側面２１のうち第１の絶縁体層３０の内側面の間隔であるものとする。また、キャビティの幅ａは、図２（ａ）において、第１の直線５５に直交する第２の直線５６に沿った方向で、互いに対向する枠部２０の内側面２８の間隔であるものとする。

図５（ａ）は、厚さ０．９５ｍｍの空気層と厚さ０．０５ｍｍ半導体層の２層からなるキャビティ共振周波数をシミュレーションにより求めた。たとえば、キャビティ長ｂを７ｍｍ、キャビティ高さｃを１ｍｍとすると、キャビティ幅ａが広がるにつれてキャビティ共振周波数が低下してくる。このため、たとえば、３０ＧＨｚにおいて、許容できるキャビティ幅ａは、約６ｍｍとなる。また、図５（ｂ）は、厚さ０．９５ｍｍの空気層と厚さ０．０５ｍｍ半導体層の２層からなるキャビティを直線１５５方向に延びる方形導波管とみなしたときの遮断周波数をシミュレーションにより求めた。たとえば、キャビティ高さｃを１ｍｍとすると、キャビティ幅ａが広がるにつれてキャビティ共振周波数が低下してくる。このため、たとえば、３０ＧＨｚにおいて、許容できるキャビティ幅ａは、約４ｍｍとなる。

比較例では、キャパシタ１８０ａ〜１８０ｄは、ＭＭＩＣ１９０ａの横方向（第２の直線１５６の方向）に配置されている。ＭＭＩＣ１９０ａのチップ幅ｃｃは、許容できるキャビティ幅よりもキャパシタの２つ分の幅２ｗｃだけは少なくとも狭くなる。このため、ＭＭＩＣ１９０ａのチップ幅ｃｃを大きくするには限界がある。キャパシタ１８０ａ〜１８０ｄは、たとえば、縦が約１ｍｍ、横が約０．５ｍｍ、などである。すなわち、比較例では、ＭＭＩＣ１９０ａのチップ幅ｃｃは、許容できるキャビティ幅よりも少なくとも約１ｍｍ狭くする必要がある。

これに対して、本実施形態では、ＭＭＩＣ９０ａのチップ幅を、共振周波数や遮断周波数を動作周波数以上にできるキャビティ幅まで広げることができる。このため、より多くのユニットトランジスタを並べ、より大きな出力の高周波半導体増幅器が可能となる。

次に、ワイヤとＭＭＩＣ９０ａの電極との接続について説明する。ＭＭＩＣ９０ａは、たとえば、ユニットトランジスタを複数段含むものとする。ＭＭＩＣ９０ａは、図２（ａ）に表すように、高周波信号入力電極Ｔ１、高周波信号出力電極Ｔ２、ゲート電極Ｇ１、Ｇ２、ドレイン電極Ｄ１、Ｄ２を有する。リード５２ａに接続された信号配線部５０は、ワイヤＷ１により高周波信号入力電極Ｔ１に接続される。また、リード５２ｂに接続された信号配線部５０は、ワイヤＷ２により高周波信号出力電極Ｔ２に接続される。

第１の絶縁体層３０の上面３１には、ゲート電極Ｇ１、Ｇ２に接続される段間配線部６４と、ドレイン電極Ｄ１、Ｄ２に接続される段間配線部６５と、が設けられる。ゲート電源に接続される直流配線部６０は、ワイヤＷ３によりキャパシタ８０ａに接続される。キャパシタ８０ａは、ワイヤＷ４により段間配線部６４に接続される。段間配線部６４とゲート電極Ｇ１とがワイヤＷ５で接続され、段間配線部６４とゲート電極Ｇ２とがワイヤＷ６で接続される。

ドレイン電源に接続される直流バイアス配線部６０は、ワイヤＷ７によりキャパシタ８０ｂに接続される。キャパシタ８０ｂは、ワイヤＷ８により段間配線部６５に接続される。段間配線部６５とドレイン電極Ｄ２とがワイヤＷ９で接続され、段間配線部６５とドレイン電極Ｄ１とがワイヤＷ１０で接続される。すなわち、キャパシタ８０ａ〜８０ｄを、枠部２０のリセス部２３内に配置しても、ＭＭＩＣ９０ａの電極にワイヤ接続することが容易である。この場合、第１の直線５５に沿った方向のサイズの増加を抑制可能である。

図６（ａ）は第２の実施形態にかかるパッケージの模式平面図、図６（ｂ）はＢ−Ｂ線に沿った模式断面図、である。
なお、図６には、高周波半導体増幅器１０内の配置や接続を説明するために、パッケージ１２にＭＭＩＣ９０ａおよびキャパシタ８０ａ〜８０ｄが搭載されているものとする。

高周波半導体増幅器１０は、パッケージ１２と、ＭＭＩＣ９０ａと、キャパシタ８０（８０ａ、８０ｂ、８０ｃ、８０ｄ）と、蓋部９９と、を有する。パッケージ１２は、枠部２０と、信号配線部５０と、直流バイアス配線部６０と、金属板７０と、を有する。また、パッケージ１２は、信号配線部５０に接続されたリード５２ａ、５２ｂと、直流バイアス配線部６０に接続されたリード６２ａ、６２ｂと、をさらに有することができる。

第２の実施形態において、図６（ｂ）に表すように、第１の直線５５に略直交する枠部２０の内側面２１は、第１の絶縁体層３０の内側面３５と、第２の絶縁体層４０の内側面４５と、を含む。かつ、内側面３５と内側面４５とは、共通の平面を構成する。このようにすることにより、第１の直線５５に沿ったパッケージ１２の長さを小さくし、平面サイズを小型化することができる。

第１および第２のパッケージ、およびこれらを用いた高周波半導体増幅器の実施形態によれば、ＭＭＩＣチップなどの幅を広げることが容易な高周波半導体増幅器用パッケージおよび高周波半導体増幅器が提供される。このため、高周波半導体増幅器の高出力化などが容易となる。これらの高周波半導体増幅器は、マイクロ波からミリ波において、衛星通信機器、レーダー機器などに広く用いることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ 高周波半導体増幅器、
１２ （高周波半導体増幅器用）パッケージ、
２０ 枠部、
２１ 内側面、
２２ 外側面、
２３ リセス部、
２４ スルーホール、
２６ 導電体層、
２８ 内側面、
３０ 第１の絶縁体層、
３１ 上面、
３２ 下面、
３３ 第１のリセス部、
４０ 第２の絶縁体層、
４１ 上面、
４３ 第２のリセス部、
４４ａ、４４ｂ 第３のリセス部、
４９ 外側面、
５０ 信号配線部、
５２ａ （入力）リード、５２ｂ （出力）リード、
５５ 第１の直線、
５６ 第２の直線、
６０ 直流バイアス配線部、
６２ａ （ゲートバイアス）リード、６２ｂ （ドレインバイアス）リード、
６４、６５ 段間配線部、
７０ 金属板、
８０ａ〜８０ｄ キャパシタ、
９０ 半導体素子、
ａ キャビティ幅、
ｂ キャビティ長

Claims (8)

1. 第１の絶縁体層と、前記第１の絶縁体層の上面に積層された第２の絶縁体層と、を含む枠部であって、前記第１の絶縁体層には第１のリセス部が設けられた、枠部と、
   前記第１の絶縁体層の前記上面に設けられ、信号が伝搬する第１の直線に沿って配置された信号配線部と、
   前記第１の絶縁体層の前記上面に設けられ、一部が前記第１のリセス部に隣接しかつ前記枠部内に露出する直流バイアス配線部と、
   前記第１の絶縁体層の下面に接合された金属板と、
   を備え、
   前記第１のリセス部は、前記第１の直線に沿いかつ前記枠部の外側面に向かって後退する、高周波半導体増幅器用パッケージ。
2. 前記枠部は前記第２の絶縁体層の表面から前記金属板に到達するスルーホールを有し、前記スルーホール内には導電層が充填された請求項１記載の高周波半導体増幅器用パッケージ。
3. 前記第１の絶縁体層の前記上面に設けられた段間配線部を有する、請求項１または２に記載の高周波半導体増幅器用パッケージ。
4. 前記第２の絶縁体層には第２のリセス部が設けられ、
   前記直流バイアス配線部の前記一部が前記第２のリセス部に露出する、請求項１〜３のいずれか１つに記載の高周波半導体増幅器用パッケージ。
5. 前記信号配線部の一部および前記直流バイアス配線部の他の一部は、前記第１の直線に平行にかつ前記第２の絶縁体層の外側面から外側に向かって突出する請求項４記載の高周波半導体増幅器用パッケージ。
6. 前記信号配線部の前記一部および前記直流バイアス配線部の前記他の一部に接続されたリードをさらに備えた請求項５記載の高周波半導体増幅器用パッケージ。
7. 前記第２の絶縁体層は第３のリセス部をさらに有し、前記信号配線部の前記一部は前記第３のリセス部に露出する請求項４〜６のいずれか１つに記載の高周波半導体増幅器用パッケージ。
8. 請求項４〜７のいずれか１つに記載の高周波半導体増幅器用パッケージと、
   前記枠部に囲まれ、前記金属板の表面に接合された半導体素子と、
   前記枠部の前記第１のリセス部内に配置され、前記金属板に接合され、前記直流バイアス配線部の前記一部に接続された電極とを有するキャパシタと、
   を備えた高周波半導体増幅器。

Images