JP6651835B2 - 電力増幅器 - Google Patents

電力増幅器 Download PDF

Info

Publication number
JP6651835B2
JP6651835B2 JP2015247521A JP2015247521A JP6651835B2 JP 6651835 B2 JP6651835 B2 JP 6651835B2 JP 2015247521 A JP2015247521 A JP 2015247521A JP 2015247521 A JP2015247521 A JP 2015247521A JP 6651835 B2 JP6651835 B2 JP 6651835B2
Authority
JP
Japan
Prior art keywords
amplifier
power supply
output
speaker
class
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015247521A
Other languages
English (en)
Other versions
JP2016171559A (ja
Inventor
洋平 大谷
洋平 大谷
野呂 正夫
正夫 野呂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to US15/067,550 priority Critical patent/US9680432B2/en
Priority to EP16159826.3A priority patent/EP3068048B1/en
Priority to CN201610140446.3A priority patent/CN105978510B/zh
Publication of JP2016171559A publication Critical patent/JP2016171559A/ja
Application granted granted Critical
Publication of JP6651835B2 publication Critical patent/JP6651835B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3005Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/03Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/351Pulse width modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)
  • Circuit For Audible Band Transducer (AREA)

Description

この発明は、電力増幅器に係り、特にギターアンプとして好適な電力増幅器に関する。
近年、オーディオ用電力増幅器として、D級増幅器等、半導体素子を利用した電力増幅器が普及している。例えばD級増幅器は、入力オーディオ信号に応じてパルス幅変調されたPWMパルス列により出力段トランジスタのON/OFF切り換えを行い、この出力段トランジスタを介して電源からの電流をスピーカに供給する。このD級増幅器は、出力インピーダンスが極めて低く、従って出力段トランジスタの損失が極めて少なく、効率的にスピーカに電力を供給することができる。具体的には、スピーカの内部インピーダンスが8〜16Ω程度であるのに対し、D級増幅器の出力インピーダンスはほぼ0Ωである。また、通常、D級増幅器では、スピーカに与えられる電圧が入力部に負帰還され、入力オーディオ信号と負帰還信号との差分に応じてD級増幅器のゲインが制御される。従って、D級増幅器によれば、常に、入力オーディオ信号に対応した電圧をスピーカに供給する定電圧駆動を行うことができる。なお、D級増幅器に関する先行技術文献として例えば特許文献1がある。
特表2005−523631号公報
半導体素子を利用した電力増幅器が普及している今日においても、エレキギターの出力信号を増幅するギターアンプとしては、未だに真空管増幅器が多く用いられている。この真空管増幅器によれば、半導体素子を利用した電力増幅器に比べて、大音量で演奏者に好まれる品質の音をスピーカから放音させることができるからである。
この真空管増幅器を用いた場合の再生音の音質に大きな影響を与える要因として、真空管増幅器に用いられる電源の特性がある。さらに詳述すると、真空管増幅器では、内部キャパシタを有し、かつ、比較的大きな内部インピーダンスを有する電源が使用される。この結果、真空管増幅器では、連続最大電力に比べて大きな瞬間最大電力が得られ、瞬間的な大音量での放音が実現される。そして、真空管増幅器では、この電源の特性と真空管増幅器の定電流出力特性とにより独特な音質の再生音が実現される。
しかし、真空管増幅器は、大型となり、かつ、重量も嵩むので取り扱いに不便である。また、真空管増幅器は、出力段として出力インピーダンスの高い5極管が使用されているため、出力段の損失が大きく、効率的に負荷(スピーカ)を駆動することができない問題がある。
そこで、効率的な負荷の駆動を実現する場合には、D級増幅器を用いる必要がある。この場合において、D級増幅器により真空管増幅器と同様な音響再生を実現するために、例えば真空管増幅器に用いられる電源をD級増幅器に用いるといった方法が考えられる。しかし、真空管増幅器の電源は、D級増幅器の電源に比べて内部インピーダンスが高い。このような内部インピーダンスの高い電源をD級増幅器に用いた場合、定電圧駆動が困難になり、D級増幅器としての機能が損なわれる問題が発生する。
この発明は以上のような事情に鑑みてなされたものであり、D級増幅器としての機能を損なうことなく、真空管増幅器等、D級増幅器とは異なる電源を用いた増幅器と同様な音響再生の実現を可能にする電力増幅器を提供することを目的としている。
この発明は、入力部を有し、前記入力部に入力される信号に応じて出力段であるスイッチング素子をスイッチングし、前記スイッチング素子を介して負荷に電源からの電流を出力するD級増幅部と、前記D級増幅部の入力部に対して入力信号を供給する手段であって、前記負荷に流れる電流を所定の内部インピーダンス特性を有する仮想電源から出力させた場合の当該仮想電源の仮想出力電圧に応じて、前記入力信号の振幅を調整する入力信号供給手段とを具備することを特徴とする電力増幅器を提供する。
この発明によれば、負荷に流れる電流を仮想電源から出力させた場合の当該仮想電源の仮想出力電圧に応じて、D級増幅器の入力部に対する入力信号の振幅が調整され、D級増幅部から負荷に与えられる信号の振幅が調整される。従って、D級増幅器としての機能を損なうことなく、各種の仮想電源を用いた増幅器における音響再生を再現することができる。
この発明の一実施形態である電力増幅器の構成を示す回路図である。 同実施形態における仮想電源の等価回路の構成を示す回路図である。 同実施形態における入力信号供給部のDSPの信号処理の内容を示すブロック図である。 フルレンジスピーカのインピーダンスの周波数特性を例示する図である。 D級増幅器および真空管増幅器の出力電圧の周波数特性を示す図である。 同電力増幅器の出力電流特性を従来例、参考例と比較しつつ示す図である。 真空管増幅器の電源電圧の出力信号の波形を例示する波形図である。 この発明の他の実施形態である電力増幅器の構成を示す回路図である。
以下、図面を参照しつつ本発明の実施の形態について説明する。
図1は、この発明の一実施形態である電力増幅器1の構成を示す回路図である。なお、図1では電力増幅器1の構成の理解を容易にするため、同電力増幅器1の負荷であるスピーカSPが併せて図示されている。
図1に示すように、電力増幅器1は、入力信号供給部50と、D級増幅部100と、負荷電流帰還回路200と、フィルタ電流帰還回路300とを有する。
入力信号供給部50は、電力増幅器1に対して入力されるオーディオ信号AINの振幅を調整し、入力信号AIN’としてD級増幅部100に供給する回路である。本実施形態による電力増幅器1は、エレキギターアンプとして使用される場合がある。この場合、エレキギターの出力信号がオーディオ信号AINとして入力信号供給部50に供給される。なお、この入力信号供給部50の詳細については後述する。
D級増幅部100は、オペアンプ(またはコンパレータ)110と、出力段120と、フィルタ130と、帰還抵抗140とを有する。
オペアンプ110は、D級増幅部100の入力信号が入力される入力部をなす回路である。このオペアンプ110の非反転入力端には、上述した入力信号供給部50から入力信号AIN’が入力される。
出力段120は、スイッチング素子として、正電源+Bと出力段120の出力端子123との間に介挿されたトランジスタ121と、負電源−Bと出力段120の出力端子123との間に介挿されたトランジスタ122を有する。好ましい態様において、このトランジスタ121および122は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor;金属―酸化膜−半導体構造の電界効果トランジスタ)である。出力段120は、オペアンプ110の出力信号に応じて、トランジスタ121をON、トランジスタ122をOFFとして正電源+Bを出力端子123に接続し、あるいはトランジスタ121をOFF、トランジスタ122をONとして負電源−Bを出力端子123に接続する。従って、出力段120の出力信号の波形は矩形波となる。
フィルタ130は、出力段120の出力信号から、オーディオ帯域以上の高域成分を除去し、残ったオーディオ帯域の周波数成分をスピーカSPに供給するローパスフィルタである。このフィルタ130は、インダクタ131およびキャパシタ132を有する。ここで、インダクタ131は、出力段120の出力端子123とスピーカSPの一端との間に介挿されている。また、キャパシタ132は、一端がインダクタ131およびスピーカSP間のノード133に接続され、他端はフィルタ電流帰還回路300の電流検出抵抗310を介して接地されている。すなわち、キャパシタ132は、負荷であるスピーカSPに並列接続されている。
帰還抵抗140は、インダクタ131およびスピーカSPの間のノード133と、オペアンプ110の反転入力端との間に介挿されている。この帰還抵抗140は、スピーカSPに対する出力電圧をD級増幅部100の入力部たるオペアンプ110に帰還させ、D級増幅部100を自励発振させる自励発振用帰還ループを構成している。D級増幅部100は、所定の自励発振周波数で発振しつつ、入力信号AIN’に基づいてパルス幅変調されたPWMパルス列を出力段120から出力する。フィルタ130は、このPWMパルス列から自励発振周波数以上の高域成分を除去してスピーカSPに供給する役割を果たす。以上がD級増幅部100の構成である。
負荷電流帰還回路200は、D級増幅部100の負荷であるスピーカSPに流れる負荷電流を入力部たるオペアンプ110に負帰還させる回路である。この負荷電流帰還回路200は、電流検出抵抗210と、増幅部220と、結合部230とを有する。
電流検出抵抗210は、スピーカSPにおけるノード133と反対側の端子と接地線との間に介挿されている。増幅部220は、オペアンプ221と、抵抗222および223とにより構成されている。オペアンプ221の反転入力端は、抵抗222を介して接地されるとともに、抵抗223を介してオペアンプ221の出力端に接続されている。そして、オペアンプ221の非反転入力端には電流検出抵抗210の両端間電圧が与えられる。従って、増幅部220は、抵抗222の抵抗値をRa、抵抗223の抵抗値をRbとした場合、電流検出抵抗210の両端間電圧を(Ra+Rb)/Raのゲインで増幅して出力する。本実施形態では、このように電流検出抵抗210の両端間電圧が増幅部220により十分な大きさの電圧に増幅されるので、電流検出抵抗210の抵抗値を小さくすることができる。結合部230は、増幅部220の出力端とオペアンプ110の反転入力端との間に直列に介挿された抵抗231およびキャパシタ232からなる。この結合部230は、負荷電流帰還回路200を介して行われる負帰還の帰還量の周波数特性を調整する役割を果たす。
フィルタ電流帰還回路300は、フィルタ130のキャパシタ132に流れる電流をD級増幅部100の入力部たるオペアンプ110に負帰還させる回路であり、上述した電流検出抵抗310と、結合部320とにより構成されている。ここで、結合部320は、電流検出抵抗310およびキャパシタ132間の接続ノードとオペアンプ110の反転入力端との間に直列に介挿された抵抗321およびキャパシタ322からなる。この結合部320は、フィルタ電流帰還回路300を介して行われる負帰還の帰還量の周波数特性を調整する役割を果たす。
次に入力信号供給部50について説明する。この入力信号供給部50は、負荷であるスピーカSPに流れる電流を所定の仮想電源から出力させた場合の当該仮想電源の出力電圧である仮想出力電圧を求め、この仮想出力電圧に応じて、D級増幅部100の入力部に対する入力信号AIN’の振幅を調整する回路である。本実施形態における所定の仮想電源は、所定の内部インピーダンス特性を有するものであり、本実施形態では、仮想電源として、内部インピーダンスの大きな真空管増幅器の電源を想定している。
このような入力信号供給部50をD級増幅部100の前段に設けた理由は次の通りである。一般的に真空管増幅器では、D級増幅器の電源に比べて、内部インピーダンスの大きな電源が用いられる。真空管増幅器を利用した音響再生では、この電源から真空管増幅器を介してスピーカに負荷電流が流れる際に、スピーカのインピーダンスの変動に応じて、負荷電流が大きく変動する。従って、この電源の内部において負荷電流により大きな電圧降下が発生し、この電圧降下がスピーカからの再生音の音質を作り出す一因となっている。
このような真空管増幅器と同様な音質の音響再生を実現するために、D級増幅部100の出力段120の電源として、真空管増幅器に用いられているような内部インピーダンスの大きな電源をそのまま使用することも考えられる。
しかし、急峻な変動をするオーディオ信号に高速に過渡応答する増幅動作を実現するためには、内部インピーダンスの小さな電源を使用する必要がある。真空管増幅器に用いられる電源は、内部インピーダンスが大きいので、上述のような過渡応答に優れた電力増幅を実現することができない。
そこで、本実施形態では、D級増幅部100の出力段120の電源としては、通常のD級増幅器と同様な内部インピーダンスの小さな電源+B、−Bが使用され、その代わりに、D級増幅部100の前段に入力信号供給部50が設けられている。
この入力信号供給部50は、スピーカSPに流れる負荷電流を仮想電源(本実施形態では真空管増幅器の電源)から出力させたときの仮想電源の出力電圧である仮想出力電圧を求め、この仮想出力電圧に応じて入力信号AIN’の振幅を調整する手段である。例えばトランジスタ121がONとなり、電源+Bからトランジスタ121を介してスピーカSPに負荷電流Iが流れたとする。また、この負荷電流Iを仮想電源から出力させたとき、仮想電源の内部インピーダンスの電圧降下によって、仮想電源の仮想出力電圧が+Bから+αB(0<α<1)に低下したとする。この場合、入力信号供給部50は、電力増幅器1に入力されるオーディオ信号AINの振幅をα倍に調整し、この振幅調整後の信号AIN’=αAINをD級増幅部100に供給するのである。このような入力信号の振幅調整を行うことにより、真空管増幅器と同様な音質の音響再生を実現することができる。
図1に示すように、入力信号供給部50は、A/D変換器51と、DSP52と、D/A変換器53と、検波回路54と、A/D変換器55とを有する。ここで、検波回路54は、電流検出抵抗210の両端間に発生する交流電圧を全波整流し、かつ、時間軸上において均し、電流検出抵抗210に流れる交流電流の振幅の包絡線波形を示すアナログ信号を出力する。A/D変換器51、D/A変換器53、A/D変換器55およびDSP52は、共通のサンプリングクロックφに同期して動作する。
さらに詳述すると、A/D変換器55は、検波回路54が出力するアナログ信号をサンプリングクロックφによりサンプリングし、デジタル信号に変換して出力する。A/D変換器51は、電力増幅器1に入力されるオーディオ信号AINをサンプリングクロックφによりサンプリングし、デジタル信号に変換して出力する。DSP52は、サンプリングクロックφに同期して、A/D変換器51および55の各出力信号を用いたデジタル信号処理を実行し、実行結果であるデジタル信号を出力する。そして、D/A変換器53は、サンプリングクロックφに同期してDSP52の出力信号を保持し、アナログ信号である入力信号AIN’に変換してD級増幅部100に出力する。
ここで、DSP52が実行するデジタル信号処理について説明する。DSP52は、図2に示す仮想電源56の等価回路の動作のシミュレーションを実行することにより、後述する係数αを算出し、この係数αをA/D変換器51の出力信号に乗算して出力する。なお、図2ではDSP52の処理内容の理解を容易にするため、仮想電源56とともに出力段120が図示されている。
図2に示すように、仮想電源56は、内部直流電源Viと、内部インダクタLと、内部抵抗Rと、内部キャパシタCとを有する。ここで、内部直流電源Viの負極は接地されている。また、内部直流電源Viの正極は、内部インダクタLと内部抵抗Rとを直列に介して出力段120の高電位電源端子(電源+Bが接続された電源端子)に接続されている。そして、出力段120の高電位電源端子と接地線との間には内部キャパシタCが介挿されている。真空管増幅器の電源の場合、内部インダクタLは数十H程度、内部抵抗Rは数百Ω程度、内部キャパシタCは数十μF程度であり、真空管増幅器の機種によって値が異なる。
この構成において、内部インダクタL、内部抵抗R、内部キャパシタCの合成インピーダンスをZとし、A/D変換器55の出力信号が示す負荷電流をIとすると、仮想電源の仮想出力電圧Voは次式により得られる。
Vo=Vi−IZ ……(1)
上記式(1)において、インピーダンスZ、負荷電流Iは、周波数fに依存する。このため、仮想電源の仮想出力電圧Voも周波数fに依存した値Vo(f)となる。
そこで、DSP52は、過去の所定期間に入力された負荷電流Iのサンプル列に基づいて負荷電流Iの周波数特性I(f)を求め、上記式(1)に従って、負荷電流Iの周波数特性I(f)と、インピーダンスZの周波数特性Z(f)とから仮想電源の仮想出力電圧Voの周波数特性Vo(f)を算出する。また、DSP52は、仮想電源の仮想出力電圧Voの周波数特性Vo(f)を出力段120の電源電圧+Bにより除算して係数α(f)=Vo(f)/Bを算出する。
そして、DSP52は、この係数α(f)を用いた信号処理をA/D変換器51の出力信号に対して施す。図3はこの係数α(f)を用いた信号処理の内容を示すブロック図である。図3に示すように、係数α(f)を用いた信号処理は、N個のBPF501_k(k=1〜N)と、N個の乗算器502_k(k=1〜N)と、N個の位相シフタ503_k(k=1〜N)と、加算器504とにより構成されている。
係数α(f)は、周波数fに対して連続した関数であるが、本実施形態では、可聴周波数帯域内から選ばれたN個の代表周波数fk(k=1〜N)について係数α(fk)(k=1〜N)を算出し、信号処理に用いる。図3におけるBPF501_k(k=1〜N)の通過帯域の中心周波数は各々fk(k=1〜N)である。これらのBPF501_k(k=1〜N)は、A/D変換器51の出力信号から各々の通過帯域に属する信号を選択して出力する。
乗算器502_k(k=1〜N)および位相シフタ503_k(k=1〜N)は、係数α(fk)(k=1〜N)をBPF501_k(k=1〜N)の出力信号に各々乗算する手段を構成している。さらに詳述すると、係数α(fk)は、複素数であり、次式のように表すことができる。
α(fk)=a(fk)・exp(jθ(fk)) ……(2)
乗算器502_k(k=1〜N)は、係数α(fk)(k=1〜N)の絶対値a(fk)(k=1〜N)をBPF501_k(k=1〜N)の出力信号に各々乗算して出力する。位相シフタ503_k(k=1〜N)は、係数α(fk)(k=1〜N)の偏角θ(fk)(k=1〜N)に対応した位相シフトを乗算器502_k(k=1〜N)の出力信号に各々施して出力する。そして、加算器504は、位相シフタ503_k(k=1〜N)の出力信号を加算して出力する。この加算器504の出力信号がD/A変換器53によってD/A変換され、入力信号AIN’としてD級増幅部100に入力されるのである。
以上が本実施形態による電力増幅器1の構成である。
次に本実施形態の動作について説明する。D級増幅部100において、出力段120の出力信号は、フィルタ130および帰還抵抗140を介すことにより、位相回転が付与されて、入力部たるオペアンプ110に帰還される。これによりD級増幅部100は、自励発振する。このD級増幅部100は、この自励発振周波数が入力信号AIN’の周波数帯域に比べて十分に高くなるように設計されている。
ここで、出力段120の出力信号は矩形波となるが、フィルタ130ではキャパシタ132によりこの矩形波の1階積分が行われるので、ノード133の信号波形は三角波となる。オペアンプ110では、帰還抵抗140を介して帰還されるノード133の三角波と、入力信号AIN’との比較が行われる。この結果、入力信号AIN’によってパルス幅変調されたPWMパルス列がオペアンプ110から出力され、このPWMパルス列が出力段120を介してフィルタ130に出力される。このPWMパルス列は、フィルタ130を介すことにより高域成分が除去され、スピーカSPに供給される。
具体的には、入力信号AIN’の電圧値が0Vである場合、出力段120からデューティ比が50%のPWMパルス列が出力され、スピーカSPに与えられる電圧は0Vとなる。また、入力信号AIN’の電圧値が0Vから正方向に変化すると、出力段120から出力されるPWMパルス列のデューティ比は50%から最大100%まで変化し、スピーカSPに与えられる電圧は0Vから最大+Bまで変化する。一方、入力信号AIN’の電圧値が0Vから負方向に変化すると、出力段120から出力されるPWMパルス列のデューティ比は50%から最小0%まで変化し、スピーカSPに与えられる電圧は0Vから最小−Bまで変化する。このようにして入力信号AIN’に近似した波形の信号がスピーカSPに与えられる。
以上のようにしてD級増幅部100による増幅動作が行われる間、負荷電流帰還回路200は、スピーカSPに流れる負荷電流をD級増幅部100の入力部たるオペアンプ110に負帰還させ、フィルタ電流帰還回路300は、フィルタ130に流れる電流を同オペアンプ110に負帰還させる。このような負帰還制御が行われる結果、スピーカSPに流れる負荷電流は、スピーカSPの駆動周波数によらず一定になる。
また、D級増幅部100による増幅動作が行われる間、入力信号供給部50は、スピーカSPに流れる負荷電流Iに応じて、D級増幅部100に供給する入力信号AIN’の振幅を調整する。さらに詳述すると、入力信号供給部50のDSP52は、仮想電源(本実施形態では真空管増幅器の電源)から負荷電流Iを出力させた場合の仮想電源の仮想出力電圧Voを求め、この仮想出力電圧Voにより定まる係数αにより振幅の調整された入力信号AIN’=αAINをD級増幅部100に供給する。この入力信号AIN’の振幅の調整により、D級増幅部100の出力段120のスイッチング素子をONさせるパルスのパルス幅が調整され、D級増幅部100からスピーカSPに出力される負荷電流Iが調整される。このような調整が行われる結果、真空管増幅器にスピーカSPを駆動させた場合と同様な音響再生が実現される。
次に本実施形態の効果について説明する。
図4はフルレンジスピーカのインピーダンスの周波数特性を例示する図である。このスピーカは、一般に80〜100Hz付近の周波数に共振周波数(f0)を有しており、この共振周波数(f0)でスピーカのインピーダンスが高くなる。そして、この共振周波数(f0)付近の帯域は、エレキギターの5弦から6弦で演奏される音高に対応するため、エレキギターの音質を左右する重要な帯域となる。
一般的なD級増幅器等、出力電圧の負帰還を行う電力増幅器、すなわち、スピーカを定電圧で駆動する電力増幅器の場合、このようなスピーカのインピーダンスの周波数特性には影響を受けずに、入力されたオーディオ信号に対応した電圧でスピーカを駆動することとなる。このため、図5(a)に示すように、スピーカのインピーダンスが高くなる共振周波数(f0)付近の帯域においても、一定の電圧で駆動するために、スピーカの振動振幅は一定であり、スピーカから放音される音の振幅も一定に保たれる。
一方、真空管増幅器では、出力用の増幅素子として、5極管が用いられることが一般的であり、この5極管は、出力インピーダンスが高い特性を有する。そして、このような出力インピーダンスの高い5極管を用いた真空管増幅器においては、スピーカのインピーダンスの変動に拘わらず、真空管のグリッドに供給される入力信号に応じた定電流でスピーカを駆動することとなる。このため、図5(b)に示すように、スピーカのインピーダンスが高くなる共振周波数(f0)付近の帯域においては、真空管増幅器がスピーカを駆動する電圧は増大するため、スピーカの振動振幅も増大して、スピーカから放音される音の振幅も増大する。この結果、エレキギターの5弦から6弦で演奏される音が迫力のある特徴的な音質となり、演奏家から根強い支持を得ている。例えば、最大出力100Wの真空管増幅器でスピーカを駆動した場合、共振周波数(f0)付近の帯域では、90V近いピーク電圧をスピーカに与えることとなり、迫力のある大音量での放音を行わせることができる。
ここで、例えば一般的なD級増幅器によりスピーカを駆動し、共振周波数(f0)付近の帯域において十分な負荷電流をスピーカに供給するためには、D級増幅器として、出力段の電源電圧の高い高出力のものを用いる必要がある。しかし、このような高出力のD級増幅器によりスピーカを駆動した場合には、スピーカのインピーダンスが低い周波数帯域においても定電圧駆動が行われるため、スピーカに過大な電流が流れ、スピーカが破損するおそれがある。
しかしながら、本実施形態では、D級増幅部100による増幅動作が行われる間、負荷電流帰還回路200は、スピーカSPに流れる負荷電流をD級増幅部100の入力部たるオペアンプ110に負帰還させ、フィルタ電流帰還回路300は、フィルタ130に流れる電流を同オペアンプ110に負帰還させる。ここで、スピーカSPの駆動周波数の変化によりスピーカSPのインピーダンスが増加し、スピーカSPに流れる負荷電流が減少すると、負荷電流帰還回路200を介したD級増幅部100の入力部への帰還信号が減少し、D級増幅部100の出力信号が増加する。この結果、D級増幅部100からスピーカSPに与えられる実効的な電圧が増加し、スピーカSPに流れる負荷電流を増加させる。一方、スピーカSPの駆動周波数の変化によりスピーカSPのインピーダンスが減少し、スピーカSPに流れる負荷電流が増加すると、負荷電流帰還回路200を介したD級増幅部100の入力部への帰還信号が増加し、D級増幅部100の出力信号が減少する。この結果、D級増幅部100からスピーカSPに与えられる実効的な電圧が減少し、スピーカSPに流れる負荷電流を減少させる。このような負帰還制御が行われる結果、スピーカSPに流れる負荷電流は、スピーカSPの駆動周波数によらず一定になる。
このように本実施形態では、スピーカSPに流れる負荷電流をD級増幅部100の入力部に負帰還させることにより、D級増幅部100の出力インピーダンスを実効的に増加させ、D級増幅部100からスピーカSPに流す負荷電流を一定に保つことができる。従って、スピーカSPのインピーダンスが増加する周波数f0=80〜100Hzの近傍の周波数帯域において、十分な負荷電流をスピーカSPに流し、大音量での放音を実現することができる。また、本実施形態では、スピーカSPの駆動周波数によらず、スピーカSPに流す負荷電流を一定に保つ制御が行われるので、周波数f0=80〜100Hzの近傍の周波数帯域以外の周波数帯域において、スピーカSPに過度な大電流が流れるのを防止し、スピーカSPの破損を防止することができる。このように本実施形態によれば、半導体素子を利用した電力増幅器1により、従来、真空管増幅器でしか実現することができなかった高音質かつ大音量での音響再生を実現することができる。
また、本実施形態によれば、D級増幅部100の自励発振周波数の低下を防止することができるという効果が得られる。この効果について詳述すると、次の通りである。まず、D級増幅部100のような自励発振増幅器では、オープンループゲイン特性と位相特性とを調整することにより、自励発振周波数をオーディオ帯域(20kHz以下)より高い周波数(例:200kHz〜500kHz)に調整する必要がある。ところが、本実施形態において主帰還経路は負荷電流帰還回路200であり、電圧帰還の寄与率は小さい。このため、電圧帰還ポイントであるフィルタ130の出力ノード133でのインピーダンスが低くなり、自励発振周波数を左右する要素の1つであるオープンループゲイン特性が低下する。その結果、何ら策を講じないと、自励発振周波数が意図した周波数(例:200kHz〜500kHz)よりも低い周波数(例:30〜50kHz)となる。そこで、本実施形態では、負荷電流帰還回路200に加えてフィルタ電流帰還回路300が設けられている。
ここで、フィルタ130において、負荷であるスピーカSPに並列接続されたキャパシタ132へ流れ込む電流は、出力段120が出力するPWMパルスの中でフィルタ130のLC共振周波数以上の高周波成分により発生するものである。このフィルタ130のキャパシタ132に流れる電流をフィードバックすることで、低下した高周波のオープンループゲイン特性を上げることができ、D級増幅部100の自励発振周波数を、負荷電流帰還回路200のない従来の自励発振増幅器と同等の自励発振周波数に調整することができる。
そして、本実施形態による電力増幅器1は、半導体素子により構成されているため、真空管増幅器と異なって、小型・軽量化が可能であり、取り扱いに便利である。また、本実施形態による電力増幅器1は、出力段120の損失の少ないD級増幅部100を使用しているので、真空管増幅器と異なり、高効率でスピーカSPを駆動することができる。
さらに本実施形態によれば、入力信号供給部50が設けられているので、電源をも含めた真空管増幅器の動作をシミュレートし、真空管増幅器による音響再生をD級増幅器により再現することができる。以下、この効果について説明する。
図6は、本実施形態による電力増幅器1から入力信号供給部50を除いた電力増幅器の出力電流特性I1、真空管増幅器の出力電流特性I2、本実施形態による電力増幅器1の出力電流特性I3を各々示している。図6において横軸は時刻t、縦軸は各電力増幅器から負荷に与えられる負荷電流値である。この図6に示す例では、単一周波数の正弦波信号を入力信号AINとして各電力増幅器に与え、この入力信号AINの振幅を時刻t=0において0からステップ状に立ち上げた場合に各電力増幅器から負荷であるスピーカに与えられる負荷電流値I1、I2、I3の時間変化が示されている。
図6に示すように、入力信号供給部50のない電力増幅器1では、時刻t=0において入力信号AINの振幅がステップ状に立ち上がると、立ち上がり後の入力信号AINの振幅に応じた一定値の負荷電流I1が負荷に与えられ、以後、この負荷電流I1は一定値を維持する。
一方、ギターアンプとして用いられる真空管増幅器は、定電流動作に近い挙動をする。また、スピーカのf0付近の領域では、真空管増幅器の負荷であるスピーカのインピーダンスが高い。このため、真空管増幅器の出力信号は、真空管増幅器に与えられる電源電圧のレベルにクリップすることがある。図7はそのような真空管増幅器の動作例を示している。時刻t=0において真空増幅器に対する入力信号AINの振幅が真空管増幅器の出力信号をクリップさせるような大きな振幅に立ち上がると、真空管増幅器に与えられる電源電圧+Bおよび−Bと真空管増幅器の出力信号Vspは図7に示すように変化する。すなわち、時刻t=0以降、真空管増幅器に与えられる電源電圧+Bおよび−Bは次第に低下し、真空管増幅器の出力信号Vspのクリップレベルも次第に低下する。このため、真空管増幅器では、図6に示すように、時刻t=0において入力信号AINの振幅が出力信号をクリップさせる大きさに立ち上がると、負荷に与えられる負荷電流I2も、立ち上がり後の時間経過に伴い、緩やかに低下してゆく。そして、スピーカのf0付近の領域において、図7に示すような真空管増幅器の出力信号Vspが得られると、優れた音圧感を持った音響再生が実現される。このような真空管増幅器の特性は、ギタリストにとって特に重要である。
このような現象が生じるのは、真空管増幅器に用いられる電源に起因している。図2に例示するように、真空管増幅器の電源は内部にキャパシタCを有している。入力信号AINの振幅がステップ状に立ち上がった場合、このキャパシタCに充電された電荷が真空管電力増幅器を介して負荷に供給される。従って、入力信号AINの振幅が真空管増幅器の出力信号をクリップさせる大きさに立ち上がった瞬間には、真空管増幅器から負荷に大電流が供給される。しかしながら、その後の時間経過に伴ってキャパシタCの放電が進むと、電源の内部インピーダンスが高いため、真空管増幅器の電源の出力電圧が徐々に低下し、真空管増幅器から負荷に供給される負荷電流が徐々に低下してゆく。このように真空管増幅器では、連続最大電力に比べて大きな瞬間最大電力が得られ、瞬間的な大音量での放音が実現される。
本実施形態による電力増幅器1では、入力信号供給部50が図2に示す仮想電源の動作をシミュレートし、負荷電流I(f)を出力させた場合の仮想電源の仮想出力電圧Vo(f)に応じて入力信号AIN’(f)の振幅を調整する。このため、真空管増幅器の場合と同様、入力信号AINの振幅がステップ状に立ち上がった後の時間経過に伴って負荷に与えられる負荷電流I3が緩やかに低下する。
一方、本実施形態では、通常のD級増幅器と同様、内部インピーダンスの低い電源+B、−BがD級増幅部100の出力段120に接続されており、出力段120は、Hレベルが+B、Lレベルが−Bである矩形のパルスを出力する。そして、入力信号供給部50は、このD級増幅部100に与える入力信号AIN’の振幅を調整することにより、真空管増幅器の場合と同様な出力電流特性を実現する。従って、本実施形態によれば、D級増幅器としての機能を損なうことなく、真空管増幅器における音響再生と同様な音響再生を実現することができる。
<他の実施形態>
以上、この発明の一実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
(1)上記実施形態において、例えば図2に示すL、R、C等、仮想電源の構成を示す情報をメモリに格納し、DSP52がメモリからこれらの情報を読み出して、負荷電流値I(f)から係数α(f)を算出するように構成してもよい。
(2)上記実施形態において、係数α(fk)の偏角θ(fk)を無視し、位相シフタ503_k(k=1〜N)を省略してもよい。
(3)上記実施形態では、仮想電源の等価回路の構成を示す情報に基づいて、負荷電流を出力させた場合の仮想電源の出力電圧を算出した。しかし、そのようにする代わりに、仮想電源の出力電流I(f)に対する出力電圧Vo(f)の関係を示す出力電流対出力電圧特性を示すテーブル等の情報をメモリに格納し、DSPがこのメモリ内の情報に基づいて、負荷電流値I(f)から仮想出力電圧Vo(f)を求めるようにしてもよい。この場合において、テーブルのデータ量およびDSP52の演算量を減らすために、出力電流I(f)および出力電圧Vo(f)の偏角を無視し、各々の絶対値のみを使用して、出力電流対出力電圧特性を定義してもよい。
(4)上記実施形態では、スピーカSPに流れる負荷電流のみをD級増幅部100に対する入力信号AIN’の振幅調整に関与させたが、負荷電流に加えて、スピーカSPに与えられる出力電圧を入力信号AIN’の振幅調整に関与させてもよい。
(5)模擬対象である電源が出力トランスを有する真空管増幅器に接続された電源である場合、次のような信号増幅処理を入力信号供給部50のDSP52に実行させてもよい。まず、真空管増幅器の電源回路の内部インダクタをL、内部抵抗をR、内部キャパシタをC、真空管増幅器の出力トランスの1次側巻き数をn1、2次側巻き数をn2とする。この場合、出力トランスの2次巻線からスピーカSPに流れる電流をIとすると、出力トランスの1次巻線に流れる電流は(n2/n1)Iとなり、この電流が電源から真空管増幅器に出力される。そこで、内部インダクタLd=L×(n2/n1)と、内部抵抗Rsd=Rs×(n2/n1)と、内部キャパシタCd=C×(n1/n2)とを有する仮想電源を想定し、スピーカSPに流れる電流をこの仮想電源から出力させた場合の当該仮想電源の仮想出力電圧に応じて、D級増幅部100に対する入力信号AIN’の振幅を調整する信号増幅処理をDSP52に実行させるのである。この態様によれば、出力トランスを有する真空管増幅器により行われる音響再生を電力増幅器1により再現することができる。
(6)上記実施形態では、スピーカSPに流れる負荷電流に基づいて、D級増幅部100に対する入力信号AIN’の振幅調整を行ったが、スピーカSPに対する出力電圧に基づいて入力信号AIN’の振幅調整を行ってもよい。
図8はこのようにスピーカSPに対する出力電圧に基づいて入力信号AIN’の振幅調整を行う電力増幅器1aの構成を示す回路図である。この電力増幅器1aは、上記実施形態による電力増幅器1に対して、抵抗521および522を追加し、同電力増幅器1の入力信号供給部50を入力信号供給部50aに置き換えた構成となっている。ここで、入力信号供給部50aでは、入力信号供給部50のDSP52がDSP52aに置き換えられている。
図8において、スピーカSPに対する出力電圧は抵抗521および522からなる分圧回路に与えられる。この抵抗521および522からなる分圧回路の出力電圧は、検波回路54により検波され、A/D変換器55によりデジタル信号に変換され、DSP52aに供給される。DSP52aは、予め記憶されたスピーカSPのインピーダンス特性に基づいて、A/D変換器55の出力信号が示すスピーカSPに対する出力電圧からスピーカSPに流れる負荷電流Iを算出する。なお、スピーカSPのインピーダンス特性は、電力増幅器1aの起動時に行うスピーカSPの測定により求めてDSP52aに与えても良いし、工場出荷時に測定により求めたものをDSP52aに与えてもよい。そして、DSP52aは、上記実施形態のDSP52と同様、仮想電源から負荷電流Iを出力させた場合の仮想電源の仮想出力電圧Voを求め、この仮想出力電圧Voにより定まる係数αによりA/D変換器51の出力信号の振幅調整を行い、この振幅の調整された入力信号AIN’=αAINをD級増幅部100に供給する。この態様においても、上記実施形態と同様な効果が得られる。
1,1a……電力増幅器、100……D級増幅部、110……オペアンプ、120……出力段、130……フィルタ、SP……スピーカ、200……負荷電流帰還回路、210……電流検出抵抗、220……増幅部、230,320……結合部、300……フィルタ電流帰還回路、50,50a……入力信号供給部、51,55……A/D変換器、52,52a……DSP、53……D/A変換器、54……検波回路。

Claims (6)

  1. 入力部を有し、前記入力部に入力される信号に応じて出力段であるスイッチング素子をスイッチングし、前記スイッチング素子を介して負荷に電源からの電流を出力するD級増幅部と、
    前記D級増幅部の入力部に対して入力信号を供給する手段であって、仮想電源のインピーダンスの周波数特性と、前記負荷に流れる電流の周波数特性とから前記仮想電源の出力電圧を算出し、前記仮想電源の出力電圧に応じて、前記入力信号の振幅を調整する入力信号供給手段と
    を具備することを特徴とする電力増幅器。
  2. 前記入力信号供給手段は、前記入力信号の振幅を調整する回路として、真空管増幅器の電源を模擬した仮想電源のインピーダンスの周波数特性に基づく信号増幅処理を行う信号処理回路を有することを特徴とする請求項1に記載の電力増幅器。
  3. 前記信号処理回路は、
    前記真空管増幅器の電源回路の内部インダクタをL、内部抵抗をR、内部キャパシタをC、前記真空管増幅器の出力トランスの1次側巻き数をn1、2次側巻き数をn2とした場合に、内部インダクタLd=L×(n2/n1)と、内部抵抗Rd×(n2/n1)と、内部キャパシタCd=C×(n1/n2)とを有する仮想電源に基づく信号増幅処理を行うことを特徴とする請求項2に記載の電力増幅器。
  4. 前記入力信号供給手段は、前記仮想電源の等価回路の構成を示す情報に基づいて、前記負荷に流れる電流から前記仮想電源の仮想出力電圧を算出することを特徴とする請求項1〜3のいずれか1の請求項に記載の電力増幅器。
  5. 前記入力信号供給手段は、前記仮想電源の出力電流対出力電圧特性に基づいて、前記負荷に流れる電流から前記仮想電源の仮想出力電圧を算出することを特徴とする請求項1〜3のいずれか1の請求項に記載の電力増幅器。
  6. 前記負荷に流れる電流を前記D級増幅部の入力部に負帰還させる負荷電流帰還回路を具備することを特徴とする請求項1〜5のいずれか1の請求項に記載の電力増幅器。
JP2015247521A 2015-03-13 2015-12-18 電力増幅器 Active JP6651835B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/067,550 US9680432B2 (en) 2015-03-13 2016-03-11 Power amplifier and input signal adjusting method
EP16159826.3A EP3068048B1 (en) 2015-03-13 2016-03-11 Power amplifier and input signal adjusting method
CN201610140446.3A CN105978510B (zh) 2015-03-13 2016-03-11 功率放大器和输入信号调节方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015050897 2015-03-13
JP2015050897 2015-03-13

Publications (2)

Publication Number Publication Date
JP2016171559A JP2016171559A (ja) 2016-09-23
JP6651835B2 true JP6651835B2 (ja) 2020-02-19

Family

ID=56982591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015247521A Active JP6651835B2 (ja) 2015-03-13 2015-12-18 電力増幅器

Country Status (2)

Country Link
JP (1) JP6651835B2 (ja)
CN (1) CN105978510B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6809703B2 (ja) * 2016-11-28 2021-01-06 協同電子エンジニアリング株式会社 D級電力増幅器
CN110855250B (zh) * 2019-11-29 2023-04-18 哈尔滨工业大学 供电电压可变的线性功放驱动方法
JP7411411B2 (ja) * 2019-12-27 2024-01-11 ローランド株式会社 楽音信号の増幅器
EP4375987A1 (en) 2022-11-24 2024-05-29 Roland Corporation Amplifier device for music instruments

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809336A (en) * 1987-03-23 1989-02-28 Pritchard Eric K Semiconductor amplifier with tube amplifier characteristics
US4995084A (en) * 1987-03-23 1991-02-19 Pritchard Eric K Semiconductor emulation of tube amplifiers
US5636284A (en) * 1987-03-23 1997-06-03 Pritchard; Eric K. Solid state emulation of vacuum tube audio power amplifiers
JPH07131272A (ja) * 1993-10-29 1995-05-19 N F Kairo Sekkei Block:Kk 電力増幅装置
US5673001A (en) * 1995-06-07 1997-09-30 Motorola, Inc. Method and apparatus for amplifying a signal
JP3941549B2 (ja) * 2002-03-06 2007-07-04 ヤマハ株式会社 D級増幅器
WO2008062748A1 (fr) * 2006-11-20 2008-05-29 Panasonic Corporation Dispositif de traitement de signal et procédé de traitement de signal
CN101557216B (zh) * 2009-03-05 2011-12-07 深圳市民展科技开发有限公司 比较器及包含该比较器的d类音频功率放大器
JP5633163B2 (ja) * 2010-03-18 2014-12-03 ヤマハ株式会社 D級電力増幅装置
DE102011054060B4 (de) * 2011-09-29 2017-09-21 D&B Audiotechnik Gmbh Audioverstärker
US9008333B2 (en) * 2011-11-29 2015-04-14 Quilter Labs, LLC Guitar amplifier
US20140112486A1 (en) * 2012-10-22 2014-04-24 Shengchao Alfred Li Tube Amplifier Emulator

Also Published As

Publication number Publication date
CN105978510B (zh) 2019-09-20
JP2016171559A (ja) 2016-09-23
CN105978510A (zh) 2016-09-28

Similar Documents

Publication Publication Date Title
JP6210027B2 (ja) 電力増幅器
US9680432B2 (en) Power amplifier and input signal adjusting method
JP6651835B2 (ja) 電力増幅器
US9425747B2 (en) System and method of reducing power consumption for audio playback
JP2005333601A (ja) スピーカー・ユニット駆動負帰還増幅器
JPS6052607B2 (ja) 増幅器
JP5551294B2 (ja) オーディオ帯域のノイズ成分が小さい三角波を生成するための方法および装置
WO2003061117A1 (en) Class d electroacoustic amplifier and method for compensation of power supply voltage influence on output audio signal in class d electroacoustic amplifier
JP5503027B2 (ja) 超高忠実性音声増幅器
JP4795284B2 (ja) 低歪のd級増幅器
JP3130727B2 (ja) パワーアンプ
TWI487271B (zh) 放大器、音頻系統以及輸入信號的放大方法
JP6925695B2 (ja) 音声増幅器
WO2021187139A1 (ja) 音響装置
JP6817567B2 (ja) デジタルアンプ
JP2002151974A (ja) パルス幅変調アンプ
TWI707537B (zh) D類放大器電路及音訊放大方法
JP2009290622A (ja) 信号増幅装置
JP6405759B2 (ja) 信号処理装置および信号処理方法
TWI456371B (zh) 功率因數修正器之控制電路
JP2006340137A (ja) 増幅装置
JP5251698B2 (ja) 増幅回路、増幅方法及び電源電圧調整方法
JP2007006284A (ja) ウィーンブリッジ発振回路
US20200127621A1 (en) Amplifying Device
JP2019140523A (ja) D級増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200106

R151 Written notification of patent or utility model registration

Ref document number: 6651835

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151