JP6642186B2 - はんだバンプの製造方法 - Google Patents

はんだバンプの製造方法 Download PDF

Info

Publication number
JP6642186B2
JP6642186B2 JP2016064608A JP2016064608A JP6642186B2 JP 6642186 B2 JP6642186 B2 JP 6642186B2 JP 2016064608 A JP2016064608 A JP 2016064608A JP 2016064608 A JP2016064608 A JP 2016064608A JP 6642186 B2 JP6642186 B2 JP 6642186B2
Authority
JP
Japan
Prior art keywords
solder paste
solder
substrate
pad electrode
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016064608A
Other languages
English (en)
Other versions
JP2017183361A (ja
Inventor
隆二 植杉
隆二 植杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2016064608A priority Critical patent/JP6642186B2/ja
Publication of JP2017183361A publication Critical patent/JP2017183361A/ja
Application granted granted Critical
Publication of JP6642186B2 publication Critical patent/JP6642186B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体デバイスをフリップチップ実装等により基板に接続するために用いられるはんだバンプの製造方法に関する。
近年、高密度実装法としてフリップチップ実装が注目されており、多数のはんだバンプを半導体チップのウエハや基板に形成された金属製のパッド電極上に形成しておき、基板の上に半導体チップを搭載した後、加熱することによりはんだバンプを溶融して接合することが行われている。
このフリップチップ実装におけるはんだバンプは、メッキ法、ステンシルマスク法・ドライフィルム法などの印刷法、ボールマウント法、蒸着法などによってウエハや基板上に供給されたはんだを溶融(リフロー)することにより形成される。
ここで、はんだバンプを介して繋がる半導体チップと基板との接触又は基板同士の接触を抑制して電気的信頼性を高めるため、はんだバンプの高さを向上することが求められている。
高さのあるはんだバンプを形成する方法としては、厚いステンシルマスクを用いてはんだペーストを印刷し、リフローすることが考えられる。
また、特許文献1には、パッド電極上に一次はんだバンプを形成する工程と、この一次はんだバンプ上にスクリーン印刷によってはんだペーストを載置する工程と、このはんだペーストをリフローすることにより二次はんだバンプを形成する工程とを備えた半導体装置の製造方法が開示されている。さらに、二次はんだバンプを形成する工程において、はんだペーストに重力又は遠心力を加えつつリフローすることにより、二次はんだバンプの高さを高くできることが開示されている。
このような特許文献1記載の方法によれば、パッド電極のファインピッチ化に対応しつつ、はんだ量が多く十分な高さのはんだバンプを得ることができる。
特開2003−332372号公報
しかしながら、厚いステンシルマスクを用いる方法では、印刷後のはんだペーストが形状を維持できず、良好なはんだバンプを形成できない。形状維持のためにはんだペーストの粘度を上げると、ウエハや基板への印刷が困難になる。
また、特許文献1に記載の方法では、はんだペーストの載置とリフローを複数回繰り返す必要があり、通常のはんだバンプの製造方法に比べて、大きな手間と時間を要するという問題があった。
本発明は、このような事情に鑑みてなされたもので、簡便な工程で十分な高さを有するはんだバンプを製造できるはんだバンプの製造方法を提供することを目的とする。
本発明のはんだバンプの製造方法は、パッド電極を有する基板の表面にはんだペーストを塗布し、はんだペースト層を形成するはんだペースト塗布工程と、前記はんだペースト層の上から型材を前記基板に押しあて、前記はんだペーストを押しのけて前記型材と前記基板の表面とを接触させた後、前記型材を除去し、前記パッド電極上にはんだペースト柱を形成するはんだペースト層押圧工程と、前記はんだペースト柱を加熱してはんだバンプを形成するリフロー工程と、を備え、前記型材は、前記基板の表面と接触される接触部と、前記パッド電極に対応する位置に該パッド電極に対応する横断面形状に形成された孔部と、を有するとともに、前記型材の接触部は、弾性部材からなり、前記孔部から離れるにしたがって前記基板側に突出する傾斜面を有しており、前記はんだペースト層押圧工程において、前記接触部により押しのけられた前記はんだペーストが前記パッド電極上で前記孔部に充填されることを特徴とする。
このはんだバンプの製造方法においては、はんだペースト層押圧工程において、型材の接触部をはんだペースト層の上から基板に押しあて、はんだペーストを押しのけて型材の接触部と基板の表面とを接触させ、孔部に入り込んだはんだペーストでパッド電極上にはんだペースト柱を形成する。このため、はんだペーストの粘度が高くても、パッド電極上に孔部に沿った形状のはんだペースト柱を形成することができる。そして、はんだペーストの粘度が高ければ、横断面に対して高さが大きいはんだペースト柱でも、リフロー工程までその形状が維持される。このため、塗布工程、押圧工程、リフロー工程を一度実施するだけで、十分な高さを有するはんだバンプを製造できる。
また、前記型材の接触部は、弾性部材からなり、前記孔部から離れるにしたがって前記基板側に突出する傾斜面を有するので、押圧工程において、接触部の傾斜面が、はんだペースト層をスムーズに押しのけながら基板に近づいてゆき、基板表面に到達すると基板の表面にならった形状に弾性変形して、傾斜面の先端側から順に基板の表面と密着してゆく。これにより、パッド電極以外の基板表面のはんだペーストを確実に除去しながら、パッド電極上に孔部に沿った形状のはんだペースト柱を形成することができる。
本発明のはんだバンプ製造方法によれば、簡便な工程で十分な高さを有するはんだバンプを製造できる。
本発明に係るはんだバンプの製造方法の実施形態を示すフローチャートである。 図1のはんだバンプの製造方法のうち、基板にはんだペーストを塗布し、そのはんだペースト層に型材を配置するまでの変化を(A)から(C)の順に示す断面図である。 図2の状態から型材を基板に押しあて、はんだペースト柱を形成した後、リフロー処理するまでの変化を(D)から(F)の順に示す断面図である。 はんだバンプの製造方法において用いられる型材の(A)が断面図、(B)が(A)のB−B線に沿う平面図である。 型材の変形例を示す図3(C)同様の断面図である。
以下、本発明に係るはんだバンプの製造方法の実施形態について説明する。
<はんだバンプ>
図3(F)は本発明の方法が適用されるはんだバンプを示しており、基板1上の複数のパッド電極2の上にそれぞれはんだバンプ3が形成されている。
基板1は、シリコンウエハ又は樹脂絶縁基板等からなり、表面に回路層、絶縁層等が形成されるものである。図3(F)では、基板1の表面にパッド電極2が積層され、このパッド電極2の周囲の基板1の表面に絶縁層5が形成されており、
パッド電極2は銅又は銅合金を用いるのが好適であるが、ニッケル又はニッケル合金を用いてもよい。また、はんだバンプ3となるはんだの材料としては、Sn−Ag合金、Pb−Sn合金、Sn−Bi合金、Sn−Zn合金、Sn−Sb合金、Sn−Cu合金、Sn−Au合金、Sn−Ag−Cu合金等、Snと添加成分からなるSn系合金が好適である。
次に、このように構成されたはんだバンプ3を基板1の上に形成する方法について説明する。
<型材>
本実施形態においては、後述するはんだペースト柱17を形成するために、図2(C)及び図4に示すような型材11が用いられる。この型材11は、板状の基部111と、基部111の一面に設けられはんだペースト柱17の高さよりも厚いシート状の肉厚部114とを備える。そして、肉厚部114は、基板1の表面と接触される接触部112と、パッド電極2に対応する位置及び形状の孔部113と、を有する。接触部112は、肉厚部114の基部111と逆側の部分であり、孔部113は、肉厚部114の厚さ方向に形成された空洞で構成されている。
基部111と肉厚部114とは、別の部材で形成されていてもよく、一体に形成されていてもよいが、少なくとも接触部112は、弾性部材で形成されている。そして、接触部112は、孔部113から離れるにしたがって基板1側に突出する傾斜面112Aを有する。図4の符号112Bは、接触部112の先端における稜線を示し、傾斜面112Aの最も基部111側の端部により形成される。この稜線112Bは、図示例では、接触部112の周縁に沿って形成されるとともに、孔部113が縦横に行列状に並んでいるので、孔部113の間の中間位置に縦横に沿って形成されている。
接触部112の弾性部材としては、後述するはんだペースト層押圧工程において、はんだペースト15を押しのけることができる程度の硬さと、基板1の表面にならった形状に変形できる程度の弾性を有して、基板1の表面と密着できるものであればよい。このような弾性部材としては、例えば、天然ゴム、クロロプレンゴム、ニトリルブタジエンゴム、エチレンプロピレンゴム、スチレンブタジエンゴム、ブチルゴム、ブタジエンゴム、イソプレンゴム、ウレタンゴム、アクリルゴム、フッ素ゴム、シリコーンゴムなどを用いることができる。
また、孔部113は、はんだバンプ3が形成されるべき基板1の各パッド電極2の配置に対応する位置にパッド電極2に対応する横断面形状に形成されている。パッド電極2が絶縁層5の開口部5aに円形に露出している場合は、孔部113も横断面円形に形成される。
この場合、孔部113の内径は、パッド電極2上に形成すべきはんだバンプ3の大きさ、外径によって設定される。パッド電極2が、同じ大きさで一定の相互間隔で配置されている場合は、孔部113もすべて同じ内径(容積)でパッド電極2と同じ相互間隔で配置されるが、パッド電極2の大きさが部位によって異なる場合は、このパッド電極2の配置に対応して孔部113の容積も部位によって異なるように設定される。
孔部113には、後述のはんだペースト層押圧工程において、はんだペースト15が充填されることとなる。このため、孔部113は、はんだペースト15を収容する十分な容積が必要である。また、高いはんだバンプ3を形成するために、孔部113のアスペクト比(深さ/開口径)は、0.5以上であることが好ましい。
<はんだバンプの製造方法>
本実施形態のはんだバンプの製造方法は、図1のフローチャートに示すように、パッド電極2を有する基板1の表面にはんだペースト15を塗布し、はんだペースト層16を形成するはんだペースト塗布工程と、はんだペースト層16の上から型材11を基板1に押しあて、はんだペースト15を押しのけて型材11と基板1の表面とを接触させた後、型材11を除去し、パッド電極2上にはんだペースト柱17を形成するはんだペースト層押圧工程と、はんだペースト柱17を加熱してはんだバンプ3を形成するリフロー工程と、を備える。
以下、工程順に説明する。
(はんだペースト塗布工程)
図2(A),(B)に示すように、基板1の上にスクリーン印刷によりスキージ21を用いてはんだペースト15を塗布してはんだペースト層16を形成する。基板1のはんだペースト層16を形成する部分は枠状のマスク22で囲った状態としておく。
このはんだペースト15は、はんだ粉末とフラックスとを混合したものであり、はんだ粉末の平均粒径は例えば0.1μm以上10μm以下とされる。また、フラックスとしては、ロジン等の樹脂分、活性剤、チクソ剤、溶剤を含有しており、ハロゲンフリータイプ、活性(RA)タイプ、弱活性(RMA)タイプ、水溶性タイプ、低残渣・無残渣タイプ等のものを用いることができる。
はんだ粉末とフラックスとの混合比率は、例えば、フラックスが75体積%以上93体積%以下となるように設定される。
はんだペースト15の粘度は、例えば、120Pa・s以上500Pa・s以下であることが好ましい。粘度が120Pa・s以上であれば、高いはんだペースト柱17を形成しても形状を維持することができ、高さのあるはんだバンプ3を形成できる。一方、粘度が500Pa・s以下であれば、十分な印刷性が確保でき、均一な厚さのはんだペースト層16を形成できる。はんだペースト15の粘度は150Pa・s以上400Pa・s以下であることがより好ましく200Pa・s以上350Pa・s以下であることがさらに好ましい。尚、ここでの粘度値は、株式会社マルコム製二重円筒型粘度計PCU−205にて、JIS規格測定法に基づいて、温度25℃の測定時に得られた、回転数10rpmでの値を指す。
このはんだペースト塗布工程により、図2(B)に示すように、絶縁層5及びその開口部5a内に露出しているパッド電極2の上を一体に覆うようにはんだペースト層16が形成される。
はんだペースト層16の厚さは、目標とするはんだペースト柱17の高さ、孔部113の容積に応じて適宜、設定すればよい。例えば、印刷作業性の観点から10μm以上500μm以下とするとよい。
(はんだペースト層押圧工程)
図2(C)に示すように、はんだペースト層16の上に型材11を配置する。この場合、型材11の接触部112をはんだペースト層16に向け、各孔部113が基板1の各パッド電極2に対向するように配置する。
そして、型材11を基板1に押しあて、はんだペースト15を押しのけて型材11と基板1の表面とを接触させた後、型材11を除去し、図3(E)に示すようにパッド電極2上にはんだペースト柱17を形成する。
このとき、接触部112の傾斜面112Aが、はんだペースト層16をスムーズに押しのけながら基板1に近づいてゆき、基板1表面に到達すると、まず接触部112の稜線112Bが絶縁層5に当接し、絶縁層5の表面にならった形状に弾性変形しながら、傾斜面112Aの先端側から順に基板1(絶縁層5)の表面と密接し、傾斜面112Aと絶縁層5との間のはんだペースト15をパッド電極2上の孔部113に押しのける。そして、図3(D)に示すように、押しのけられたはんだペースト15が孔部113に充填され、この孔部113に入り込んだはんだペースト15によりパッド電極2上にはんだペースト柱17が形成される。この図3(D)では、型材11の接触部112は押し潰され、絶縁層5の表面に密接している。
(リフロー工程)
はんだペースト層押圧工程で形成されたはんだペースト柱17を加熱してはんだバンプ3を形成する。
まず、はんだペースト柱17をはんだの融点以上に加熱することにより溶融する。この加熱は、窒素雰囲気あるいは低酸素雰囲気または還元雰囲気中で、はんだペースト15に用いられているはんだの融点(液相線温度)より30℃〜50℃高い温度、例えば、180〜350℃にて加熱する。この加熱により、図3(F)に示すように、溶融したはんだはパッド電極2上で表面張力によってはんだバンプ3を形成する。
その後、冷却してパッド電極2の上のはんだバンプ3を固化させる。
(洗浄工程)
最後に、必要に応じて洗浄してフラックス残渣等を除去することにより、パッド電極2の上にはんだバンプ3が形成された基板1が得られる。
本実施形態のはんだバンプの製造方法によれば、はんだペースト層押圧工程において、型材11を基板1に押しあて、はんだペースト15を押しのけて型材11と基板1の表面とを接触させ、孔部113に入り込んだはんだペースト15ではんだペースト柱17を形成するので、はんだペースト15の粘度が高くても、パッド電極2上に孔部113に沿った形状のはんだペースト柱17を形成することができる。そして、はんだペースト15の粘度が高ければ、高さがあるはんだペースト柱17でも、リフロー工程までその形状が維持される。このため、はんだペースト塗布工程、はんだペースト層押圧工程、リフロー工程を一度実施するだけで、十分な高さを有するはんだバンプ3を製造できる。
また、型材11の接触部112が、弾性部材からなり、孔部113から離れるにしたがって基板1側に突出する傾斜面112Aを有するので、はんだペースト層押圧工程において、傾斜面112Aの先端側から順に基板1の表面と密着してゆき、パッド電極2以外の基板1表面のはんだペースト15を確実に除去しながら、パッド電極2上に孔部113に沿った形状のはんだペースト柱17を形成することができる。
なお、本発明は上記実施形態に限定されることはなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、本実施形態では、接触部112が弾性部材からなり傾斜面112Aを有する構成の型材11を用いたが、樹脂等の硬質部材からなり、図5に示す型材12のように、接触部112が平坦で傾斜面がない構成としてもよい。この場合でも、はんだペースト層押圧工程において、はんだペースト15を押しのけて型材12と基板1の表面とを接触させ、孔部113に入り込んだはんだペースト15ではんだペースト柱17を形成することが可能である。
1 基板
2 パッド電極
3 はんだバンプ
5 絶縁層
5a 開口部
11、12 型材
111 基部
112 接触部
112A 傾斜面
112B 稜線
113 孔部
114 肉厚部
15 はんだペースト
16 はんだペースト層
17 はんだペースト柱

Claims (1)

  1. パッド電極を有する基板の表面にはんだペーストを塗布し、はんだペースト層を形成するはんだペースト塗布工程と、
    前記はんだペースト層の上から型材を前記基板に押しあて、前記はんだペーストを押しのけて前記型材と前記基板の表面とを接触させた後、前記型材を除去し、前記パッド電極上にはんだペースト柱を形成するはんだペースト層押圧工程と、
    前記はんだペースト柱を加熱してはんだバンプを形成するリフロー工程と、を備え、
    前記型材は、前記基板の表面と接触される接触部と、前記パッド電極に対応する位置に該パッド電極に対応する横断面形状に形成された孔部と、を有するとともに、前記型材の接触部は、弾性部材からなり、前記孔部から離れるにしたがって前記基板側に突出する傾斜面を有しており
    前記はんだペースト層押圧工程において、前記接触部により押しのけられた前記はんだペーストが前記パッド電極上で前記孔部に充填される
    ことを特徴とするはんだバンプの製造方法。
JP2016064608A 2016-03-28 2016-03-28 はんだバンプの製造方法 Expired - Fee Related JP6642186B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016064608A JP6642186B2 (ja) 2016-03-28 2016-03-28 はんだバンプの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016064608A JP6642186B2 (ja) 2016-03-28 2016-03-28 はんだバンプの製造方法

Publications (2)

Publication Number Publication Date
JP2017183361A JP2017183361A (ja) 2017-10-05
JP6642186B2 true JP6642186B2 (ja) 2020-02-05

Family

ID=60007646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016064608A Expired - Fee Related JP6642186B2 (ja) 2016-03-28 2016-03-28 はんだバンプの製造方法

Country Status (1)

Country Link
JP (1) JP6642186B2 (ja)

Also Published As

Publication number Publication date
JP2017183361A (ja) 2017-10-05

Similar Documents

Publication Publication Date Title
JP5753544B2 (ja) 基板上にはんだバンプを形成するためのマスクを用いない直接ims(射出成形はんだ)
KR101156819B1 (ko) 솔더볼의 무플럭스 마이크로-피어싱 방법 및 이를 채용한 장치
US8820612B2 (en) Injection molded solder process for forming solder bumps on substrates
US8794502B2 (en) Method of forming solder on pad on fine pitch PCB and method of flip chip bonding semiconductor using the same
US8556157B2 (en) Method of manufacturing electronic apparatus, electronic component-mounting board, and method of manufacturing the same
US8162203B1 (en) Spherical solder reflow method
JP6492768B2 (ja) 電子装置及びはんだ実装方法
JP6007796B2 (ja) 回路基板の製造方法
JP2017157626A (ja) はんだバンプの形成方法
JP2015220396A (ja) はんだバンプの形成方法及びはんだボール固定用はんだペースト
JP6642186B2 (ja) はんだバンプの製造方法
US20150053752A1 (en) Ball planting device and ball planting method thereof
JP4835406B2 (ja) 実装構造体とその製造方法および半導体装置とその製造方法
JP2018206953A (ja) はんだバンプ形成方法及びはんだペースト
JP6790504B2 (ja) プリント配線板の製造方法、及びスクリーン印刷用マスク
JP5889160B2 (ja) 電子機器の製造方法
JP2011060964A (ja) バンプの形成方法
KR101988890B1 (ko) 솔더 온 패드의 제조방법 및 그를 이용한 플립 칩 본딩 방법
JP6263885B2 (ja) はんだバンプ製造方法
KR100900681B1 (ko) 솔더 범프 형성방법
JP6175994B2 (ja) 半導体装置、電子装置、及び半導体装置の製造方法
KR101088295B1 (ko) 반도체 패키지의 솔더볼 형성 방법
JP2008171975A (ja) 半導体部品の実装構造及び実装方法
JP2007214332A (ja) 半導体実装モジュールと、この半導体実装モジュールの製造方法
KR20100130427A (ko) 소수성 코팅층을 갖는 마스크 및 이를 이용한 기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191216

R150 Certificate of patent or registration of utility model

Ref document number: 6642186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees