JP6638455B2 - 移相回路、フェーズドアレイ装置及び位相制御方法 - Google Patents

移相回路、フェーズドアレイ装置及び位相制御方法 Download PDF

Info

Publication number
JP6638455B2
JP6638455B2 JP2016027824A JP2016027824A JP6638455B2 JP 6638455 B2 JP6638455 B2 JP 6638455B2 JP 2016027824 A JP2016027824 A JP 2016027824A JP 2016027824 A JP2016027824 A JP 2016027824A JP 6638455 B2 JP6638455 B2 JP 6638455B2
Authority
JP
Japan
Prior art keywords
signal
circuit
variable
phase
phase shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016027824A
Other languages
English (en)
Other versions
JP2017147591A (ja
Inventor
育生 曽我
育生 曽我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016027824A priority Critical patent/JP6638455B2/ja
Priority to US15/422,875 priority patent/US9806782B2/en
Publication of JP2017147591A publication Critical patent/JP2017147591A/ja
Application granted granted Critical
Publication of JP6638455B2 publication Critical patent/JP6638455B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/02Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/06Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/222A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/336A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/387A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/451Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00286Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Description

本発明は、移相回路、フェーズドアレイ装置及び位相制御方法に関する。
フェーズドアレイ装置は、隣接した複数のアンテナから位相の異なる電波を出力することで、一方向に電波を送信する装置である。このようなフェーズドアレイ装置は、今後、車載レーダや第5世代モバイル通信システム用の機器に適用されることが予想される。
フェーズドアレイ装置には、複数のアンテナから出力される電波の位相を調整する移相回路が用いられる。移相回路は、入力信号の位相を指定された移相量で移相(位相シフト)するために、位相が90度異なる2つの信号の振幅を、移相量に応じてそれぞれ可変増幅回路で調整し、振幅が調整された2つの信号を合成する。これによって、振幅の割合に応じた位相の信号が出力される。
特開2003−133906号公報 特開2011−10192号公報 特開2003−229738号公報
しかし、従来の移相回路では、可変増幅回路での増幅の程度(増幅率)が小さい場合、2つの信号を合成する前に、位相がずれてしまう可能性があった。そのため、所望の移相量の移相が行えず、出力位相に誤差が生じる問題があった。
発明の一観点によれば、入力信号を受け、前記入力信号に基づき、位相が90度ずつ異なる4つの信号を出力する信号生成回路と、トランジスタを含み、前記トランジスタのゲートに供給される制御電圧に基づく増幅率で前記4つの信号のそれぞれを増幅する4つの可変増幅回路と、前記4つの可変増幅回路の出力信号を合成して出力する合成回路と、前記入力信号の位相をシフトする量を示す移相量を受け、前記4つの信号のうち、第1の信号と前記第1の信号に対して180度位相の異なる第2の信号の、増幅後の振幅の差分値が、前記移相量を得るための第1の振幅値に相当するように、前記トランジスタのゲート閾値以上の前記制御電圧を、前記4つの可変増幅回路のうち、前記第1の信号を増幅する第1の可変増幅回路と前記第2の信号を増幅する第2の可変増幅回路に供給する制御回路と、を有する移相回路が提供される。
また、発明の一観点によれば、入力信号を受け、前記入力信号に基づき、位相が90度ずつ異なる4つの信号を出力する信号生成回路と、トランジスタを含み、前記トランジスタのゲートに供給される制御電圧に基づく増幅率で前記4つの信号のそれぞれを増幅する4つの可変増幅回路と、前記4つの可変増幅回路の出力信号を合成して出力する合成回路と、前記入力信号の位相をシフトする量を示す移相量を受け、前記4つの信号のうち、第1の信号と前記第1の信号に対して180度位相の異なる第2の信号の、増幅後の振幅の差分値が、前記移相量を得るための第1の振幅値に相当するように、前記トランジスタのゲート閾値以上の前記制御電圧を、前記4つの可変増幅回路のうち、前記第1の信号を増幅する第1の可変増幅回路と前記第2の信号を増幅する第2の可変増幅回路に供給する制御回路と、を備えた複数の移相回路と、前記複数の移相回路のそれぞれから出力される第3の信号を増幅する複数の増幅回路と、前記複数の増幅回路のそれぞれから出力される第4の信号に基づく電波を出力する複数のアンテナと、を有するフェーズドアレイ装置が提供される。
また、発明の一観点によれば、信号生成回路が、入力信号を受け、前記入力信号に基づき、位相が90度ずつ異なる4つの信号を出力し、それぞれトランジスタを含む4つの可変増幅回路が、前記トランジスタのゲートに供給される制御電圧に基づく増幅率で前記4つの信号のそれぞれを増幅し、制御回路が、前記入力信号の位相をシフトする量を示す移相量を受け、前記4つの信号のうち、第1の信号と前記第1の信号に対して180度位相の異なる第2の信号の、増幅後の振幅の差分値が、前記移相量を得るための第1の振幅値に相当するように、前記トランジスタのゲート閾値以上の前記制御電圧を、前記4つの可変増幅回路のうち、前記第1の信号を増幅する第1の可変増幅回路と前記第2の信号を増幅する第2の可変増幅回路に供給し、合成回路が、前記4つの可変増幅回路の出力信号を合成して出力する、位相制御方法が提供される。
開示の移相回路、フェーズドアレイ装置及び位相制御方法によれば、出力位相の誤差を低減できる。
本実施の形態の移相回路の一例を示す図である。 可変増幅回路の一例を示す回路図である。 トランジスタのゲート電圧とドレイン電流との関係と、位相の変化の様子を示す図である。 4つの可変増幅回路における増幅率と位相の変化との関係の一例の様子を示す図である。 位相制御方法の一例の流れを示すフローチャートである。 移相量に対応付けられた制御電圧を示すテーブルデータの一例の図である。 値Vthを考慮しないで設定されたテーブルデータの一例を示す図である。 移相量に対する位相誤差の測定結果を示す図である。 フェーズドアレイ装置の一例を示す図である。
以下、発明を実施するための形態を、図面を参照しつつ説明する。
図1は、本実施の形態の移相回路の一例を示す図である。
移相回路1は、信号生成回路2、4つの可変増幅回路3a,3b,3c,3d、合成回路4、制御回路5、メモリ6を有する。
信号生成回路2は、入力信号INを受け、入力信号INに基づき、位相が90度(以下「度」は「°」と表記する)ずつ異なる4つの信号を出力する。たとえば、入力信号INは、ミリ波帯などの高周波数の信号である。信号生成回路2は、たとえば、90°位相シフト回路2a、位相反転回路2b,2cを有する。
90°位相シフト回路2aは、入力信号INの位相を90°シフトした信号を出力する。また、90°位相シフト回路2aは、入力信号INと同じ位相の信号(0°シフトした信号)を出力する。
位相反転回路2bは、90°位相シフト回路2aから出力される2つの信号のうち、入力信号INと同じ位相の信号を受け、その信号の位相を反転(180°シフト)した信号を出力する。また、位相反転回路2bは、入力信号INと同じ位相の信号を出力する。
位相反転回路2cは、90°位相シフト回路2aから出力される2つの信号のうち、90°シフトした方を受け、その信号の位相を反転(180°シフト)した信号を出力する。また、位相反転回路2cは、入力信号INを90°シフトした信号と同じ位相の信号を出力する。
これにより、位相が90°ずつ異なる4つの信号が生成される。
なお、90°位相シフト回路2aや位相反転回路2bは、たとえば、線路長の異なる2つの伝送線路を用いて実現できる。たとえば、90°位相シフト回路2aでは、一方の伝送線路に対して他方の伝送線路では90°位相が遅れるように線路長が調整されている。
可変増幅回路3a〜3dは、それぞれトランジスタを含み、そのトランジスタのゲートに供給される制御電圧Vg1,Vg2,Vg3,Vg4に基づく増幅率で、信号生成回路2から出力される4つの信号のそれぞれを増幅する。
以下では、可変増幅回路3aの出力信号を信号I、可変増幅回路3bの出力信号を信号Ibar、可変増幅回路3cの出力信号を信号Q、可変増幅回路3dの出力信号を信号Qbarという。また、信号Iの位相を0°として、信号Ibarの位相は180°、信号Qの位相は90°、信号Qbarの位相は270°とする。
なお、可変増幅回路3a〜3dの回路例については後述する(図2参照)。
合成回路4は、4つの可変増幅回路3a〜3dから出力される信号I,Ibar,Q,Qbarを合成して出力する。図1の移相回路1の例では、合成回路4は、まず、信号I,Ibarを合成して信号Iaを生成し、信号Q,Qbarを合成して信号Qaを生成する。そして、合成回路4は、信号Ia,Qaを合成することで得られる信号OUTを出力する。合成回路4は、たとえば、複数の伝送線路を接続することで実現できる。
制御回路5は、入力信号INに対する移相量θに基づいて制御電圧Vg1〜Vg4を生成し、可変増幅回路3a〜3dに供給する。
メモリ6は、たとえば、移相量θに応じた制御電圧Vg1〜Vg4のデジタル値を格納している。
ところで制御電圧Vg1〜Vg4が小さい場合(増幅率が小さい場合)、信号I,Ibar,Q,Qbarは、上記の位相(0°,90°,180°,270°)からずれる可能性がある。
図1の上側に記載されている2つのグラフのうち左側は、制御電圧Vg1が値Vthよりも小さく、制御電圧Vg2,Vg4が0Vであり、制御電圧Vg3が値Vth以上であるときの、信号I,Q,OUTの振幅と位相をベクトルで表したものである。
値Vthは、可変増幅回路3a〜3dに含まれているトランジスタのゲート閾値である。
制御電圧Vg1〜Vg4が上記のような条件であるとき、たとえば、図1に示すように信号Iの位相が0°からずれる。制御電圧Vg2,Vg4が0Vのため、信号Ibar,信号Qbarの振幅は0である。そのため、合成回路4では信号Iと信号Qが合成されるが、上記の信号Iの位相のずれのため、信号OUTの位相(移相量θa)は、指定された移相量θとは異なる値となってしまう。つまり出力位相に誤差が生じる。
そこで、制御回路5は、信号I,Ibar,Q,Qbarのうち、180度位相の異なる2つの信号の増幅後の振幅の差分値が、移相量θを得るための振幅値に相当するように、値Vth以上の制御電圧を可変増幅回路3a〜3dのうち2つに供給する。
図1の上側に記載されている2つのグラフのうち右側は、制御電圧Vg1,Vg2,Vg3が値Vth以上であり、制御電圧Vg4が0Vであるときの、信号I,Ibar,Q,Ia,OUTの振幅と位相をベクトルで表したものである。
このような条件のとき、信号I,Ibar,Qは、値Vth以上の制御電圧Vg1,Vg2,Vg3に基づく増幅率での増幅によって得られるため、位相のずれが少ない。制御回路5は、信号Iの振幅と信号Ibarの振幅との差分値が、移相量θを得るための信号Iaの振幅値に相当するように、制御電圧Vg1,Vg2を決定する。
たとえば、制御回路5は、制御電圧Vg1を設定可能な最大値とし、信号Iの振幅と信号Ibarの振幅との差分値が、移相量θを得るための信号Iaの振幅値となるように、制御電圧Vg2を決定する。
なお、移相量θを得るための信号Iaの振幅値は、信号Qaの振幅値と関連して決まる。たとえば、45°の移相量θを得るための信号Iaの振幅値は、信号Qaの振幅値を1とすると、同じ1である。また、60°の移相量θを得るための信号Iaの振幅値は、信号Qaの振幅値を1とすると、3の平方根分の1である。
また、信号Qと信号Qbarの一方(図1の例では信号Q)の、増幅後の振幅についても、移相量θを得るための振幅値に相当するように、値Vth以上の制御電圧が可変増幅回路3c,3dの一方(図1の例では可変増幅回路3c)に供給される。また、信号Qと信号Qbarの他方(図1の例では信号Qbar)を増幅する可変増幅回路3c,3dの他方(図1の例では可変増幅回路3d)に供給される制御電圧は0Vとなっている。
上記のように生成された信号Ia,Qaは位相のずれが少ないため、信号Iaと、信号Qa(図1の例では信号Qbarの振幅は0なので信号Qに相当)とが合成回路4で合成されることで、指定された移相量θからの誤差の少ない信号OUTが得られる。つまり、出力位相の誤差を低減できる。
以下、可変増幅回路3aの一例を説明する。可変増幅回路3b〜3dについても同様の回路で実現される。
(可変増幅回路3aの一例)
図2は、可変増幅回路の一例を示す回路図である。
可変増幅回路3aは、整合回路10,11、インダクタ12,13、nチャネル型MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)であるトランジスタ14を有する。
整合回路10は、位相反転回路2bとトランジスタ14のゲートとの間に接続されており、インピーダンスマッチングを行う。整合回路11は、トランジスタ14のドレインと合成回路4の間に接続されており、インピーダンスマッチングを行う。
インダクタ12の一端は、整合回路10とトランジスタ14のゲートとの間に接続されており、他端には制御電圧Vg1が供給される。インダクタ13の一端は、整合回路11とトランジスタ14のドレインとの間に接続されており、他端には電源電圧VDが供給される。インダクタ12,13は、高周波の信号が制御回路5や電源に伝搬することを防ぐ。
トランジスタ14は、ソースが接地されており、ゲート電圧がゲート閾値である値Vth以上となるとオンする。
図3は、トランジスタのゲート電圧とドレイン電流との関係と、位相の変化の様子を示す図である。横軸はゲート電圧Vg(単位はV)、縦軸はドレイン電流Id(単位はA)及び位相(単位はdegree(°))を示している。
波形20は、ゲート電圧Vgとドレイン電流Idの関係を示している。ゲート電圧Vgが値Vth以上となるとドレイン電流Idが多く流れ始める。ゲート電圧Vgがさらに大きくなると、ドレイン電流Idも大きくなる。
このため、図2に示したような可変増幅回路3aに供給される制御電圧Vg1を大きくすることで、トランジスタ14のドレイン電流Idが大きくなり、可変増幅回路3aの出力である信号Iの振幅を大きくすることができる。つまり、制御電圧Vg1を大きくするほど、増幅率が上がる。
図3における波形21は、ドレイン電流Idの位相の変化を示している。位相は、ゲート電圧Vgが、値Vthより小さいときに大きく変化する。そして、ゲート電圧Vgが値Vth以上になると安定化する。
図4は、4つの可変増幅回路における増幅率と位相の変化との関係の一例の様子を示す図である。
波形30,31,32,33は、増幅率を変化させたときの、信号I,Ibar,Q,Qbarを示すベクトル30a,31a,32a,33aの頂点の軌跡である。
ベクトル30a〜33aの長さは、信号I,Ibar,Q,Qbarの振幅を示し、ベクトル30a〜33aの向きは、信号I,Ibar,Q,Qbarの位相を示している。
信号I,Ibar,Q,Qbarは、増幅率が小さくなると(制御電圧Vg1〜Vg4が小さくなることに相当する)、位相がずれてくる。これは、図3に示した値Vthより小さい制御電圧Vg1〜Vg4が用いられているためである。
したがって、制御電圧Vg1〜Vg4を値Vth以上とすることで、位相の変化を抑えられる。可変増幅回路3aの場合は、出力される信号Iの位相が0°からずれることを抑えられる。
なお、上記の例では、値Vthをゲート閾値としたが、図3に示したようなトランジスタの特性に基づいて、位相変化がより小さくなるように、値Vthをゲート閾値よりも大きな値としてもよい。
以下、図1に示した移相回路1による位相制御方法の一例を説明する。
(位相制御方法の一例)
図5は、位相制御方法の一例の流れを示すフローチャートである。
まず、制御回路5は、入力信号INに対する移相量θを取得する(ステップS1)。移相量θは、たとえば、移相回路1の外部から供給されてもよいし、メモリ6に格納されていてもよい。
制御回路5は、移相量θに基づいて制御電圧Vg1〜Vg4を決定する(ステップS2)。
たとえば、制御回路5は、以下のようなテーブルデータに基づいて、制御電圧Vg1〜Vg4を決定する。なお、以下では前述した値Vthは0.3V、制御電圧Vg1〜Vg4の最大値は0.38Vであるとする。
図6は、移相量に対応付けられた制御電圧を示すテーブルデータの一例の図である。
テーブルデータ40には、0°〜360°の移相量θのそれぞれに対応付けられた制御電圧Vg1〜Vg4の値が示されている。テーブルデータ40は、たとえば、メモリ6に格納されている。
図6に示されているように、複数の移相量θのそれぞれについて、可変増幅回路3a〜3dに供給される制御電圧Vg1〜Vg4の値のうち、3つが値Vth以上である。
たとえば、14°の移相量θを得るための信号Qaの振幅は小さいため、信号Qだけを小さい増幅率で増幅し、信号Qbarの振幅を0にすると、信号Qに前述のように位相のずれが発生する。
そこで、図6に示すように、制御電圧Vg3は最大値である0.38V、制御電圧Vg4は0.35Vとなっており、これによって、信号Qbarの振幅も0よりも大きくなる。制御電圧Vg4の値は、信号Qと信号Qbarの振幅の差分値が、14°の移相量θを得るための信号Qaの振幅値に相当するように調整されている。
なお、移相量θを14°とするための信号Iの振幅は、値Vth(0.3V)以上の制御電圧Vg1(0.35V)により生じるため、信号Ibarの振幅は0でよい。そのため、制御電圧Vg2は0Vとなっている。
また、たとえば、76°の移相量θを得るための信号Iaの振幅は小さいため、信号Iだけを小さい増幅率で増幅し、信号Ibarの振幅を0にすると、信号Iに前述のように位相のずれが発生する。
そこで、図6に示すように、制御電圧Vg1は最大値である0.38V、制御電圧Vg2は0.35Vとなっており、これによって、信号Ibarの振幅も0よりも大きくなる。制御電圧Vg2の値は、信号Iと信号Ibarの振幅の差分値が、76°の移相量θを得るための信号Iaの振幅値に相当するように調整されている。
なお、移相量θを76°とするための信号Qの振幅は、値Vth(0.3V)以上の制御電圧Vg3(0.35V)により生じるため、信号Qbarの振幅は0でよい。そのため、制御電圧Vg4は0Vとなっている。
たとえば、制御回路5(または、コンピュータなど)は、上記のようなテーブルデータ40を、値Vthを考慮しないで設定されたテーブルデータに基づいて作成するようにしてもよい。
図7は、値Vthを考慮しないで設定されたテーブルデータの一例を示す図である。
テーブルデータ41には、移相量0°〜360°に対応付けられた制御電圧Vg1〜Vg4が示されている。テーブルデータ41は、たとえば、メモリ6に格納されている。
テーブルデータ41における制御電圧Vg1,Vg2は、信号I,Ibarの一方の振幅値を、移相量θを得るための信号Iaの振幅値とする値となっている。同様に、テーブルデータ41における制御電圧Vg3,Vg4は、信号Q,Qbarの一方の振幅値を、移相量θを得るための信号Qaの振幅値とする値となっている。
制御回路5は、上記のようなテーブルデータ41において、制御電圧Vg1,Vg2の一方、及び制御電圧Vg3,Vg4の一方が、値Vth以上であるか否かを判定する。
そして、制御回路5は、制御電圧Vg1,Vg2の両方が値Vthより小さい場合には、信号Iと信号Ibarの振幅の差分値(信号Iaの振幅)が、移相量θを得るための振幅値に相当するように、両方が値Vth以上となる制御電圧Vg1,Vg2を決定する。また、制御回路5は、制御電圧Vg3,Vg4の両方が値Vthより小さい場合には、信号Qと信号Qbarの振幅の差分値(信号Qaの振幅)が、移相量θを得るための振幅値に相当するように、両方が値Vth以上となる制御電圧Vg3,Vg4を決定する。
テーブルデータ41には、たとえば、14°の移相量θを得るための制御電圧Vg1〜Vg4として、Vg1=0.35V、Vg2=0V、Vg3=0.17V、Vg4=0Vが設定されている。
ここで、制御電圧Vg1,Vg2のうち、制御電圧Vg1が値Vth(0.3V)以上であるため、制御回路5は、制御電圧Vg1をそのまま採用する。一方、制御電圧Vg3,Vg4は両方とも値Vth(0.3V)より小さいため、制御回路5は、信号Qと信号Qbarの振幅の差分値が、14°の移相量θを得るための振幅値になるよう、両方が値Vth以上となる制御電圧Vg3,Vg4を決定する。制御回路5は、たとえば、図6に示したように、Vg3=0.38V、Vg4=0.35Vなどと決定する。
各移相量θに対してこのような処理が行われ、たとえば、図7に示したテーブルデータ41から、図6に示したようなテーブルデータ40が生成される。
制御回路5は、テーブルデータ40を用いることで、移相量θに対応した制御電圧Vg1〜Vg4の値を迅速に決定できる。
図5の説明に戻る。
制御回路5は、ステップS2の処理で制御電圧Vg1〜Vg4を決定すると、制御電圧Vg1〜Vg4を可変増幅回路3a〜3dに供給する(ステップS3)。
一方、信号生成回路2は、入力信号INを受け、その入力信号INの位相を0°としたときに、位相が90°ずつ異なる4つの信号を出力する(ステップS4)。
そして、可変増幅回路3a〜3dは、制御回路5から供給された制御電圧Vg1〜Vg4に基づく増幅率で、信号生成回路2から出力された4つの信号を増幅することで信号I,Ibar,Q,Qbarを生成し、出力する(ステップS5)。
合成回路4は、信号I,Ibar,Q,Qbarを合成する(ステップS6)。合成回路4では、まず、信号I,Ibarが合成され信号Iaが生成されるとともに、信号Q,Qbarが合成され信号Qaが生成される。さらに信号Ia,Qaが合成され信号OUTが得られる。
なお、上記の各ステップの順序は、適宜入れ替えてもよい。
上記のように生成された信号Ia,Qaは位相のずれが少ないため、信号Iaと、信号Qaとが合成回路4で合成されることで、指定された移相量θからの誤差の少ない信号OUTが得られる。つまり、出力位相の誤差を低減できる。
図8は、移相量に対する位相誤差の測定結果を示す図である。横軸は移相量θ(単位はdegree(°))を示し、縦軸は出力位相の誤差(位相誤差)(単位はdegree(°))を示している。
図8の波形50は、図6に示したテーブルデータ40を用いたときの移相量θに対する位相誤差の測定結果を示しており、波形51は、図7に示したテーブルデータ41を用いたときの移相量θに対する位相誤差の測定結果を示している。
波形51で表されているように、テーブルデータ41を用いた場合には、最大で3°程度の位相誤差が生じる。これに対して、波形50で表されているように、テーブルデータ40を用いた場合には、0.5°程度の位相誤差に抑えられる。
(フェーズドアレイ装置)
図9は、フェーズドアレイ装置の一例を示す図である。
フェーズドアレイ装置60は、たとえば、車載レーダやモバイル通信システム用の機器などに適用される。フェーズドアレイ装置60は、入力信号INの位相を調整する移相回路61a1,61a2,…,61an、移相回路61a1〜61anの出力信号を増幅する増幅回路62a1,62a2,…,62an、アンテナ63a1,63a2,…,63anを有する。
このようなフェーズドアレイ装置60では、増幅回路62a1〜62anから出力される信号に基づく位相の異なる電波をアンテナ63a1〜63anが出力することで、一方向に電波を送信する。
図1に示したような移相回路1は、たとえば、上記のような、フェーズドアレイ装置60の移相回路61a1〜61anに用いられる。移相回路1によれば、出力位相の誤差を低減できるため、高精度で電波の方向を変えられるフェーズドアレイ装置60が提供できる。
以上、実施の形態に基づき、本発明の移相回路、フェーズドアレイ装置及び位相制御方法の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
1 移相回路
2 信号生成回路
2a 90°位相シフト回路
2b,2c 位相反転回路
3a〜3d 可変増幅回路
4 合成回路
5 制御回路
6 メモリ
IN 入力信号
I,Ibar,Q,Qbar,Ia,Qa,OUT 信号
Vg1〜Vg4 制御電圧
Vth 値
θ,θa 移相量

Claims (5)

  1. 入力信号を受け、前記入力信号に基づき、位相が90度ずつ異なる4つの信号を出力する信号生成回路と、
    トランジスタを含み、前記トランジスタのゲートに供給される制御電圧に基づく増幅率で前記4つの信号のそれぞれを増幅する4つの可変増幅回路と、
    前記4つの可変増幅回路の出力信号を合成して出力する合成回路と、
    前記入力信号の位相をシフトする量を示す移相量を受け、前記4つの信号のうち、第1の信号と前記第1の信号に対して180度位相の異なる第2の信号の、増幅後の振幅の差分値が、前記移相量を得るための第1の振幅値に相当するように、前記トランジスタのゲート閾値以上の前記制御電圧を、前記4つの可変増幅回路のうち、前記第1の信号を増幅する第1の可変増幅回路と前記第2の信号を増幅する第2の可変増幅回路に供給するとともに、前記4つの信号のうち、第3の信号または前記第3の信号に対して180度位相の異なる第4の信号の一方の、増幅後の振幅が、前記移相量を得るための第2の振幅値に相当するように、前記ゲート閾値以上の前記制御電圧を前記4つの可変増幅回路のうち、前記第3の信号を増幅する第3の可変増幅回路または前記第4の信号を増幅する第4の可変増幅回路の一方に供給し、前記第3の可変増幅回路または前記第4の可変増幅回路の他方に前記制御電圧として0Vを供給する制御回路と、
    を有することを特徴とする移相回路。
  2. 複数の前記移相量のそれぞれについて、前記4つの可変増幅回路に供給される前記制御電圧の4つの値が対応付けられており、前記4つの値のうち3つが前記ゲート閾値以上であり、1つが0Vである第1のテーブルデータを格納するメモリを有し、
    前記制御回路は、前記第1のテーブルデータに基づき、前記4つの可変増幅回路に供給する前記制御電圧を決定する、ことを特徴とする請求項1に記載の移相回路。
  3. 前記メモリは、前記第1の信号と前記第2の信号の一方の増幅後の振幅値を、前記第1の振幅値とする前記制御電圧の値を格納する第2のテーブルデータを格納しており、
    前記制御回路は、前記第2のテーブルデータにおいて、前記第1の信号と前記第2の信号の両方についての前記制御電圧の前記値が前記ゲート閾値より小さい場合、前記第1の信号と前記第2の信号の増幅後の前記差分値が前記第1の振幅値に相当するように、前記ゲート閾値以上となる前記制御電圧の2つの値を決定し、前記第1のテーブルデータを生成する、ことを特徴とする請求項に記載の移相回路。
  4. 入力信号を受け、前記入力信号に基づき、位相が90度ずつ異なる4つの信号を出力する信号生成回路と、トランジスタを含み、前記トランジスタのゲートに供給される制御電圧に基づく増幅率で前記4つの信号のそれぞれを増幅する4つの可変増幅回路と、前記4つの可変増幅回路の出力信号を合成して出力する合成回路と、前記入力信号の位相をシフトする量を示す移相量を受け、前記4つの信号のうち、第1の信号と前記第1の信号に対して180度位相の異なる第2の信号の、増幅後の振幅の差分値が、前記移相量を得るための第1の振幅値に相当するように、前記トランジスタのゲート閾値以上の前記制御電圧を、前記4つの可変増幅回路のうち、前記第1の信号を増幅する第1の可変増幅回路と前記第2の信号を増幅する第2の可変増幅回路に供給するとともに、前記4つの信号のうち、第3の信号または前記第3の信号に対して180度位相の異なる第4の信号の一方の、増幅後の振幅が、前記移相量を得るための第2の振幅値に相当するように、前記ゲート閾値以上の前記制御電圧を前記4つの可変増幅回路のうち、前記第3の信号を増幅する第3の可変増幅回路または前記第4の信号を増幅する第4の可変増幅回路の一方に供給し、前記第3の可変増幅回路または前記第4の可変増幅回路の他方に前記制御電圧として0Vを供給する制御回路と、を備えた複数の移相回路と、
    前記複数の移相回路のそれぞれから出力される第の信号を増幅する複数の増幅回路と、
    前記複数の増幅回路のそれぞれから出力される第の信号に基づく電波を出力する複数のアンテナと、
    を有することを特徴とするフェーズドアレイ装置。
  5. 信号生成回路が、入力信号を受け、前記入力信号に基づき、位相が90度ずつ異なる4つの信号を出力し、
    それぞれトランジスタを含む4つの可変増幅回路が、前記トランジスタのゲートに供給される制御電圧に基づく増幅率で前記4つの信号のそれぞれを増幅し、
    制御回路が、前記入力信号の位相をシフトする量を示す移相量を受け、前記4つの信号のうち、第1の信号と前記第1の信号に対して180度位相の異なる第2の信号の、増幅後の振幅の差分値が、前記移相量を得るための第1の振幅値に相当するように、前記トランジスタのゲート閾値以上の前記制御電圧を、前記4つの可変増幅回路のうち、前記第1の信号を増幅する第1の可変増幅回路と前記第2の信号を増幅する第2の可変増幅回路に供給するとともに、前記4つの信号のうち、第3の信号または前記第3の信号に対して180度位相の異なる第4の信号の一方の、増幅後の振幅が、前記移相量を得るための第2の振幅値に相当するように、前記ゲート閾値以上の前記制御電圧を前記4つの可変増幅回路のうち、前記第3の信号を増幅する第3の可変増幅回路または前記第4の信号を増幅する第4の可変増幅回路の一方に供給し、前記第3の可変増幅回路または前記第4の可変増幅回路の他方に前記制御電圧として0Vを供給し、
    合成回路が、前記4つの可変増幅回路の出力信号を合成して出力する、
    ことを特徴とする位相制御方法。
JP2016027824A 2016-02-17 2016-02-17 移相回路、フェーズドアレイ装置及び位相制御方法 Active JP6638455B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016027824A JP6638455B2 (ja) 2016-02-17 2016-02-17 移相回路、フェーズドアレイ装置及び位相制御方法
US15/422,875 US9806782B2 (en) 2016-02-17 2017-02-02 Phase shift circuit, phased array device, and phase control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016027824A JP6638455B2 (ja) 2016-02-17 2016-02-17 移相回路、フェーズドアレイ装置及び位相制御方法

Publications (2)

Publication Number Publication Date
JP2017147591A JP2017147591A (ja) 2017-08-24
JP6638455B2 true JP6638455B2 (ja) 2020-01-29

Family

ID=59560381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016027824A Active JP6638455B2 (ja) 2016-02-17 2016-02-17 移相回路、フェーズドアレイ装置及び位相制御方法

Country Status (2)

Country Link
US (1) US9806782B2 (ja)
JP (1) JP6638455B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109818596B (zh) * 2019-01-29 2021-03-12 中国科学院上海微系统与信息技术研究所 一种多通道射频信号波形和相位精确控制电路
WO2021171541A1 (ja) * 2020-02-28 2021-09-02 三菱電機株式会社 移相器及びアンテナ装置
CN111952726B (zh) * 2020-08-25 2021-02-12 南京汇君半导体科技有限公司 多波束相控阵芯片、接收机模块以及发射机模块

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283587A (en) * 1992-11-30 1994-02-01 Space Systems/Loral Active transmit phased array antenna
JP2003133906A (ja) * 2001-10-26 2003-05-09 Mitsubishi Electric Corp 移相器
JP2003229738A (ja) * 2002-01-31 2003-08-15 Mitsubishi Electric Corp アナログ形移相器
US7358806B2 (en) * 2004-07-08 2008-04-15 Amalfi Semiconductor, Inc. Method and apparatus for an improved power amplifier
US7800538B2 (en) * 2006-10-27 2010-09-21 Raytheon Company Power combining and energy radiating system and method
JP2011010192A (ja) * 2009-06-29 2011-01-13 Mitsubishi Electric Corp 可変利得増幅器及びそれを用いた移相器
WO2011132348A1 (ja) * 2010-04-19 2011-10-27 日本電気株式会社 移相器
JP5735863B2 (ja) * 2011-06-13 2015-06-17 キヤノン株式会社 無線通信装置、送信方法、及びプログラム

Also Published As

Publication number Publication date
US9806782B2 (en) 2017-10-31
JP2017147591A (ja) 2017-08-24
US20170237475A1 (en) 2017-08-17

Similar Documents

Publication Publication Date Title
US20210377946A1 (en) Transmitter and communication system
JP5349679B2 (ja) 送信モジュールおよびフェーズドアレイアンテナ装置
JP6638455B2 (ja) 移相回路、フェーズドアレイ装置及び位相制御方法
JP2008124947A (ja) 増幅器
US20150338495A1 (en) Detection calibration circuit and transmission apparatus
US7649411B2 (en) Segmented power amplifier
US10274585B2 (en) Electronic circuit, radar apparatus, and method of correcting radar transmission channels
JP2018207403A (ja) 無線通信装置および遅延調整方法
KR101946115B1 (ko) 전력 증폭기 오프 상태 성능을 가능하게 하는 디바이스 및 방법
JP4905448B2 (ja) 半導体回路
US20120157010A1 (en) Electrical Power Amplifier Circuit, and Transmission Device and Communication Device Using the Same
JP6798242B2 (ja) 移相器,半導体集積回路およびフェーズドアレイシステム
JP2015146529A (ja) 増幅装置、及び増幅方法
JP2021065024A (ja) 高周波電源回路及び増幅回路の定数決定方法
JP2009284192A (ja) 利得温度補償回路
WO2015198804A1 (ja) 送信装置および通信システム
JP6183453B2 (ja) 電力増幅装置および電力増幅方法
US8237507B1 (en) Method and system for transmitter linearization
KR101283850B1 (ko) 전력 발진기
JP2009004843A (ja) 電力増幅装置
JP2015033083A (ja) マルチバンド増幅器
JP5168095B2 (ja) サーキュレータ
CN106034095B (zh) 数字预失真发射机及其控制方法
JP6179148B2 (ja) 歪み補償回路および歪み補償方法
JP4119447B2 (ja) フィードフォワード型歪補償増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191023

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191023

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191209

R150 Certificate of patent or registration of utility model

Ref document number: 6638455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150