JP6633581B2

JP6633581B2 - 検出装置

Info

Publication number: JP6633581B2
Application number: JP2017163596A
Authority: JP
Inventors: 精吾高橋; 佑樹福本
Original assignee: FANUC Corp
Current assignee: FANUC Corp
Priority date: 2017-08-28
Filing date: 2017-08-28
Publication date: 2020-01-22
Anticipated expiration: 2037-08-28
Also published as: US20190064227A1; DE102018120654A1; JP2019039871A; CN109443503B; US10718795B2; CN109443503A

Description

本発明は、測定対象物の物理量に応じて抵抗値が変化する検出抵抗体を少なくとも１つ含む、複数の抵抗体を有するブリッジ回路を備える検出装置に関する。

下記特許文献１には、ロードセルの起歪体に設けられたストレンゲージ抵抗がプリント基板にリード線で接続されているものが開示されている。

特開平１１−２１１５４４号公報

上記特許文献１の技術では、ストレンゲージ抵抗から延びるリード線を、プリント基板に半田付けする必要があるが、半田付けするには手間がかかる問題があった。半田付けの手間を解消するために、ストレンゲージ抵抗とプリント基板とをコネクタにより接続することが考えられる。しかし、ストレンゲージ抵抗により構成するホイートストンブリッジ内に、コネクタの接触抵抗が存在することとなり、コネクタの接触抵抗がホイートストンブリッジの出力電圧に影響を与えるため、正確な出力電圧を得ることができないおそれがあった。

本発明は、上記の問題を解決するためになされたものであり、ブリッジ回路の出力電圧を精度よく検出することができる検出装置を提供することを目的とする。

本発明の態様は、検出装置は、測定対象物の物理量に応じて抵抗値が変化する検出抵抗体を少なくとも１つ含む、複数の抵抗体を有するブリッジ回路と、前記ブリッジ回路に電圧を印加する電源と、ハイインピーダンスの入力端子を有し、前記入力端子から前記ブリッジ回路の出力電圧を入力し、入力した前記出力電圧を増幅して出力するアンプと、前記アンプにより増幅された前記出力電圧を入力し、前記出力電圧に基づいて、前記物理量を算出する物理量算出部と、前記ブリッジ回路が設けられ、フレキシブルプリント回路基板である第１基板と、前記アンプが設けられ、前記第１基板とは異なる第２基板と、を備え、前記第１基板は、コネクタを介して、前記第２基板と接続される。

本発明によれば、ブリッジ回路の出力電圧を精度よく検出することができる。

検出装置の回路構成を示す図である。検出装置を多層化した状態を示す模式図である。比較例の検出装置の回路構成を示す図である。検出装置の回路構成を示す図である。変形例の検出装置の回路構成を示す図である。変形例の検出装置の回路構成を示す図である。変形例の検出装置の回路構成を示す図である。変形例の検出装置の回路構成を示す図である。

〔第１の実施の形態〕
［検出装置の構成］
図１は、検出装置１０の回路構成を示す図である。本実施の形態の検出装置１０は、例えば、ロードセルの起歪体等の測定対象物に貼着されたひずみゲージ１２の抵抗値の変化を検出し、抵抗値の変化から測定対象物に発生するひずみ量を算出する。測定対象物のひずみ量から、測定対象物に作用する荷重、圧力、トルク、引張力、せん断力等、測定対象とする物理量を求めることができる。なお、ひずみゲージ１２に代えて、ガス濃度に応じて抵抗値が変化する検出素子を用いて、測定対象とする物理量としてガス濃度を検出するようにしてもよい。

検出装置１０は、ブリッジ回路１４、電源１６および検出回路１８を有している。ブリッジ回路１４は、フレキシブルプリント回路基板（以下、ＦＰＣという。）２０に搭載され、電源１６および検出回路１８は、プリント回路基板（以下、ＰＣＢという。）２２に搭載されている。ＦＰＣ２０は第１基板２４を構成し、ＰＣＢ２２は第２基板２６を構成する。ＦＰＣ２０とＰＣＢ２２とは、コネクタ２８により接続されている。

ブリッジ回路１４は、ひずみゲージ１２、温度補償ゲージ３０、抵抗体３２および抵抗体３４を有している。ひずみゲージ１２は検出抵抗体３１を構成し、温度補償ゲージ３０はリファレンス抵抗体３３を構成する。ひずみゲージ１２は、測定対象物に荷重が作用したときにひずみが生じる場所に貼着される。温度補償ゲージ３０は、測定対象物に荷重が作用したときにもひずみが生じない場所に貼着される。

測定対象物は、測定対象物に作用する荷重によりひずみが生じる他、雰囲気温度に応じてひずみが生じる。ひずみゲージ１２および温度補償ゲージ３０を、上述の場所にそれぞれ貼着することにより、ひずみゲージ１２は、測定対象物の測定対象である荷重と、測定対象以外の雰囲気温度に応じて、その抵抗値が変化し、温度補償ゲージ３０は、測定対象物の測定対象以外の雰囲気温度に応じてのみ、その抵抗値が変化する。抵抗体３２および抵抗体３４は、固定抵抗器である。

ひずみゲージ１２および温度補償ゲージ３０は、測定対象物のひずみ量に応じて、その抵抗値が可変となる。測定対象物に荷重が作用していない状態で、測定対象物が雰囲気温度の変化によりひずみが生じたときには、ブリッジ回路１４は平衡状態（出力電圧＝０）となるように調整されている。一方、測定対象物に荷重が作用することによりひずみが生じたときには、ブリッジ回路１４の平衡状態が崩れ、出力電圧が発生する。この出力電圧の大きさから、測定対象物に作用する荷重を算出することができる。

ひずみゲージ１２と温度補償ゲージ３０とは接点ａにおいて接続され、抵抗体３２と抵抗体３４とは接点ｂにおいて接続され、ひずみゲージ１２と抵抗体３２とは接点ｃにおいて接続され、温度補償ゲージ３０と抵抗体３４とは接点ｄにおいて接続されている。ひずみゲージ１２、温度補償ゲージ３０、抵抗体３２および抵抗体３４は、互いの距離が所定距離以下となるように配置されている。これにより、ひずみゲージ１２、温度補償ゲージ３０、抵抗体３２および抵抗体３４の雰囲気温度が略同一となるようにしている。

電源１６は直流電源であって、定電圧（＝Ｖｂ）をブリッジ回路１４に供給する。電源１６は、正極１６ａ側と負極１６ｂ側には、それぞれエラーアンプ５６、５８が設けられている。

エラーアンプ５６は、オペアンプであって、ハイインピーダンスの差動入力２端子（入力端子５６ａ、５６ｂ）と、ローインピーダンスの出力端子５６ｃを有する。エラーアンプ５６は、入力端子５６ａ、５６ｂに入力された、電源１６の正極１６ａと接点ａとの間の電位差を増幅して、出力端子５６ｃに出力する。つまり、エラーアンプ５６を用いて、電源電圧フィードバック回路を構成している。

エラーアンプ５８は、オペアンプであって、ハイインピーダンスの差動入力２端子（入力端子５８ａ、５８ｂ）と、ローインピーダンスの出力端子５８ｃを有する。エラーアンプ５８は、入力端子５８ａ、５８ｂに入力された、電源１６の負極１６ｂと接点ｂとの間の電位差を増幅して、出力端子５８ｃに出力する。つまり、エラーアンプ５８を用いて、電源電圧フィードバック回路を構成している。

検出回路１８は、計装アンプ３８、および、ひずみ量算出部４２を有している。計装アンプ３８は、ハイインピーダンスの差動入力２端子（入力端子３８ａ、３８ｂ）と、ローインピーダンスの出力端子３８ｃを有している。計装アンプ３８は、入力端子３８ａ、３８ｂに入力された、接点ｃと接点ｄとの間の電位差を増幅して、出力端子３８ｃに出力する。ひずみ量算出部４２は、計装アンプ３８により増幅された電位差を入力し、測定対象物に作用するひずみ量を算出する。ひずみ量算出部４２は、物理量算出部４３を構成する。

ひずみゲージ１２と温度補償ゲージ３０とは、接点ａにおいてエラーアンプ５６の出力端子５６ｃと接続されている。接点ａと出力端子５６ｃとは、コネクタ２８ａを介して接続されている。ひずみゲージ１２と温度補償ゲージ３０とは、接点ａにおいてエラーアンプ５６の負側の入力端子５６ｂと接続されている。接点ａと入力端子５６ｂとは、コネクタ２８ｅを介して接続されている。エラーアンプ５６の正側の入力端子５６ａには、電源１６の正極１６ａが接続されている。

コネクタ２８ａの抵抗値により電圧降下（＝Ｖｄ）が生じるため、接点ａの電圧は、出力端子５６ｃの電圧よりも低くなる。エラーアンプ５６は、正極１６ａの電圧をリファレンス電圧とし、正極１６ａと接点ａとの電位差に応じた電圧を出力端子５６ｃに出力する。これにより、接点ａの電圧Ｖｂを維持する。なお、エラーアンプ５６の入力端子５６ｂは、ハイインピーダンスであり、電流がほとんど流れないため、コネクタ２８ｅにおける電圧降下は無視することができる。

正極１６ａの出力端子５６ｃとひずみゲージ１２との間の配線、および、出力端子５６ｃと温度補償ゲージ３０との間の配線は、出力端子５６ｃとひずみゲージ１２との間の抵抗値と、出力端子５６ｃと温度補償ゲージ３０との間の抵抗値とが等しくなるように設けられている。また、出力端子５６ｃとブリッジ回路１４との間の配線は、所定幅以上であるベタパターンにより形成されている。これにより、出力端子５６ｃとブリッジ回路１４との間の配線の抵抗値を極小とすることができる。

抵抗体３２と抵抗体３４とは、接点ｂにおいてエラーアンプ５８の出力端子５８ｃと接続されている。接点ｂと出力端子５８ｃとは、コネクタ２８ｂを介して接続されている。抵抗体３２と抵抗体３４とは、接点ｂにおいてエラーアンプ５８の負側の入力端子５８ｂと接続されている。接点ｂと入力端子５８ｂとは、コネクタ２８ｆを介して接続されている。エラーアンプ５８の正側の入力端子５８ａには、電源１６の負極１６ｂが接続されている。

コネクタ２８ｂの抵抗値により電圧降下（＝Ｖｄ）が生じるため、接点ｂの電圧は、出力端子５８ｃの電圧よりも高くなる。エラーアンプ５８は、負極１６ｂの電圧をリファレンス電圧とし、負極１６ｂと接点ｂとの電位差に応じた電圧を出力端子５８ｃに出力する。これにより、接点ｂの電圧を０Ｖに維持する。なお、エラーアンプ５８の入力端子５８ｂは、ハイインピーダンスであり、電流がほとんど流れないため、コネクタ２８ｆにおける電圧降下は無視することができる。

負極１６ｂの出力端子５８ｃと抵抗体３２との間の配線、および、出力端子５８ｃと抵抗体３４との間の配線は、出力端子５８ｃと抵抗体３２との間の抵抗値と、出力端子５８ｃと抵抗体３４との間の抵抗値とが等しくなるように設けられている。また、出力端子５８ｃとブリッジ回路１４との間の配線は、所定幅以上であるベタパターンにより形成されている。これにより、出力端子５８ｃとブリッジ回路１４との間の配線の抵抗値を極小とすることができる。

ひずみゲージ１２と抵抗体３２とは、接点ｃにおいて計装アンプ３８の正側の入力端子３８ａと接続されている。接点ｃと入力端子３８ａとは、コネクタ２８ｃを介して接続されている。温度補償ゲージ３０と抵抗体３４とは、接点ｄにおいて計装アンプ３８の負側の入力端子３８ｂと接続されている。接点ｄと入力端子３８ｂとは、コネクタ２８ｄを介して接続されている。これにより、計装アンプ３８には、ブリッジ回路１４の出力電圧が入力されることとなる。

図２は、検出装置１０を多層化した状態を示す模式図である。ブリッジ回路１４は、層Ｌ２−１に配置され、電源１６および検出回路１８は、層Ｌ２−２に配置されている。正極１６ａとブリッジ回路１４との間の配線は、層Ｌ１に配置され、負極１６ｂとブリッジ回路１４との間の配線は、層Ｌ３に配置されている。つまり、ベタパターンである正極１６ａとブリッジ回路１４との間の配線が配置された層Ｌ１と、同じくベタパターンである負極１６ｂとブリッジ回路１４との間の配線が配置された層Ｌ３とによって、ブリッジ回路１４が配置された層Ｌ２−１、および、電源１６および検出回路１８が配置された層Ｌ２−２を挟み込む。これにより、ブリッジ回路１４、電源１６および検出回路１８の信号に、外部からの電磁波等によるノイズの混入を抑制することができる。

［ひずみ量算出］
ひずみ量算出部４２における測定対象物のひずみ量の算出方法について説明する。接点ａと接点ｂとの間の電位差をＶｂとする。図１に示すように、ひずみゲージ１２の抵抗値をＲｇ、温度補償ゲージ３０の抵抗値をＲｒ、抵抗体３２および抵抗体３４の抵抗値をＲ１とする。なお、計装アンプ３８の入力端子３８ａ、３８ｂは、ハイインピーダンスであるため、電流がほとんど流れないため、コネクタ２８ｃ、２８ｄにおける電圧降下は無視することができる。

計装アンプ３８の正側の入力端子３８ａに入力される電圧をＶ＋とすると、電圧Ｖ＋は次の式により求められる。
Ｖ＋＝Ｖｂ×［Ｒ１／（Ｒｇ＋Ｒ１）］

計装アンプ３８の負側の入力端子３８ｂに入力される電圧をＶ−とすると、電圧Ｖ−は次の式により求められる。
Ｖ−＝Ｖｂ×［Ｒ１／（Ｒｒ＋Ｒ１）］

上記の２式より、計装アンプ３８に入力される電位差Ｖｓは、次の式により求められる。
Ｖｓ＝（Ｖ＋）−（Ｖ−）
＝Ｖｂ×｛［Ｒ１／（Ｒｇ＋Ｒ１）］−［Ｒ１／（Ｒｒ＋Ｒ１）］｝

ひずみ量算出部４２は、あらかじめ設定された、Ｖｓの値に対する測定対象物に作用するひずみ量のマップを有し、Ｖｓに応じたひずみ量を算出する。なお、雰囲気温度の変化により生じる測定対象物のひずみに対する、ひずみゲージ１２の抵抗値と温度補償ゲージ３０の抵抗値の値は等しいため、測定対象物に荷重が作用していないときには、Ｖｓ＝０となる。

［作用効果］
（比較例の構成）
図３は比較例の検出装置４４の回路構成を示す図である。以下、検出装置４４の回路構成について説明するが、本実施の形態の検出装置１０と同じ部分は説明を省略する。

検出装置４４は、ブリッジ回路４６、電源１６および検出回路４８を有している。ブリッジ回路４６のうち、ひずみゲージ１２および温度補償ゲージ３０はＦＰＣ２０に搭載され、抵抗体３２および抵抗体３４はＰＣＢ２２に搭載されている。また、電源１６および検出回路４８は、ＰＣＢ２２に搭載されている。ＦＰＣ２０とＰＣＢ２２とは、コネクタ５０により接続されている。

比較例の検出装置４４では、ひずみゲージ１２と温度補償ゲージ３０とは接点ａにおいて接続され、抵抗体３２と抵抗体３４とは接点ｂにおいて接続され、ひずみゲージ１２と抵抗体３２とは接点ｃにおいて接続され、温度補償ゲージ３０と抵抗体３４とは接点ｄにおいて接続されている。

ひずみゲージ１２と温度補償ゲージ３０とは、接点ａにおいてエラーアンプ５６の出力端子５６ｃと接続されている。接点ａと出力端子５６ｃとは、コネクタ５０ａを介して接続されている。ひずみゲージ１２と温度補償ゲージ３０とは、接点ａにおいてエラーアンプ５６の負側の入力端子５６ｂと接続されている。接点ａと入力端子５６ｂとは、コネクタ５０ｅを介して接続されている。エラーアンプ５６の正側の入力端子５６ａには、電源１６の正極１６ａが接続されている。

抵抗体３２と抵抗体３４とは、接点ｂにおいてエラーアンプ５８の出力端子５８ｃと接続されている。接点ｂと出力端子５８ｃとは、ＰＣＢ２２上の配線によって接続されている。抵抗体３２と抵抗体３４とは、接点ｂにおいてエラーアンプ５８の負側の入力端子５８ｂと接続されている。接点ｂと入力端子５８ｂとは、ＰＣＢ２２上の配線によって接続されている。エラーアンプ５８の正側の入力端子５８ａには、電源１６の負極１６ｂが接続されている。

ひずみゲージ１２と抵抗体３２とは、接点ｃにおいて計装アンプ５４の正側の入力端子５４ａと接続されている。ひずみゲージ１２と接点ｃと間は、コネクタ５０ｃによって接続されている。温度補償ゲージ３０と抵抗体３４とは、接点ｄにおいて計装アンプ５４の負側の入力端子５４ｂと接続されている。温度補償ゲージ３０と接点ｄとの間は、コネクタ５０ｄによって接続されている。

検出回路４８は、計装アンプ５４およびひずみ量算出部４２を有している。計装アンプ５４は、ハイインピーダンスではない差動入力２端子（入力端子５４ａ、５４ｂ）と出力端子５４ｃを有する。計装アンプ５４は、入力端子５４ａ、５４ｂに入力された、接点ｃと接点ｄとの間の電位差を増幅して、出力端子５４ｃに出力する。

（比較例の問題点）
比較例の検出装置４４では、ブリッジ回路４６内には、コネクタ５０ｃおよびコネクタ５０ｄがあるため、コネクタ５０ｃおよびコネクタ５０ｄの抵抗値が、接点ｃと接点ｄとの間の電位差に影響を与え、ひずみ量算出部４２において、出力電圧を正確に検出することができなかった。

（本実施の形態の作用効果）
そこで、本実施の形態では、図１の検出装置１０の回路図に示すように、コネクタ２８をブリッジ回路１４の外に配置するようにした。そして、ブリッジ回路１４とハイインピーダンスの入力端子３８ａ、３８ｂを有する計装アンプ３８とをコネクタ２８ｃ、２８ｄによって接続するようにした。また、ひずみ量算出部４２において、計装アンプ３８において増幅されたブリッジ回路１４の出力電圧を入力し、出力電圧に基づいて、測定対象物のひずみ量を算出する。これにより、ブリッジ回路１４と計装アンプ３８との間には、ほとんど電流が流れず、コネクタ２８ｃ、２８ｄにおける電圧降下を無視できる程度に小さくすることができるため、ひずみ量算出部４２により、ブリッジ回路１４から出力される出力電圧を正確に検出することができる。

また、本実施の形態では、ブリッジ回路１４を構成する、ひずみゲージ１２、温度補償ゲージ３０、抵抗体３２および抵抗体３４を、互いの距離が所定距離以下となるように配置した。これにより、ひずみゲージ１２、温度補償ゲージ３０、抵抗体３２および抵抗体３４の雰囲気温度を略同一とすることができ、雰囲気温度の違いによる抵抗値の変化による、ブリッジ回路１４の出力電圧の検出誤差を抑制することができる。加えて、ひずみゲージ１２と抵抗体３２の間の配線による抵抗値と、温度補償ゲージ３０と抵抗体３４の間の配線による抵抗値の違いによるブリッジ回路１４の出力電圧の検出誤差を抑制することができる。

また、本実施の形態では、電源１６の正極１６ａとひずみゲージ１２との間の配線、および、正極１６ａと温度補償ゲージ３０との間の配線は、正極１６ａとひずみゲージ１２との間の抵抗値と、正極１６ａと温度補償ゲージ３０との間の抵抗値とが等しくなるように設けられている。またさらに、本実施の形態では、電源１６の負極１６ｂと抵抗体３２との間の配線、および、負極１６ｂと抵抗体３４との間の配線を、負極１６ｂと抵抗体３２との間の抵抗値と、負極１６ｂと抵抗体３４との間の抵抗値とが等しくなるように設けられている。これにより、配線の抵抗値の違いによる、ブリッジ回路１４の出力電圧の検出誤差を抑制することができる。

また、本実施の形態では、電源１６の正極１６ａとブリッジ回路１４との間の配線、および、負極１６ｂとブリッジ回路１４との間の配線は、所定幅以上であるベタパターンにより形成されている。これにより、正極１６ａとブリッジ回路１４との間の配線、および、負極１６ｂとブリッジ回路１４との間の配線の抵抗値を極小とすることができる。よって、配線の抵抗値による、ブリッジ回路１４の出力電圧の検出誤差を抑制することができる。

また、本実施の形態では、電源１６の正極１６ａとブリッジ回路１４との間の配線が配置される層Ｌ１と、負極１６ｂとブリッジ回路１４との間の配線が配置される層Ｌ３とによって、ブリッジ回路１４が配置される層Ｌ２−１を挟み込むようにした。これにより、ブリッジ回路１４の出力電圧に、外部からの電磁波等によるノイズの混入を抑制することができる。

［第２の実施の形態］
図４は、検出装置１０の回路構成を示す図である。第２の実施の形態では、ＦＰＣ２０に４つのブリッジ回路１４Ａ〜１４Ｄを搭載している。ブリッジ回路１４Ａ〜１４Ｄでは、ひずみゲージ１２および抵抗体３２は、それぞれのブリッジ回路１４Ａ〜１４Ｄで有するが、温度補償ゲージ３０および抵抗体３４は、ブリッジ回路１４Ａ〜１４Ｄで共有している。また、電源１６も、それぞれのブリッジ回路１４Ａ〜１４Ｄに対して設けず、ブリッジ回路１４Ａ〜１４Ｄで共有する。以下、本実施の形態の検出装置１０の回路構成について説明するが、第１の実施の形態の検出装置１０と同じ部分は説明を省略する。

本実施の形態の検出装置１０では、各ブリッジ回路１４Ａ〜１４Ｄに設けられたひずみゲージ１２と、共有の温度補償ゲージ３０とは接点ａにおいて接続され、各ブリッジ回路１４Ａ〜１４Ｄに設けられた抵抗体３２と、共有の抵抗体３４とは接点ｂにおいて接続されている。各ブリッジ回路１４Ａ〜１４Ｄのひずみゲージ１２と抵抗体３２とは接点ｃ１〜ｃ４において接続され、共有の温度補償ゲージ３０と抵抗体３４とは接点ｄにおいて接続されている。

電源１６は直流電源であって、定電圧（＝Ｖｂ）を各ブリッジ回路１４Ａ〜１４Ｄに供給する。電源１６は、正極１６ａ側と負極１６ｂ側には、それぞれエラーアンプ５６、５８が設けられている。

検出回路１８は、計装アンプ３８Ａ〜３８Ｄ、および、ひずみ量算出部４２Ａ〜４２Ｄを有している。計装アンプ３８Ａ〜３８Ｄは、ハイインピーダンスの差動入力２端子（入力端子３８ａ、３８ｂ）と、ローインピーダンスの出力端子３８ｃを有している。計装アンプ３８Ａ〜３８Ｄは、入力端子３８ａ、３８ｂに入力された、接点ｃと接点ｄとの間の電位差を増幅して、出力端子３８ｃに出力する。ひずみ量算出部４２Ａ〜４２Ｄは、計装アンプ３８Ａ〜３８Ｄにより増幅された電位差を入力し、測定対象物に作用するひずみ量を算出する。

各ブリッジ回路１４Ａ〜１４Ｄのひずみゲージ１２と、共有の温度補償ゲージ３０とは、接点ａにおいてエラーアンプ５６の出力端子５６ｃと接続されている。接点ａと出力端子５６ｃとは、コネクタ２８ａを介して接続されている。各ブリッジ回路１４Ａ〜１４Ｄのひずみゲージ１２と、共有の温度補償ゲージ３０とは、接点ａにおいてエラーアンプ５６の負側の入力端子５６ｂと接続されている。接点ａと入力端子５６ｂとは、コネクタ２８ｅを介して接続されている。エラーアンプ５６の正側の入力端子５６ａには、電源１６の正極１６ａが接続されている。

各ブリッジ回路１４Ａ〜１４Ｄの抵抗体３２と、共有の抵抗体３４とは、接点ｂにおいてエラーアンプ５８の出力端子５８ｃと接続されている。接点ｂと出力端子５８ｃとは、コネクタ２８ｂを介して接続されている。抵抗体３２と抵抗体３４とは、接点ｂにおいてエラーアンプ５８の負側の入力端子５８ｂと接続されている。接点ｂと入力端子５８ｂとは、コネクタ２８ｆを介して接続されている。エラーアンプ５８の正側の入力端子５８ａには、電源１６の負極１６ｂが接続されている。

各ブリッジ回路１４Ａ〜１４Ｄのひずみゲージ１２と、各ブリッジ回路１４Ａ〜１４Ｄの抵抗体３２とは、接点ｃ１〜ｃ４において各計装アンプ３８Ａ〜３８Ｄの正側の入力端子３８ａと接続されている。接点ｃ１〜ｃ４と入力端子３８ａとは、コネクタ２８ｃ１〜２８ｃ４を介して接続されている。共有の温度補償ゲージ３０と、共有の抵抗体３４とは、接点ｄにおいて計装アンプ３８Ａ〜３８Ｄの負側の入力端子３８ｂと接続されている。接点ｄと入力端子３８ｂとは、コネクタ２８ｄを介して接続されている。これにより、各計装アンプ３８Ａ〜３８Ｄには、各ブリッジ回路１４Ａ〜１４Ｄの出力電圧が入力されることとなる。

計装アンプ３８Ａ〜３８Ｄに入力される電位差Ｖｓ１〜Ｖｓ４は、第１の実施の形態で説明した計装アンプ３８に入力される電位差Ｖｓの求め方と同様にして、求めることができる。

［作用効果］
本実施の形態では、検出装置１０は、ブリッジ回路１４Ａ〜１４Ｄを複数（４つ）有し、電源１６を各ブリッジ回路１４Ａ〜１４Ｄで共有する。これにより、検出装置１０の小型化を図るとともに、製造コストを抑制することができる。

また、本実施の形態では、温度補償ゲージ３０を各ブリッジ回路１４Ａ〜１４Ｄで共有する。これにより、検出装置１０の小型化を図るとともに、製造コストを抑制することができる。

〔変形例〕
図５は、変形例の検出装置１０の回路構成を示す図である。図５に示すように、第１の実施の形態の抵抗体３２の位置（図１参照）に、ひずみゲージ１２と対向して接着され、ひずみゲージ１２と逆方向に抵抗値が変化する別のひずみゲージ１３を配置するようにしてもよい。この場合、起歪体の膨張による温度変化はひずみゲージ１２とひずみゲージ１３を対向して接着することでキャンセルできるため、第１の実施の形態で配置していた温度補償ゲージ３０は必要なく、抵抗体３５とすることができる。この抵抗体３５は、抵抗体３２および抵抗体３４と同じく、固定抵抗器である。また、ひずみゲージ１３は、検出抵抗体３１を構成する。この場合、ブリッジ回路１４は、２つのひずみゲージ１２、１３を有することとなる。

図６は、変形例の検出装置１０の回路構成を示す図である。図６に示すように、第１の実施の形態の抵抗体３４の位置（図１参照）に、ひずみゲージ１２を配置するようにし、第１の実施の形態の抵抗体３２の位置（図１参照）に、温度補償ゲージ３０を配置するようにしてもよい。この場合、ブリッジ回路１４は、２つのひずみゲージ１２と、２つの温度補償ゲージ３０を有することとなる。

図７は、変形例の検出装置１０の回路構成を示す図である。図７に示すように、第１の実施の形態の抵抗体３４の位置（図１参照）に、ひずみゲージ１２を配置するようにし、第１の実施の形態の温度補償ゲージ３０の位置および抵抗体３２の位置に、ひずみゲージ１２と対向して接着され、ひずみゲージ１２と逆方向に抵抗値が変化する別のひずみゲージ１３を配置してもよい。この場合、ブリッジ回路１４は、合計４つのひずみゲージ１２、１３を有することとなる。

図８は、変形例の検出装置１０の回路構成を示す図である。図８に示すように、第２の実施の形態の抵抗体３２の位置（図４参照）に、ひずみゲージ１２と対向して接着され、ひずみゲージ１２と逆方向に抵抗値が変化する別のひずみゲージ１３を配置するようにしてもよい。この場合、起歪体の膨張による温度変化はひずみゲージ１２とひずみゲージ１３を対向して接着することでキャンセルできるため、第２の実施の形態で配置していた温度補償ゲージ３０は必要なく、抵抗体３５とすることができる。この抵抗体３５は、抵抗体３２および抵抗体３４と同じく、固定抵抗器である。この場合、各ブリッジ回路１４Ａ〜１４Ｄは、２つのひずみゲージ１２、１３を有することとなる。

〔実施の形態から得られる技術的思想〕
上記実施の形態から把握しうる技術的思想について、以下に記載する。

検出装置（１０）は、測定対象物の物理量に応じて抵抗値が変化する検出抵抗体（３１）を少なくとも１つ含む、複数の抵抗体（３１〜３５）を有するブリッジ回路（１４、１４Ａ〜１４Ｄ）と、前記ブリッジ回路（１４、１４Ａ〜１４Ｄ）に電圧を印加する電源（１６）と、ハイインピーダンスの入力端子（３８ａ、３８ｂ）を有し、前記入力端子（３８ａ、３８ｂ）から前記ブリッジ回路（１４、１４Ａ〜１４Ｄ）の出力電圧を入力し、入力した前記出力電圧を増幅して出力するアンプ（３８、３８Ａ〜３８Ｄ）と、前記アンプ（３８、３８Ａ〜３８Ｄ）により増幅された前記出力電圧を入力し、前記出力電圧に基づいて、前記物理量を算出する物理量算出部（４３）と、前記ブリッジ回路（１４、１４Ａ〜１４Ｄ）が設けられ、フレキシブルプリント回路基板である第１基板（２４）と、前記アンプ（３８、３８Ａ〜３８Ｄ）が設けられ、前記第１基板（２４）とは異なる第２基板（２６）と、を備え、前記第１基板（２４）は、コネクタ（２８）を介して、前記第２基板（２６）と接続される。これにより、コネクタ（２８）における電圧降下を無視できる程度に小さくすることができるため、物理量算出部（４３）により、ブリッジ回路（１４、１４Ａ〜１４Ｄ）から出力される出力電圧を正確に検出することができる。

上記の検出装置（１０）であって、前記ブリッジ回路（１４、１４Ａ〜１４Ｄ）の前記複数の抵抗体（３１〜３５）の間の距離は、所定距離以下であってもよい。これにより、各抵抗体（３１〜３５）の雰囲気温度を略同一とすることができ、雰囲気温度の違いによる抵抗値の変化にともなう、ブリッジ回路（１４、１４Ａ〜１４Ｄ）の出力電圧の検出誤差を抑制することができる。加えて、各抵抗体（３１〜３５）の間の配線による抵抗値の違いによるブリッジ回路（１４、１４Ａ〜１４Ｄ）の出力電圧の検出誤差を抑制することができる。

上記の検出装置（１０）であって、前記電源（１６）の負極（１６ｂ）と、前記電源（１６）の負極（１６ｂ）と接続する各抵抗体（３１、３２、３３、３４）との間の抵抗値が等しくなるように、前記電源（１６）と前記各抵抗体（３１、３２、３３、３４）とを接続する配線を設けてもよい。これにより、配線の抵抗値の違いによる、ブリッジ回路（１４、１４Ａ〜１４Ｄ）の出力電圧の検出誤差を抑制することができる。

上記の検出装置（１０）であって、前記電源（１６）の正極（１６ａ）と、前記電源（１６）の正極（１６ａ）と接続する各抵抗体（３１、３３、３５）との間の抵抗値が等しくなるように、前記電源（１６）と前記各抵抗体（３１、３３、３５）とを接続する配線を設けてもよい。これにより、配線の抵抗値の違いによる、ブリッジ回路（１４、１４Ａ〜１４Ｄ）の出力電圧の検出誤差を抑制することができる。

上記の検出装置（１０）であって、前記電源（１６）の負極（１６ｂ）と、前記ブリッジ回路（１４、１４Ａ〜１４Ｄ）との間の配線は、所定幅以上であるベタパターンであってもよい。よって、配線の抵抗値による、ブリッジ回路（１４、１４Ａ〜１４Ｄ）の出力電圧の検出誤差を抑制することができる。

上記の検出装置（１０）であって、前記電源の正極（１６ａ）と、前記ブリッジ回路（１４、１４Ａ〜１４Ｄ）との間の配線は、所定幅以上であるベタパターンであってもよい。よって、配線の抵抗値による、ブリッジ回路（１４、１４Ａ〜１４Ｄ）の出力電圧の検出誤差を抑制することができる。

上記の検出装置（１０）であって、前記電源（１６）の正極（１６ａ）と、前記電源（１６）の正極（１６ａ）と接続する各抵抗体（３１、３３、３５）との間の配線が設けられる第１層（Ｌ１）と、前記ブリッジ回路（１４、１４Ａ〜１４Ｄ）が設けられる第２層（Ｌ２−１）と、を有し、前記第１層（Ｌ１）と前記第２層（Ｌ２−１）とを積層してもよい。これにより、ブリッジ回路（１４、１４Ａ〜１４Ｄ）の出力電圧に、外部からの電磁波等によるノイズの混入を抑制することができる。

上記の検出装置（１０）であって、前記ブリッジ回路（１４、１４Ａ〜１４Ｄ）が設けられる第２層（Ｌ２−１）と、前記電源（１６）の負極（１６ｂ）と、前記電源（１６）の負極（１６ｂ）と接続する各抵抗体（３１、３２、３３、３４）との間の配線が設けられる第３層（Ｌ３）と、を有し、前記第２層（Ｌ２−１）と前記第３層（Ｌ３）とを積層してもよい。これにより、ブリッジ回路（１４、１４Ａ〜１４Ｄ）の出力電圧に、外部からの電磁波等によるノイズの混入を抑制することができる。

上記の検出装置（１０）であって、前記電源（１６）の正極（１６ａ）と、前記電源（１６）の正極（１６ａ）と接続する各抵抗体（３１、３３、３５）との間の配線が設けられる第１層（Ｌ１）と、前記ブリッジ回路（１４、１４Ａ〜１４Ｄ）が設けられる第２層（Ｌ２−１）と、前記電源（１６）の負極（１６ｂ）と、前記電源（１６）の負極（１６ｂ）と接続する各抵抗体（３１、３２、３３、３４）との間の配線が設けられる第３層（Ｌ３）と、を有し、前記第２層（Ｌ２−１）を、前記第１層（Ｌ１）と前記第３層（Ｌ３）とによって挟んで配置してもよい。これにより、ブリッジ回路（１４、１４Ａ〜１４Ｄ）の出力電圧に、外部からの電磁波等によるノイズの混入を抑制することができる。

上記の検出装置（１０）であって、前記ブリッジ回路（１４Ａ〜１４Ｄ）を複数有し、前記電源（１６）は、複数の前記ブリッジ回路（１４Ａ〜１４Ｄ）で共有されてもよい。これにより、検出装置（１０）の小型化を図るとともに、製造コストを抑制することができる。

上記の検出装置（１０）であって、前記ブリッジ回路（１４Ａ〜１４Ｄ）を複数有し、前記検出抵抗体（３１）は、前記測定対象物の測定対象の物理量、および、測定対象以外の物理量に応じて抵抗値が変化し、前記ブリッジ回路（１４Ａ〜１４Ｄ）は、前記測定対象物の測定対象以外の前記物理量に応じて抵抗値が変化するリファレンス抵抗体（３３）を有し、前記リファレンス抵抗体（３３）は、複数の前記ブリッジ回路（１４Ａ〜１４Ｄ）で共有されてもよい。これにより、検出装置（１０）の小型化を図るとともに、製造コストを抑制することができる。

１０…検出装置１４、１４Ａ〜１４Ｄ…ブリッジ回路
１６…電源１６ａ…正極
１６ｂ…負極２４…第１基板
２６…第２基板２８…コネクタ
３１…検出抵抗体３２、３４、３５…抵抗体
３３…リファレンス抵抗体３８、３８Ａ〜３８Ｄ…計装アンプ
３８ａ、３８ｂ…入力端子４３…物理量算出部
Ｌ１、Ｌ２−１、Ｌ３…層

Claims

測定対象物の物理量に応じて抵抗値が変化する検出抵抗体を少なくとも１つ含む、複数の抵抗体を有するブリッジ回路と、
前記ブリッジ回路に電圧を印加する電源と、
ハイインピーダンスの入力端子を有し、前記入力端子から前記ブリッジ回路の出力電圧を入力し、入力した前記出力電圧を増幅して出力するアンプと、
前記アンプにより増幅された前記出力電圧を入力し、前記出力電圧に基づいて、前記物理量を算出する物理量算出部と、
前記ブリッジ回路が設けられ、フレキシブルプリント回路基板である第１基板と、
前記アンプが設けられ、前記第１基板とは異なる第２基板と、
前記電源の正極と、前記電源の正極と接続する前記ブリッジ回路の各抵抗体との間の配線が設けられる第１層と、
前記ブリッジ回路が設けられる第２層と、
を備え、
前記第１基板は、コネクタを介して、前記第２基板と接続され、
前記第１層と前記第２層とを積層する、検出装置。
測定対象物の物理量に応じて抵抗値が変化する検出抵抗体を少なくとも１つ含む、複数の抵抗体を有するブリッジ回路と、
前記ブリッジ回路に電圧を印加する電源と、
ハイインピーダンスの入力端子を有し、前記入力端子から前記ブリッジ回路の出力電圧を入力し、入力した前記出力電圧を増幅して出力するアンプと、
前記アンプにより増幅された前記出力電圧を入力し、前記出力電圧に基づいて、前記物理量を算出する物理量算出部と、
前記ブリッジ回路が設けられ、フレキシブルプリント回路基板である第１基板と、
前記アンプが設けられ、前記第１基板とは異なる第２基板と、
前記ブリッジ回路が設けられる第２層と、
前記電源の負極と、前記電源の負極と接続する前記ブリッジ回路の各抵抗体との間の配線が設けられる第３層と、
を備え、
前記第１基板は、コネクタを介して、前記第２基板と接続され、
前記第２層と前記第３層とを積層する、検出装置。
測定対象物の物理量に応じて抵抗値が変化する検出抵抗体を少なくとも１つ含む、複数の抵抗体を有するブリッジ回路と、
前記ブリッジ回路に電圧を印加する電源と、
ハイインピーダンスの入力端子を有し、前記入力端子から前記ブリッジ回路の出力電圧を入力し、入力した前記出力電圧を増幅して出力するアンプと、
前記アンプにより増幅された前記出力電圧を入力し、前記出力電圧に基づいて、前記物理量を算出する物理量算出部と、
前記ブリッジ回路が設けられ、フレキシブルプリント回路基板である第１基板と、
前記アンプが設けられ、前記第１基板とは異なる第２基板と、
前記電源の正極と、前記電源の正極と接続する前記ブリッジ回路の各抵抗体との間の配線が設けられる第１層と、
前記ブリッジ回路が設けられる第２層と、
前記電源の負極と、前記電源の負極と接続する前記ブリッジ回路の各抵抗体との間の配線が設けられる第３層と、
を備え、
前記第１基板は、コネクタを介して、前記第２基板と接続され、
前記第２層を、前記第１層と前記第３層とによって挟んで配置する、検出装置。
請求項１〜３のいずれか１項に記載の検出装置であって、
前記ブリッジ回路の前記複数の抵抗体の間の距離は、所定距離以下である、検出装置。
請求項１〜４のいずれか１項に記載の検出装置であって、
前記電源の負極と、前記電源の負極と接続する各抵抗体との間の抵抗値が等しくなるように、前記電源と前記各抵抗体とを接続する配線を設ける、検出装置。
請求項１〜５のいずれか１項に記載の検出装置であって、
前記電源の正極と、前記電源の正極と接続する各抵抗体との間の抵抗値が等しくなるように、前記電源と前記各抵抗体とを接続する配線を設ける、検出装置。
請求項１〜６のいずれか１項に記載の検出装置であって、
前記電源の負極と、前記ブリッジ回路との間の配線は、所定幅以上であるベタパターンである、検出装置。
請求項１〜７のいずれか１項に記載の検出装置であって、
前記電源の正極と、前記ブリッジ回路との間の配線は、所定幅以上であるベタパターンである、検出装置。
請求項１〜８のいずれか１項に記載の検出装置であって、
前記ブリッジ回路を複数有し、
前記電源は、複数の前記ブリッジ回路で共有される、検出装置。
請求項１〜９のいずれか１項に記載の検出装置であって、
前記ブリッジ回路を複数有し、
前記検出抵抗体は、前記測定対象物の測定対象の物理量、および、測定対象以外の物理量に応じて抵抗値が変化し、
前記ブリッジ回路は、前記測定対象物の測定対象以外の前記物理量に応じて抵抗値が変化するリファレンス抵抗体を有し、
前記リファレンス抵抗体は、複数の前記ブリッジ回路で共有される、検出装置。