JP6631689B2

JP6631689B2 - 材料試験機用の同期回路および材料試験機

Info

Publication number: JP6631689B2
Application number: JP2018501442A
Authority: JP
Inventors: 博志辻
Original assignee: Shimadzu Corp
Current assignee: Shimadzu Corp
Priority date: 2016-02-23
Filing date: 2016-02-23
Publication date: 2020-01-15
Anticipated expiration: 2036-02-23
Also published as: JPWO2017145255A1; EP3421965A1; WO2017145255A1; US10866174B2; EP3421965A4; US20180328825A1; EP3421965B1

Description

この発明は、複数の機能単位を同期させて動作させる材料試験機用の同期回路およびそれを備えた材料試験機に関する。

材料試験を実行する材料試験機には、試験片に試験負荷を与える負荷機構と、負荷機構により試験片に与える試験力を検出する荷重検出器や試験片に生じた変位を検出する変位計などの複数の測定装置が配設されている。このような材料試験機では、これらの測定装置が検出した物理量をアナログ信号からデジタル信号に変換して制御部に入力する検出回路と、制御部から負荷機構の駆動源としてのモータの動作を制御する指令値をデジタル信号からアナログ信号に変換して、試験機を動作させる動作回路など、複数の回路が構成されている（特許文献１および特許文献２参照）。

特開２００７−２１８８０９号公報特許第５４３５１３５号公報

図９は、従来の同期回路の概要を示すブロック図である。図１０は、従来の同期信号の説明図である。材料試験機における物理量の検出回路や負荷機構の動作回路は、それぞれ別のボード上に機能を実行する部品が配置されたユニットとして構成されている。そして、これらの別々のボードに実装されたＡＤ（アナログ―デジタル）変換器やＤＡ（デジタル―アナログ）変換器に同期した動作をさせるために、同期コントローラ１４９と各ボード１５１、１５２、１５３とを通信用配線で接続した同期回路が組まれている。

従来は、同期コントローラ１４９と各ボード１５１、１５２、１５３との間に、周波数が互いに異なる同期信号の数に応じた数の通信経路を設けていた。図９に示す同期回路では、図１０に示すようなパルス列におけるパルスの繰り返し周期が異なる３つの同期信号Ｓ１、Ｓ２、Ｓ３のそれぞれに対応する通信経路が設けられている。そして、各信号に割り当てられた通信経路を通じて、同期コントローラ１４９から各ボード１５１、１５２、１５３に同期信号Ｓ１、Ｓ２、Ｓ３がそれぞれ送信される。各同期信号Ｓ１、Ｓ２、Ｓ３は、各回路において同期させたい動作のタイミングを示すものであり、例えば、各回路におけるＡＤ変換器やＤＡ変換器からのデータ出力を同期信号Ｓ１に規定されたタイミングで同期させるときには、同期信号Ｓ１を送信する通信経路を介して同期コントローラから各ボードに同期信号Ｓ１を送信していた。

このように、従来の同期回路では、同期信号の数だけ通信経路が必要となるため、同期信号の数が増えるほど通信用配線の数が増加し、配線処理が煩雑になるという問題がある。また、通信経路の数は、回路設計時に決めてしまうため、回路設計後に同期信号の数を増減させるには、回路の設計変更が必要となり、手間がかかるという問題がある。

この発明は、上記課題を解決するためになされたものであり、１つの通信経路に複数の同期信号を多重させる材料試験機用の同期回路および材料試験機を提供することを目的とする。

請求項１に記載の発明は、材料試験機を構成する複数の機能単位の動作を同期させる同期コントローラを備えた同期回路であって、前記同期コントローラと前記複数の機能単位のそれぞれに接続される通信経路を備え、前記同期コントローラは、前記複数の機能単位に対して複数の同期信号を多重化した多重同期信号を１つの通信経路を介して送信し、前記複数の機能単位のそれぞれには、前記多重同期信号から前記複数の同期信号の各々を認識して抽出する抽出手段が設けられ、前記多重同期信号は、前記多重同期信号に含まれる前記複数の同期信号の各々が互いに１つ上の周波数の整数分の１となる周波数の信号を多重化したものであり、前記多重同期信号に含まれる前記複数の同期信号の数によりパルス列におけるパルス幅が異なる。

請求項２に記載の発明は、請求項１に記載の材料試験機用の同期回路において、前記抽出手段は、アナログ回路またはデジタル回路で構成される。

請求項３に記載の発明は、材料試験機を構成する複数の機能単位の動作を同期させる同期コントローラを備えた同期回路であって、前記同期コントローラと前記複数の機能単位のそれぞれに接続される通信経路を備え、前記同期コントローラは、前記複数の機能単位に対して複数の同期信号を多重化した多重同期信号を１つの通信経路を介して送信し、前記複数の機能単位のそれぞれには、前記多重同期信号から前記複数の同期信号の各々を認識して抽出する抽出手段が設けられ、前記多重同期信号は、前記多重同期信号に含まれる前記複数の同期信号のうち最も周波数の高い同期信号の整数分の１の周波数の信号が多重化されたものであり、前記最も周波数の高い同期信号のパルス列を基準とし、前記最も周波数の高い同期信号のパルス列におけるパルスの位置よりも後ろの所定の位置に他の同期信号のパルスが配置されたパルス列となる。

請求項４に記載の発明は、請求項３に記載の材料試験機用の同期回路において、前記抽出手段は、デジタル回路で構成される。

請求項５に記載の発明は、試験片に試験負荷を与える負荷機構と、前記試験片における物理量の変化を検出する測定装置と、前記測定装置の検出値に基づいて物理量を演算するとともに前記負荷機構の制御量を演算する演算制御部と、前記演算制御部における演算結果を表示する表示部と、を有する制御装置と、を備える材料試験機であって、前記制御装置は、前記演算制御部において演算された制御量を前記負荷機構における動力源の動作信号に変換して出力する負荷機構制御ユニットと、前記測定装置からの入力を受け付ける物理量検出ユニットと、前記演算制御部において演算された物理量を前記表示部に表示するための表示ユニットと、を備え、前記制御装置は、請求項１から請求項４のいずれか１項に記載の材料試験機用の同期回路を含むことを特徴とする。

請求項１から請求項５に記載の発明によれば、同期コントローラが、複数の機能単位の１つに対し１つの通信経路を介して複数の同期信号を多重化した多重同期信号を送信し、受信側は、多重同期信号から個々の同期信号を認識して抽出する抽出手段を備えることから、同期コントローラと各機能単位であるボードやユニット間の配線が１経路で済むようになり、同期回路を組む際の配線を簡素化することが可能となる。また、同期信号の数を増加させたい場合でも、従来のように回路の設計変更を行う必要がなく、容易に対応することが可能となる。

また、請求項１に記載の発明によれば、多重同期信号は、多重同期信号に含まれる複数の同期信号の各々が互いに１つ上の周波数の整数分の１となる周波数の信号を多重化したものであり、多重同期信号に含まれる複数の同期信号の数によりパルス幅が異なるパルス列となることから、多重同期信号を受信して個々の同期信号を抽出する回路の構成を簡易なものとすることが可能となる。

請求項３に記載の発明によれば、多重同期信号は、多重同期信号に含まれる複数の同期信号のうち最も周波数の高い同期信号の整数分の１の周波数の信号が多重化されたものであり、最も周波数の高い同期信号のパルス列を基準として、他の周波数のパルスが配置されたパルス列となることから、同期信号の周波数として、最も周波数の高い同期信号の整数分の１という条件を満たしていれば、他の同期信号間の関係性を考慮することなく、同期信号の周波数を選択することが可能となる。

この発明に係る材料試験機の概要図である。この発明に係る同期回路の概要を示すブロック図である。多重同期信号の一例を示す説明図である。多重同期信号の個々の同期信号への分離を説明する概要図である。多重同期信号の他の例を示す説明図である。多重同期信号の個々の同期信号への分離を説明する概要図である。多重同期信号の他の例を示す説明図である。多重同期信号の個々の同期信号への分離を説明する概要図である。従来の同期回路の概要を示すブロック図である。従来の同期信号の説明図である。

以下、この発明の実施の形態を図面に基づいて説明する。図１は、この発明に係る材料試験機の概要図である。

この材料試験機は、試験機本体１と制御装置２から構成される。試験機本体１は、テーブル１６と、このテーブル１６上に鉛直方向を向く状態で回転可能に立設された一対のねじ棹１１、１２と、これらのねじ棹１１、１２に沿って移動可能なクロスヘッド１３と、このクロスヘッド１３を移動させて試験片１０に対して負荷を付与するための負荷機構３０と、試験片１０における物理量の変化を測定する測定装置であるロードセル１４および変位計１５を備える。

クロスヘッド１３は、一対のねじ棹１１、１２に対して、図示を省略したナット（ボールナット）を介して連結されている。各ねじ棹１１、１２の下端部には、負荷機構３０におけるウォーム減速機３２、３３が連結されている。このウォーム減速機３２、３３は、負荷機構３０の駆動源であるサーボモータ３１と連結されており、サーボモータ３１の回転がウォーム減速機３２、３３を介して、一対のねじ棹１１、１２に伝達される構成となっている。サーボモータ３１の回転によって、一対のねじ棹１１、１２が同期して回転することにより、クロスヘッド１３は、これらのねじ棹１１、１２に沿って昇降する。

クロスヘッド１３には、試験片１０の上端部を把持するための上つかみ具２１が付設されている。一方、テーブル１６には、試験片１０の下端部を把持するための下つかみ具２２が付設されている。引っ張り試験を行う場合には、試験片１０の両端部をこれらの上つかみ具２１および下つかみ具２２により把持した状態で、クロスヘッド１３を上昇させることにより、試験片１０に試験力（引張荷重）を負荷する。

制御装置２は、コンピュータやシーケンサーおよびこれらの周辺機器によって構成されており、論理演算を実行するＣＰＵ、装置の制御に必要な動作プログラムが格納されたＲＯＭ、制御時にデータ等が一時的にストアされるＲＡＭ等を有し、装置全体を制御する制御部４０と、ロードアンプ４１とＡＤ変換器４３が実装された試験力検出用のボード５１と、ストレインアンプ４２とＡＤ変換器４４が実装された変位検出用のボード５２と、サーボアンプ４５とＤＡ変換器４６が実装されたモータ制御用のボード５３とを備える。ボード５１とボード５２は、この発明における物理量検出ユニットに相当し、ボード５３は、この発明における負荷機構制御ユニットに相当する。

負荷機構３０を動作させたときに、上つかみ具２１および下つかみ具２２により両端を把持された試験片１０に作用する試験力はロードセル１４によって検出され、ロードアンプ４１により増幅された後、ＡＤ変換器４３でデジタル化されて制御部４０に入力される。また、試験片１０に生じた変位量は、変位計１５により測定され、ストレインアンプ４２により増幅された後、ＡＤ変換器４４でデジタル化されて制御部４０に入力される。

制御部４０は、ロードセル１４および変位計１５からの試験力データおよび変位量データを取り込んでデータ処理を実行するとともに、デジタルデータとして入力された試験力および変位量の変動を利用してサーボモータ３１の回転駆動をフィードバック制御する。サーボモータ３１は、サーボアンプ４５から供給される電流により回転駆動する。サーボアンプ４５は制御部４０からのＤＡ変換器４６を介して供給される回転角速度指令の大きさに応じた電流をサーボモータ３１に供給する。

制御部４０には、入力部４７が接続され、オペレータからの各種入力を受け付ける。また、制御部４０には、表示部４８がＧＰＵ（グラフィックスプロセッシングユニット）を実装したグラフィックボード５４を介して接続され、表示部４８には、制御部４０において演算された変位量や試験力が表示される。なお、グラフィックボード５４は、この発明における表示ユニットに相当する。さらに、制御部４０は、ＡＤ変換器４３、ＡＤ変換器４４およびＤＡ変換器４６の動作を同期させるための同期コントローラ４９を備える。

図２は、この発明に係る同期回路の概要を示すブロック図である。なお、この図２においては、同期コントローラ４９と各ボード５１、５２、５３との間の配線を模式的に示している。

同期コントローラ４９は、各ボード５１、５２、５３とそれぞれ１つの通信用配線で接続され、同期コントローラ４９と各ボード５１、５２、５３との間には、１つの通信経路が形成される。同期コントローラ４９から各ボード５１、５２、５３には、複数の同期信号が多重化された多重同期信号Ｓが送信される。各ボード５１、５２、５３には、多重同期信号Ｓに含まれる同期信号Ｓ１、Ｓ２、Ｓ３を認識して個別の同期信号Ｓ１、Ｓ２、Ｓ３を抽出する抽出手段としての信号抽出部６１ａ、６１ｂ、６１ｃが設けられており、各ボード５１、５２、５３に入力された多重同期信号Ｓから、信号抽出部６１ａ、６１ｂ、６１ｃにより個別の同期信号Ｓ１、Ｓ２、Ｓ３が抽出される。しかる後、例えば、ボード５１のＡＤ変換器４３とボード５２のＡＤ変換器４４とボード５３のＤＡ変換器４６とが、多重同期信号Ｓから分離された同期信号Ｓ１のタイミングにより同期してデータを出力する。

図３は、多重同期信号Ｓの一例を示す説明図である。図４は、多重同期信号Ｓの個々の同期信号Ｓ１、Ｓ２、Ｓ３への分離を説明する概要図である。

図３に示す多重同期信号Ｓは、周波数の異なる３つの同期信号Ｓ１、Ｓ２、Ｓ３を多重化したものである。多重同期信号Ｓのパルス列は、多重同期信号Ｓに含まれる同期信号のうち最も周波数の高い同期信号Ｓ１を先頭に置き、２番目に周波数の高い同期信号Ｓ２をその次に配置し、３番目に周波数の高い同期信号Ｓ３をさらにその次に配置したパルス列となる。この多重同期信号Ｓでは、同期信号Ｓ２の周波数は同期信号Ｓ１の周波数の整数分の１であり、かつ、同期信号Ｓ３の周波数は同期信号Ｓ２の周波数の整数分の１である。すなわち、多重同期信号Ｓに含まれる同期信号Ｓ１、Ｓ２、Ｓ３の関係は、互いに１つ上の周波数の整数分の１となる周波数を持つ関係となる。多重同期信号Ｓのパルス列における各パルスのパルス幅は、最も周波数の高い同期信号Ｓ１のパルス幅である所定時間Ｔの整数倍となる。

図３の多重同期信号Ｓの場合、同期コントローラ４９から送信された多重同期信号Ｓを受信するボード５１、５２、５３では、信号抽出部６１ａ、６１ｂ、６１ｃにより、信号のパルス幅が所定時間Ｔの何倍であるかを確認する。すなわち、信号抽出部６１ａ、６１ｂ、６１ｃは、図４の下段に示すように、パルス幅が所定時間Ｔの１倍であれば同期信号Ｓ１のみが含まれるパルスであると認識する。また、信号抽出部６１ａ、６１ｂ、６１ｃは、図４の中段に示すように、パルス幅が所定時間Ｔの２倍であれば同期信号Ｓ１と同期信号Ｓ２が含まれるパルスであると認識する。さらに、信号抽出部６１ａ、６１ｂ、６１ｃは、図４の上段に示すように、パルス幅が所定時間Ｔの３倍であれば同期信号Ｓ１と同期信号Ｓ２と同期信号Ｓ３が含まれるパルスであると認識する。そして、多重同期信号Ｓのパルス列から、異なるタイミングの同期信号Ｓ１、同期信号Ｓ２および同期信号Ｓ３のパルスを分離して抽出する。

また、図３に示す多重同期信号Ｓは、同期信号Ｓ１、Ｓ２、Ｓ３の周波数が、それぞれ１つ上の周波数の整数分の１であることから、容量（Ｃ）と抵抗（Ｒ）によるＣＲフィルタによるアナログ回路で、多重同期信号Ｓから個別の同期信号Ｓ１、Ｓ２、Ｓ３を簡単に選別することができる。したがって、図３の多重同期信号Ｓの場合、各ボード５１、５２、５３の信号抽出部６１ａ、６１ｂ、６１ｃの回路構成を簡易なものとすることが可能となる。なお、図３および図４では、周波数の異なる３つの同期信号Ｓ１、Ｓ２、Ｓ３を多重化しているが、多重化する同期信号の数は、これに限定されない。また、同期信号の抽出は、上述したアナログ回路だけではなく、パルス幅を判別する順序論理回路（デジタル回路）でも行える。

さらに、多重同期信号の他の例について説明する。図５は、多重同期信号Ｓの他の例を示す説明図である。図６は、多重同期信号Ｓの個々の同期信号Ｓ１，Ｓ２、Ｓ３への分離を説明する概要図である。

図５に示す多重同期信号Ｓは、図３に示す多重同期信号Ｓと同様に周波数の異なる３つの同期信号Ｓ１、Ｓ２、Ｓ３を多重化したものである。しかしながら、図５の例では、これらの同期信号Ｓ１、Ｓ２、Ｓ３の互いの関係は、同期信号Ｓ２、Ｓ３の周波数が最も周波数の高い同期信号Ｓ１の整数分の１であればよく、図３に示した例のように同期信号Ｓ３の周波数が同期信号Ｓ２の周波数の整数分の１である必要はない。したがって、図５の多重同期信号Ｓのパルス列は、多重同期信号Ｓに含まれる同期信号のうち最も周波数の高い同期信号Ｓ１を先頭に置き、残りの同期信号Ｓ２および同期信号Ｓ３は任意の順でその後ろに配置したパルス列となる。すなわち、多重同期信号Ｓは、最も周波数の高い同期信号のパルス列を基準とし、最も周波数の高い同期信号のパルス列におけるパルスの位置よりも後ろの所定の位置に、他の周波数の同期信号Ｓ２、Ｓ３のパルスが配置されたパルス列となる。

図５の多重同期信号Ｓの場合、同期コントローラ４９から送信された多重同期信号Ｓを受信するボード５１、５２、５３では、信号抽出部６１ａ、６１ｂ、６１ｃにより、パルス列において先頭となる最も周波数の高い同期信号Ｓ１（図６の上段に実線で示す）の時刻を基準として、その後ろに続く残りの同期信号Ｓ２、Ｓ３のパルス（図６の中段および下段に白矢印で示す）が抽出される。図５の多重同期信号Ｓの場合、各ボード５１、５２、５３の信号抽出部６１ａ、６１ｂ、６１ｃは、デジタル回路により構成される。このデジタル回路は、例えば、同期信号Ｓ２、Ｓ３の抽出のために適切に設定された順序論理回路が用いられる。なお、図５および図６では、周波数の異なる３つの同期信号Ｓ１、Ｓ２、Ｓ３を多重化しているが、多重化する同期信号の数は、これに限定されない。また、信号抽出部６１ａ、６１ｂ、６１ｃにおける同期信号Ｓ１、Ｓ２、Ｓ３の抽出のためのデジタル回路には、組合せ論理回路を用いてもよい。

図７は、多重同期信号Ｓの他の例を示す説明図である。図８は、多重同期信号Ｓの個々の同期信号への分離を説明する概要図である。

図７に示す多重同期信号Ｓは、周波数の異なる３つの同期信号Ｓ１、Ｓ２、Ｓ３と同期ビットを多重化したものである。同期ビットは、同期信号Ｓ１、Ｓ２、Ｓ３の周波数の公倍数となる周波数から選定されるものである。図７の多重同期信号Ｓのパルス列は、多重同期信号Ｓに含まれる同期信号Ｓ１、Ｓ２、Ｓ３の周波数の公倍数となる同期ビットを先頭に置き、同期信号Ｓ１、Ｓ２、Ｓ３を任意の順でその後ろに配置したパルス列となる。すなわち、多重同期信号Ｓは、パルス列における所定の間隔の同期ビットのパルスの位置に対して同期信号Ｓ１、Ｓ２、Ｓ３の各パルスがそれぞれ所定の位置に配置されたパルス列となる。なお、同期ビットは、同期信号Ｓ１、Ｓ２、Ｓ３の周波数の公倍数であればよく、最小公倍数に限られない。

図７の多重同期信号Ｓの場合、同期コントローラ４９から送信された多重同期信号Ｓを受信するボード５１、５２、５３では、信号抽出部６１ａ、６１ｂ、６１ｃにより、パルス列において同期ビット（図８に黒矢印で示す）の時刻を基準として、その後ろに続く同期信号Ｓ１、Ｓ２、Ｓ３（図８に白矢印で示す）が抽出される。図７の多重同期信号Ｓの場合、各ボード５１、５２、５３の信号抽出部６１ａ、６１ｂ、６１ｃは、デジタル回路により構成される。このデジタル回路としては、例えば、同期信号Ｓ１、Ｓ２、Ｓ３の抽出のために適切に設定された順序論理回路が用いられる。なお、図７および図８では、周波数の異なる３つの同期信号Ｓ１、Ｓ２、Ｓ３を多重化しているが、多重化する同期信号の数は、これに限定されない。

上述した多重同期信号Ｓを送受信して材料試験機の複数の機能単位を同期させる同期回路は、測定装置から制御部４０へのデータ入力またはデータ出力、制御部４０によりフィードバック制御される負荷機構３０の制御タイミングに使用している。また、この実施形態の材料試験機は、グラフィックボード５４を備えており、制御部４０での試験片１０における試験力や変位の演算結果を表示部４８に表示するときの表示更新タイミングも、この同期回路により同期させることができる。

上述したように、この発明の同期回路では、同期コントローラ４９と各ボード５１、５２、５３間で、同期信号の種別に応じて個別の通信経路を設ける必要がないため、制御装置２の配線を簡素化することができる。さらに、多重化により複数の同期信号を１つの通信経路で送信できることから、回路の物理的な設計変更を行うことなく、同期信号の増減を容易に行うことが可能となる。

１試験機本体
２制御装置
１０試験片
１１ねじ棹
１２ねじ棹
１３クロスヘッド
１４ロードセル
１５変位計
１６テーブル
２１上つかみ具
２２下つかみ具
３０負荷機構
３１サーボモータ
３２ウォーム減速機
３３ウォーム減速機
４０制御部
４１ロードアンプ
４２ストレインアンプ
４３ＡＤ変換器
４４ＡＤ変換器
４５サーボアンプ
４６ＤＡ変換器
４７入力部
４８表示部
４９同期コントローラ
５１ボード
５２ボード
５３ボード
５４グラフィックボード
６１ａ、６１ｂ、６１ｃ信号抽出部

Claims

材料試験機を構成する複数の機能単位の動作を同期させる同期コントローラを備えた同期回路であって、
前記同期コントローラと前記複数の機能単位のそれぞれに接続される通信経路を備え、
前記同期コントローラは、前記複数の機能単位に対して複数の同期信号を多重化した多重同期信号を１つの通信経路を介して送信し、
前記複数の機能単位のそれぞれには、前記多重同期信号から前記複数の同期信号の各々を認識して抽出する抽出手段が設けられ、
前記多重同期信号は、前記多重同期信号に含まれる前記複数の同期信号の各々が互いに１つ上の周波数の整数分の１となる周波数の信号を多重化したものであり、前記多重同期信号に含まれる前記複数の同期信号の数によりパルス列におけるパルス幅が異なる材料試験機用の同期回路。
請求項１に記載の材料試験機用の同期回路において、
前記抽出手段は、アナログ回路またはデジタル回路で構成される材料試験機用の同期回路。
材料試験機を構成する複数の機能単位の動作を同期させる同期コントローラを備えた同期回路であって、
前記同期コントローラと前記複数の機能単位のそれぞれに接続される通信経路を備え、
前記同期コントローラは、前記複数の機能単位に対して複数の同期信号を多重化した多重同期信号を１つの通信経路を介して送信し、
前記複数の機能単位のそれぞれには、前記多重同期信号から前記複数の同期信号の各々を認識して抽出する抽出手段が設けられ、
前記多重同期信号は、前記多重同期信号に含まれる前記複数の同期信号のうち最も周波数の高い同期信号の整数分の１の周波数の信号が多重化されたものであり、前記最も周波数の高い同期信号のパルス列を基準とし、前記最も周波数の高い同期信号のパルス列におけるパルスの位置よりも後ろの所定の位置に他の同期信号のパルスが配置されたパルス列となる材料試験機用の同期回路。
請求項３に記載の材料試験機用の同期回路において、
前記抽出手段は、デジタル回路で構成される材料試験機用の同期回路。
試験片に試験負荷を与える負荷機構と、
前記試験片における物理量の変化を検出する測定装置と、
前記測定装置の検出値に基づいて物理量を演算するとともに前記負荷機構の制御量を演算する演算制御部と、前記演算制御部における演算結果を表示する表示部と、を有する制御装置と、
を備える材料試験機であって、
前記制御装置は、
前記演算制御部において演算された制御量を前記負荷機構における動力源の動作信号に変換して出力する負荷機構制御ユニットと、
前記測定装置からの入力を受け付ける物理量検出ユニットと、
前記演算制御部において演算された物理量を前記表示部に表示するための表示ユニットと、
を備え、
前記制御装置は、請求項１から請求項４のいずれか１項に記載の材料試験機用の同期回路を含むことを特徴とする材料試験機。