JP6629413B2 - 電流センサ、電流測定モジュール及びスマートメータ - Google Patents

Description

本実施の形態は、電流センサ、電流測定モジュール及びこれを搭載したスマートメータに関する。

近年、電力需給の安定化や効率化などを目的として、電力をデジタルで計測し、メーター内に通信機能を持たせた次世代電力量計であるスマートメータの導入が進められようとしている。スマートメータで必要となる広ダイナミックレンジ・高分解能を低消費電力で実現する電流センサが求められている。

高分解能の電流センサを実現するためには、磁場に対する感度の高い磁気抵抗素子を用いることが有効である。また、高分解能と広ダイナミックレンジを両立するために、磁気抵抗素子を用いた磁気平衡方式の電流センサが提案されている。しかし、磁気平衡方式では、被測定電流が大きくなった場合に被測定電流により発生する大きな誘導磁場と同程度のキャンセル磁場をコイルにて発生させる必要がある。この場合、キャンセル磁場を発生させるためにコイルに流す電流は、被測定電流の大きさに比例して大きくなるため、大きな被測定電流の場合には電流センサ自体の消費電力が大きくなってしまうという問題がある。

特許５２５０１０９号公報

本実施の形態に係る電流センサ、電流測定モジュール及びスマートメータは、広い測定範囲にわたって高精度な測定を低消費電力で可能とする電流センサ、電流測定モジュール及びスマートメータを提供することを目的とする。

本発明の一の実施の形態に係る電流センサは、複数の磁気抵抗素子と、第１の磁性体とを備える。複数の磁気抵抗素子は、それぞれ被測定電流から誘導磁界を印加されることにより抵抗値が変化する。第１の磁性体は、複数の磁気抵抗素子のうちの第１の磁気抵抗素子に加わる誘導磁界に対して略平行に第１のオフセット磁界を印加する。また、本発明の一の実施の形態に係るスマートメータは、例えば本実施の形態に係る電流センサを搭載している。

第１の実施の形態に係る電流センサの構成例を示す概略図である。 同実施の形態に係る磁気抵抗素子の概略構成を例示する模式的斜視図である。 同実施の形態に係る磁気抵抗素子の機能について説明するための模式図である。 同実施の形態に係る電流センサによる高分解能と広ダイナミックレンジの実現について説明する模式図である。 同実施の形態に係る磁気抵抗素子を例示する模式的斜視図である。 同実施の形態の他の構成に係る第１の磁気抵抗素子１００Ｅを例示する模式的斜視図である。 同実施の形態の他の構成に係る第１の磁気抵抗素子１００Ｆを示す模式的斜視図である。 同実施の形態に係る第１の磁気抵抗素子１００と、第１のオフセット磁性体１５０Ａの模式図である。 同実施の形態に係る第１の磁気抵抗素子１００と、第１のオフセット磁性体１５０Ｂの模式図である。 同実施の形態に係る電流センサの構成例を示す模式図である。 同実施の形態に係る電流センサの他の構成例を示す模式図である。 同実施の形態に係る電流センサの他の構成例を示す模式図である。 同実施の形態に係る電流センサの他の構成例を示す模式図である。 同実施の形態に係る電流センサの他の構成例を示す模式図である。 同実施の形態に係る電流センサの構成例を示す模式図である。 同実施の形態に係る第１の磁気抵抗素子１００と第１のオフセット磁性体１５０Ｇの模式図である。 同実施の形態に係る電流センサの製造方法を例示する模式的な斜視図である。 同実施の形態に係る電流センサの別の製造方法を例示する模式的な斜視図である。 同実施の形態に係る電流センサの他の構成例を示す模式図である。 第２の実施の形態に係る電流センサの構成を示す模式図である。 同実施の形態の他の構成に係る電流センサの構成を示す模式図である。 同実施の形態の他の構成に係る電流センサの構成を示す模式図である。 第３の実施の形態に係る電流センサの構成を示す模式図である。 第４の実施の形態に係る電流センサの構成を示す概略図である。 第５の実施の形態に係る電流センサの構成を示す回路ブロック図である。 同実施の形態に係る電流センサのコンパレータ６３０の構成を示す回路図である。 同実施の形態に係る電流センサの複数の測定用磁気抵抗素子６１０及びリファレンス磁気抵抗素子６２０の特性を示すグラフである。 同実施の形態に係る電流センサの制御信号の真理値表である。 同実施の形態に係る電流センサのメモリ６８０の動作を説明するための回路ブロック図である。 第６の実施の形態に係る電流センサの構成を示す回路ブロック図である。 同実施の形態に係る電流センサのコンパレータ６３９の構成を示す回路図である。 同実施の形態に係る電流センサの複数の測定用磁気抵抗素子６１０の特性を示すグラフである。 同電流センサの測定用磁気抵抗素子６１０の構成例を示す回路図である。 実施の形態に係るスマートメータ７００の外観を示す模式図である。 同スマートメータ７００の概略構成を示す機能ブロック図である。 同スマートメータ７００の筐体７１０内部における電流センサ６００の配置例を示す模式図である。 同配置例を示す模式図である。 同スマートメータ７００の筐体７１０内部における電流センサ６００の他の配置例を示す模式図である。 同配置例を示す模式図である。 同スマートメータ７００の筐体７１０内部における電流センサ６００の他の配置例を示す模式図である。 同配置例を示す模式図である。 同スマートメータ７００の筐体７１０内部における電流センサ６００の他の配置例を示す模式図である。 同配置例を示す模式図である。 上記各実施の形態のいずれかに係る電流センサを搭載した家庭用電化製品の模式図である。

［１．第１の実施の形態に係る電流センサ］
［１−１．全体構成］
図１（ａ）及び（ｂ）は、第１の実施の形態に係る電流センサの構成例を示す概略図である。図１（ａ）に示す電流センサは、配線５００の近傍に配置され、この配線５００に流れる測定電流からの誘導磁界の印加により抵抗値が変化する第１の磁気抵抗素子１００、第２の磁気抵抗素子２００及び第１のオフセット磁性体１５０を有する。第１の磁気抵抗素子１００及び第２の磁気抵抗素子２００は、それぞれ磁化自由層として動作する第１磁性層１０１，２０１及び磁化固定層１０２，２０２を有する。第１のオフセット磁性体１５０は、第１の磁気抵抗素子１００に対し、測定電流からの誘導磁界に対して略平行な方向から第１のオフセット磁界を加える。このような形態の電流センサを用いることによって、広いレンジの電流値に対して高精度な測定を低消費電力で実現することができる。

また、図１（ｂ）に示す電流センサは、配線５００の近傍に配置され、この配線５００に流れる測定電流からの誘導磁界の印加により抵抗値が変化する第１の磁気抵抗素子１００、第２の磁気抵抗素子２００、第１のオフセット磁性体１５０及び第２のオフセット磁性体２５０を有する。第１のオフセット磁性体１５０は、第１の磁気抵抗素子１００に対し、測定電流からの誘導磁界に対して略平行な方向から第１のオフセット磁界を加える。第２のオフセット磁性体２５０は、第２の磁気抵抗素子２００に対し、測定電流からの誘導磁界に対して略平行な方向から第２のオフセット磁界を加える。第１の磁気抵抗素子１００に加わる第１のオフセット磁界と第２の磁気抵抗素子２００に加わる第２のオフセット磁界とはその強度が異なる。このような形態の電流センサを用いることによって、広いレンジの電流値に対して高精度な測定を低消費電力で実現することができる。

図１（ａ）及び（ｂ）の電流センサでは、異なる２つのオフセット磁界を加えた磁気抵抗素子１００及び２００を例示したが、異なる３つ以上の複数のオフセット磁界を加えた磁気抵抗素子を用いてもよい。オフセット磁界を変えた磁気抵抗素子の数は、測定対象の電流レンジおよび求められる測定分解能に応じて適切に調整することができる。

また、図１（ａ）と図１（ｂ）を組み合わせた電流センサを用いてもよい。すなわち、オフセット磁界を加えていない磁気抵抗素子と、異なる２つ以上のオフセット磁界を加えた磁気抵抗素子を用いてもよい。尚、図１（ａ）及び（ｂ）には、電流の検知回路等を図示していないが、これら回路等は適宜変更可能である。

［１−２．動作原理］
図２は、本実施の形態で用いる磁気抵抗素子の概略構成を例示する模式的斜視図である。例えば第１の磁気抵抗素子１００は、第１磁性層１０１と、第２磁性層１０２と、第１磁性層と第２磁性層との間に設けられた中間層１０３と、図示しない電極層とを含む。尚、第２の磁気抵抗素子２００は、第１の磁気抵抗素子１００とほぼ同様に構成されている。

中間層１０３は、非磁性層である。第１磁性層１０１は、例えば、磁化が自由に変化する磁化自由層である。第２磁性層１０２は、例えば、磁化の固定された磁化固定層である。

第１の磁気抵抗素子１００は、中間層１０３が導電材料で形成されている場合はＧＭＲ（Giant Magneto Resistance）素子であり、中間層が絶縁材料で形成されている場合はＴＭＲ（Tunneling Magneto Resistance）素子である。第１の磁気抵抗素子１００がＧＭＲ素子である場合には、電流が膜面垂直方向に通電されるＣＰＰ−ＧＭＲ素子である場合や、電流が膜面内方向に通電されるＣＩＰ−ＧＭＲ素子である場合がある。第１の磁気抵抗素子１００がＴＭＲ素子である場合には、電流が膜面垂直方向に通電される。また、第１の磁気抵抗素子１００は、ＡＭＲ素子であっても良い。

図３は、本実施の形態で用いる磁気抵抗素子が磁場を検知する機能について説明する模式図である。以降、第１磁性層１０１が磁化自由層、第２磁性層１０２が磁化固定層の場合を例にとり、説明する。

磁気抵抗素子が磁場を検知する機能は「ＭＲ効果」に基づく。「ＭＲ効果」は、第１磁性層１０１と中間層１０３と第２磁性層１０２との積層膜において発現する。「ＭＲ効果」とは、磁性体を有する積層膜において、外部磁界が印加されたときに、磁性体の磁化の変化によって積層膜の電気抵抗の値が変化する現象である。

図３（ｂ）に示すように第１の磁気抵抗素子１００に誘導磁界が加わっていない初期状態では、第１磁性層１０１と第２磁性層１０２の磁化方向が所定の角度を有する。第２磁性層１０２の磁化方向は、後述するように積層方向に隣接する反強磁性層などで固定されており、第１磁性層１０１の磁化方向は、例えば、後述する線形応答磁性体等や磁界中アニールの方向によって所定の向きに設定される。

図３（ａ），（ｃ）に示すように、第１の磁気抵抗素子１００に誘導磁界が加わることで、第１磁性層１０１の磁化方向が変化する。その結果、第１磁性層１０１と第２磁性層１０２の磁化方向の相対角度が変化する。

第１の磁気抵抗素子１００に電流を流すと、磁化方向の相対角度の変化が抵抗変化として表れる。低抵抗状態の抵抗をＲとし、ＭＲ効果によって変化する電気抵抗の変化量をΔＲとしたときに、ΔＲ/Ｒを「ＭＲ変化率」という。第１磁性層１０１と中間層１０３と第２磁性層１０２の材料の組み合わせによって正の磁気抵抗効果が生ずる場合、第１磁性層１０１と第２磁性層１０２の磁化方向の相対角度の減少に伴って電気抵抗が減少する。一方、第１磁性層１０１と中間層１０３と第２磁性層１０２の材料の組み合わせによって負の磁気抵抗効果が生ずる場合、第１磁性層１０１と第２磁性層１０２の磁化方向の相対角度の減少に伴って電気抵抗が増大する。

図３（ｄ）に示す例では、正の磁気抵抗効果を例にとっている。ＧＭＲ素子やＴＭＲ素子などの磁気抵抗素子では、「ＭＲ変化率」が非常に大きいため、ホール素子などに比べて、磁界に対する感度が高い。また、磁気抵抗素子では、図３（ｄ）に例示するとおり、磁化自由層と磁化固定層が平行の場合が抵抗の最小値、反平行である場合が抵抗の最大値とした、磁場に対する電気抵抗変化のダイナミックレンジが存在する。図３（ｄ）に示したとおり、磁気抵抗素子のダイナミックレンジは２Ｈｓで定義される。

［１−３．効果］
本実施の形態に係る電流センサでは、オフセット磁界を変えた複数の磁気抵抗素子１００，２００を用いることにより、高分解能と広ダイナミックレンジを実現することができる。また、オフセット磁界は、第１のオフセット磁性体１５０として永久磁石材料を用いることによって静的に加えるため、電力を必要としない。よって、低消費電力で実現することが可能となる。

図４は、本実施の形態に係る電流センサによる高分解能と広ダイナミックレンジの実現について説明する模式図である。図４（ａ）には、電流センサの被測定電流による誘導磁界が加わった場合の図１（ａ）に示した第１の磁気抵抗素子１００と第２の磁気抵抗素子２００の電気抵抗の変化を示す。第２の磁気抵抗素子２００は、図３に示した原理で外部から加わる正負の誘導磁界に対して線形的な電気抵抗の変化を示し、その感度が高い。以下、このように外部磁場の変化に対して電気抵抗が変化する様な外部磁場の範囲を、磁気抵抗素子の測定範囲と呼ぶ。一方、第１の磁気抵抗素子１００は、第１のオフセット磁性体１５０によるオフセット磁界の分、電気抵抗を変化させる誘導磁界がオフセットされる（例えば、相殺される）。このような２つ以上の磁気抵抗素子を組み合わせることで、異なる範囲の誘導磁界に対して感応する磁気抵抗素子を提供し、かつ、それぞれの磁気抵抗素子の感度を必要とされる電流センサの分解能に合わせて高感度にすることができる。よって、必要な誘導電流のダイナミックレンジにおいて、感応する誘導磁界のレンジを複数の磁気抵抗素子で分けて検知することで、広ダイナミックレンジを実現し、かつ、高分解能を実現することができる。また、第１の磁気抵抗素子１００にオフセット磁界を加える第１のオフセット磁性体１５０を、ハード磁性層（硬質強磁性材料）などの永久磁石材料を用いることによって、静的に加えるため、この機構を用いることによる電力の消費量は増えず、低消費電力を実現することができる。

図４（ｂ）には、電流センサの被測定電流による誘導磁界が加わった場合の図１（ｂ）に示した第１の磁気抵抗素子１００と第２の磁気抵抗素子２００の電気抵抗の変化を示す。第１および第２の磁気抵抗素子１００，２００は、第１のオフセット磁性体１５０および第２のオフセット磁性体２５０によるオフセット磁界の分、電気抵抗が変化する誘導磁界がオフセットする。また、第１のオフセット磁界と第２のオフセット磁界を異なるものに設定し、これらの２つ以上の磁気抵抗素子を組み合わせることで、異なる誘導磁界に対して感応する磁気抵抗素子を提供し、かつ、それぞれの磁気抵抗素子の感度を必要とされる電流センサの分解能に合わせて高感度にすることができる。よって、必要な誘導電流のダイナミックレンジにおいて、感応する誘導磁界のレンジを複数の磁気抵抗素子で分けて検知することで、広ダイナミックレンジを実現し、かつ、高分解能を実現することができる。また、第１および第２の磁気抵抗素子１００，２００にオフセット磁界を加える第１および第２のオフセット磁性体１５０，２５０を、ハード磁性層（硬質強磁性材料）などの永久磁石材料を用いることによって、静的に加えるため、この機構を用いることによる電力の消費量は増えず、低消費電力を実現することができる。

図１および図４に示す構造を用いることによって、被測定電流からの誘導磁界の印加により抵抗値が変化する第１の磁気抵抗素子１００および第２の磁気抵抗素子２００と、を備え、前記第１の磁気抵抗素子が感応する前記誘導磁界のレンジの中間値と、前記第２の磁気抵抗素子が感応する前記誘導磁界のレンジの中間値と、が異なる電流センサを提供できる。

図１および図４に示す構造を用いることによって、被測定電流からの誘導磁界の印加により抵抗値が変化する複数の磁気抵抗素子を備え、前記磁気抵抗素子の抵抗値が中間値となる前期誘導磁界が前記磁気抵抗素子によって異なる電流センサを提供することができる。

［１−４．磁気抵抗素子の構成例］
以下、本実施の形態に係る磁気抵抗素子の構成例について説明する。図５（ａ）〜図５（ｄ）は、本実施の形態に係る電流センサに用いられる磁気抵抗素子を例示する模式的斜視図である。尚、以下において、「材料Ａ／材料Ｂ」の記載は、材料Ａの層の上に、材料Ｂの層が設けられている状態を示す。尚、以下の説明においては第１の磁気抵抗素子１００を例として説明するが、第２の磁気抵抗素子２００も同様に構成することが可能であり、更に磁気抵抗素子を設ける場合にも、同様に構成することが可能である。

図５（ａ）は、所定の実施の形態に用いられる第１の磁気抵抗素子１００Ａを例示する模式的斜視図である。図５（ａ）に表したように、第１の磁気抵抗素子１００Ａは、順に並べられた、下部電極Ｅ１と、下地層１０４と、ピニング層１０５と、第２磁化固定層１０６と、磁気結合層１０７と、第２磁性層１０２と、中間層１０３と、第１磁性層１０１と、キャップ層１０８と、上部電極Ｅ２とを含む。

この例では、第１磁性層１０１は磁化自由層として機能し、第２磁性層１０２は第１磁化固定層として機能する。図５（ａ）の第１の磁気抵抗素子１００Ａは、ボトムスピンバルブ型と呼ばれる。

下地層１０４には、例えば、Ｔａ／Ｒｕが用いられる。このＴａ層の厚さ（Ｚ軸方向の長さ）は、例えば、３ｎｍである。このＲｕ層の厚さは、例えば、２ｎｍである。ピニング層１０５には、例えば、７ｎｍの厚さのＩｒＭｎ層が用いられる。第２磁化固定層１０６には、例えば、２．５ｎｍの厚さのＣｏ_７５Ｆｅ_２５層が用いられる。磁気結合層１０７には、例えば、０．９ｎｍの厚さのＲｕ層が用いられる。第１磁化固定層１０２には、例えば、３ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０層が用いられる。中間層１０３には、例えば、１．６ｎｍの厚さのＭｇＯ層が用いられる。第１磁性層１０１には、例えば、Ｃｏ_４０Ｆｅ_４０Ｂ_２０／Ｎｉ_８０Ｆｅ_２０が用いられる。２ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０と８ｎｍの厚さのＮｉ_８０Ｆｅ_２０の積層体が用いられる。キャップ層１０８には、例えばＴａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、１ｎｍである。このＲｕ層の厚さは、例えば、５ｎｍである。

下部電極Ｅ１及び上部電極Ｅ２には、例えば、アルミニウム（Ａｌ）、アルミニウム銅合金（Ａｌ−Ｃｕ）、銅（Ｃｕ）、銀（Ａｇ）、及び、金（Ａｕ）の少なくともいずれかが用いられる。下部電極Ｅ１及び上部電極Ｅ２として、このような電気抵抗が比較的小さい材料を用いることで、第１の磁気抵抗素子１００Ａに効率的に電流を流すことができる。

下部電極Ｅ１は、下部電極Ｅ１用の下地層（図示せず）と、キャップ層（図示せず）と、の間に、Ａｌ、Ａｌ−Ｃｕ、Ｃｕ、Ａｇ、及び、Ａｕの少なくともいずれかの層が設けられた構造を有しても良い。例えば、下部電極Ｅ１には、タンタル（Ｔａ）／銅（Ｃｕ）／タンタル（Ｔａ）などが用いられる。下部電極Ｅ１用の下地層としてＴａを用いることで、例えば、下部電極Ｅ１を構成する層間の密着性を向上させることができる。下部電極Ｅ１用の下地層として、チタン（Ｔｉ）、または、窒化チタン（ＴｉＮ）などを用いても良い。下部電極Ｅ１用のキャップ層としてＴａを用いることで、そのキャップ層の下の銅（Ｃｕ）などの酸化を防ぐことができる。下部電極Ｅ１用のキャップ層として、チタン（Ｔｉ）、または、窒化チタン（ＴｉＮ）などを用いても良い。

下地層１０４には、バッファ層（図示せず）とシード層（図示せず）との積層構造を用いることができる。このバッファ層は、例えば、下部電極Ｅ１の表面の荒れを緩和し、バッファ層の上に積層される層の結晶性を改善する。バッファ層として、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、バナジウム（Ｖ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかが用いられる。バッファ層として、これらの材料から選択された少なくとも１つの材料を含む合金を用いても良い。

バッファ層の厚さは、１ｎｍ以上１０ｎｍ以下が好ましい。バッファ層の厚さは、１ｎｍ以上５ｎｍ以下がより好ましい。バッファ層が薄すぎると、バッファ効果が失われる。バッファ層が厚すぎると、第１の磁気抵抗素子１００Ａが過度に厚くなる。バッファ層の上にシード層が形成され、そのシード層がバッファ効果を有することができる。バッファ層は省略しても良い。バッファ層には、例えば、３ｎｍの厚さのＴａ層が用いられる。

図示しないシード層は、シード層の上に積層される層の結晶配向を制御する。シード層は、シード層の上に積層される層の結晶粒径を制御する。シード層として、ｆｃｃ構造（Face-Centered Cubic Structure：面心立方格子構造）、ｈｃｐ構造（Hexagonal Close-Packed Structure：六方最密格子構造）またはｂｃｃ構造（Body-Centered Cubic Structure：体心立方格子構造）の金属等が用いられる。

シード層として、ｈｃｐ構造のルテニウム（Ｒｕ）、または、ｆｃｃ構造のＮｉＦｅ、または、ｆｃｃ構造のＣｕを用いることにより、例えば、シード層の上のスピンバルブ膜の結晶配向をｆｃｃ（１１１）配向にすることができる。シード層には、例えば、２ｎｍの厚さのＣｕ層、または、２ｎｍの厚さのＲｕ層が用いられる。シード層の上に形成される層の結晶配向性を高める場合には、シード層の厚さは、１ｎｍ以上５ｎｍ以下が好ましい。シード層の厚さは、１ｎｍ以上３ｎｍ以下がより好ましい。これにより、結晶配向を向上させるシード層としての機能が十分に発揮される。一方、例えば、シード層の上に形成される層を結晶配向させる必要がない場合（例えば、アモルファスの磁化自由層を形成する場合など）には、シード層は省略しても良い。シード層としては、例えば、２ｎｍの厚さのＲｕ層が用いられる。

ピニング層１０５は、ピニング層１０５の上に形成される強磁性層に、一方向異方性（unidirectional anisotropy）を付与して磁化を固定する。図５（ａ）に示した例では、ピニング層１０５の上に形成される第２磁化固定層１０６の強磁性層に、一方向異方性（unidirectional anisotropy）を付与して磁化を固定する。ピニング層１０５には、例えば、反強磁性層が用いられる。ピニング層１０５には、例えば、Ｉｒ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｄ−Ｐｔ−Ｍｎ、Ｒｕ−Ｍｎ、Ｒｈ−Ｍｎ、Ｒｕ−Ｒｈ−Ｍｎ、Ｆｅ−Ｍｎ、Ｎｉ−Ｍｎ、Ｃｒ−Ｍｎ−ＰｔおよびＮｉ−Ｏよりなる群から選択された少なくともいずれかが用いられる。Ｉｒ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｄ−Ｐｔ−Ｍｎ、Ｒｕ−Ｍｎ、Ｒｈ−Ｍｎ、Ｒｕ−Ｒｈ−Ｍｎ、Ｆｅ−Ｍｎ、Ｎｉ−Ｍｎ、Ｃｒ−Ｍｎ−ＰｔおよびＮｉ−Ｏにさらに添加元素を加えた合金を用いても良い。十分な強さの一方向異方性を付与するために、ピニング層１０５の厚さが適切に設定する。

ピニング層１０５に接する強磁性層の磁化の固定を行うためには、磁場印加中での熱処理が行われる。熱処理時に印加されている磁場の方向にピニング層１０５に接する強磁性層の磁化が固定される。アニール温度は、例えば、ピニング層１０５に用いられる反強磁性材料の磁化固着温度よりも高い温度とする。また、Ｍｎを含む反強磁性層を用いる場合、ピニング層１０５以外の層にＭｎが拡散してＭＲ変化率を低減する場合がある。よってＭｎの拡散が起こる温度以下に設定することが望ましい。例えば２００度（℃）以上、５００度（℃）以下とすることができる。好ましくは、２５０度（℃）以上、４００度（℃）以下とすることができる。

ピニング層１０５としてＰｔ−ＭｎまたはＰｄ−Ｐｔ−Ｍｎが用いられる場合には、ピニング層１０５の厚さは、８ｎｍ以上２０ｎｍ以下が好ましい。ピニング層１０５の厚さは、１０ｎｍ以上１５ｎｍ以下がより好ましい。ピニング層１０５としてＩｒＭｎを用いる場合には、ピニング層１０５としてＰｔＭｎを用いる場合よりも薄いピニング層１０５で、一方向異方性を付与することができる。この場合には、ピニング層１０５の厚さは、４ｎｍ以上１８ｎｍ以下が好ましい。ピニング層１０５の厚さは、５ｎｍ以上１５ｎｍ以下がより好ましい。ピニング層１０５には、例えば、７ｎｍの厚さのＩｒ_２２Ｍｎ_７８層が用いられる。Ｉｒ_２２Ｍｎ_７８層を用いる場合、磁界中熱処理条件として、１０ｋＯｅの磁場を印加しつつ３２０℃において一時間の熱処理を行うことができる。Ｐｔ_５０Ｍｎ_５０層を用いる場合、磁界中熱処理条件として、１０ｋＯｅの磁場を印加しつつ３２０―℃で１０時間の熱処理を行うことができる。

第２磁化固定層１０６には、例えば、Ｆｅ、Ｃｏ及びＮｉの少なくともいずれか、または、これらの少なくとも１種を含む合金とすることができる。また、これらの材料に添加元素を加えた材料とすることもできる。

第２磁化固定層１０６には、例えば、Ｃｏ_ｘＦｅ_{１００−ｘ}合金（ｘは０ａｔ．％以上１００ａｔ．％以下）、Ｎｉ_ｘＦｅ_{１００−ｘ}合金（ｘは０ａｔ．％以上１００ａｔ．％以下）、または、これらに非磁性元素を添加した材料が用いられる。第２磁化固定層１０６として、例えば、Ｃｏ、Ｆｅ及びＮｉよりなる群から選択された少なくともいずれかが用いられる。第２磁化固定層１０６として、これらの材料から選択された少なくとも１つの材料を含む合金を用いても良い。

第２磁化固定層１０６の厚さは、例えば、１．５ｎｍ以上５ｎｍ以下が好ましい。これにより、例えば、ピニング層１０５による一方向異方性磁界の強度をより強くすることができる。例えば、第２磁化固定層１０６の上に形成される磁気結合層１０７を介して、第２磁化固定層１０６と第１磁化固定層１０２との間の反強磁性結合磁界の強度をより強くすることができる。第２磁化固定層１０６の磁気膜厚（飽和磁化Ｂｓと厚さｔとの積（Ｂｓ・ｔ））は、第１磁化固定層１０２の磁気膜厚と実質的に等しいことが好ましい。

薄膜でのＣｏ_４０Ｆｅ_４０Ｂ_２０の飽和磁化は、約１．９Ｔ（テスラ）である。例えば、第１磁化固定層１０２として、３ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０層を用いる場合には、第１磁化固定層１０２の磁気膜厚は、１．９Ｔ×３ｎｍであり、５．７Ｔｎｍとなる。一方、Ｃｏ_７５Ｆｅ_２５の飽和磁化は、約２．１Ｔである。上記と等しい磁気膜厚が得られる第２磁化固定層１０６の厚さは、５．７Ｔｎｍ／２．１Ｔであり、２．７ｎｍとなる。この場合、第２磁化固定層１０６には、約２．７ｎｍの厚さのＣｏ_７５Ｆｅ_２５を用いることが好ましい。第２磁化固定層１０６として、例えば、２．５ｎｍの厚さのＣｏ_７５Ｆｅ_２５層が用いられる。

図５（ａ）に示す第１の磁気抵抗素子１００Ａにおいては、第２磁化固定層１０６と磁気結合層１０７と第１磁化固定層１０２とのシンセティックピン構造が用いられている。その代わりに、１層の磁化固定層からなるシングルピン構造を用いても良い。シングルピン構造を用いる場合には、磁化固定層として、例えば、３ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０層が用いられる。シングルピン構造の磁化固定層に用いる強磁性層として、後述する第１磁化固定層１０２と同じ材料を用いても良い。

磁気結合層１０７は、第２磁化固定層１０６と第１磁化固定層１０２との間に反強磁性結合を生じさせる。磁気結合層１０７は、シンセティックピン構造を形成する。磁気結合層１０７として、例えば、Ｒｕが用いられる。磁気結合層１０７の厚さは、０．８ｎｍ以上１ｎｍ以下であることが好ましい。第２磁化固定層１０６と第１磁化固定層１０２との間に十分な反強磁性結合を生じさせる材料であれば、磁気結合層１０７としてＲｕ以外の材料を用いても良い。磁気結合層１０７の厚さは、ＲＫＫＹ（Ruderman-Kittel-Kasuya-Yosida）結合のセカンドピーク（２ｎｄピーク）に対応する０．８ｎｍ以上１ｎｍ以下の厚さに設定することができる。さらに、磁気結合層１０７の厚さは、ＲＫＫＹ結合のファーストピーク（１ｓｔピーク）に対応する０．３ｎｍ以上０．６ｎｍ以下の厚さに設定しても良い。磁気結合層１０７として、例えば、０．９ｎｍの厚さのＲｕが用いられる。これにより、高信頼性の結合がより安定して得られる。

第１磁化固定層には、例えば、Ｆｅ、Ｃｏ及びＮｉの少なくともいずれか、または、これらの少なくとも１種を含む合金とすることができる。また、これらの材料に添加元素を加えた材料とすることもできる。

第１磁化固定層１０２に用いられる磁性層は、ＭＲ効果に直接的に寄与する。第１磁化固定層１０２として、例えば、Ｃｏ−Ｆｅ−Ｂ合金が用いられる。具体的には、第１磁化固定層１０２として、（Ｃｏ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｂ_ｙ合金（ｘは０ａｔ．％以上１００ａｔ．％以下、ｙは０ａｔ．％以上３０ａｔ．％以下）を用いることもできる。第１磁化固定層１０２として、（Ｃｏ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｂ_ｙのアモルファス合金を用いた場合には、例えば、磁気抵抗素子のサイズが小さい場合においても、結晶粒に起因した素子間のばらつきを抑えることができる。第１磁化固定層１０２として、アモルファス合金を用いた場合には、第１磁化固定層１０２の上に形成される層（例えばトンネル絶縁層）を平坦化することができる。トンネル絶縁層の平坦化により、トンネル絶縁層の欠陥密度を減らすことができる。例えば、トンネル絶縁層の材料としてＭｇＯを用いる場合には、（Ｃｏ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｂ_ｙのアモルファス合金を用いることで、トンネル絶縁層の上に形成されるＭｇＯ層の（１００）配向性を強めることができる。ＭｇＯ層の（１００）配向性をより高くすることで、より大きいＭＲ変化率が得られる。（Ｃｏ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｂ_ｙ合金は、アニール時にＭｇＯ層の（１００）面をテンプレートとして結晶化する。このため、ＭｇＯと（Ｃｏ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｂ_ｙ合金との良好な結晶整合が得られる。良好な結晶整合を得ることで、より大きいＭＲ変化率が得られる。第１磁化固定層１０２として、Ｃｏ−Ｆｅ−Ｂ合金以外に、例えば、Ｆｅ−Ｃｏ合金を用いても良い。

第１磁化固定層１０２がより厚いと、より大きなＭＲ変化率が得られる。より大きな固定磁界を得るためには、第１磁化固定層１０２は薄いほうが好ましい。ＭＲ変化率と固定磁界との間には、第１磁化固定層１０２の厚さにおいてトレードオフの関係が存在する。第１磁化固定層１０２としてＣｏ−Ｆｅ−Ｂ合金を用いる場合には、第１磁化固定層１０２の厚さは、１．５ｎｍ以上５ｎｍ以下が好ましい。第１磁化固定層１０２の厚さは、２．０ｎｍ以上４ｎｍ以下がより好ましい。

第１磁化固定層１０２（第２磁性層２０）には、上述した材料の他に、ｆｃｃ構造のＣｏ_９０Ｆｅ_１０合金、または、ｈｃｐ構造のＣｏ、または、ｈｃｐ構造のＣｏ合金が用いられる。第１磁化固定層１０２として、Ｃｏ、Ｆｅ及びＮｉよりなる群から選択された少なくとも１つが用いられる。第１磁化固定層１０２として、これらの材料から選択された少なくとも１つの材料を含む合金が用いられる。第１磁化固定層１０２として、ｂｃｃ構造のＦｅＣｏ合金材料、５０ａｔ．％以上のコバルト組成を含むＣｏ合金、または、５０ａｔ．％以上のＮｉ組成の材料を用いることで、例えば、より大きなＭＲ変化率が得られる。第１磁化固定層１０２として、Ｃｏ_２ＭｎＧｅ、Ｃｏ_２ＦｅＧｅ、Ｃｏ_２ＭｎＳｉ、Ｃｏ_２ＦｅＳｉ、Ｃｏ_２ＭｎＡｌ、Ｃｏ_２ＦｅＡｌ、Ｃｏ_２ＭｎＧａ_０．５Ｇｅ_０．５、及び、Ｃｏ_２ＦｅＧａ_０．５Ｇｅ_０．５などのホイスラー磁性合金層を用いることもできる。例えば、第１磁化固定層１０２として、３ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０層が用いられる。

中間層１０３は、第１磁化固定層１０２と第１磁性層１０１との磁気的な結合を分断する。中間層１０３には、金属または絶縁体または半導体が用いられる。中間層１０３として金属を用いる場合、例えば、Ｃｕ、ＡｕまたはＡｇ等が用いられる。この場合、中間層１０３の厚さは、例えば、１ｎｍ以上７ｎｍ以下程度である。中間層１０３として絶縁体または半導体を用いる場合、例えば、マグネシウム酸化物（Ｍｇ−Ｏ等）、アルミ酸化物（Ａｌ_２Ｏ_３等）、チタン酸化物（Ｔｉ−Ｏ等）、亜鉛酸化物（Ｚｎ−Ｏ等）、または、酸化ガリウム（Ｇａ−Ｏ）などが用いられる。この場合、中間層１０３の厚さは、例えば０．６ｎｍ以上５ｎｍ以下程度である。

第１磁性層１０１の材料は、例えば、Ｆｅ、Ｃｏ及びＮｉの少なくともいずれか、または、これらの少なくとも１種を含む合金とすることができる。また、これらの材料に添加元素を加えた材料とすることもできる。第１磁性層は、磁化方向が外部磁界によって変化する強磁性体を有する層である。また、これらの金属、合金に、添加元素や極薄層として、Ｂ，Ａｌ，Ｓｉ，Ｍｇ，Ｃ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ、Ｃｕ，Ｚｎ，Ｇａ，Ｚｒ，Ｈｆなどを添加することもできる。また、結晶磁性層だけではなく、アモルファス磁性層を用いることも可能である。

また、酸化物や窒化物の磁性層を用いることも可能である。例えば、界面にＣｏＦｅを形成してＮｉＦｅを用いたＣｏ_９０Ｆｅ_１０［１ｎｍ］／Ｎｉ_８０Ｆｅ_２０［３．５ｎｍ］という二層構成を用いることができる。なお、ＮｉＦｅ層を用いない場合には、Ｃｏ_９０Ｆｅ_１０［４ｎｍ］単層を用いることができる。また、第１磁性層１０１として、ＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅなどの三層構成を採用しても構わない。

第１磁性層１０１には、ＣｏＦｅ合金のなかでも、軟磁気特性が安定であることから、Ｃｏ_９０Ｆｅ_１０が好ましい。Ｃｏ_９０Ｆｅ_１０近傍のＣｏＦｅ合金を用いる場合には、膜厚を０．５ｎｍ以上４ｎｍ以下とすることが好ましい。その他、Ｃｏ_ｘＦｅ_{１００−ｘ}（ｘ＝７０ａｔ．％〜９０ａｔ．％）も用いることができる。

また、中間層にＭｇＯを用いたＴＭＲ素子では、第１磁性層の材料として、（Ｃｏ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｂ_ｙ合金（ｘ＝０ａｔ．％〜１００ａｔ．％、ｙ＝０ａｔ．％〜３０ａｔ．％）を用いることが好ましい。（Ｃｏ_ｘＦｅ_{１００−ｘ}）_１００−_ｙＢ_ｙ合金はアニール時にＭｇＯ（１００）面をテンプレートとして結晶化するため、ＭｇＯと（Ｃｏ_ｘＦｅ_{１００−ｘ}）_１００−_ｙＢ_ｙ合金の良好な結晶整合を得ることが出来る。このような良好な結晶整合は高いＭＲ変化率を得る観点で重要である。一方で、第１磁性層にＣｏ−Ｆｅ−Ｂ合金を用いる場合、軟磁気特性を良好にする観点で、Ｎｉ−Ｆｅ合金との積層体とすることが好ましい。例えば、Ｃｏ_４０Ｆｅ_４０Ｂ_２０［２ｎｍ］／Ｎｉ_８０Ｆｅ_２０［８ｎｍ］などを用いることができる。ここで、高いＭＲ変化率を得る観点で、Ｃｏ−Ｆｅ−Ｂ層は中間層側に配置するのが好ましい。また、Ｃｏ_４０Ｆｅ_４０Ｂ_２０層とＮｉ_８０Ｆｅ_２０層の間の結晶整合を切ると、Ｃｏ_４０Ｆｅ_４０Ｂ_２０層がＭｇＯ中間層をテンプレートとして良好な配向が得られるため、ＴａやＴｉなどの非磁性金属を間に挿入しても良い。また、Ｃｏ−Ｆｅ−Ｂ層とＮｉ―Ｆｅ―Ｂ層の積層体としても良い。

キャップ層１０８は、キャップ層１０８の下に設けられる層を保護する。キャップ層１０８には、例えば、複数の金属層が用いられる。キャップ層１０８には、例えば、非磁性金属を用いることができる。キャップ層１０８には、例えば、Ｔａ層とＲｕ層との２層構造（Ｔａ／Ｒｕ）が用いられる。このＴａ層の厚さは、例えば１ｎｍであり、このＲｕ層の厚さは、例えば５ｎｍである。キャップ層１０８として、Ｔａ層やＲｕ層の代わりに他の金属層を設けても良い。キャップ層１０８の構成は、任意である。キャップ層１０８には、例えば、非磁性材料を用いることができる。キャップ層１０８の下に設けられる層を保護可能なものであれば、キャップ層１０８として、他の材料を用いても良い。

図５（ｂ）は、他の実施の形態に用いられる第１の磁気抵抗素子１００Ｂを例示する模式的斜視図である。図５（ｂ）に表したように、第１の磁気抵抗素子１００Ｂは、順に並べられた、下部電極Ｅ１と、下地層１０４と、第１磁性層１０１と、中間層１０３と、第２磁性層１０２と、磁気結合層１０７と、第２磁化固定層１０６と、ピニング層１０５と、キャップ層１０８と、上部電極Ｅ２とを含む。

この例では、第１磁性層１０１は磁化自由層として機能し、第２磁性層１０２は第１磁化固定層として機能する。図５（ｂ）の第１の磁気抵抗素子１００Ｂは、トップスピンバルブ型と呼ばれる。第１の磁気抵抗素子１００Ｂに含まれる層のそれぞれには、例えば、図５（ａ）に示す磁気抵抗素子に関して説明した材料を用いることができる。

図５（ｃ）は、他の実施の形態に用いられる第１の磁気抵抗素子１００Ｃを例示する模式的斜視図である。図５（ｃ）に表したように、第１の磁気抵抗素子１００Ｃは、順に並べられた、下部電極Ｅ１と、下地層１０４と、下部ピニング層１０５ａと、下部第２磁化固定層１０６ａと、下部磁気結合層１０７ａと、下部第２磁性層１０２ａと、下部中間層１０３ａと、第１磁性層１０１と、上部中間層１０３ｂと、上部第２磁性層１０２ｂと、上部磁気結合層１０７ｂと、上部第２磁化固定層１０６ｂと、上部ピニング層１０５ｂと、キャップ層１０８と、上部電極Ｅ２とを含む。

この例では、第１磁性層１０１が磁化自由層として機能し、下部第２磁性層１０２ａが下部第１磁化固定層１０２ａとして機能し、上部第２磁性層１０２ｂが上部第１磁化固定層として機能する。既に説明した図５（ａ）に示す第１の磁気抵抗素子１００Ａ及び図５（ｂ）に示す第１の磁気抵抗素子１００Ｂにおいては、磁化自由層である第１磁性層１０１の一方の面側に磁化固定層である第２磁性層１０２が配置されている。一方、図５（ｃ）に示す第１の磁気抵抗素子１００Ｃにおいては、２つの磁化固定層の間に磁化自由層が配置されている。図５（ｃ）に示す第１の磁気抵抗素子１００Ｃは、デュアルスピンバルブ型と呼ばれる。図５（ｃ）に示す第１の磁気抵抗素子１００Ｃに含まれる層のそれぞれには、例えば、図５（ａ）に示す第１の磁気抵抗素子１００Ａに関して説明した材料を用いることができる。

図５（ｄ）は、他の実施の形態に用いられる第１の磁気抵抗素子１００Ｄを例示する模式的斜視図である。図５（ｄ）に表したように、第１の磁気抵抗素子１００Ｄは、順に並べられた、下部電極Ｅ１と、下地層１０４と、ピニング層１０５と、第２磁性層１０２と、中間層１０３と、第１磁性層１０１と、キャップ層１０８と、上部電極Ｅ２とを含む。

この例では、第１磁性層１０１は磁化自由層として機能し、第２磁性層１０２は磁化固定層として機能する。既に説明した図５（ａ）に示す第１の磁気抵抗素子１００Ａ及び図５（ｂ）に示す第１の磁気抵抗素子１００Ｂにおいては、第２磁化固定層１０６と、磁気結合層１０７と、第１磁化固定層として機能する第２磁性層１０２とを用いた構造が適用されている。一方、図５（ｄ）に示す第１の磁気抵抗素子１００Ｄにおいては、単一の磁化固定層２４を用いたシングルピン構造が適用されている。図５（ｄ）に示す第１の磁気抵抗素子１００Ｄに含まれる層のそれぞれには、例えば、図５（ａ）に示す第１の磁気抵抗素子１００Ａに関して説明した材料を用いることができる。

図６は、他の構成に係る第１の磁気抵抗素子１００Ｅを例示する模式的斜視図である。図６に表したように、第１の磁気抵抗素子１００Ｅにおいては、絶縁層１０９が設けられる。すなわち、下部電極Ｅ１と上部電極Ｅ２との間に、互いに離間する２つの絶縁層（絶縁部分）１０９が設けられ、それらの間に、下地層１０４と、ピニング層１０５と、第２磁化固定層１０６と、磁気結合層１０７と、第２磁性層１０２と、中間層１０３と、磁化自由層１０１と、キャップ層１０８からなる積層体が設けられる。

この例では、第１磁性層１０１は磁化自由層として機能し、第２磁性層１０２は第１磁化固定層として機能する。第１の磁気抵抗素子１００Ｅに含まれる層のそれぞれには、例えば、図５（ａ）に示す磁気抵抗素子に関して説明した材料を用いることができる。また、絶縁層１０９には、例えば、アルミニウム酸化物（例えば、Ａｌ_２Ｏ_３）、または、シリコン酸化物（例えば、ＳｉＯ_２）などを用いることができる。絶縁層１０９により、上記積層体の周囲におけるリーク電流を抑制することができる。上記の絶縁層１０９は、図５（ａ）〜（ｄ）に示すいずれの磁気抵抗素子にも適用できる。

［１−５．磁気抵抗素子の他の構成例］
図７（ａ）は、他の構成に係る第１の磁気抵抗素子１００Ｆを示す模式的斜視図である。図７（ａ）に示す第１の磁気抵抗素子１００Ｆはグラニュラー型の磁気抵抗素子と呼ばれ、母層（マトリックス）中に磁性体の微粒子が３次元的に分散した構造と、この構造の側部に設けられる一対の電極Ｅとを有する。母層が導電体の場合にはグラニュラー型ＧＭＲ素子と呼ばれ、絶縁体の場合にはグラニュラー型ＴＭＲ素子と呼ばれる。

図７（ｃ）に示すとおり、外部磁界なしの状態では、３次元的に分散した磁性粒子の磁化の向きは３次元的にランダムとなっており、図７（ｂ）、（ｄ）に示すとおり、外部磁界が加わると一方向に揃う。図７（ｅ）に示したとおり、分散した磁性粒子の相対角度に応じて電気抵抗が変化する。このＭＲ現象は、前述した積層型のＧＭＲ素子やＴＭＲ素子と同じ原理に基づく。第１の磁気抵抗素子１００Ｆは、積層型に比べて作製が容易であるなどの利点を持つ。

第１の磁気抵抗素子１００Ｆに用いられる磁性粒子は、前述した積層型の磁気抵抗素子における磁化自由層に対応する。磁性粒子に用いられる材料として、例えば、Ｆｅ、Ｃｏ及びＮｉの少なくともいずれか、または、これらの少なくとも１種を含む合金とすることができる。また、これらの金属、合金に、添加元素として、Ｂ，Ａｌ，Ｓｉ，Ｍｇ，Ｃ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ、Ｃｕ，Ｚｎ，Ｇａ，Ｚｒ，Ｈｆなどを添加することもできる。例えば、Ｃｏ_９０Ｆｅ_１０からなる磁性粒子を用いることができる。

第１の磁気抵抗素子１００Ｆのマトリックスとしては、グラニュラー型ＴＭＲ素子の場合には、絶縁材料や半導体材料として、マグネシウム酸化物（Ｍｇ−Ｏ等）、アルミ酸化物（Ａｌ_２Ｏ_３等）、チタン酸化物（Ｔｉ−Ｏ等）、亜鉛酸化物（Ｚｎ−Ｏ等）、または、酸化ガリウム（Ｇａ−Ｏ）などが用いられる。一方、グラニュラー型ＧＭＲ素子の場合には、導電体材料として、Ｃｕ，Ａｇ，Ａｕ，Ａｌ，Ｃｒ，Ｒｕなどの金属を用いることができる。

尚、第１の磁気抵抗素子１００Ｆは、電極Ｅを側壁に設け、膜面内方向に通電するＣＩＰ素子として形成されているが、下部電極Ｅ１及び上部電極Ｅ２を介して膜面垂直方向に通電を行うＣＰＰ素子とすることもできる。

［１−６．横置きオフセット磁性体］
次に、オフセット磁性体を磁気抵抗素子に隣接させて配置する場合の磁気抵抗素子とオフセット磁性体との関係について説明する。以下の説明においては、第１の磁気抵抗素子１００と第１のオフセット磁性体１５０を例として説明するが第２の磁気抵抗素子２００や第２のオフセット磁性体２５０等も同様に構成することが可能である。

図８には、第１の磁気抵抗素子１００と、第１のオフセット磁性体１５０Ａの模式図を示す。第１のオフセット磁性体１５０Ａは、第１のオフセット磁性体１５０の一態様である。

第１のオフセット磁性体１５０Ａは、第１の磁気抵抗素子１００中の第１磁性層１０１、第２磁性層１０２及び中間層１０３に隣接して配置され、第１磁性層１０１、第２磁性層１０２及び中間層１０３にオフセット磁界を加える。また、第１のオフセット磁性体１５０Ａは、下部電極Ｅ１と上部電極Ｅ２との間に設けられる。更に、例えば第１のオフセット磁性体１５０Ａと第１の磁気抵抗素子１００との間には、絶縁層１０９が配置される。この例では、第１のオフセット磁性体１５０Ａと下部電極Ｅ１との間に、絶縁層１０９が延在している。

図８（ａ）では１つの第１の磁気抵抗素子１００に対して１つの第１のオフセット磁性体１５０Ａが設けられる。一方で、図８（ｂ）のように１つの第１の磁気抵抗素子１００を挟むように一対の第１のオフセット磁性体１５０Ａを設けてもよい。以降で説明する具体例においても１対の第１のオフセット磁性体１５０が設けられているが、片側のみとしてもよい。

図８（ｃ）に示すとおり、第１のオフセット磁性体１５０の磁界によって第１の磁気抵抗素子１００に加わる誘導磁界と略平行にオフセット磁界を加えることができる。これによって、第１の磁気抵抗素子１００の抵抗変化が生ずる誘導磁界をオフセットさせることができる。例えば、第１のオフセット磁性体１５０の磁化を被測定電流から生ずる誘導磁界と略平行方向に設定することで、図４に示すように、第１の磁気抵抗素子１００の抵抗変化が生ずる誘導磁界をオフセットさせることができる。

第１のオフセット磁性体１５０Ａには、例えば、Ｃｏ−Ｐｔ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｄ、Ｆｅ−Ｐｄなどの磁気異方性および保磁力が比較的高いハード磁性材料（硬質強磁性材料）が用いられる。また、Ｃｏ−Ｐｔ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｄ、Ｆｅ−Ｐｄにさらに添加元素を加えた合金を用いても良い。例えば、ＣｏＰｔ（Ｃｏの比率は、５０ａｔ．％以上８５ａｔ．％以下）、（Ｃｏ_ｘＰｔ_{１００−ｘ}）_{１００−ｙ}Ｃｒ_ｙ（ｘは５０ａｔ．％以上８５ａｔ．％以下、ｙは０ａｔ．％以上４０ａｔ．％以下）、または、ＦｅＰｔ（Ｐｔの比率は４０ａｔ．％以上６０ａｔ．％以下）などが用いられてもよい。このような材料を用いる場合、第１のオフセット磁性体１５０Ａの磁化の方向は、オフセット磁性体１５０Ａの保磁力よりも大きい外部磁界を加えることで、外部磁界を加えた方向に設定（固定）することができる。第１のオフセット磁性体１５０Ａの厚さ（例えば、下部電極Ｅ１から上部電極Ｅ２に向かう方向に沿った長さ）は、例えば５ｎｍ以上５０ｎｍ以下である。

図８（ａ）に示すように、第１のオフセット磁性体１５０Ａと下部電極Ｅ１との間に絶縁層１０９を配置する場合、絶縁層１０９の材料として、ＳｉＯ_ｘやＡｌＯ_ｘを用いることができる。さらに、絶縁層１０９と第１のオフセット磁性体１５０Ａの間に、図示しないオフセット磁性体下地層を設けてもよい。オフセット磁性体１５０ＡにＣｏ−Ｐｔ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｄ、Ｆｅ−Ｐｄなどの磁気異方性および保磁力が比較的高い硬質強磁性材料を用いる場合には、オフセット磁性体下地層の材料として、ＣｒやＦｅ−Ｃｏなどを用いることができる。上記の第１のオフセット磁性体１５０Ａは、上記及び以下で説明する第１の磁気抵抗素子１００のいずれにも適用できる。

第１のオフセット磁性体１５０Ａは、図示しないオフセット磁性体用ピニング層に積層された構造を有していてもよい。この場合、第１のオフセット磁性体１５０Ａとオフセット磁性体用ピニング層の交換結合により、第１のオフセット磁性体１５０Ａの磁化の方向を設定（固定）できる。この場合、第１のオフセット磁性体１５０Ａには、Ｆｅ、Ｃｏ及びＮｉの少なくともいずれか、または、これらの少なくとも１種を含む合金からなる強磁性材料を用いることができる。この場合、第１のオフセット磁性体１５０Ａには、例えば、Ｃｏ_ｘＦｅ_{１００−ｘ}合金（ｘは０ａｔ．％以上１００ａｔ．％以下）、Ｎｉ_ｘＦｅ_{１００−ｘ}合金（ｘは０ａｔ．％以上１００ａｔ．％以下）、または、これらに非磁性元素を添加した材料が用いることができる。第１のオフセット磁性体１５０Ａとして、前述した第２磁性層１０２と同様の材料を用いることができる。また、オフセット磁性体用ピニング層には、前述した磁気抵抗素子のピニング層１０５と同様の材料を用いることができる。また、オフセット磁性体用ピニング層を設ける場合、下地層１０４で説明した材料と同様の下地層をオフセット磁性体用ピニング層の下に設けても良い。また、オフセット磁性体用ピニング層は、第１のオフセット磁性体１５０Ａの下部に設けても良いし、上部に設けても良い。この場合の第１のオフセット磁性体１５０Ａの磁化方向は、磁気抵抗素子のピニング層で説明したとおり、磁界中熱処理により決定することができる。

上記の第１のオフセット磁性体１５０Ａは、上記第１の磁気抵抗素子１００及び以下で説明する第１の磁気抵抗素子１００のいずれにも適用できる。上述したような第１のオフセット磁性体１５０Ａとオフセット磁性体用ピニング層の積層構造を用いた場合、被測定電流として瞬間的に大電流が流れ、大きい誘導磁界が第１のオフセット磁性体１５０Ａに加わった場合においても、第１のオフセット磁性体１５０Ａの磁化の向きを容易に保持することが出来る。

図９には、第１の磁気抵抗素子１００と、第１のオフセット磁性体１５０Ｂの模式図を示す。第１のオフセット磁性体１５０Ｂは、第１のオフセット磁性体１５０の他の態様である。

図８では、第１のオフセット磁性体１５０Ａを第１の磁気抵抗素子１００の側方に隣接して配置したが、図９に示すように、第１のオフセット磁性体１５０Ｂを第１の磁気抵抗素子１００の斜め上に設けても良い。この場合も、図９（ａ）に示す通り、１つの第１の磁気抵抗素子１００に対して１つの第１のオフセット磁性体１５０Ｂを設けても良いし、図９（ｂ）に示す通り、１つの第１の磁気抵抗素子１００を挟むように一対の第１のオフセット磁性体１５０Ｂを設けてもよい。図９のように、第１のオフセット磁性体１５０Ｂを斜め上に設けた場合においても、オフセット磁石からの漏洩磁界は真横にのみでなくある程度の分布を持って漏洩するので、図９（ｃ）に示すように第１の磁気抵抗素子１００にオフセット磁界を加えることができる。

ここで、磁気抵抗素子のオフセット磁界Ｈ_{ｏｆｆｓｅｔ}は、第１のオフセット磁性体１５０Ａ等の構成によって調整することができる。図１０（ａ）〜（ｃ）には、２つの磁気抵抗素子について異なるオフセット磁界を得るために、第１のオフセット磁性体１５０及び第２のオフセット磁性体２５０の構成に差を設けた例を示す。尚、図１０（ａ）〜（ｃ）では、２つの磁気抵抗素子について例にとっているが、３つ以上の磁気抵抗素子としてもよい。また、図１０では、図９に示すような、磁気抵抗素子の側方に隣接して第１又は第２のオフセット磁性体１５０Ａ，２５０Ａを設けた場合を例にとり説明しているが、図９に示すような、磁気抵抗素子の斜め側方に第１又は第２のオフセット磁性体１５０Ｂ，２５０Ｂを設けた場合でも、同様に異なるオフセット磁界を得ることができる。

図１０（ａ）に示すとおり、磁気抵抗素子と第１及び第２のオフセット磁性体１５０Ａ，２５０Ａとの間の距離を変えることで、オフセット磁界を変えることが可能である。図１０（ａ）に示す第１の磁気抵抗素子１００と一対の第１のオフセット磁性体１５０Ａとのそれぞれの間の距離の和Ｌ_１ａ＋Ｌ_１ｂは、第２の磁気抵抗素子２００と一対の第２のオフセット磁性体２５０Ａのそれぞれの距離の和Ｌ_２ａ＋Ｌ_２ｂよりも大きく設定されている。この場合、第１又は第２のオフセット磁性体１５０Ａ，２５０Ａから距離が大きいほど、第１又は第２の磁気抵抗素子１００，２００に加わる磁界は小さくなるため、第１及び第２の磁気抵抗素子１００，２００のオフセット磁界Ｈ_{ｏｆｆｓｅｔ}は小さくなる。

図１０（ｂ）に示すとおり、第１のオフセット磁性体１５０Ａの基板平面における面積と、第２のオフセット磁性体２５０Ａの第２の基板平面における面積を変えることで、オフセット磁界を変えることが可能である。図１０（ｂ）に示す一対の第１のオフセット磁性体１５０Ａのそれぞれの面積の和Ｓ_１ａ＋Ｓ_１ｂは、一対の第２のオフセット磁性体２５０Ａのそれぞれの面積の和Ｓ_２ａ＋Ｓ_２ｂよりも小さく設定されている。この場合、第１又は第２のオフセット磁性体１５０Ａ，２５０Ａの面積が大きいほど、第１又は第２のオフセット磁性体１５０Ａ，２５０Ａの磁気体積が大きくなるため、第１又は第２の磁気抵抗素子１００，２００に加わる磁界は大きくなり、第１又は第２の磁気抵抗素子１００，２００のオフセット磁界は大きくなる。

図１０（ｃ）に示すとおり、第１及び第２のオフセット磁性体１５０Ａ，２５０Ａの膜厚を変えることで、オフセット磁界を変えることが可能である。図１０（ｃ）に示す一対の第１のオフセット磁性体１５０Ａのそれぞれの膜厚の和ｔ_１ａ＋ｔ_１ｂは、一対の第２のオフセット磁性体２５０Ａのそれぞれの膜厚の和ｔ_２ａ＋ｔ_２ｂよりも小さく設定されている。この場合、第１及び第２のオフセット磁性体１５０Ａ，２５０Ａの膜厚が厚いほど、第１及び第２のオフセット磁性体１５０Ａ，２５０Ａの磁気体積が大きくなるため、第１及び第２の磁気抵抗素子１００，２００に加わる磁界は大きくなり、第１及び第２の磁気抵抗素子１００，２００のオフセット磁界は大きくなる。

上述した図１０（ｂ）、図１０（ｃ）では、第１及び第２のオフセット磁性体１５０Ａ，２５０Ａの面積または膜厚を変えることで磁気体積を変えた場合について説明したが、第１及び第２のオフセット磁性体１５０Ａ，２５０Ａに用いられる磁性材料の種類を変えることでも磁気体積を変えることができる。例えば、第１のオフセット磁性体１５０Ａと第２のオフセット磁性体２５０Ａのそれぞれに飽和磁化の異なる磁性材料を用いることで、磁気体積を変え、第１および第２の磁気抵抗素子１００，２００のオフセット磁界を変えることも出来る。

図１１（ａ）〜（ｃ）は、複数の磁気抵抗素子に対して、一対の第１のオフセット磁性体１５０Ｃ、１５０Ｄ又は１５０Ｅからオフセット磁界を印加する場合について説明するための模式図である。第１のオフセット磁性体１５０Ｃ、１５０Ｄ又は１５０Ｅは、第１のオフセット磁性体１５０の他の態様である。このような構成によっても、それぞれの磁気抵抗素子のオフセット磁界を変えることが可能である。尚、図１１においては、電流センサが第１の磁気抵抗素子１００及び第２の磁気抵抗素子２００に加え、第３の磁気抵抗素子３００を備えた例について説明する。但し、磁気抵抗素子の数は２つでも良いし、４つ以上でも良い。

図１１（ａ）に示すとおり、複数の磁気抵抗素子に対して、一対の第１のオフセット磁性体１５０Ｃを用いても、それぞれの磁気抵抗素子のオフセット磁界を変えることが可能である。図１１（ａ）では、第１のオフセット磁性体１５０Ｃの磁化方向もしくは誘導磁界の方向（Ｘ方向）における幅がそれぞれの磁気抵抗素子に対して同等となっているが、複数の磁気抵抗素子のそれぞれと一対の第１のオフセット磁性体１５０Ｃの間の距離が異なる。このような形状の第１のオフセット磁性体１５０Ｃを用いることによって、それぞれの磁気抵抗素子に最も近接した位置の第１のオフセット磁性体１５０Ｃとそれぞれの磁気抵抗素子の間の実効的な距離が異なるため、図１０（ａ）で説明したとおり、それぞれの磁気抵抗素子のオフセット磁界を変えることが可能となる。

図１１（ｂ）に示すとおり、複数の磁気抵抗素子に対して、一対の第１のオフセット磁性体１５０Ｄを用いても、それぞれの磁気抵抗素子のオフセット磁界を変えることが可能である。図１１（ｂ）では、第１のオフセット磁性体１５０Ｄの磁化方向もしくは誘導磁界の方向（Ｘ方向）における幅がそれぞれの磁気抵抗素子に対して異なっており、かつ、複数の磁気抵抗素子のそれぞれと一対の第１のオフセット磁性体１５０Ｄの間の距離が異なる。このような形状の第１のオフセット磁性体１５０Ｄを用いた場合、それぞれの磁気抵抗素子に最も近接した位置の第１のオフセット磁性体１５０Ｄとそれぞれの磁気抵抗素子の間の実効的な距離および面積が異なるため、図１０（ａ）、（ｂ）で説明したとおり、それぞれの磁気抵抗素子のオフセット磁界を変えることが可能となる。

図１１（ｃ）では、複数の磁気抵抗素子のそれぞれと一対の第１のオフセット磁性体１５０Ｅの間の距離は同等であるが、第１のオフセット磁性体１５０Ｅの磁化方向もしくは誘導磁界の方向（Ｘ方向）における幅が、それぞれの磁気抵抗素子が位置するＹ座標の位置によって異なる。このような形状の第１のオフセット磁性体１５０Ｅを用いることによって、それぞれの磁気抵抗素子に最も近接した位置における第１のオフセット磁性体１５０Ｅの実効的な磁気面積が異なるため、図１０（ｂ）で説明したとおり、それぞれの磁気抵抗素子のオフセット磁界を変えることが可能となる。

ここまで説明したオフセット磁性体１５０Ａ〜Ｅのいずれにおいても、Ｃｏ−Ｐｔ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｄ、Ｆｅ−Ｐｄなどの磁気異方性および保磁力が比較的高い硬質強磁性材料を用いることができ、また、オフセット磁性体とオフセット磁性体用ピニング層とを積層した構造を用いてもよい。図１２には、図１０（ａ）のバリエーションとして、それぞれ第１のオフセット磁性体１５０Ａ及び第２のオフセット磁性体２５０Ａの下面に接するオフセット磁性体用ピニング層１５９及び２５９を配置した例を示す。ピニング層１５９及び２５９は、オフセット磁性体用ピニング層の一例である。尚、図１２においては図１０（ａ）の変形例を示しているが、このようオフセット磁性体及びオフセット磁性体用のピニング層を用いたバリエーションは、図８〜図１１のいずれの例にも適用できる。また、オフセット磁性体用ピニング層は、オフセット磁性体の下部に設けても良いし、上部に設けても良い。

図１３は、第１のオフセット磁性体１５０Ａとオフセット磁性体用ピニング層１５９の積層の構成例を示す模式図である。第１のオフセット磁性体１５０Ａとオフセット磁性体用ピニング層１５９の積層構造を用いる場合、図１３（ａ）に示す構造だけでなく、図１３（ｂ）に示すように、オフセット磁性体用ピニング１５９層／オフセット磁性体１５０Ａ／オフセット磁気結合層１５８／オフセット磁性体１５０Ａのような積層構造としてもよい。また、図１３（ｃ）に示すように、オフセット磁気結合層１５８を介してオフセット磁性体１５０Ａを３層以上積層してもよい。このような積層構造の場合、オフセット磁気結合層１５８を介した２つのオフセット磁性体１５０Ａは互いに反平行の磁化方向となる。この場合、第１の磁気抵抗素子１００の第１磁性層１０１に最も距離の近い第１のオフセット磁性体１５０Ａの磁化の向きにオフセット磁界が加わる。また、このような構造を用いる場合、第１の磁気抵抗素子１００の第１磁性層１０１に最も距離の近いオフセット磁性体１５０Ａの厚みを、積層構造に含まれるほかのオフセット磁性体１５０Ａの厚みよりも厚くすることが好ましい。第１のオフセット磁性体１５０Ａの磁化方向を第１の磁気抵抗素子１００の第１磁性層１０１の磁化方向と平行に設定する場合は、それらの磁化方向を１度の磁界中熱処理で決定してもよい。例えば、図１３（ａ）、（ｂ）、（ｃ）に示すように、オフセット磁気結合層１５８を介した第１のオフセット磁性体１５０Ａの層数を奇数とするか偶数とするかで、第１磁性層１０１に最も近接した第１のオフセット磁性体１５０Ａの磁化方向を第２磁性層１０２の磁化方向に対して、０°と１８０°のどちらに向くかを設定することができる。

また、第１磁性層１０１に最も近接した第１のオフセット磁性体１５０Ａの磁化の向きと第２磁性層１０２の磁化の向きの関係は、図１３（ａ）、（ｂ）、（ｃ）に示す第１のオフセット磁性体１５０Ａの層数を変えずに、磁場の向きを変えて行う２段階の磁界中熱処理によっても制御することができる。２段階の磁界中熱処理の方法は、後述するインスタック型のオフセット磁性体にて説明する。

第１のオフセット磁性体１５０Ａとオフセット磁性体用ピニング層１５９の積層構造を用いた場合、被測定電流として瞬間的に大電流が流れ、大きい誘導磁界が第１のオフセット磁性体１５０Ａに加わった場合においても、第１のオフセット磁性体１５０Ａの磁化の向きを容易に保持することが出来る。

［１−７．積層型の縦置きオフセット磁性体］
次に、オフセット磁性体を磁気抵抗素子に積層して配置する場合の磁気抵抗素子とオフセット磁性体との関係について説明する。以下の説明においては、第１の磁気抵抗素子１００と第１のオフセット磁性体１５０を例として説明するが第２の磁気抵抗素子２００や第２のオフセット磁性体２５０等も同様に構成することが可能である。

図１４には、第１の磁気抵抗素子１００と、オフセット磁性体として機能する第１のオフセット磁性体１５０Ｆの模式図を示す。第１のオフセット磁性体１５０Ｆは、第１のオフセット磁性体１５０の他の態様である。尚、図１４においては、上部電極Ｅ２を省略している。

本実施の形態においては、第１のオフセット磁性体１５０Ｆが第１の磁気抵抗素子１００の積層方向に設けられる。例えば、第１のオフセット磁性体１５０Ｆは、図１４（ａ）に示すように、第１の磁気抵抗素子１００中のキャップ層１０８の上に設けられる。但し、第１のオフセット磁性体１５０Ｆは、例えば下地層１０４よりも下方に設けてもよい。但し、磁化自由層として機能する第１磁性層１０１が磁化固定層として機能する第２磁性層１０２よりも上に位置する場合には、第１磁性層１０１よりも上に第１のオフセット磁性体１５０Ｆを設けたほうが好ましく、第１磁性層１０１が第２磁性層１０２よりも下に位置する場合には、第２磁性層１０２よりも下に第１のオフセット磁性体１５０Ｆを設けたほうが好ましい。

また、図１４（ａ）に示すとおり、第１のオフセット磁性体とキャップ層１０８の間に第１のオフセット磁性体１５０Ｆ用の下地層１５１を設けてもよい。図１４において、第１のオフセット磁性体１５０上に図示しない上部電極を設けることで、上部電極と下部電極Ｅ１の間に通電した電流が第１のオフセット磁性体１５０Ｆと磁気抵抗素子に流れる。また、上部電極は、第１のオフセット磁性体とキャップ層１０８の間に設けてもよい。

図１４（ｂ）に示す通り、第１のオフセット磁性体１５０Ｆの磁界によって、第１の磁気抵抗素子１００の抵抗変化が生ずる誘導磁界をオフセットさせることができる。例えば、第１のオフセット磁性体１５０Ｆの磁化を被測定電流から生ずる誘導磁界と略平行方向に設定することで、図４に示すように、第１の磁気抵抗素子１００の抵抗変化が生ずる誘導磁界をオフセットさせることができる。ここで、図１４（ｂ）に示すように、第１のオフセット磁性体１５０Ｆを直上に配置した場合、第１の磁気抵抗素子１００に加わるオフセット磁界の方向は第１のオフセット磁性体１５０Ｆの磁化方向と逆向きとなる。

第１のオフセット磁性体１５０Ｆやオフセット磁性体用下地層１５１に用いる材料は、図８の説明で述べた材料と同様のものを使うことができる。図１４のような積層方向に配置した第１のオフセット磁性体では、第１のオフセット磁性体１５０Ｆの端部から漏洩磁界が発生する。従って、第１のオフセット磁性体１５０Ｆの面積を第１の磁気抵抗素子１００の面積と比べて大きくしすぎると、第１のオフセット磁性体１５０からの磁界が第１の磁気抵抗素子１００に十分加わらない。従って、第１のオフセット磁性体１５０Ｆの面積は、適切に設定する必要がある。例えば、第１のオフセット磁性体１５０Ｆの面積は第１磁性層１００の面積と同等以上、２５倍以下程度が好ましい。また、第１のオフセット磁性体１５０Ｆにおいても、前述したオフセット磁性体とオフセット磁性体用ピニング層の積層構造を用いてもよい。この場合、被測定電流として瞬間的に大電流が流れ、大きい誘導磁界が第１のオフセット磁性体１５０Ｆに加わった場合においても、第１のオフセット磁性体１５０Ｆの磁化の向きを容易に保持することが出来る。

ここで、磁気抵抗素子のオフセット磁界Ｈ_{ｏｆｆｓｅｔ}は、第１のオフセット磁性体１５０Ｆ等の構成によって調整することができる。図１５（ａ）及び（ｂ）には、２つの磁気抵抗素子について異なるオフセット磁界を得るために、第１のオフセット磁性体１５０Ｆ及び第２の磁性体２５０Ｆの構成に差を設けた例を示す。尚、図１５（ａ）及び（ｂ）では、２つの磁気抵抗素子について例にとっているが、３つ以上の磁気抵抗素子としてもよい。

図１５（ａ）に示すとおり、磁気抵抗素子と第１及び第２のオフセット磁性体１５０Ｆ，２５０Ｆとの間の距離を変えることで、オフセット磁界を変えることが可能である。図１４（ａ）に示す第１の磁気抵抗素子１００と第１のオフセット磁性体１５０Ｆの間の距離Ｌ_１は、第２の磁気抵抗素子２００と第２のオフセット磁性体２５０Ｆの間の距離Ｌ_２よりも大きく設定されている。この場合、第１又は第２のオフセット磁性体１５０Ｆ，２５０Ｆから距離が大きいほど、第１又は第２の磁気抵抗素子１００，２００に加わる磁界は小さくなるため、第１又は第２の磁気抵抗素子１００，２００のオフセット磁界Ｈ_{ｏｆｆｓｅｔ}は小さくなる。

図１５（ｂ）に示すとおり、第１及び第２のオフセット磁性体１５０Ｆ，２５０Ｆの膜厚を変えることで、オフセット磁界を変えることが可能である。図１５（ｂ）に示す第１のオフセット磁性体１５０Ｆのそれぞれの膜厚ｔ_１は、第２のオフセット磁性体２５０Ｆの膜厚ｔ_２よりも小さく設定されている。この場合、第１又は第２のオフセット磁性体１５０Ｆ，２５０Ｆの膜厚が厚いほど、第１又は第２のオフセット磁性体１５０Ｆ，２５０Ｆの磁気体積が大きくなるため、第１又は第２の磁気抵抗素子１００，２００に加わる磁界は大きくなり、第１又は第２の磁気抵抗素子１００，２００のオフセット磁界は大きくなる。

図１５（ｂ）では、第１及び第２のオフセット磁性体１５０Ｆ，２５０Ｆの膜厚を変えることで磁気体積を変えた場合について説明したが、第１及び第２のオフセット磁性体１５０Ｆ，２５０Ｆに用いられる磁性材料の種類を変えることでも磁気体積を変えることができる。例えば、第１のオフセット磁性体１５０Ｆと第２のオフセット磁性体２５０Ｆのそれぞれに飽和磁化の異なる磁性材料を用いることで、磁気体積を変え、第１および第２の磁気抵抗素子１００，２００のオフセット磁界を変えることも出来る。

また、前述したように第１及び第２のオフセット磁性体１５０Ｆ，２５０Ｆの面積を変えることで、オフセット磁界を変えることが可能である。第１及び第２のオフセット磁性体１５０Ｆ，２５０Ｆを第１及び第２の磁気抵抗素子１００，２００に対して積層方向に配置する場合、第１及び第２のオフセット磁性体１５０Ｆ，２５０Ｆの端部と第１及び第２の磁気抵抗素子１００，２００の端部の距離が離れるほど、第１及び第２の磁気抵抗素子１００，２００に加わる磁界は小さくなり、第１及び第２の磁気抵抗素子１００，２００のオフセット磁界は小さくなる。

また、図１１（ａ）〜（ｃ）の、平面方向から第１及び第２のオフセット磁性体１５０，２５０を隣接させた場合と同じように、積層方向に配置した第１のオフセット磁性体１５０においても形状を変えた１つの第１のオフセット磁性体１５０で複数の磁気抵抗素子の感度を調整してもよい。

［１−８．インスタック型のオフセット磁性体］
次に、オフセット磁性体を磁気抵抗素子に包含する場合の磁気抵抗素子とオフセット磁性体との関係について説明する。以下の説明においては、第１の磁気抵抗素子１００と第１のオフセット磁性体１５０を例として説明するが第２の磁気抵抗素子２００や第２のオフセット磁性体２５０等も同様に構成することが可能である。

図１６には、本実施の形態に係る第１の磁気抵抗素子１００と第１のオフセット磁性体１５０Ｇの模式図を示す。第１のオフセット磁性体１５０Ｇは、第１のオフセット磁性体１５０の一態様である。

図１５４に示す実施の形態においては、第１の磁気抵抗素子１００が第１のオフセット磁性体１５０Ｇを包含している。第１のオフセット磁性体１５０Ｇは、積層構造からなるインスタックオフセット層として構成される。従って、第１のオフセット磁性体１５０Ｇは、内部に含まれるオフセット磁性層の磁化と磁化自由層の間の交換結合磁界により、第１の磁気抵抗素子１００の抵抗変化が生ずる誘導磁界をオフセットさせることができる。例えば、第１の磁性層１５０Ｇの磁化方向を被測定電流から生ずる誘導磁界と略平行に設定することで、図４に示すように、第１の磁気抵抗素子１００の抵抗変化が生ずる誘導磁界をオフセットさせることができる。

図１６に表した実施の形態において、第１のオフセット磁性体１５０Ｇは、分離層１５２と、第１オフセット磁性層１５３と、オフセット磁気結合層１５４と、第２オフセット磁性層１５５と、オフセットピニング層１５６とを含む。

第１オフセット磁性層１５３および第２オフセット磁性層１５５は、例えば、磁性材料によって形成される。第２オフセット磁性層１５５の磁化は、オフセットピニング層１５６によって一方向に固定される。第１オフセット磁性層１５３の磁化は、オフセット磁気結合層１５４を介して隣り合う第２オフセット磁性層１５５の磁化とは反対に設定される。一方向に磁化が固定された第１オフセット磁性層１５３は、交換結合などの磁気的結合によって、第１磁性層１０１にオフセットを加える。このような、オフセット磁性層とオフセットピニング層の積層構造を用いた場合、被測定電流として瞬間的に大電流が流れ、大きい誘導磁界が第１のオフセット磁性体１５０Ｇに加わった場合においても、第１のオフセット磁性体１５０Ｇの磁化の向きを容易に保持することが出来る。

分離層１５２は、例えば、非磁性材料などから形成され、第１オフセット磁性層１５３と第１磁性層１０１とを物理的に分離することで、第１オフセット磁性層１５３と第１磁性層１０１との間の磁気的結合の強度を調整する。なお、第１オフセット磁性層１５３の材料によっては、分離層１５２は必ずしも設けられなくともよい。図１６のように、複数のオフセット磁性層の磁化を反平行（１８０°）とすることで、オフセット磁性層から外部への漏洩磁界を抑え、磁化自由層への交換結合によるオフセット印加以外の磁気的干渉を抑えることができる。

第１のオフセット磁性体１５０Ｇは、図１５で示すように、第１オフセット磁性層１５３／オフセット磁気結合層１５４／第２オフセット磁性層１５５を含んでいるが、分離層１５２とオフセットピニング層１５６の間に単層の第１オフセット磁性層１５３のみを設けることによって構成してもよい。また、第１オフセット磁性層／第１磁気結合層／第２オフセット磁性層／第２磁気結合層／第３オフセット磁性層のように、オフセット磁性層の層数を３層以上としてもよい。

分離層１５２には、例えば、５ｎｍのＣｕが用いられる。第１オフセット磁性層１５３には、例えば、３ｎｍのＦｅ_５０Ｃｏ_５０が用いられる。オフセット磁気結合層１５４には、例えば、０．９ｎｍのＲｕが用いられる。第２オフセット磁性層１５５には、例えば、３ｎｍのＦｅ_５０Ｃｏ_５０が用いられる。オフセットピニング層１５６には、例えば、７ｎｍのＩｒＭｎが用いられる。

第１オフセット磁性層１５３および第２オフセット磁性層１５５には、例えば、Ｃｏ、Ｆｅ及びＮｉよりなる群から選択された少なくともいずれかを用いることができる。第１オフセット磁性層１５３として、Ｃｏ、Ｆｅ及びＮｉよりなる群から選択された少なくとも１つの材料を含む合金を用いてもよい。例えば、第１オフセット磁性層１５３には、Ｃｏ_ｘＦｅ_{１００−ｘ}合金（ｘは０％以上１００％以下）、Ｎｉ_ｘＦｅ_{１００−ｘ}合金（ｘは０％以上１００％以下）、または、これらに非磁性元素を添加した材料が用いられる。第１オフセット磁性層１５３として、（Ｃｏ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｂ_ｙ合金（ｘは０％以上１００％以下、ｙは０％以上３０％以下）が用いられてもよい。

分離層１５２には、例えば、非磁性材料が用いられる。分離層４３は、例えば、Ｃｕ、Ｒｕ、Ｒｈ、Ｉｒ、Ｖ、Ｃｒ、Ｎｂ、Ｍｏ、Ｔａ、Ｗ、Ｒｒ、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｔｉ、Ｚｒ、Ｈｆ、及び、Ｈｆの群から選択された少なくとも一つの元素を含む層を用いることができる。

オフセットピニング層１５６は、オフセットピニング層に接して形成される第２オフセット磁性層１５５に、一方向異方性（Unidirectional Anisotropy）を付与して第１オフセット磁性層１５３の磁化を固定する。オフセットピニング層１５６には、例えば、反強磁性層が用いられる。オフセットピニング層１５６には、例えば、Ｉｒ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｄ−Ｐｔ−Ｍｎ、Ｒｕ−Ｍｎ、Ｒｈ−Ｍｎ、Ｒｕ−Ｒｈ−Ｍｎ、Ｆｅ−Ｍｎ、Ｎｉ−Ｍｎ、Ｃｒ−Ｍｎ−ＰｔおよびＮｉ−Ｏよりなる群から選択された少なくともいずれかが用いられる。Ｉｒ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｄ−Ｐｔ−Ｍｎ、Ｒｕ−Ｍｎ、Ｒｈ−Ｍｎ、Ｒｕ−Ｒｈ−Ｍｎ、Ｆｅ−Ｍｎ、Ｎｉ−Ｍｎ、Ｃｒ−Ｍｎ−ＰｔおよびＮｉ−Ｏにさらに添加元素を加えた合金を用いても良い。十分な強さの一方向異方性を付与するために、オフセットピニング層１５６の厚さは適切に設定される。

オフセットピニング層１５６としてＰｔＭｎまたはＰｄＰｔＭｎが用いられる場合には、オフセットピニング層の厚さは、８ｎｍ以上２０ｎｍ以下が好ましい。オフセットピニング層１５６の厚さは、１０ｎｍ以上１５ｎｍ以下がより好ましい。オフセットピニング層１５６としてＩｒＭｎが用いられる場合には、オフセットピニング層１５６としてＰｔＭｎが用いられる場合よりも薄いオフセットピニング層１５６で、一方向異方性を第１オフセット磁性層１５３に付与することができる。この場合には、オフセットピニング層１５６の厚さは、４ｎｍ以上１８ｎｍ以下が好ましい。オフセットピニング層１５６の厚さは、５ｎｍ以上１５ｎｍ以下がより好ましい。

オフセットピニング層１５６として、ハード磁性層（硬質強磁性材料）が用いられてもよい。例えば、Ｃｏ−Ｐｔ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｄ、Ｆｅ−Ｐｄなどの磁気異方性および保磁力が比較的高いハード磁性材料（硬質強磁性材料）が用いられる。また、Ｃｏ−Ｐｔ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｄ、Ｆｅ−Ｐｄにさらに添加元素を加えた合金を用いても良い。ハード磁性層として、例えば、ＣｏＰｔ（Ｃｏの比率は、５０％以上８５％以下）、（Ｃｏ_ｘＰｔ_{１００−ｘ}）_{１００−ｙ}Ｃｒ_ｙ（ｘは５０％以上８５％以下、ｙは０％以上４０％以下）、または、ＦｅＰｔ（Ｐｔの比率は４０％以上６０％以下）などが用いられてもよい。

オフセット磁気結合層１５５は、第１オフセット磁性層１５３と第２オフセット磁性層１５５との間に反強磁性結合を生じさせる。第１磁気結合層４４ａは、シンセティックピン構造を形成する。第１磁気結合層として、例えば、Ｒｕが用いられる。第１磁気結合層の厚さは、０．８ｎｍ以上１ｎｍ以下であることが好ましい。第１オフセット磁性層１５３と第２オフセット磁性層１５５との間に十分な反強磁性結合を生じさせる材料であれば、オフセット磁気結合層１５５としてＲｕ以外の材料を用いてもよい。オフセット磁気結合層１５４の厚さは、ＲＫＫＹ（Ruderman-Kittel-Kasuya-Yosida）結合のセカンドピーク（２ｎｄピーク）に対応する０．８ｎｍ以上１ｎｍ以下の厚さに設定することができる。さらに、オフセット磁気結合層１５４の厚さは、ＲＫＫＹ結合のファーストピーク（１ｓｔピーク）に対応する０．３ｎｍ以上０．６ｎｍ以下の厚さに設定してもよい。第１磁気結合層として、例えば、０．９ｎｍの厚さのＲｕが用いられる。これにより、高信頼性の結合がより安定して得られる。

第１オフセット磁性層１５３の厚さは、例えば、１．５ｎｍ以上５ｎｍ以下が好ましい。第２オフセット磁性層１５５の厚さは、例えば、１．５ｎｍ以上５ｎｍ以下が好ましい。これにより、例えば、オフセットピニング層１５６による一方向異方性磁界の強度をより強くすることができる。第１オフセット磁性層１５３の磁気膜厚（飽和磁化Ｂｓと厚さｔとの積（Ｂｓ・ｔ））は、第２オフセット磁性層１５５の磁気膜厚と実質的に等しいことが好ましい。

第１のオフセット磁性体１５０Ｇから第１磁性層１０１に加わるオフセット磁界の方向は、第２磁性層１０２の磁化方向に対して、任意の方向とすることが可能である。

図１６（ｂ）は、第１のオフセット磁性体１５０Ｇにおける磁化方向の設定方法を説明するための模式図である。例えば、第２磁性層１０２の磁化方向に対して、第１のオフセット磁性体１５０Ｇから第１磁性層１０１に加わるオフセット磁界の方向を１８０°に設定することも可能である。このようなオフセット磁界の方向の設定は、２段階の磁界中アニール、並びに、ピニング層１０５に用いられる材料構成と及びオフセットピニング層１５６に用いられる材料構成の選択によって可能となる。

ピニング層１０５またはオフセットピニング層１５６に用いられる反強磁性材料については、その組成によって磁化固着が生ずる温度が異なる。例えば、ＰｔＭｎなど規則合金系の材料については、ＩｒＭｎなどの不規則でも磁化固着を生ずる材料にくらべて、磁化固着が行われる温度が高い。例えば、ピニング層１０５にＰｔＭｎを用い、オフセットピニング層１５６にＩｒＭｎを用いることが可能である。

次に、図１６（ｂ）に示すような２段階の磁界中熱処理を行う。例えば、図１６（ｂ）の（１）に表すように、図１６（ｂ）の右方向に外部磁場を印加しつつ３２０℃において１０時間アニールを行う。これにより、ピニング層１０５に接した第２磁化固定層１０６の磁化方向は、右向きに固着される。また、オフセットピニング層１５６に接した第２オフセット磁性層１５５の磁化方向は、いったん右向きに固着される。

次に、例えば、図１６（ｂ）の（２）に表すように、図１５（ｂ）の左方向に外部磁場を印加しつつ２５０℃において１時間アニールを行う。これにより、ピニング層１０５に接した第２磁化固定層１０６の磁化方向は右向きのまま変化せず、オフセットピニング層１５６に接した第２オフセット磁性層１５５の磁化方向は、左向きに固着される。この磁化の向きは、図１６（ｂ）の右図に示すように、室温においても保持される。

このように、磁界中アニールの方法、並びに、ピニング層１０５の材料構成及びオフセットピニング層１５６の材料構成の選択によって、第１の磁性層１０１及び第２の磁性層１０２へのオフセット磁界の方向を任意に設定することが可能である。そのほか、ピニング層１０５とオフセットピニング層１５６の磁化固着の温度差は、それぞれの材料の選定のみでなく、それぞれの層の膜厚で設定することも可能である。例えば、ピニング層１０５にＩｒＭｎ７ｎｍを用い、オフセットピニング層１５６にＩｒＭｎ５ｎｍを用いた場合においても、図１６（ｂ）に示した磁界中２段階アニールを行うことで、図１６（ａ）に示したような磁化方向のアライメントを行うことが可能である。

ここで、磁気抵抗素子に加わるオフセット磁界は、インスタックオフセット層の構成によって調整することができる。例えば、第１の磁気抵抗素子１００及び第１のオフセット磁性体１５０Ｇを図１６に示すように構成し、更に第２の磁気抵抗素子２００及び第２のオフセット磁性体２５０をこれらと同様に構成する。但し、第２のオフセット磁性体２５０においては、第１の磁気抵抗素子１５０Ｇと比較して分離層１５２を厚くする。これによって、第１の磁気抵抗素子１００のほうが、オフセット磁界が相対的に弱まる。そのほか、第１オフセット磁性層１５３と第２オフセット磁性層１５５の厚みを２つの磁気抵抗素子で差をつけることによってもオフセット磁界を変えることが可能である。この場合、第１オフセット磁性層１５３と第２オフセット磁性層１５５の厚みを厚くしたほうが、第１磁性層１０１に加わるオフセット磁界が弱まる。

また、磁気抵抗素子に加わるオフセット磁界の方向は、インスタックオフセット層に含まれるオフセット磁気結合層１５４を介したオフセット磁性層の数によっても調整できる。例えば、図１６に示すように、オフセット磁性層の数が２つなど偶数の場合は、オフセットピニング層１５６に接した第２オフセット磁性層１５５の向きと、第１磁性層１０１に近接する第１オフセット磁性層１５３の磁化の向きは逆となるが、オフセット磁性層の数を奇数とした場合は、オフセットピニング層１５６に接したオフセット磁性層の向きと、第１磁性層１０１に近接するオフセット磁性層の磁化の向きは同じ方向となる。よって、インスタックオフセット層によるオフセット方向が磁気抵抗素子のピン層の磁化方向と略平行な場合、インスタックオフセット層の磁化方向の正負の選択には図１６（ｂ）に示した２段階アニールは必ずしも必要なく、オフセット磁性層の数によって、１段階のアニールで決めることができる。

［１−９．製造方法］
次に、本実施の形態に係る電流センサの製造方法について述べる。図１７（ａ）〜図１７（ｊ）は、本実施の形態に係る電流センサの製造方法を例示する工程順模式的斜視図である。

図１７（ａ）に表したように、基板１１０上に下部電極Ｅ１を形成する。例えば、Ｔａ（５ｎｍ）／Ｃｕ（２００ｎｍ）／Ｔａ（３５ｎｍ）を形成する。この後に、下部電極Ｅ１の最表面にＣＭＰ処理などの表面平滑化処理を行い、下部電極Ｅ１上に形成される構成を平坦にしても良い。

次に、図１７（ｂ）に示すように、下部電極Ｅ１の平面形状を加工する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。

次に、図１７（ｃ）に示すように、下部電極Ｅ１の周辺に絶縁層１１１の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、図１７（ｂ）のフォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層１１１を成膜し、その後レジストパターンを除去する。絶縁層１１１として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

次に、下部電極Ｅ１上に磁気抵抗素子の電極間の構成を成膜する。例えば、下地層１０４として、Ｔａ（３ｎｍ）／Ｒｕ（２ｎｍ）を形成する。その上にピニング層１０５として、ＩｒＭｎ（７ｎｍ）を形成する。その上に第２磁性膜１０２として、Ｃｏ_７５Ｆｅ_２５（２．５ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｃｏ_４０Ｆｅ_４０Ｂ_２０（３ｎｍ）を形成する。その上に中間層１０３として、ＭｇＯ（２ｎｍ）を形成する。その上に第１磁性膜１０１として、Ｃｏ_４０Ｆｅ_４０Ｂ_２０（２ｎｍ）／Ｔａ（０．４ｎｍ）／Ｎｉ_８０Ｆｅ_２０（６ｎｍ）を形成する。その上にキャップ層１０８として、Ｃｕ（１ｎｍ）／Ｔａ（２ｎｍ）／Ｒｕ（５ｎｍ）を形成する。

次に、第２磁性膜１０２の磁化方向を固着する磁界中アニールを行う。例えば、７ｋＯｅの外部磁場を印加しつつで３００℃で一時間のアニールを行う。例えば、誘導磁界印加方向（Ｘ方向）に対して、略平行に外部磁界を加えて行う。ここで、例えば、前述したインスタックバイアス層を設けたオフセット磁性体（１５０Ｇ，図１６（ａ））を用いる場合などには、２段階のアニールを行っても良い。

次に、図１７（ｅ）に示すように、磁気抵抗素子の電極間の構成の平面形状を加工する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。この工程によって、図１７（ｅ）に示すように、複数の構成を一括して加工することができる。

次に、図１７（ｆ）に示すように、磁気抵抗素子の電極間の構成の周辺に絶縁層１０９の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、図１７（ｅ）のフォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層１０９を成膜し、その後レジストパターンを除去する。絶縁層１０９として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

次に、図１７（ｇ）に示すように、磁気抵抗素子の電極間の構成に隣接して設ける第１のオフセット磁性体１５０を埋め込むためのホール１０９ａを形成する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。図１７（ｇ）では、複数の磁気抵抗素子に対して、一対の第１のオフセット磁性体１５０Ｅを形成する場合を例にとっているが、複数の磁気抵抗素子に対して、別個にオフセット磁性体を形成する場合でも一括で加工することができる。この工程において、ホール１０９ａは絶縁層１０９を貫通するところまで行っても良いし、途中で止めても良い。図１７（ｇ）では途中で止めた場合を例示している。後述するが、ホール１０９ａを、絶縁層１０９を貫通するところまでエッチングした場合には、図１７（ｈ）に示す第１のオフセット磁性体１５０の埋め込み工程において、第１のオフセット磁性体１５０の下に図示しない絶縁層を成膜する必要がある。

次に、図１７（ｈ）に示すように、図１７（ｇ）で形成したホール１０９ａに第１のオフセット磁性体１５０を埋め込む。この工程では、例えば、リフトオフ工程が行われる。例えば、図１７（ｈ）のフォトリソグラフィで形成したレジストパターンは残したままで、全面に第１のオフセット磁性体１５０を成膜し、その後レジストパターンを除去する。ここでは、例えば、第１のオフセット磁性体１５０用下地層として、Ｃｒ（５ｎｍ）を形成し、その上に第１のオフセット磁性体１５０として、例えば、Ｃｏ_８０Ｐｔ_２０（２０ｎｍ）を形成する。その上に、さらに図示しないキャップ層を形成しても良い。このキャップ層として、磁気抵抗素子のキャップ層１０８に使用可能な材料として上述した材料を用いても良いし、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどの絶縁層を用いても良い。図１７（ｈ）にて、第１のオフセット磁性体１５０を埋め込んだ後に、室温で外部磁界を加えて、オフセット磁性体１５０に含まれるハード磁性層（硬質強磁性材料）の磁化方向の設定を行う。例えば、誘導磁界の方向に対して、略平行な方向に外部磁界の印加を行う。この外部磁界による第１のオフセット磁性体１５０の磁化方向の設定は、第１のオフセット磁性体１５０の埋め込み後であれば、レジストパターンの除去前、除去後、および図１７（ｊ）に示す上電極の加工後のどのタイミングで行ってもよい。

次に、図１７（ｉ）に示すように、上部電極Ｅ２を成膜する。次に、図１７（ｊ）に示すように、上部電極Ｅ２の平面形状を加工する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが行われる。

このような態様に係る製造方法によれば、工程数の増加を招くことなく本実施の形態に係る電流センサを製造することが可能である。尚、図１７（ａ）〜（ｊ）では図示していないが、下部電極Ｅ１へのコンタクトホールの形成を行っても良いし、や上部電極Ｅ２の加工後に保護膜を形成しても良い。

次に、本実施の形態に係る電流センサの別の製造方法について述べる。図１８（ａ）〜図１８（ｊ）は、本実施の形態に係る電流センサの別の製造方法を例示する工程順模式的斜視図である。尚、図１８（ａ）〜図１８（ｄ）に示す工程は、図１７（ａ）〜図１７（ｄ）に示した工程と同様であるため、説明を省略する。

図１８（ｅ）に示すように、磁気抵抗素子の電極間の構成の平面形状を加工する。この工程は、図１７（ｅ）に示した工程とほぼ同様に行われるが、積層された第１の磁性膜１０１等のＹ方向の寸法を最終的な寸法よりも長くしている点において異なる。

次に、図１８（ｆ）に示すように、積層体の周辺に絶縁層の埋め込み成膜を行う。この工程は、図１７（ｆ）に示した工程と同様に行われる。

次に、図１８（ｇ）に示すように、磁気抵抗素子の電極間の構成に隣接して設ける第１のオフセット磁性体１５０を埋め込むためのホール１０９ａを形成する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。図１８（ｇ）では、複数の磁気抵抗素子に対して、一対の第１のオフセット磁性体１５０Ｅを形成する場合を例にとっているが、複数の磁気抵抗素子に対して、別個にオフセット磁性体を形成する場合でも一括で加工することができる。図１８（ｇ）には、ホール１０９ａが絶縁層１０９を貫通するまでエッチングを行った例を示している。図１８（ｇ）に示した例では、このエッチングによって、積層された第１の磁性膜１０１等のＸ方向の寸法が最終的な寸法になるように加工を行っている。

次に、図１８（ｈ）に示すように、図１８（ｇ）で形成したホール１０９ａに第１のオフセット磁性体１５０を埋め込む。この工程では、例えば、リフトオフ工程が行われる。例えば、図１８（ｈ）のフォトリソグラフィで形成したレジストパターンは残したままで、全面に第１のオフセット磁性体１５０を成膜し、その後レジストパターンを除去する。ここでは、ホール１０９ａが絶縁層１０９を貫通しているため、第１のオフセット磁性体１５０の埋め込み工程の第１層として、絶縁層１１２の形成を行う。絶縁層１１２は、例えば、ＳｉＯ_ｘを１０ｎｍ製膜することによって形成される。ここで、形成された絶縁層１１２はホール１０９ａの側壁にも堆積する。従って、その側壁に堆積した絶縁層１１２によって、磁気抵抗素子と第１のオフセット磁性体１５０とを絶縁し、更にこれらの間の距離を好適に調整することができる。その後、例えば、図１７（ｈ）に示した工程と同様の工程によって第１のオフセット磁性体１５０を埋め込む。図１８（ｈ）にて、第１のオフセット磁性体１５０を埋め込んだ後に、室温で外部磁界を加えて、オフセット磁性体１５０に含まれる硬質強磁性材料の磁化方向の設定を行う。例えば、誘導磁界の方向に対して、略平行な方向に外部磁界の印加を行う。この外部磁界による第１のオフセット磁性体１５０の磁化方向の設定は、第１のオフセット磁性体１５０の埋め込み後であれば、レジストパターンの除去前、除去後、および図１８（ｊ）に示す上電極の加工後のどのタイミングで行ってもよい。

次に、図１８（ｉ）に示すように、上部電極Ｅ２を形成する。次に、図１８（ｊ）に示すように、上部電極Ｅ２の平面形状を加工する。この工程は、図１７（ｊ）を用いて説明した工程と同様に行われる。

このような態様に係る製造方法によっても、工程数の増加を招くことなく本実施の形態に係る電流センサを製造することが可能である。尚、図１８（ａ）〜（ｊ）では図示していないが、下部電極Ｅ１へのコンタクトホールの形成を行っても良いし、上部電極Ｅ２の加工後に保護膜を形成しても良い。

図１９には、本実施の形態に係わる電流センサの一つの例を示す。図１９（ａ）には、逆向きのオフセット磁界を加えた磁気抵抗素子を含む電流センサの配置例を示している。被測定電流が交流の場合など、正負の誘導磁界を測定する場合には、オフセット磁界の向きを逆向きとした磁気抵抗素子群を用いるのが望ましい。このような逆向きのオフセット磁界は、オフセット磁性体の磁化の向きを逆向きとすることで実現できる。また、オフセット磁性体の磁化の方向の設定は前述したとおりの方法で自由に設定することができる。

即ち、図１９に示す通り、本実施の形態においては、基板上Ｙ方向に第１の磁気抵抗素子１００、第２の磁気抵抗素子２００、第５の磁気抵抗素子４１０、第６の磁気抵抗素子４２０、第３の磁気抵抗素子３００及び第４の磁気抵抗素子４００が配設されている。また、第１の磁気抵抗素子１００、第２の磁気抵抗素子２００、第３の磁気抵抗素子３００及び第４の磁気抵抗素子４００の、Ｘ方向に対向する面には、それぞれ第１のオフセット磁性体１５０、第２のオフセット磁性体２５０、第３のオフセット磁性体３５０及び第４のオフセット磁性体４５０が設けられている。更に、第１のオフセット磁性体１５０及び第４のオフセット磁性体４５０は、それぞれ第１の磁気抵抗素子１００及び第４の磁気抵抗素子４００に近接に配置されている。一方、第２のオフセット磁性体２５０及び第３のオフセット磁性体３５０は、それぞれ第２の磁気抵抗素子２００及び第３の磁気抵抗素子３００に近接に配置されている。

尚、第４〜第６の磁気抵抗素子４００，４１０及び４２０は、第１〜第３の磁気抵抗素子１００，２００及び３００と同様の構成を有する。更に、第３のオフセット磁性体３５０及び第４のオフセット磁性体４５０はオフセット磁性体の一態様であり、第１のオフセット磁性体１５０及び第２のオフセット磁性体２５０と同様の構成を有する。

このような構成では、第１の磁気抵抗素子１００に対してＸ方向に強いオフセット磁界が印加され、第２の磁気抵抗素子２００に対してＸ方向に弱いオフセット磁界が印加される。また、第４の磁気抵抗素子４００に対して−Ｘ方向に強いオフセット磁界が印加され、第３の磁気抵抗素子３００に対して−Ｘ方向に弱いオフセット磁界が印加される。尚、磁気抵抗素子の数は適宜変更可能であり、更に第５の磁気抵抗素子４１０又は第６の磁気抵抗素子４２０を省略することも可能である。

図１９（ａ）に示すようなオフセット磁界の向きを逆向きとした磁気抵抗素子群は同一の基板上に前述したようなオフセット磁性体の構成や２段階熱処理方法で作り分けることができる。一方で、図１９（ｂ）に示すとおり、オフセット磁性体の磁化の向きが第２磁性層の磁化の向きに対して平行な場合と反平行な場合の素子群を別の基板ｗ１，ｗ２上に作成して、その後チップｃ１，ｃ２に切り出した後に、センサ基板モジュール７１２上に、並べて配置してもかまわない。このような作成方法のほうが、同一の基板上に、逆向きのオフセット磁性体を作製するよりも製造方法が簡便と成る。

また、図１９（ｃ）に示すように、複数の磁気抵抗素子及びオフセット磁性体を同一の基板ｗ１上に同一の構成で作製した後に、チップｃ１，ｃ２等に切り出し、その後、外部磁界を印加することによってオフセット磁性体の磁化の方向が異なるチップｃ１，ｃ２を作製することもできる。このように作製したチップを、センサ基板モジュール７１２上に、並べて配置してもかまわない。

図１９に示したような、オフセット磁界の向きを逆向きとした磁気抵抗素子群の配置や製造方法は本明細書に記載しているいかなるオフセット磁性体の形態に対しても適用できる。

［２．第２の実施の形態に係る電流センサ］
次に、第２の実施の形態に係る電流センサの構成について説明する。本実施の形態に係る電流センサは、上記実施の形態に係る電流センサとほぼ同様に構成されているが、オフセット用磁性体に代えて、線形応答磁性体を有する点において異なる。図２０（ａ）は、第１の磁気抵抗素子１００と、第１の線形応答磁性体１６０Ａの模式図である。第１の線形応答磁性体１６０Ａは、線形応答磁性体の一態様である。第１の線形応答磁性体１６０Ａは、第１のオフセット磁性体１５０Ａとほぼ同様に構成されているが、第１の磁気抵抗素子１００に対し、被測定電流による電流磁界に対して、略垂直となる方向に磁場を印加する点において異なる。尚、線形応答磁性体の材料の選定は、オフセット磁性体と同様に行われる。線形応答磁性体と線形応答磁性体用ピニング層の積層体を用いる場合も、オフセット磁性体で説明した構成と同様の構成を用いることができる。このような、線形応答磁性体と線形応答磁性体用ピニング層の積層構造を用いた場合、被測定電流として瞬間的に大電流が流れ、大きい誘導磁界が線形応答磁性体に加わった場合においても、線形応答磁性体の磁化の向きを容易に保持することが出来る。

第１の線形応答磁性体１６０Ａの磁界により、外部磁界が印加されていない状態における第１の磁性層１０１の磁化方向を所望の方向に設定できる。例えば、第１の線形応答磁性体１６０Ａの磁化方向を第２の磁性層１０２の磁化方向と直交方向に設定することで、図３（ｂ）に示すように、第１の磁性層１０１の磁化方向を第２の磁性層１０２の磁化方向と直交させることができる。第１の磁性層１０１の磁化方向と第２の磁性層１０２の磁化方向とを交差（直交）させることで、図３（ｄ）に示すように正負の磁界に線形的に感応させることができる。尚、このような第１の線形応答磁性体１６０Ａを前述したオフセット磁性体と組み合わせて使用してもよい。

第１の線形応答磁性体１６０Ａおよび図示しない下地層には、前述したオフセット磁性体と同様の材料を用いることができる。ここで、磁気抵抗素子の感度（（ｄＲ／Ｒ）／２Ｈｓ）は、第１の線形応答磁性体１６０Ａの構成によって調整することができる。前述したオフセット磁性体の配置の仕方によるオフセット磁界の大きさの調整の方法を第１の線形応答磁性体１６０Ａの場合にも適用できる。第１の線形応答磁性体１６０Ａの場合は、前述した方法でオフセット磁界を大きくした場合が飽和磁界Ｈｓの大きさとなる。飽和磁界Ｈｓを大きく設定するほど、感度は低く設定される。

図２０（ｂ）は、第１の磁気抵抗素子１００と、第１の線形応答磁性体１６０Ｆの模式図である。第１の線形応答磁性体１６０Ｆは、線形応答磁性体の一態様である。第１の線形応答磁性体１６０Ｆは、第１のオフセット磁性体１５０Ｆとほぼ同様に構成されているが、第１の磁気抵抗素子１００に対し、被測定電流による電流磁界に対して、略垂直となる方向に磁場を印加する点において、第１のオフセット磁性体１５０Ｆと異なる。尚、図２０（ｂ）においては、上部電極Ｅ２を省略している。

第１の線形応答磁性体１６０Ｆを用いることにより、上述した第１の線形応答磁性体１６０Ａを用いた場合と同様の効果を得ることが可能である。ここで、第１の線形応答磁性体１６０Ｆは第１の磁性層１０１等の積層方向に設けられる為、第１の線形応答磁性体１６０Ｆから第１の磁性層１０１への漏洩磁界は第１の線形応答磁性体１６０Ｆの磁化方向と逆向きとなる。尚、このような第１の線形応答磁性体１６０Ｆを前述したオフセット磁性体と組み合わせて使用してもよい。

第１の線形応答磁性体１６０Ｆの材料の選定及び感度の調整は、第１の線形応答磁性体１６０Ａと同様に行う事が可能である。

図２１には、他の構成に係る第１の磁気抵抗素子１００と第１の線形応答磁性体１６０Ｇの模式図を示す。第１の線形応答磁性体１６０Ｇは、第１の線形応答磁性体１６０の一態様である。第１の線形応答磁性体１６０Ｇは、第１のオフセット磁性体１５０Ｇとほぼ同様に構成されているが、第１の磁気抵抗素子１００に対し、被測定電流による電流磁界に対して、略垂直となる方向に磁場を印加する点において、第１の線形応答磁性体１６０Ｇと異なる。

第１の線形応答磁性体１６０Ｇを用いることにより、上述した第１の線形応答磁性体１６０Ａを用いた場合と同様の効果を得ることが可能である。

図２０に表した第１の線形応答磁性体１６０Ｇは、分離層１６２と、第１バイアス磁性層１６３と、バイアス磁気結合層１６４と、第バイアス磁性層１６５と、バイアスピニング層１６６とを含む。尚、これら層の材料の選定や膜厚の調整等は、それぞれ分離層１５２、第１オフセット磁性層１５３、オフセット磁気結合層１５４、第２オフセット磁性層１５５及びオフセットピニング層１５６と同様に行われる。

第１の線形応答磁性体１６０Ｇから第１磁性層１０１に加わる磁界の方向は、第２磁性層１０２の磁化方向に対して、任意の方向とすることが可能である。

図２１（ｂ）は、第１の線形応答磁性体１６０Ｇにおける磁化方向の設定方法を説明するための模式図である。例えば、第２磁性層１０２の磁化方向に対して、第１の線形応答磁性体１６０Ｇから第１磁性層１０１に加わる磁界の方向を９０°（もしくは２７０°）に設定することも可能である。このような磁界の方向の設定は、図１６（ｂ）を用いて説明した方法とほぼ同様の方法によって可能となる。但し、本実施の形態に示す方法においては、図２１（ｂ）の中図に表すように、図２１（ｂ）の下方向に外部磁場を印加しつつアニールを行う点において異なる。これにより、ピニング層１０５に接した第２磁化固定層１０６の磁化方向は右向きのまま変化せず、バイアスピニング層１６６に接した第２バイアス磁性層１６５の磁化方向は、左向きに固着される。この磁化の向きは、図２１（ｂ）の右図に示すように、室温においても保持される。

ここで、本実施の形態における磁気抵抗素子の感度（（ｄＲ／Ｒ）／２Ｈｓ）は、図１６を用いて説明した実施の形態におけるオフセット磁界の調整方法と同様に、分離層１６２、第１バイアス磁性層１６３及び第２バイアス磁性層１６５の膜厚を調整することによって調整可能である。

尚、ここまでの説明では、それぞれ第１のオフセット磁性体１５０Ｇ及び第１の線形応答磁性体１６０Ｇの磁化方向を設定するために２段階の磁界中アニールを行う事について説明した。ここで、このような２段階の磁界中アニールを用いた場合、第１の磁性層１０１の磁化方向を設定することも可能である。図２２は、この為の方法を説明するための模式図である。このような方法によっても、例えば、図３（ｂ）に示すように、磁化自由層の磁化方向を磁化固定層の磁化方向と直交させ、図３（ｄ）に示すように正負の磁界に線形的に感応させることができる。

第１磁性層１０１の磁化方向と第２磁性層１０２の磁化方向を異なる方向に設定するためには、例えば、図２１（ｂ）の左図に示すように、第１の磁界中熱処理を行う。第１の磁界中熱処理は、例えば図２１（ｂ）の右方向に外部磁場を印加しつつ３２０℃において１０時間アニールを行うことによって行われる。これにより、ピニング層１０５に接した第２磁化固定層１０６の磁化方向は、右向きに固着される。

次に、例えば、第２の磁界中熱処理を行う。第２の磁界中熱処理は、例えば図２１（ｂ）の中図に示すように、図２１（ｂ）の上方向に外部磁場を印加しつつアニールを行うことによって行う。この際の温度は、３２０℃よりも低温であり、且つバイアスピニング層１６６に用いる反強磁性体の磁化固着温度よりも低温に設定する。これにより、第２磁化固定層１０６の磁化方向を右向きにしたままで、第１磁性層１０１の磁化方向を上向きに設定することができる。即ち、第１磁性層１０１の誘導磁気異方性の方向を上下方向に設定することが出来る。

ここで、磁気抵抗素子の感度（（ｄＲ／Ｒ）／２Ｈｓ）は、２段階アニールの第２の磁界中熱処理の温度や時間によって調整することができる。例えば、第１の磁気抵抗素子１００と第２の磁気抵抗素子２００を作製し、第１の磁気抵抗素子１００製造時の第２の磁界中熱処理の時間を第２の磁気抵抗素子２００製造時の第２の磁界中熱処理の時間よりも長時間とすることによって、第２の磁気抵抗素子２００の第１磁性層の誘導磁気異方性が第１の磁気抵抗素子１００のそれよりも高くなるため、Ｈｓが大きくなり、感度（（ｄＲ／Ｒ）／２Ｈｓ）は低く設定される。

［３．第３の実施の形態に係る電流センサ］
次に、第３の実施の形態に係る電流センサについて説明する。本実施の形態に係る電流センサは、第１の実施の形態に係る電流センサとほぼ同様に構成されているが、オフセット磁性体と線形応答磁性体とを共に有している点において異なる。尚、本実施の形態において、前述したオフセット磁性体と線形応答磁性体は、構造上可能な限り組み合わせて用いることができる。

図２３は、オフセット磁性体と線形応答磁性体とを組み合わせて使用する電流センサの構成を示す模式図である。図２３（ａ）に示す例においては、第１の磁気抵抗素子１００の側方に隣接して第１のオフセット磁性体１５０Ａを置き、かつ、第１の磁気抵抗素子１００中にインスタックバイアス層を用いた第１の線形応答磁性体１６０Ｇを設けた場合を示す。第１の線形応答磁性体１６０Ｇによって、外部磁場に対する抵抗変化の線形性が向上し、第１のオフセット磁性体１５０Ａによって、抵抗変化が生ずる誘導磁界をオフセットできる。

図２３（ｂ）に示す例においては、第１の磁気抵抗素子１００の誘導磁界と平行方向の側方に第１のオフセット磁性体１５０Ａを設け、かつ、第１の磁気抵抗素子１００の誘導磁界の垂直方向の側方に第１の線形応答磁性体１６０Ａを設けた場合を示す。この場合の組合せにおいても、図２３（ａ）の組合せと同様の効果を奏することが可能である。

尚、図２３（ａ）及び（ｂ）に示したオフセット磁性体と線形応答磁性体の組み合わせはあくまでも一例にすぎず、構造上実現可能な範囲で前述したそれぞれの構造を組み合わせることができる。

［４．第４の実施の形態に係る電流センサ］
次に、第４の実施の形態に係る電流センサについて説明する。図２４は、第４の実施の形態に係る電流センサの構成を示す概略図である。第４の実施の形態に係る電流センサは、第３の実施の形態に係る電流センサとほぼ同様に構成されているが、更に磁界ガイド１７０を有している。

磁界ガイド１７０は、第１の磁気抵抗素子１００の誘導磁界が印加される方向に平行な側方に隣接して設けられ、誘導磁界を収束して第１の磁気抵抗素子１００に印加する。このような磁界ガイド１７０を設けることによって、より高感度に誘導磁界を測定することが可能となる。ここで、このような磁界ガイド１７０と本実施の形態に係る第１のオフセット磁性体１５０Ｂによる磁界オフセットを併用するには、図９に示した第１の磁気抵抗素子１００の斜め側方に設けられた第１のオフセット磁性体１５０Ｂを用いることが考えられる。これにより、構造上の干渉なく、磁界ガイド１７０と第１のオフセット磁性体１５０Ｂを配置することができる。また、本実施の形態に係る電流センサは、線形応答磁性体１６０Ｇを含んでいる。なお、磁界ガイド１７０は、例えば、Ｆｅ、Ｃｏ及びＮｉの少なくともいずれか、または、これらの少なくとも１種を含む合金からなる強磁性材料を用いることができ、軟質磁性材料を用いることが好ましい。例えば、Ｎｉ_８０Ｆｅ_２０などを用いることができる。

［５．第５の実施の形態に係る電流センサ］
次に、本発明の第５の実施の形態に係る電流センサについて説明する。上記実施の形態に係る電流センサは、図４を用いて説明したように、誘導磁場の大きさに応じて、複数の磁場感度が異なる磁気抵抗素子から最適な磁気抵抗素子を選択し、その出力電圧から選択出力信号を算出する。

しかしながら、複数の磁気抵抗素子は異なる範囲の誘導磁界に対して感応するため、同一の出力電圧によって駆動していたとしても、測定した誘導磁界の値が異なる。そのため、どの磁気抵抗素子から出力された出力電圧が適切であるかを特定できなければ、被測定電流からの誘導磁場値を測定することができない。

そこで、本実施の形態に係る電流センサにおいては、複数配置された磁気抵抗素子の出力信号をすべてマルチプレクサに入力し、所定の制御信号に基づいて最適な出力信号を選択する。尚、制御信号は、誘導磁場の範囲に応じて一つの最適なセンサを選択するデータを含んでいる。

図２５は、本実施の形態に係る電流センサ６００の構成を示す回路ブロック図である。本実施の形態に係る電流センサ６００は、複数の測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎと、リファレンス磁気抵抗素子６２０と、コンパレータ６３０と、レジスタ６４０と、マルチプレクサ６５０と、増幅器６６０と、Ａ／Ｄ変換回路６７０と、メモリ６８０と、通信回路６９０とを備える。

複数の測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎは、異なる大きさの磁場に対して感度を有する。複数の測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎとしては、第１、第３及び第４の実施の形態のいずれかに係る磁気抵抗素子を適用することが可能である。即ち、測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎの近傍にはオフセット磁性体が設けられる。また、線形応答磁性体等を設けることも可能である。

リファレンス磁気抵抗素子６２０は、複数の測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎと比較して広い磁場範囲に感度を有する磁気抵抗素子である。また、リファレンス磁気抵抗素子６２０として、第１〜第４の実施の形態のいずれかに係る磁気抵抗素子を採用することも可能である。即ち、リファレンス磁気抵抗素子６２０の近傍にオフセット磁性体や線形応答磁性体等を設けることも可能である。

コンパレータ６３０は、リファレンス磁気抵抗素子６２０の出力信号に基づいて、外部磁場の大まかな大きさを示す制御信号を生成する。図２６は、コンパレータ６３０の構成を示す回路図である。コンパレータ６３０は、複数の比較器６３１＿１〜６３１＿２ｎ＋４を備える。比較器６３１＿１〜６３１＿２ｎ＋４は、リファレンス磁気抵抗素子６２０の出力信号を基準電圧Ｖ_ｍｉｎ（本実施の形態に係る磁気抵抗素子のフリー層（第１磁性層１０１等）とピン層（第２磁性層１０２等）の磁化ベクトルが０°方向に向いた状態の出力電圧），Ｖ_１…Ｖ_２ｎ＋２，Ｖ_ｍａｘ（本実施の形態に係る磁気抵抗素子のフリー層（第１磁性層１０１等）とピン層（第２磁性層１０２等）の磁化ベクトルが１８０°方向に向いた状態の出力電圧）と比較してその結果を出力する。従って、複数の比較器６３１＿１〜６３１＿２ｎ＋４の一方の入力端子はリファレンス磁気抵抗素子６２０に接続されている。また、他方の入力端子にはそれぞれ異なる基準電圧が印加されている。更に、これら複数の比較器６３１＿１〜６３１＿２ｎ＋４の出力端子はレジスタ６４０に接続されている。

図２５に戻って説明を続ける。レジスタ６４０は、コンパレータ６３０の出力信号を制御信号として保持する。マルチプレクサ６５０は、この制御信号に基づいて測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎ、リファレンス磁気抵抗素子６２０の出力信号から一の出力信号を選択する。増幅器６６０はマルチプレクサ６５０の出力信号を増幅し、Ａ／Ｄ変換回路６７０は増幅器６６０の出力信号をデジタル出力値に変換する。メモリ６８０はＡ／Ｄ変換回路６７０の出力信号及び制御信号を格納し、通信回路６９０はメモリ６８０に格納された信号を外部に出力する。

図２７は、複数の測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎ及びリファレンス磁気抵抗素子６２０の特性を示すグラフである。横軸は誘導磁場の大きさを表しており、縦軸は測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎ及びリファレンス磁気抵抗素子６２０の出力電圧を表している。

図に示すように、複数の測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎは、磁場感度が同じであるが飽和磁場の値がオフセットされた特性になっている。即ち、測定用磁気抵抗素子６１０＿ｃは０Ｏｅを中心とした−Ｈ_ｃ〜Ｈ_ｃの領域に磁場感度を有している。更に、測定用磁気抵抗素子６１０＿１〜６１０＿ｎは、測定範囲が正の方向にシフトしている。尚、測定用磁気抵抗素子６１０＿ｋ（ｋ＝１〜ｎ）における測定範囲のシフト量は、ｋ番目に少ない。また、測定磁気抵抗素子６１０＿−１〜６１０＿−ｎは、測定範囲が負の方向にシフトしている。尚、測定用磁気抵抗素子６１０＿−ｋ（ｋ＝１〜ｎ）における測定範囲のシフト量は、ｋ番目に少ない。

図２７において、Ｖ_ｍａｘ及びＶ_ｍｉｎは、測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎ及びリファレンス磁気抵抗素子６２０の磁化飽和状態における出力電圧である。所定の大きさを有する外部磁場が印加された場合、この外部磁場が測定範囲内である測定用磁気抵抗素子６１０＿ｋ（ｋ＝１〜ｎ）の出力信号は、Ｖ_ｍａｘとＶ_ｍｉｎの間の大きさとなる。一方、外部磁場が測定範囲外である測定用磁気抵抗素子６１０＿ｋ（ｋ＝１〜ｎ）の出力信号は、Ｖ_ｍａｘ又はＶ_ｍｉｎとなる。リファレンス磁気抵抗素子６２０は、測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎと比較して磁場感度が低い。また、リファレンス磁気抵抗素子６２０は、０Ｏｅを中心とした−Ｈ_ｒ〜Ｈ_ｒの領域に磁場感度を有しており、この測定範囲には、複数の測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎの測定範囲が全て含まれている。

以下、外部磁場の大きさが０である場合において抵抗値が最大値と最小値の中間になるような測定用磁気抵抗素子６１０＿ｃを、中心磁気抵抗素子６１０と呼ぶことがある。この中心磁気抵抗素子６１０を中心に、測定範囲を±側にシフトさせた測定用磁気抵抗素子６１０を同一個数（例えばｎ個）配置すれば、交流磁場に対しても±磁場を対称に測定が可能である。以下の記載は、図２７のような磁場―電圧特性を持った電流センサを前提に説明を行う。

図２７中のＶ_１〜Ｖ_２ｎ＋２は、リファレンス磁気抵抗素子６２０の出力電圧と比較される上記基準電圧である。基準電圧は、全ての測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎについてそれぞれ設定される。測定範囲が−方向にシフトしている測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１について設定される基準電圧Ｖ_１〜Ｖ_ｎは、この測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１の出力電圧がＶ_ｍｉｎになる時の飽和磁場−Ｈ_ｎ〜−Ｈ_１における、リファレンス磁気抵抗素子６２０の出力電圧である。測定範囲が＋方向にシフトしている測定用磁気抵抗素子６１０＿１〜６１０＿ｎについて設定される基準電圧Ｖ_ｎ＋３〜Ｖ_２ｎ＋２は、この測定用磁気抵抗素子６１０＿１〜６１０＿ｎの出力電圧がＶ_ｍａｘになる時の飽和磁場Ｈ_１〜Ｈ_ｎにおける、リファレンス磁気抵抗素子６２０の出力電圧である。尚、中心磁気抵抗素子６１０＿ｃについては、これら２つの方法によって２つの基準電圧Ｖ_ｎ＋１及びＶ_ｎ＋２が設定される。

但し、実際の磁界センサでは、線形応答可能な範囲がＶ_ｍｉｎ〜Ｖ_ｍａｘの範囲より狭いため、前述のＶ_ｍｉｎは飽和磁場における出力電圧よりも大きく、Ｖ_ｍａｘは飽和磁場における出力電圧よりも小さく設定しても良い。−側に測定用磁気抵抗素子をｎ個、＋側に測定用磁気抵抗素子をｎ個、中心磁気抵抗素子６１０を１個配置した場合、基準電圧は２ｎ＋２通り設定する必要がある。

図２８は、誘導磁場の大きさ、制御信号Ｓｃの値及びマルチプレクサ６５０によって選択される測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎ及びリファレンス磁気抵抗素子６２０の関係を示す表である。図２８の左欄には誘導磁場の大きさを、中欄には制御信号Ｓｃを、右欄には選択される磁気抵抗素子を示している。尚、制御信号Ｓｃは２ｎ＋４個の比較器６３１＿１〜６３１＿２ｎ＋４（図２６）の出力信号からなるため、図２８においては、比較器６３１＿１〜６３１＿２ｎ＋４の出力信号毎のデータを記載している。

図２８誘導磁場の大きさＨが、−Ｈ_ｋ≦Ｈ＜−Ｈ_ｋ−１（ｋ＝１〜ｎ）であった場合、リファレンス磁気抵抗素子６２０の出力電圧は、Ｖ_{ｎ−ｋ＋１}以上であり、Ｖ_{ｎ−ｋ＋２}よりも小さい。従って、比較器６３１＿１〜６３１＿ｎ−ｋ＋１の出力信号は１（Ｈｉｇｈ）となり、比較器６３１＿ｎ−ｋ＋２〜６３１＿２ｎ＋４の出力信号は０（ｌｏｗ）となる。誘導磁場の大きさＨが、−Ｈ_ｃ≦Ｈ＜Ｈ_ｃであった場合、リファレンス磁気抵抗素子６２０の出力電圧は、Ｖ_ｎ＋１以上であり、Ｖ_ｎ＋２よりも小さい。従って、比較器６３１＿１〜６３１＿ｎの出力信号は１（Ｈｉｇｈ）となり、比較器６３１＿ｎ＋１〜６３１＿２ｎ＋４の出力信号は０（ｌｏｗ）となる。誘導磁場の大きさＨが、Ｈ_ｋ−１≦Ｈ＜Ｈ_ｋ（ｋ＝１〜ｎ）であった場合、リファレンス磁気抵抗素子６２０の出力電圧は、Ｖ_{ｎ＋ｋ＋１}以上であり、Ｖ_{ｎ＋ｋ＋２}よりも小さい。従って、比較器６３１＿１〜６３１＿ｎ＋ｋ＋１の出力信号は１（Ｈｉｇｈ）となり、比較器６３１＿ｎ＋ｋ＋２〜６３１＿２ｎ＋４の出力信号は０（ｌｏｗ）となる。これらの出力信号からなる制御信号Ｓｃを受けて、コンパレータ６３０は測定用磁気抵抗素子６１０−ｋの出力信号を選択し、出力する。

次に、メモリ６８０の動作について説明する。図２９は、メモリ６８０の動作を説明するための回路ブロック図である。マルチプレクサ６５０から出力された出力信号は、Ａ／Ｄ変換回路６７０によってＮｂｉｔのデジタルデータに変換される。また、制御信号は２ｎ＋４ｂｉｔのデジタルデータである。本実施の形態に係る電流センサ６００は、制御信号によって選択した測定用磁気抵抗素子６１０を特定する。従って、メモリ６８０は、Ｎ＋２ｎ＋４ｂｉｔのデジタルデータを１ユニットとして格納する。

［６．第６の実施の形態に係る電流センサ］
次に、本発明の第６の実施の形態に係る電流センサについて説明する。図３０は、本実施の形態に係る電流センサ６０１の構成を示す回路ブロック図である。本実施の形態に係る電流センサ６０１は、第５の実施の形態に係る電流センサ６００とほぼ同様に構成されているが、リファレンス磁気抵抗素子６２０を有していない点、コンパレータ６３９の構成及び制御信号の生成方法において異なる。

図３１は、本実施の形態に係るコンパレータ６３９の構成を示す回路図である。コンパレータ６３９は、複数の比較器６３２＿１〜６３２＿２ｎ＋２を備える。複数の比較器６３２＿１〜６３２＿２ｎ＋２の一方の入力端子は複数の測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎにそれぞれ接続されている。ここで、各測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿１〜６１０＿ｎにはそれぞれ比較器６３２＿１〜６３２＿ｎ，６３２＿ｎ＋３〜６３２＿２ｎ＋２が接続されているが、中心測定用磁気抵抗素子６１０＿ｃには、２つの比較器６３２＿ｎ＋１，６３２＿ｎ＋２が接続されている。また、比較器６３２＿１〜６３２＿２ｎ＋２の他方の入力端子にはそれぞれ異なる基準電圧が印加されている。更に、これら複数の比較器６３２＿１〜６３２＿２ｎ＋２の出力端子はレジスタ６４０に接続されている。

図３２は、複数の測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎの特性を示すグラフである。基準電圧は、全ての測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎについてそれぞれ設定される。測定範囲が−方向にシフトしている測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１について設定される基準電圧はＶ_ｍｉｎである。測定範囲が＋方向にシフトしている測定用磁気抵抗素子６１０＿１〜６１０＿ｎについて設定される基準電圧はＶ_ｍａｘである。尚、中心磁気抵抗素子６１０＿ｃについては、Ｖ_ｍｉｎ及びＶ_ｍａｘが基準電圧として設定される。

但し、実際の磁界センサでは、線形応答可能な範囲がＶ_ｍｉｎ〜Ｖ_ｍａｘの範囲より狭いため、前述のＶ_ｍｉｎは飽和磁場における出力電圧よりも大きく、Ｖ_ｍａｘは飽和磁場における出力電圧よりも小さく設定しても良い。−側磁気抵抗素子をｎ個、＋側磁気抵抗素子をｎ個、中心磁気抵抗素子６１０を１個配置した場合、基準電圧は２ｎ＋２通り設定する必要がある。

コンパレータ６３９から出力される制御信号は、結果として第５の実施の形態における制御信号と同様となる。従って、マルチプレクサ６５０は、第６の実施の形態と同様に測定用磁気抵抗素子６１０を選択する。

尚、上記測定用磁気抵抗素子６１０＿−ｎ〜６１０＿−１，６１０＿ｃ，６１０＿１〜６１０＿ｎ及びリファレンス磁気抵抗素子６２０としては、複数の第１の磁気抵抗素子１００又は第２の磁気抵抗素子２００を直列又は並列に接続した物を用いることも可能である。図３３は、このような実施の形態に係る電流センサを例示する模式図である。尚、このような実施の形態においては、複数の第１の磁気抵抗素子１００に同等のオフセット磁界が印加されている。同様に、複数の第２の磁気抵抗素子２００にも同等のオフセット磁界が印加されている。

図３３（ａ）に表したように、例えば複数の第１の磁気抵抗素子１００を電気的に直列に接続して測定用磁気抵抗素子６１０＿ｋ（ｋ＝１〜ｎ−１）とし、複数の第２の磁気抵抗素子２００を電気的に直列に接続して測定用磁気抵抗素子６１０＿ｋ＋１としてもよい。直列に接続されている磁気抵抗素子の数をＮとしたとき、得られる電気信号は、磁気抵抗素子の数が１である場合のＮ倍となる。その一方で、熱ノイズ及びショットキーノイズは、Ｎ^１／２倍になる。すなわち、ＳＮ比(signal-noise ratio：ＳＮＲ)は、Ｎ^１／２倍になる。直列に接続する磁気抵抗素子の数Ｎを増やすことで、ＳＮ比を改善することができる。

１つの磁気抵抗素子に加えられるバイアス電圧は、例えば、５０ミリボルト（ｍＶ）以上１５０ｍＶ以下である。Ｎ個の磁気抵抗素子を直列に接続した場合は、バイアス電圧は、５０ｍＶ×Ｎ以上１５０ｍＶ×Ｎ以下となる。例えば、直列に接続されている磁気抵抗素子の数Ｎが２５である場合には、バイアス電圧は、１Ｖ以上３．７５Ｖ以下となる。

バイアス電圧の値が１Ｖ以上であると、磁気抵抗素子から得られる電気信号を処理する電気回路の設計は容易になり、実用的に好ましい。

バイアス電圧（端子間電圧）が１０Ｖを超えると、磁気抵抗素子から得られる電気信号を処理する電気回路においては、望ましくない。実施形態においては、適切な電圧範囲になるように、直列に接続される磁気抵抗素子の数Ｎ及びバイアス電圧が設定される。

例えば、複数の磁気抵抗素子を電気的に直列に接続したときの電圧は、１Ｖ以上１０Ｖ以下となるのが好ましい。例えば、電気的に直列に接続された複数の磁気抵抗素子の端子間（一方の端の端子と、他方の端の端子と、の間）に印加される電圧は、１Ｖ以上１０Ｖ以下である。

図３３（ｂ）に表したように、他の実施の形態に係る電流センサにおいては、例えば複数の第１の磁気抵抗素子１００を電気的に並列に接続して測定用磁気抵抗素子６１０＿ｋ（ｋ＝１〜ｎ）とし、複数の第２の磁気抵抗素子２００を電気的に並列に接続して測定用磁気抵抗素子６１０＿ｋ＋１としても良い。

図３３（ｃ）に表したように、他の実施の形態に係る電流センサにおいては、例えば複数の第１の磁気抵抗素子１００と第１の磁気抵抗素子の逆極性を示す抵抗値が同一の磁気抵抗素子１１０を、ホイートストンブリッジ回路を形成するように接続して測定用磁気抵抗素子６１０＿ｋ（ｋ＝１〜ｎ）とし、複数の第２の磁気抵抗素子２００と第２の磁気抵抗素子の逆極性を示す抵抗値が同一の磁気抵抗素子２１０を、ホイートストンブリッジ回路を形成するように接続して測定用磁気抵抗素子６１０＿ｋ＋１としても良い。これにより、例えば、検出特性の温度補償を行うことができる。

また、図３３（ｃ）に表した回路において、前述の磁気抵抗素子１１０に代えて第１の磁気抵抗素子１００と同一抵抗値の固定抵抗を採用し、前述の磁気抵抗素子２１０に代えて第２の磁気抵抗素子２００と同一抵抗値の固定抵抗を採用しても良い（ハーフホイーストンブリッジ回路）。

図３３（ｄ）に表したように、他の実施の形態に係る電流センサにおいては、例えば複数の第１の磁気抵抗素子１００を直列に接続した磁気抵抗素子１２０と前記磁気抵抗素子１１０を直列に接続した１３０によってホイートストンブリッジ回路を形成し、このホイートストンブリッジ回路を測定用磁気抵抗素子６１０＿ｋ（ｋ＝１〜ｎ）としても良い。また、例えば複数の第２の磁気抵抗素子２００を直列に接続した磁気抵抗素子２２０と、前記磁気抵抗素子２１０を直列に接続した磁気抵抗素子２３０によってホイートストンブリッジ回路を形成し、このホイートストンブリッジ回路を測定用磁気抵抗素子６１０＿ｋ＋１としても良い。

また、図３３（ｄ）に表した回路において、前述の磁気抵抗素子１３０に代えて磁気抵抗素子１２０と同一の抵抗値の固定抵抗を採用し、前述の磁気抵抗素子２３０に代えて磁気抵抗素子２２０と同一の抵抗値の固定抵抗を採用しても良い（ハーフホイーストンブリッジ回路）。

［７．スマートメータへの応用例］
次に、上記第１〜第６の実施の形態に係る電流センサをスマートメータに応用した例について説明する。スマートメータの場合には電圧、および電流を測定する必要があるが、電圧においては従来の半導体素子において電圧モニタをすることが可能であるため、本発明の電流センサを付加することで、電流センサとしてだけでなく、スマートメータとして機能する。以下においては、第５の実施の形態に係る電流センサ６００をスマートメータに適用した例について説明するが、他の実施の形態に係る電流センサを適用することも可能である。

図３４は、本実施の形態に係るスマートメータ７００の外観を示す模式図である。図３４に示す通り、スマートメータ７００は、センサ部を収めるための筐体７１０、並びに、筐体７１０に設けられた第１の端子部７２０、第２の端子部７３０及び電力量を外部に表示する表示部７４０を備える。筐体７１０は、本実施の形態に係るスマートメータ７００の各構成を格納する。第１の端子部７２０及び第２の端子部７３０は、図示しないプローブを介してスマートメータ７００の各構成と、被測定対象とを電気的に接続する。表示部７４０は、スマートメータ７００による測定の結果等を表示する。一般的には５０〜６０Ｈｚ程度の交流電流を想定するが、用途によっては直流電流であってもかまわない。図において電流の方向性を図示しているが、これは電流磁界の方向を説明するために直流電流のような電流の一意の方向を示しているものであり、交流電流の場合には電流方向は時間に応じて逆極性に変化する。また、この図では100~200Ｖ程度の単相交流の電流の場合を示しているが、三相交流の場合であっても本質的には変わらない。外部から接続される電流線が図のような一対の状態から三対の状態になるだけである。尚、筐体７１０に収容されるスマートメータの各構成を電流測定モジュールと呼ぶ。

図３５は、スマートメータ７００の概略構成を示す機能ブロック図である。図３５に示す通り、スマートメータ７００は、上記構成に加え、配線５００、電流センサ６００、電圧計７５０、Ａ／Ｄ変換回路７６０、演算部７７０及び通信回路７８０を、更に備える。

電流センサ６００は、第５の実施の形態に係る電流センサ６００である。しかし、メモリ６８０や通信回路６９０を省略することも可能である。電流センサ６００は、配線５００の近傍に配置され、配線５００に流れる電流を測定する。配線５００は、第１の端子部７２０及び第２の端子部７３０に接続されており、図示しないプローブを介して被測定対象に接続される。

電圧計７５０としては、種々の電圧計を適用することが可能である。電圧計７５０は、第１の端子部７２０及び第２の端子部７３０の間の電圧を測定する。Ａ／Ｄ変換回路７６０は、電圧計７５０によって測定された電圧値をデジタル信号に変換する。

演算部７７０は、電流センサ６００から電流値を、Ａ／Ｄ変換回路７６０から電圧値を取得し、電力の算出等を行う。表示部７４０は、演算部から電流値、電圧値及び電力の大きさ等を取得し、表示する。通信回路７８０は、同じく演算部から電流値、電圧値及び電力の大きさ等を取得し、スマートメータ７００の外部に出力する。

以下、スマートメータ７００の筐体７１０内部における電流センサ６００の配置例を示す。

［７−１．平置きの場合１］
図３６及び図３７は、スマートメータ７００の筐体７１０内部における電流センサ６００の配置例を示す模式図である。図３７（ａ）に示すように、本実施の形態においては、電流が筺体７１０の上下（ｚ方向）に流れるように配置されている。筺体７１０内部の配線５００は位置が変化しないように絶縁性の電流線固定指示部５１０を介して筺体７１０に固定されている。また、この固定された配線５００からの誘導磁界を検知する電流センサ６００においても配線５００との距離が継時変化で変わらないようにするために、筺体７１０に固定されている。電流センサ６００と配線５００の距離が変化しないようにセンサ基板モジュール７１２として固定されていることが、電流値を精度よく検知するためには重要である。

電流センサ６００を筺体７１０に固定するために、電子基板モジュール７１１が筺体７１０に固定されており、その電子基板モジュール７１１にセンサ基板モジュール７１２を固定する構成となっている。こうすることで、電流センサ６００が筺体７１０に位置固定されていることとなり、同様に固定された配線５００との距離が変わらないようになっている。

この実施例においては、筺体７１０内部に固定された配線５００の電流が流れる方向（ｚ方向）に対し、その断面を略垂直に切り取った平面上にセンサ基板モジュール７１１が設置されている。また、センサ基板モジュール７１２を固定している電子基板モジュール７１１も同一平面内に設定されている。

図３７（ａ）に示すように、センサ基板モジュール７１２近傍における誘導磁界の方向は紙面奥から手前に平行な方向（ｘ方向）である。

図３７（ｂ）に示すように、前記誘導磁界を検知するために、電流センサ６００が形成された基板７１３はセンサ基板モジュール７１２の平面に対して平行な平面（ｘｙ平面）となっている。その上に形成された電流センサ６００の第１磁性層１０１の初期磁化方向（電流がゼロのときの磁化方向）は、上記平面内に磁化方向があり、かつ配線５００に対して垂直な方向にある。こうすることで、交流電流のいずれの極性の電流も線形性よく検知することが可能となる。

図３７に示す構造においては、好適に磁化アライメントが行われ、外部ノイズの影響を好適に低減する事が可能である。即ち、外部磁場ノイズが最も印可されやすい電流センサ６０１の表面から外部磁界が印可された場合、その面（ｘｙ平面）に直行する方向（ｚ方向）に磁界が印可される。しかしながら電流センサ６０１の磁化方向（第１磁性層１０１の磁化方向）はその面（ｘｙ平面）と平行であるため、その面と直行する方向（ｚ方向）の磁界を印加されても、ほぼノイズを生じない。この磁化アライメントによれば、外部磁場の影響をよけいな構造を付加することなく少なくする事が可能である。尚、電流センサ６０１の断面方向においては、磁気シールドを設けても良い。この磁気シールドは、電流測定モジュールの中では最も断面積が小さい。従って、磁気シールドを追加することに伴うコストの増大も最小限に抑えることが可能になる。また電流センサ６０１の基板をそのまま電子基板モジュール７１１に貼り付けることが可能なので、配置の誤差による影響などが少なくなり、配置の精度を高く保つために必要な製造コストを最小限に抑えることが可能となる。よって、図３６、図３７に示したような構成においては、配線５００による誘導磁界と電流センサ６０１の磁化アライメントを好適に行う事が可能である。

さらに、図３６のような配置することにより、同一基板上に複数の電流センサを配置することが可能である。そのため、製造コストの低減を図ることが可能となる。

図３６に示すように、本実施の形態に係るスマートメータ７００では、複数の測定用磁気抵抗素子６１０が配線５００から距離がほぼ一定のところに配置されている。また、複数の測定用磁気抵抗素子６１０は、それぞれオフセット磁界が異なる。従って、本実施の形態に係るスマートメータ７００においては、広い電流範囲を測定することが可能となる。また、図３７（ｂ）に示すように、図２５、図２７にて説明したリファレンス磁気抵抗素子６２０をもうけてもよい。また、交流電流を測定するためには、図１９に示したオフセット磁界の向きを逆向きとした磁気抵抗素子群を用いることが好ましい。

［７−２．平置きの場合２］
図３８及び図３９は、スマートメータ７００の筐体７１０内部における電流センサ６００の他の配置例を示す模式図である。図３８及び図３９には、配線５００から異なる距離の位置に、複数の測定用磁気抵抗素子６１０を配置した構成を示している。即ち、広ダイナミックレンジの電流範囲を検知できるようにするために、配線５００からの距離に差を設け、ある大きさの電流を流したときの誘導磁界の大きさを、測定用磁気抵抗素子６１０によって異ならせている。また、例えば配線５００からの距離が異なる２つの測定用磁気抵抗素子６１０に着目すると、これら測定用磁気抵抗素子６１０の測定範囲が同様であったとしても、配線５００から遠く離れたところに配置された測定用磁気抵抗素子６１０は大きな電流が流れている状態の誘導磁界を検知でき、配線５００から近くに配置された測定用磁気抵抗素子６１０は微弱な電流が流れている状態の誘導磁界を検知できることになる。従って、測定用磁気抵抗素子６１０をこのように配置することで、オフセット磁界を変えることによる測定範囲の増大にくわえて、さらに広い測定範囲が検知可能となる。筺体７１０と磁化方向の関係は、図３８及び図３９に示したように、図３６及び図３７を用いて説明した場合と同様である。

［７−３．縦置きの場合１］
図４０及び図４１は、スマートメータ７００の筐体７１０内部における電流センサ６００の他の配置例を示す模式図である。本実施の形態では、スマートメータ７００の筺体７１０に対し、第１の端子部７２０及び第２の端子部７３０が横方向（ｙ方向）に配置されており、筺体７１０内の配線５００が筺体７１０の表示面と平行に流れるように配置されている。

図４０及び図４１に示す配置例は、図３６及び図３７に示した配置例とほぼ同様であるが、図４０及び図４１に示すように、本配置例においては、センサ基板モジュール６１２に対して、電流センサ６００の取り付けが縦置きになっている点において、図３６及び図３７に示した配置例と異なっている。即ち、電流センサ６００を形成した基板７１３が配線５００の長軸方向（ｙ方向）と平行な平面（ｘｙ平面）内に配置されており、電子基板モジュール７１１に対して測定用磁気抵抗素子６００が垂直に立つように配置されている。図４１（ｂ）に示す通り、第１磁性層１０１の初期磁化方向は配線５００の長軸方向（ｙ方向）に対し、平行方向に向いている。このような配置にすることで、交流電流による交流磁界をいずれの極性であっても検知可能となる。

［７−４．縦置きの場合２］
図４２及び図４３は、スマートメータ７００の筐体７１０内部における電流センサ６００の他の配置例を示す模式図である。本配置例は、図４２及び図４３を用いて説明した配置例とほぼ同様であるが、図４３においては、配線５００から異なる距離の位置に、複数の測定用磁気抵抗素子６００を配置した構成となっている。即ち、広ダイナミックレンジの電流範囲を検知できるようにするために、配線５００からの距離に差を設け、ある大きさの電流を流したときの誘導磁界の大きさを、測定用磁気抵抗素子６１０によって異ならせている。また、例えば配線５００からの距離が異なる２つの測定用磁気抵抗素子６１０に着目すると、これら測定用磁気抵抗素子６１０の測定範囲が同様であったとしても、配線５００から遠く離れたところに配置された測定用磁気抵抗素子６１０は大きな電流が流れている状態の誘導磁界を検知でき、配線５００から近くに配置された測定用磁気抵抗素子６１０は微弱な電流が流れている状態の誘導磁界を検知できることになる。従って、測定用磁気抵抗素子６１０をこのように配置することで、オフセット磁界を変えることによる測定範囲の増大にくわえて、さらに広い測定範囲が検知可能となる。また、交流電流を測定するためには、図１９に示したオフセット磁界の向きを逆向きとした磁気抵抗素子群を用いることが好ましい。筺体７１０と磁化方向の関係は、図４３に示したように、図４２及び図４３を用いて説明した場合と同様である。

［８．家庭用電化製品内部への電流センサの搭載］
上記各実施の形態に係る電流センサは、スマートメータのような高精度、広ダイナミックレンジの用途だけでなく、家庭用電化製品の電力測定を行う用途にも適用可能である。これはHEMS（Home Energy Management System）の目的として活用することが可能である。図４４に家庭用電化製品８００、およびHEMS用途に電流センサ６００を適用した場合の実施例を示す。家庭用電化製品８００においても、計測対象とする配線５００と電流センサ６００は固定配置されたモジュール構成となっていることが好ましい。そのモジュール構成は、図３６〜図４３に示したものと同様とすることができる。

［９．その他の実施の形態］
以上、本発明の実施の形態について説明したが、本発明は、下記の様な態様によっても実施することが可能である。

［態様１］
被測定電流からの誘導磁界の印加により抵抗値が変化する複数の磁気抵抗素子を備え、
前記磁気抵抗素子が感応する前記誘導磁界の範囲の中間値は、前記磁気抵抗素子によって異なる
ことを特徴とする電流センサ。

［態様２］
被測定電流からの誘導磁界の印加により抵抗値が変化する複数の磁気抵抗素子を備え、
前記磁気抵抗素子の抵抗値が中間値となる前期誘導磁界は、前記磁気抵抗素子によって異なる
ことを特徴とする電流センサ。

［態様３］
被測定電流からの誘導磁界の印加により抵抗値が変化する複数の磁気抵抗素子と、
前記複数の磁気抵抗素子のうちの第１の磁気抵抗素子に加わる前記誘導磁界に対して略平行に第１のオフセット磁界を印加する第１の磁性体と
を備えたことを特徴とする電流センサ。

［態様４］
前記複数の磁気抵抗素子のうち、前記第１の磁気抵抗素子と異なる第２の磁気抵抗素子に加わる前記誘導磁界に対して略平行に第２のオフセット磁界を印加する第２の磁性体を更に備え、
前記第１のオフセット磁界と前記第２のオフセット磁界が異なる
ことを特徴とする態様３の電流センサ。

［態様５］
前記第１の磁気抵抗素子と前記第１の磁性体の距離は、前記第２の磁気抵抗素子と前記第２の磁性体の距離と異なる
ことを特徴とする態様４の電流センサ。

［態様６］
前記第１の磁性体の磁気体積が前記第２の磁性体の磁気体積と異なる
ことを特徴とする態様４の電流センサ。

［態様７］
前記第１の磁性体の面積が、前記第２の磁性体の面積と異なる
ことを特徴とする態様４の電流センサ。

［態様８］
前記第１の磁性体は、前記複数の磁気抵抗素子のうち、前記第１の磁気抵抗素子と異なる第２の磁気抵抗素子に加わる前記誘導磁界に対して略平行に第２のオフセット磁界を印加し、
前記第１のオフセット磁界と前記第２のオフセット磁界が異なる
ことを特徴とする態様３の電流センサ。

［態様９］
前記第１の磁気抵抗素子と前記第１の磁性体の距離は、第２の磁気抵抗素子と前記第１の磁性体の距離と異なる
ことを特徴とする態様８の電流センサ。

［態様１０］
前記第１の磁気抵抗素子に加わる前記誘導磁界の方向において前記第１の磁気抵抗素子と隣接する前記第１の磁性体の寸法が、前記第２の磁気抵抗素子に加わる前記誘導磁界の方向において前記第２の磁気抵抗素子と隣接する前記第１の磁性体の寸法と異なる
ことを特徴とする態様８の電流センサ。

［態様１１］
前記第１の磁性体は、前記第１の磁気抵抗素子と隣接して配置される
ことを特徴とする態様３又は８〜１０の電流センサ。

［態様１２］
前記第１の磁性体は、前記第１の磁気抵抗素子に積層されて配置される
ことを特徴とする態様３又は８〜１０の電流センサ。

［態様１３］
前記第１の磁性体及び前記第２の磁性体は、それぞれ前記第１の磁気抵抗素子及び前記第２の磁気抵抗素子と隣接して配置される
ことを特徴とする態様４〜７の電流センサ。

［態様１４］
前記第１の磁性体及び前記第２の磁性体は、それぞれ前記第１の磁気抵抗素子及び前記第２の磁気抵抗素子に積層されて配置される
ことを特徴とする態様４〜７の電流センサ。

［態様１５］
前記複数の磁気抵抗素子は、第１の磁性層と、第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間に設けられた第１の中間層と、一対の電極層を有する
ことを特徴とする態様１〜１５の電流センサ。

［態様１６］
前記複数の磁気抵抗素子は、複数の磁性粒子が含まれた非磁性体マトリックスと、一対の電極層を有する
ことを特徴とする態様１〜１５の電流センサ。

［態様１７］
前記複数の磁気抵抗素子は、前記誘導磁界に対して磁化方向が変化する第１の磁性層と、第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間に設けられた第１の中間層と、一対の電極層とを有し、
前記第１の磁性体は、前記第１の磁気抵抗素子中の一方の前記電極層と前記第１の磁性体との間に設けられ、
前記第１のオフセット磁界は、交換結合によるオフセットである
ことを特徴とする態様３の電流センサ。

［態様１８］
前記複数の磁気抵抗素子のうち、前記第１の磁気抵抗素子と異なる第２の磁気抵抗素子に加わる前記誘導磁界に対して略平行に第２のオフセット磁界を印加する第２の磁性体を更に備え、
前記第１のオフセット磁界と前記第２のオフセット磁界は異なり、
前記第２の磁性体は、前記第２の磁気抵抗素子中の一方の前記電極層と前記中間層との間に設けられる
ことを特徴とする態様１７の電流センサ。

［態様１９］
前記第１の磁気抵抗素子は、前記第１の磁性層と前記第１の磁性体との間に設けられた第１の分離層を更に有し、
前記第２の磁気抵抗素子は、前記第１の磁性層と前記第２の磁性体との間に設けられた第２の分離層を更に有し、
前記第１の分離層と前記第２の分離層の膜厚は異なる
ことを特徴とする態様１８の電流センサ。

［態様２０］
前記誘導磁界に対して、前記複数の磁気抵抗素子から得られる複数の異なる出力信号のうち、適切な出力信号を示すものを選択出力する
ことを特徴とする態様１〜１９の電流センサ。

［態様２１］
前記複数の出力信号をマルチプレクサに入力し、前記マルチプレクサの制御信号に応じて一の出力信号を選択して出力する
ことを特徴とする態様２０の電流センサ。

［態様２２］
態様１〜２１の電流センサを搭載したスマートメータ。

［その他］
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施の形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１００…第１の磁気抵抗素子、１０１…第１磁性層（磁化自由層）、１０２…第２磁性層（第１磁化固定層）、１０３…中間層、１０４…下地層、１０５…ピニング層、１０６…第２磁化固定層、１０７…磁気結合層、１０８…キャップ層、１０９…絶縁層、１１０…基板、１１１…絶縁層、１１２…絶縁層、１５０…第１のオフセット磁性体、１５１…下地層、１５２…分離層、１５３…第１オフセット磁性層、１５４…オフセット磁気結合層、１５５…第２オフセット磁性層、１５６…オフセットピニング層、１６０…第１の線形応答磁性体、１６２…分離層、１６３…第１バイアス磁性層、１６４…バイアス磁気結合層、１６５…第２バイアス磁性層、１６６…バイアスピニング層、２００…第２の磁気抵抗素子、２５０…第２のオフセット磁性体、３００…第３のオフセット磁性体、５００…配線、Ｅ１…下部電極、Ｅ２…上部電極。

Claims (12)

1. 第１の測定範囲の磁界感度を備えた第１の磁気抵抗素子と、
   第２の測定範囲の磁界感度を備えた第２の磁気抵抗素子と、
   第３の測定範囲の磁界感度を備えた第３の磁気抵抗素子と、
   前記第３の磁気抵抗素子に接続され、この第３の磁気抵抗素子の出力信号としきい値との大小関係を含む第１の情報を出力する第１の出力回路と、
   前記第１の磁気抵抗素子及び前記第２の磁気抵抗素子に接続され、前記第１の情報に応じて、前記第３の磁気抵抗素子の出力信号が前記しきい値よりも小さい場合には前記第１の磁気抵抗素子の出力信号を出力し、前記第３の磁気抵抗素子の出力信号が前記しきい値よりも大きい場合には前記第２の磁気抵抗素子の出力信号を出力する第２の出力回路と
   を備え、
   前記第１の測定範囲の下限は前記第２の測定範囲の下限より小さく、
   前記第１の測定範囲の上限は前記第２の測定範囲の上限より小さく、
   前記第３の測定範囲の下限は前記第１の測定範囲の下限より小さく、
   前記第３の測定範囲の上限は前記第２の測定範囲の上限より大きい
   センサ。
2. 前記第１の出力回路は、前記第３の磁気抵抗素子の出力信号と前記しきい値とを比較する比較器を備える
   請求項１記載のセンサ。
3. 前記第２の出力回路から出力された出力信号を出力し、
   前記第１の情報を出力する
   請求項１又は２記載のセンサ。
4. 第１の磁性体及び第２の磁性体を更に備え、
   前記第１の磁気抵抗素子及び前記第２の磁気抵抗素子は第１方向に並び、
   前記第１の磁性体は、前記第１方向と交差する第２方向において前記第１の磁気抵抗素子と並び、
   前記第２の磁性体は、前記第２方向において前記第２の磁気抵抗素子と並ぶ
   請求項１〜３のいずれか１項記載のセンサ。
5. 前記第１の磁気抵抗素子と前記第１の磁性体との間の距離は、前記第２の磁気抵抗素子と前記第２の磁性体との間の距離と異なる
   請求項４記載のセンサ。
6. 前記第１の磁性体の磁気体積が前記第２の磁性体の磁気体積と異なる
   請求項４記載のセンサ。
7. 前記第１方向及び前記第２方向を含む面において、前記第１の磁性体の面積が、前記第２の磁性体の面積と異なる
   請求項４記載のセンサ。
8. 被測定物に流れる電流の大きさが第１の電流値よりも小さい場合に前記第１の磁気抵抗素子の出力信号を出力し、
   前記被測定物に流れる電流の大きさが前記第１の電流値よりも大きい場合に前記第２の磁気抵抗素子の出力信号を出力する
   請求項１〜７のいずれか１項記載のセンサ。
9. 電子基板モジュールと、
   前記電子基板モジュールに設けられた配線及び請求項１〜８のいずれか１項記載のセンサと
   を備える電流測定モジュール。
10. 請求項９記載の電流測定モジュールと、
    前記電流測定モジュールを収容する筐体と、
    前記筐体に設けられた第１の端子部と、
    前記筐体に設けられ、前記配線を介して前記第１の端子部に電気的に接続される第２の端子部と
    を備えるスマートメータ。
11. 第１の測定範囲の磁界感度を備えた第１の磁気抵抗素子と、
    第２の測定範囲の磁界感度を備えた第２の磁気抵抗素子と、
    第３の測定範囲の磁界感度を備えた第３の磁気抵抗素子と、
    前記第１の磁気抵抗素子及び前記第２の磁気抵抗素子に接続され、前記第３の磁気抵抗素子の出力信号がしきい値よりも小さい場合には前記第１の磁気抵抗素子の出力信号を出力し、前記第３の磁気抵抗素子の出力信号が前記しきい値よりも大きい場合には前記第２の磁気抵抗素子の出力信号を出力する出力回路と
    を備え、
    前記第１の測定範囲の下限は前記第２の測定範囲の下限より小さく、
    前記第１の測定範囲の上限は前記第２の測定範囲の上限より小さく、
    前記第３の測定範囲の下限は前記第１の測定範囲の下限より小さく、
    前記第３の測定範囲の上限は前記第２の測定範囲の上限より大きい
    センサ。
12. 第一の測定範囲の磁界感度を備えた第一磁気抵抗素子と、
    第二の測定範囲の磁界感度を備えた第二磁気抵抗素子と、
    第三の測定範囲の磁界感度を備えた第三磁気抵抗素子と、
    第四の測定範囲の磁界感度を備えた第四磁気抵抗素子と、
    前記第四磁気抵抗素子に接続され、この第四磁気抵抗素子の出力信号と第一しきい値との大小関係を含む第一の情報を出力する第一情報出力回路と、
    前記第四磁気抵抗素子に接続され、この第四磁気抵抗素子の出力信号と第二しきい値との大小関係を含む第二の情報を出力する第二情報出力回路と、
    前記第一磁気抵抗素子、前記第二磁気抵抗素子及び前記第三磁気抵抗素子に接続され、前記第一の情報及び前記第二の情報に応じて、前記第四磁気抵抗素子の出力信号が前記第一しきい値よりも小さい場合には前記第一磁気抵抗素子の出力信号を出力し、前記第四磁気抵抗素子の出力信号が前記第一しきい値よりも大きく前記第二しきい値よりも小さい場合には前記第二磁気抵抗素子の出力信号を出力し、前記第四磁気抵抗素子の出力信号が前記第二しきい値よりも大きい場合には前記第三磁気抵抗素子の出力信号を出力する信号出力回路と
    を備え、
    前記第一の測定範囲の下限は前記第二の測定範囲の下限より小さく、
    前記第一の測定範囲の上限は前記第二の測定範囲の上限より小さく、
    前記第二の測定範囲の下限は前記第三の測定範囲の下限より小さく、
    前記第二の測定範囲の上限は前記第三の測定範囲の上限より小さく、
    前記第四の測定範囲の下限は前記第一の測定範囲の下限より小さく、
    前記第四の測定範囲の上限は前記第三の測定範囲の上限より大きい
    センサ。
    

Images