JP6604114B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP6604114B2
JP6604114B2 JP2015187317A JP2015187317A JP6604114B2 JP 6604114 B2 JP6604114 B2 JP 6604114B2 JP 2015187317 A JP2015187317 A JP 2015187317A JP 2015187317 A JP2015187317 A JP 2015187317A JP 6604114 B2 JP6604114 B2 JP 6604114B2
Authority
JP
Japan
Prior art keywords
layer
lead frame
semiconductor chip
metal layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015187317A
Other languages
English (en)
Other versions
JP2017063105A (ja
Inventor
林太郎 淺井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015187317A priority Critical patent/JP6604114B2/ja
Publication of JP2017063105A publication Critical patent/JP2017063105A/ja
Application granted granted Critical
Publication of JP6604114B2 publication Critical patent/JP6604114B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本明細書が開示する技術は、半導体モジュールに関する。
リードフレームと、リードフレームの表面に固定された半導体チップと、半導体チップとその周囲のリードフレームの表面を覆っている樹脂層を有する半導体モジュールが知られている。樹脂層によって封止されることで、半導体チップが保護される。このような半導体モジュールにおいては、樹脂層がリードフレームから剥離することが問題となる。樹脂層がリードフレームから剥離すると、剥離部(剥離によって形成された隙間)に水分が進入する。水分が半導体チップに達すると、半導体チップ表面の電極が腐食する等の問題が生じる。
特許文献1には、ヒートシンクを覆う樹脂層がヒートシンクから剥離することを抑制する技術が開示されている。この技術では、ヒートシンク表面を粗面化し、粗面化した表面に樹脂層を形成する。粗面化した表面の細かい凹部内に樹脂層が入り込むため、樹脂層がヒートシンクから剥離し難くなる。
特開2007−201036号公報
半導体モジュールの大電流化のニーズにより、近年では半導体モジュールが高温化し易い。このため、樹脂層に高い熱応力が生じやすく、樹脂層の剥離がますます問題となっている。したがって、本明細書では、樹脂層がリードフレームから剥離することを抑制する新たな技術を提供する。なお、本明細書に開示の技術は、単独で用いることもできるし、上述した特許文献1等の他の剥離防止技術と組み合わせて用いることもできる。
半導体チップをリードフレームに適切に接合するために、リードフレームの表面には、接合材によって接合し易い金属層(以下、第1金属層という)が露出している。第1金属層は、リードフレームの母材の表面を覆っている金属層(例えば、Niメッキ)である場合もあるし、リードフレームの母材自体(例えば、Cuの母材)である場合もある。第1金属層は樹脂層に接している。樹脂層が部分的に第1金属層から剥離すると、剥離部に水分が進入する。すると、第1金属層がイオン化して水分中に溶け出し、第1金属層が腐食する。第1金属層の腐食によって樹脂層の接着力が低下し、樹脂層の剥離が進行するという問題がある。
本明細書が開示する半導体モジュールは、表面が第1金属層により構成されているリードフレームと、前記第1金属層の表面の一部を覆うとともに前記第1金属層よりもイオン化傾向が大きい第2金属層と、前記第1金属層に接合層を介して固定されている半導体チップと、樹脂層を有している。前記樹脂層は、前記半導体チップ、前記半導体チップの周囲の前記リードフレームの表面、及び、前記第2金属層を覆っている。
この半導体モジュールでは、樹脂層に覆われている範囲の一部において、第1金属層上に第2金属層が配置されている。樹脂層の剥離部が第2金属層に達すると、第2金属層が剥離部に進入した水分と接触する。すると、イオン化傾向が大きい第2金属が水分中に溶け出すことで、イオン化傾向が小さい第1金属が水分中に溶け出すことが抑制される。さらに、水分中にイオン化した第1金属が多量に存在する場合には、第2金属が水分中に溶け出すと、電池反応によって、水分中の第1金属が第1金属層の表面に成長する。したがって、第1金属層が腐食することが抑制される。このため、第2金属層が存在する領域で、樹脂層の剥離部の進展を抑制することができる。
半導体モジュール10の縦断面図。 Al層36近傍の拡大断面図。 積層方向に沿って見た半導体チップ22と下側リードフレーム30の平面図。 剥離部80の説明図。 部品90の斜視図。 変形例の半導体モジュールの縦断面図。 変形例の半導体モジュールの縦断面図。
図1に示す実施形態の半導体モジュール10は、下側リードフレーム30と、半導体チップ21と、半導体チップ22と、スペーサブロック41と、スペーサブロック42と、上側リードフレーム50と、樹脂層70を有している。
半導体チップ21、22の各々は、半導体層と、半導体層の下面に配置されている下部電極(図示省略)と、半導体層の上面に配置されている上部電極(図示省略)を有している。下部電極は、半導体層の下面全域に配置されている。上部電極は、半導体層の上面の中央部に配置されている。
下側リードフレーム30は、半導体チップ21、22の下側に配置されている。下側リードフレーム30は、金属により構成されている。下側リードフレーム30の上面の一部に、半導体チップ21が固定されている。より詳細には、半導体チップ21の下部電極が、はんだ層62によって下側リードフレーム30に接続されている。下側リードフレーム30の上面の一部に、半導体チップ22が固定されている。より詳細には、半導体チップ22の下部電極が、はんだ層63によって下側リードフレーム30に接続されている。
スペーサブロック41は、半導体チップ21の上側に配置されている。スペーサブロック41は、Cu等の熱伝導率が高い金属により構成されている。スペーサブロック41は、はんだ層64によって半導体チップ21の上部電極に接続されている。
スペーサブロック42は、半導体チップ22の上側に配置されている。スペーサブロック42は、Cu等の熱伝導率が高い金属により構成されている。スペーサブロック42は、はんだ層65によって半導体チップ21の上部電極に接続されている。
上側リードフレーム50は、スペーサブロック41、42の上側に配置されている。上側リードフレーム50は、Cu等の熱伝導率が高い金属により構成されている。上側リードフレーム50の下面の一部に、スペーサブロック41が固定されている。より詳細には、スペーサブロック41が、はんだ層66によって上側リードフレーム50に接続されている。上側リードフレーム50の下面の一部に、スペーサブロック42が固定されている。より詳細には、スペーサブロック42が、はんだ層67によって上側リードフレーム50に接続されている。
樹脂層70は、下側リードフレーム30の下面と上側リードフレーム50の上面を除いて、下側リードフレーム30、上側リードフレーム50、半導体チップ21、22、スペーサブロック41及びはんだ層62〜67の表面全域を覆っている。下側リードフレーム30の下面と上側リードフレーム50の上面は、樹脂層70から露出している。
下側リードフレーム30と上側リードフレーム50は、半導体チップ21、22に通電するための電極であり、半導体チップ21、22を冷却する放熱板としても機能する。
図2に示すように、下側リードフレーム30は、Cu(銅)によって構成された母材32と、Ni(ニッケル)によって構成されたNi層34を有している。Ni層34は、母材32の表面に形成されたメッキ層である。母材32の表面全域が、Ni層34によって覆われている。下側リードフレーム30の上面(すなわち、Ni層34の上面)の一部の範囲内に、Al(アルミニウム)によって構成されたAl層36が配置されている。Al層36は、Ni層34上に部分的に配置されている。図3に示すように、半導体チップ22と下側リードフレーム30の積層方向に沿って平面視したときに、Al層36は、半導体チップ22の周囲を囲むように伸びている。なお、図3では、図の見易さのため、Al層36をハッチングにより示している。図2に示すように、はんだ層63と接合する範囲には、Al層36は配置されていない。はんだ層63は、Ni層34と接合している。Al層36は、樹脂層70に接している。また、Al層36及びはんだ層63に覆われていない範囲のNi層34は、樹脂層70に接している。なお、図1に示すように、半導体チップ21の周囲の下側リードフレーム30の上面にも、半導体チップ21を囲むように伸びるAl層36が配置されている。また、図1に示すように、上側リードフレーム50の下面にも、下側リードフレーム30の上面と同様にして、Al層36が配置されている。
半導体モジュール10に繰り返し通電すると、半導体チップ21、22が繰り返し発熱する。すると、樹脂層70に繰り返し熱応力が加わる。これによって、樹脂層70が下側リードフレーム30から剥離する場合がある。多くの場合、図1の剥離部80に示すように、半導体モジュール10の表面に露出している位置の下側リードフレーム30と樹脂層70の境界から剥離し始める。半導体モジュール10の使用に伴って、剥離部80は下側リードフレーム30の側面と上面に沿って徐々に半導体チップ22側に向かって進展する。なお、剥離が始まると、剥離部80内に水分が進入する。すると、剥離部80内でNi層34が水分と接触し、Ni層34から水分中にイオン化したNiが溶け出す。これによって、Ni層34が腐食(電蝕)し、樹脂層70のNi層34に対する接着力が低下する。これによって、樹脂層70がより剥離し易くなる。
樹脂層70の剥離が進行すると、図4に示すように、剥離部80がAl層36に達する。なお、図4において、参照番号34bは腐食したNi層34を示し、参照番号34aは腐食していないNi層34を示す。剥離部80がAl層36に達すると、剥離部80内の水分がAl層36とNi層34の両方に接触する。すると、Al層36のイオン化傾向がNi層34のイオン化傾向よりも高いので、Al層36がイオン化して水分中に溶け出す。これによって、腐食していないNi層34aからNiが水分中に溶け出すことが抑制される。すなわち、腐食していないNi層34aの腐食が抑制される。また、剥離部80内の水分中には、腐食したNi層34bから溶け出したNiイオンが多量に存在している。このため、水分がAl層36に接触すると、以下に説明する電池反応が発生する。上述したように、Al層36のAlがイオン化して水分中に溶け出す。すると、Al→Al3++3eの化学式であらわされるように、Alがイオン化する際に水分中に電子を供給する。すると、Ni2++2e→Niの化学式であらわされるように、水分中に存在するNiイオンが還元されて、Niが、Al層36の近くのNi層34aの表面に成長する。これによって、Ni層34aの腐食がより抑制される。このため、樹脂層70とNi層34aの間の接着力が低下し難く、Al層36よりも半導体チップ22側へ剥離部80が進展することを抑制することができる。
図3に示すように、Al層36が半導体チップ22の周囲を囲んでいるので、何れの向きで剥離部80が進展する場合でも、Al層36によって半導体チップ22側への剥離部80の伸展を抑制することができる。
なお、Al層36は、種々の方法によって形成することができる。
第1の方法では、まず、下側リードフレーム30の上面(Ni層34が露出している表面)に対してワイヤーボンディングを繰り返すことによって、その上面にAlワイヤーを設置する。ここでは、図3のAl層36のように、半導体チップ22の周囲がAlワイヤーで囲まれるようにワイヤーボンディングを繰り返し実施する。この段階では、各Alワイヤーがループ状に延びている。次に、Alワイヤーを下側リードフレーム30に向かって押しつぶす。これによって、半導体チップ22の周囲を囲む領域(すなわち、図3のAl層36に相当する領域全体)で、AlワイヤーがNi層34に接触する。これによって、Al層36が形成される。
第2の方法では、第1の方法と同様に、ワイヤーボンディングを繰り返すことによって、下側リードフレーム30の上面にAlワイヤーを設置する。次に、半導体モジュール10の樹脂層70を除く部分を組み立て、その組み立てた半製品を成形型に設置する。そして、成形型を用いた射出成型によって、樹脂層70を形成する。射出成型時の樹脂の圧力によって、AlワイヤーがNi層34に向かって押しつぶされる。これによって、半導体チップ22の周囲を囲む領域で、AlワイヤーがNi層34に接触する。この方法でも、Al層36を形成することができる。
第3の方法では、蒸着、コールドスプレー等によって、下側リードフレーム30の上面上(すなわち、Ni層34上)にAl層36を成長させる。
第4の方法では、図5に示すように、環状に成形されたAl製の部品90を用意する。部品90は、プレス加工によって形成したものでもよい。また、部品90は、ワイヤーボンディング用のAlワイヤーを環状にしたものでもよい。次に、部品90を下側リードフレーム30の上面上(すなわち、Ni層34上)に載置する。その後、第2の方法と同様にして、半製品を組み立て、射出成型によって樹脂層70を形成する。射出成型時に、部品90が樹脂によってNi層34に向かって押し付けられる。その状態で、樹脂層70が固化するので、部品90がNi層34に密着した状態で固定される。これによって、Al層36を形成することができる。なお、図5では、円形の環状の部品90が示されているが、矩形の環状の部品であってもよい。
なお、上述した実施形態では、下側リードフレーム30の平坦な上面上にAl層36が配置されていた。しかしながら、図6に示すように、下側リードフレーム30の上面に凹部を形成し、その凹部内にAl層36を配置してもよい。
また、上述した実施形態では、下側リードフレーム30の上面にAl層36が配置されていた。しかしながら、図7に示すように、下側リードフレーム30の側面にAl層36を配置してもよい。
また、上述した実施形態では、下側リードフレーム30がNi層34を有していた。しかしながら、下側リードフレーム30がNi層34を有していなくてもよい。この場合、下側リードフレーム30の表面に母材32(すなわち、Cu)が露出する。このような構成でも、はんだ層63が母材32に好適に接合することができる。また、このような構成でも、Al層36によって母材32(すなわち、Cu)の腐食を抑制することができる。
また、上述した実施形態では、イオン化傾向が大きい金属としてAlを用いたが、Zn等の他の金属を用いてもよい。
上述した実施形態の特徴を以下に説明する。本明細書が開示する一例の半導体モジュールでは、半導体チップとリードフレームの積層方向に沿って見たときに、樹脂層がリードフレームに接している範囲内において、第2金属層が半導体チップを囲むように伸びている。
この構成によれば、剥離部がどのような向きで進展した場合でも、第2金属層によって剥離部の半導体チップ側への進展を抑制することができる。
上述した半導体チップを囲むように伸びる第2金属層は、以下のように形成することができる。まず、第2金属層を構成する金属(以下、第2金属という)を、予め環状に成形する。次に、環状の第2金属を、第1金属層上に配置する。その後、射出成型によって、樹脂層を形成する。射出成型時の樹脂の圧力によって、第2金属が第1金属に押し付けられ、その状態で固定される。これによって、第2金属層が形成される。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10 :半導体モジュール
21、22:半導体チップ
30 :下側リードフレーム
32 :母材
34 :Ni層
36 :Al層
41、42:スペーサブロック
42 :スペーサブロック
50 :上側リードフレーム
62〜67:はんだ層
70 :樹脂層
80 :剥離部

Claims (1)

  1. 半導体モジュールであって、
    表面が第1金属層により構成されているリードフレームと、
    前記第1金属層の表面の一部を覆うとともに前記第1金属層よりもイオン化傾向が大きい第2金属層と、
    前記第1金属層に接合層を介して固定されている半導体チップと、
    前記半導体チップ、前記半導体チップの周囲の前記リードフレームの表面、前記第2金属層、及び、前記第2金属層の周囲の前記リードフレームの表面を覆っている樹脂層、
    を有しており、
    前記第2金属層の全体が前記樹脂層に覆われており、
    前記半導体チップと前記リードフレームの積層方向に沿って見たときに、前記第2金属層が前記半導体チップを囲むように伸びている、
    半導体モジュール。
JP2015187317A 2015-09-24 2015-09-24 半導体モジュール Active JP6604114B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015187317A JP6604114B2 (ja) 2015-09-24 2015-09-24 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015187317A JP6604114B2 (ja) 2015-09-24 2015-09-24 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2017063105A JP2017063105A (ja) 2017-03-30
JP6604114B2 true JP6604114B2 (ja) 2019-11-13

Family

ID=58430239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015187317A Active JP6604114B2 (ja) 2015-09-24 2015-09-24 半導体モジュール

Country Status (1)

Country Link
JP (1) JP6604114B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5969952A (ja) * 1982-10-15 1984-04-20 Nec Corp 半導体装置
JPS644052A (en) * 1987-06-25 1989-01-09 Nec Corp Semiconductor device
JP5071719B2 (ja) * 2008-02-18 2012-11-14 三菱電機株式会社 電力用半導体装置
JP2013004860A (ja) * 2011-06-20 2013-01-07 Sanken Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2017063105A (ja) 2017-03-30

Similar Documents

Publication Publication Date Title
CN102057485A (zh) 基于薄片的半导体封装
CN107112316A (zh) 半导体模块
CN106575628A (zh) 功率模块
US20180158758A1 (en) Leadframe and method of manufacturing the same
US9224698B1 (en) Semiconductor device
US9245954B2 (en) Semiconductor device and production method thereof
JP2012164697A (ja) 電力用パワーモジュール及び電力用半導体装置
US10153241B2 (en) Semiconductor device and method of manufacturing the same
KR101673649B1 (ko) 반도체 디바이스 및 그 제조 방법
US12009332B2 (en) Semiconductor device having high yield strength intermediate plate
US9521756B2 (en) Power module package and method of fabricating the same
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP6604114B2 (ja) 半導体モジュール
US11538734B2 (en) Power semiconductor package with highly reliable chip topside
JP5761280B2 (ja) 半導体パッケージおよびその製造方法
JP6869602B2 (ja) 半導体装置
US20120175044A1 (en) Manufacturing method of thermal conductivity substrate
US8587115B2 (en) Heat dissipation substrate and manufacturing method thereof
JP6374675B2 (ja) 電子デバイス及びその製造方法
JP2017022267A (ja) リードフレームの製造方法
JP2017084911A (ja) 半導体モジュール
KR101905244B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2016201505A (ja) 半導体装置
JP2006093556A (ja) 半導体装置及びその製造方法
JP2007081307A (ja) 面実装タイプ樹脂製中空パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190930

R151 Written notification of patent or utility model registration

Ref document number: 6604114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151