JP6602535B2 - 環境に配慮した回路基板構築方法 - Google Patents

環境に配慮した回路基板構築方法 Download PDF

Info

Publication number
JP6602535B2
JP6602535B2 JP2014205245A JP2014205245A JP6602535B2 JP 6602535 B2 JP6602535 B2 JP 6602535B2 JP 2014205245 A JP2014205245 A JP 2014205245A JP 2014205245 A JP2014205245 A JP 2014205245A JP 6602535 B2 JP6602535 B2 JP 6602535B2
Authority
JP
Japan
Prior art keywords
layer
mold
conductive material
circuit board
particulate conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014205245A
Other languages
English (en)
Other versions
JP2015076611A (ja
Inventor
ドナルド エフ. ウィルキンス,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing Co
Original Assignee
Boeing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boeing Co filed Critical Boeing Co
Publication of JP2015076611A publication Critical patent/JP2015076611A/ja
Application granted granted Critical
Publication of JP6602535B2 publication Critical patent/JP6602535B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C35/00Heating, cooling or curing, e.g. crosslinking or vulcanising; Apparatus therefor
    • B29C35/02Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould
    • B29C35/0261Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould using ultrasonic or sonic vibrations
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C70/00Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts
    • B29C70/88Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts characterised primarily by possessing specific properties, e.g. electrically conductive or locally reinforced
    • B29C70/882Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts characterised primarily by possessing specific properties, e.g. electrically conductive or locally reinforced partly or totally electrically conductive, e.g. for EMI shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29KINDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2995/00Properties of moulding materials, reinforcements, fillers, preformed parts or moulds
    • B29K2995/0003Properties of moulding materials, reinforcements, fillers, preformed parts or moulds having particular electrical or magnetic properties, e.g. piezoelectric
    • B29K2995/0005Conductive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09118Moulded substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/532Conductor

Description

本開示の実施形態は概して電子回路基板の分野に関し、より詳細には、導電素子の多数の層をプリントすることによる多層回路基板の生産方法に関する。
回路基板の製造は、化学的堆積、エッチング、及び機械的穿孔を伴う複雑なプロセスである。プロセスには有毒な化学物質が使用され、危険廃棄物が生産される。化学物質の使用及び廃棄物処理の安全性を図ると、生産コストが増大する。これらプロセスの使用を認められている製造者数は限られており且つ減少しつつある。誘電性ベース材料上に層をメッキ及びエッチングすることは、複雑な化学上の課題である。必要な電気特性を提供する、適合材料の適切な組み合わせを見出すことは、設計プロセスにおける時間枠を拡張してしまう。
したがって、化学物質の使用を最小限に抑え環境に配慮した方法を用いる、多層プリント回路基板製造プロセスの提供が望まれる。
本開示の実施形態は、回路基板の3Dモデルを含むコンピュータ支援設計(CAD)データベースを用いた、回路基板作製システムを提供する。モールドは粒子状導電材料を受容し、モールドを横切り平行移動可能な金属融着プロセス素子はCADデータベースに応答して作動され、粒子状導電材料の選択された部分を融着して導電素子を形成する。分配ホッパは粒子状導電材料をモールド内の画定された層へ送達し、粒子状導電材料の選択された部分が導電素子へと融着される。
本開示の実施形態を使用した回路基板の作製方法は、層により画定された導電素子を伴う多層回路基板のCADモデルに依存する。第1の粒子状導電材料の層がモールド内に導入される。融着プロセス素子はモールドを横断し、第1の粒子状導電材料の層のうち、第1層導電素子を形成する選択された部分を融着する。追加の粒子状導電材料の層が、第1層の融着された被選択部分と第1層の未融着部分との上部に渡り、モールド内に導入される。次いで融着プロセス素子はモールドを横断し、追加の粒子状導電材料の層のうち、導電素子の追加層を形成する選択された部分を融着する。次いで未融着の粒子状導電材料は、融着済みの第1導電素子及び追加の導電層素子から洗浄される。次いで誘電材料が、融着済みの第1導電素子及び追加の導電層素子により形成される構造体に注入される。
本発明による実施形態及び方法を用いて作成された回路基板は、複数の融着された粒子状導電材料の層を提供し、これら層は、回路基板モデルに則って、導電経路の多重層と経路間の多数の導電体とを画定する構造体の形成を意図する。誘電材料は、多数の導電経路層の間及び導電体周囲に注入され、融着済みの材料層に対する支持を提供する。
上述の特徴、機能及び利点は、本発明の様々な実施形態で独立に実現することが可能であり、又はさらなる別の実施形態で組み合わせることが可能であり、その詳細は以下の説明及び図面を参照することにより理解されよう。
導電トレース及びビアを示す、プリント回路基板構造の側面図である。 図1の回路基板構造の上面図である。 回路基板層作成のための、モールドにおける初期の材料堆積の断面を図示する。 固化された第1層を図示する。 回路基板層作成のための、ビアを伴う材料堆積を図示する。 固化されたビアを図示する。 追加の回路基板層を作成するための、初期の材料堆積を図示する。 固化された追加の回路基板層を図示する。 余剰材料が除去された層を図示する。 誘電材料が挿入された回路基板層を図示する。 誘電材料が挿入され且つ支持フレームとモールドとが除去された回路基板層を図示する。 本開示の実施形態による回路基板構築方法を表すフロー図である。
本開示の実施形態は、多層回路基板の導電面及びビアを築くための付加3Dプロセスを提供する。例示的な一実施形態では、この3次元構造体の完成時に、絶縁材料が構造体に流入される。固化されると、絶縁材料は構造的強度及び電気的絶縁を提供する。
図1及び図2を参照すると、異なる層の種々のトレースを接続するビア12を伴う導電トレース10を有する、単純化された回路基板構造の実施例が示される。本明細書で使用する「回路基板」の語は、コンポーネントのアレイが誘電性プレーン上で相互接続された標準的な回路と、回路基板を電気的モジュールシステムへ接続するために使用されるバックプレーンとの両方を包含する。単純化した例では3つの層及び限られた数のビアが示されるが、複雑な回路基板は多くの層及びビアを有し得る。
導電トレース、ビア、及び誘電性中間層の画定に、所望の多層回路基板のコンピュータ支援設計(CAD)3次元モデルが用いられる。
図3は、本発明の方法により回路基板を形成する際の初期ステップを表す。後述される取り外し可能素子を有し得るモールド又は支持フレーム14は、平行移動ホッパ15を使用して、粒子状導電性材料16の第1層によって部分的に満たされ、これにより回路基板の第1層上に導電トレースが形成される。第1トレース18の初期レイアウトが破線で示される。粒子状導電性材料は銅又は他の合金などの金属粉であり得る。銀、アルミニウム、又は特定の実施形態ではシリカが光回路に用いられ得る。回路基板層のCADモデルに応答して、コンピュータシステム22により制御される三次元プリントヘッドと同等の方式で、粒子状導電材料16の部分を第1トレース18へと融着させるために、金属融着プロセス素子20が用いられる。金属融着プロセス素子は、レーザ焼結ヘッド、マイクロ波ホーン、金属スパッタリング素子超音波、又は、粒子状導電材料16の部分を第1トレース18へと融着するための類似の装置を用い、残った粒子状導電材料を未融着状態にしておくことができる。特定の実施形態では接着剤又は結着剤が用いられ得る。図4に示すように、未融着の粒子状導電材料16はモールド14内に残存し、既に融着された第1トレース18はモールド内で支持されている。
特定の実施形態では、平行移動ホッパ15と融着プロセス素子20とが連結されて融着プロセス素子が平行移動ホッパに追従し、これらは共にコンピュータシステム22の制御下でモールドエリアを横断し粒子状導電材料を分配及び融着し得る。
次いでプロセスは図5に示すように継続され、粒子状導電材料24の第2層をモールド14内に付加し、回路基板の第2層内に導電素子、一例として破線で示すビア26を作成する。コンピュータシステム22の制御下で、融着プロセス素子20は粒子状導電材料24の第2層の部分を融着し、回路基板の第2層のCADモデルに則った導電素子が生産される。図6に示すように、ビア26は第2層が通過する間に融着され、ここで粒子状導電材料24の第2層の残留部分及び粒子状導電材料16の第1層は未融着のままである。
次いで図7に示すように、粒子状導電材料28の第3層がモールドに導入されて回路基板の第3層に導電素子が作成される。導電トレース30を一例として示す。コンピュータシステム22の制御下で、融着プロセス素子20は粒子状導電材料28の第3層の部分を融着し、回路基板の第3層のCADモデルに則った導電素子が生産される。図7に示すように、トレース30は第3層が通過する間に融着され、ここで粒子状導電材料28の第3層の、粒子状導電材料24の第2層の、及び粒子状導電材料16の第1層の、残留部分は未融着のままである。図8に示すように、融着プロセス素子20はトレース30の形成中、粒子状導電材料28の第3層において制御可能な融着深度を提供し、これにより、粒子状導電材料24、16の第1層又は第2層など下部材料のいかなる融着も防止される。レーザ焼結を用いる例示的なシステムでは、レーザのパワー制御及び層上部におけるヘッドの横断速度は、導電材料における加熱深度を限定するよう用いられる。熱焼結又は超音波では、ヘッド速度はシステムのパワー及び材料の溶解温度により決定される。例示の実施形態では35ミリメートル毎秒の横断速度が用いられる。第1層及び第2層の粒子状導電材料は、第3層(及びさらなる任意の層)に対して均一な支持を提供し、層の及び導電トレースの正確な次元分離を提供する。
次いで、図3から8で概説されたプロセスは回路基板のCADモデルに存在する層の数だけ反復される。図9に示すように、融着プロセスが完了すると、モールドの一部分は除去されて未融着の導電材料が全ての層から除去され得る。未融着の導電材料の洗浄には空圧又は振動プロセスが用いられてもよく、材料はリサイクルし再利用され得る。代替的に、環境に安全な流体を用いた湿式洗浄プロセスを用いてもよく、導電材料粉の復帰にはふるい分け又は乾燥プロセスが用いられ得る。次いで図9に示すように、回路基板の導電素子であるトレース18、ビア26、及びトレース30が現れる。次いでモールド14は再び組み立てられ、図10に示すように、導電素子を取り囲むよう誘電材料32がモールド内に注入される。GIポリイミド、シアン酸エステル、又はFR4のようなガラス強化エポキシ積層など、回路基板の誘電体に用いられる任意の従来型の樹脂を使用することができる。複数の注入ポート34を用いて誘電材料が導入され得る。次いで硬化プロセスが用いられ誘電材料32が硬化される。次いで図11に示すように、完成した回路基板34はモールドから除去される。複雑な回路基板では、回路基板の構築が完了するまでの間に、粒子状導電材料の洗浄ステップ及び誘電体注入ステップが多数回用いられ得る。
図12に示すように、本明細書で開示する実施形態のプリント回路基板の作製方法は、層により画定される導電素子を伴う多層回路基板のCADモデルを準備することにより開始される(ステップ1202)。次いで第1の粒子状導電材料の層がモールド内に導入される(ステップ1204)。融着プロセス素子がモールドを横断し、第1の粒子状導電材料の層のうち、第1層導電素子を形成する選択された部分を融着する(ステップ1206)。次いで追加の粒子状導電材料の層が、未融着の及び融着済みの第1層の上部に渡りモールド内に導入される(ステップ1208)。融着プロセス素子はモールドを横断し、追加の粒子状導電材料の層のうち、追加層導電素子を形成する選択された部分を融着する(ステップ1210)。次いでステップ1208及び1210の反復がなされ、CADモデルに画定されている全ての層が完成する。次いで未融着の粒子状導電材料は融着済みの導電素子から洗浄され(ステップ1212)、融着済みの導電素子により形成された構造体に誘電材料が注入される(ステップ1214)。次いで誘電材料が硬化され(ステップ1216)、回路基板が完成する。
本開示の一態様によれば、回路基板の作製方法が提供され、方法は、層により画定される導電素子を伴う多層回路基板のCADモデルを準備することと、第1の粒子状導電材料の層をモールド内に導入することと、融着プロセス素子にモールドを横断させて、第1の粒子状導電材料の層のうち、第1層のCADモデルによって画定されるように第1層導電素子を形成する、選択された部分を融着することと、追加の粒子状導電材料の層を、第1層のうち選択された融着済みの部分及び第1層のうち未融着部分の上部に渡り、モールド内に導入することと、融着プロセス素子にモールドを横断させて、追加の粒子状導電材料の層のうち、追加層のCADモデルによって画定されるように追加層導電素子を形成する、選択された部分を融着することと、未融着の粒子状導電材料を融着済みの第1層導電素子及び追加の導電層素子から洗浄することと、融着済みの第1導電素子及び追加の導電層素子によって形成される構造体に誘電材料を注入することと、を含む。
有利には、方法は誘電材料を硬化させることをさらに含む。
有利には、追加の粒子状導電材料の層を導入するステップと、融着プロセス素子にモールドを横断させて追加の粒子状導電材料の層のうち選択された部分を融着するステップとは、CADモデルにより画定される全ての層が完成するまで反復される。
有利には、方法は融着プロセス素子を、レーザ焼結、マイクロ波照射、超音波又は接着剤の組から選択することをさらに含む。
有利には、未融着の粒子状導電材料を洗浄するステップは空圧洗浄を含む。
有利には、未融着の粒子状導電材料を洗浄するステップは振動洗浄を含む。
本開示のさらなる態様によれば、回路基板作製システムが提供される。システムは、回路基板の3Dモデルを含むコンピュータ支援設計(CAD)データベースと、粒子状導電材料をするモールドと、モールドを横切って平行移動可能であり且つCADデータベースに応答して作動し粒子状導電材料のうち選択された部分を融着することにより導電素子が形成される、金属融着プロセス素子と、粒子状導電材料をモールド内の画定された層に送達する分配ホッパと、を含む。
有利には、金属融着プロセス素子はレーザ焼結ヘッドを含む。
有利には、金属融着プロセス素子はマイクロ波放射ホーンを含む。
有利には、システムはコンピュータシステムをさらに含み、前記金属融着プロセス素子はコンピュータシステムに応答して、各層のCADモデルに基づき、各層において、粒子状導電材料の前記選択された部分を融着する。
有利には、モールドの少なくとも一部分は取り外し可能であり、これにより未融着の粒子状導電材料は導電素子の間から洗浄され得る。好ましくはモールドは少なくとも1つの注入ポートを含み、誘電材料を導電素子の層間に導入する。
本発明のさらなる態様によれば回路基板が提供され、回路基板は、複数の融着された粒子状導電材料の層であって、回路基板モデルに則って導電経路の多重層と層間における複数の導電体とを画定する構造体の形成を意図する、層と、融着済みの材料層に支持を提供するために、多数の導電経路層の間及び層間の導電体の周囲に注入される、誘電材料と、を含む。
有利には、融着される粒子状導電材料に隣接する粒子状導電材料は、誘電材料の注入前に洗浄される。
有利には、融着される粒子状導電材料は、レーザ焼結により融着される。有利には、融着される粒子状導電材料は、超音波溶接により融着される。
有利には、融着される粒子状導電材料は、マイクロ波放射により融着される。有利には、回路基板モデルは、前記導電経路の層の各々と層間の複数の導電体とに対する、CADモデルを含む。
本発明の様々な実施形態を特許法で要求されるよう詳説してきたが、当業者であれば、本明細書に開示された特定の実施形態への変形例及び代替例を認識するであろう。それら変形例は、下記の請求項に定義される本開示の範囲及び目的に含まれるものである。
10 トレース
12 ビア
14 モールド
15 ホッパ
16 粒子状導電材料
18 第1トレース
20 融着プロセス素子
22 コンピュータシステム
24 粒子状導電材料
26 ビア
28 粒子状導電材料
30 トレース
32 誘電材料
34 注入ポート、回路基板

Claims (10)

  1. 回路基板の作製方法であって、
    層により画定される導電素子を伴う多層回路基板のCADモデルを準備することと、
    第1の粒子状導電材料の層(16)をモールド(14)内に導入することと、
    融着プロセス素子(20)に前記モールド(14)を横断させ、前記第1の粒子状導電材料の層(16)のうち、第1層の前記CADモデルにより画定されるように1層導電素子を形成する、選択された部分を融着させることと、
    追加の粒子状導電材料の層(24)を、前記第1層の融着された被選択部分と前記第1層の未融着部分との上部に渡り、前記モールド(14)内に導入することと、
    前記融着プロセス素子(20)に前記モールド(14)を横断させ、前記追加の粒子状導電材料の層(24)のうち、追加層の前記CADモデルにより画定されるように加層導電素子を形成する、選択された部分を融着させることと、
    前記モールド(14)の少なくとも一部を取り外し、未融着の粒子状導電材料(16、24)を、融着済みの前記第1導電素子及び前記追加導電子から洗浄することと、
    前記モールド(14)を再び組み立て、誘電材料(32)を、前記モールド(14)に設けられた少なくとも1つの注入ポート(34)を通して、融着済みの前記第1導電素子及び前記追加導電子により形成される構造体に注入することと
    を含む、方法。
  2. 前記誘電材料(32)を硬化させることをさらに含む、請求項1に記載の方法。
  3. 前記追加の粒子状導電材料の層(24)を導入するテップと、前記融着プロセス素子(20)に前記モールド(14)を横断させて前記追加の粒子状導電材料の層(24)のうち選択された部分を融着させるテップとは、前記CADモデルにより画定される全ての層が完成するまで反復される、請求項1に記載の方法。
  4. 前記融着プロセス素子を、レーザ焼結及びマイクロ波照射組から選択することをさらに含む、請求項1に記載の方法。
  5. 前記未融着の粒子状導電材料(16)を洗浄するステップは空圧洗浄を含む、請求項1に記載の方法。
  6. 前記未融着の粒子状導電材料(16)を洗浄するステップは振動洗浄を含む、請求項1に記載の方法。
  7. 回路基板作製システムであって、
    回路基板のCADモデルを含むコンピュータ支援設計(CAD)データベースと、
    粒子状導電材料(16)を受容するモールド(14)と、
    前記モールド(14)を横切り平行移動可能であり、且つ、前記CADデータベースに応答して作動し前記粒子状導電材料(16)の選択された部分を融着して導電素子を形成する、金属融着プロセス素子(20)と、
    前記粒子状導電材料(16、24)を前記モールド(14)内の画定された層へ送達する分配ホッパ(15)と
    を含
    前記モールド(14)の少なくとも一部分は取り外し可能であり、前記取り外しにより、未融着の前記粒子状導電材料(16、24)は前記導電素子間から洗浄され得、
    前記モールド(14)は、誘電材料(32)を前記導電素子の層間に導入するための少なくとも1つの注入ポート(34)を含む、システム。
  8. 前記金属融着プロセス素子(20)はレーザ焼結ヘッドを含む、請求項7に記載の回路基板作製システム。
  9. 前記金属融着プロセス素子(20)はマイクロ波放射ホーンを含む、請求項7に記載の回路基板作製システム。
  10. コンピュータシステム(22)をさらに含むシステムであって、前記金属融着プロセス素子(20)は前記コンピュータシステム(22)に応答して、各層の前記CADモデルに基づき、前記各層において、前記粒子状導電材料(16、24)の前記選択された部分を融着する、請求項7に記載の回路基板作製システム。
JP2014205245A 2013-10-07 2014-10-03 環境に配慮した回路基板構築方法 Active JP6602535B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/047,323 2013-10-07
US14/047,323 US9456507B2 (en) 2013-10-07 2013-10-07 Ecological method for constructing circuit boards

Publications (2)

Publication Number Publication Date
JP2015076611A JP2015076611A (ja) 2015-04-20
JP6602535B2 true JP6602535B2 (ja) 2019-11-06

Family

ID=52776063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014205245A Active JP6602535B2 (ja) 2013-10-07 2014-10-03 環境に配慮した回路基板構築方法

Country Status (4)

Country Link
US (1) US9456507B2 (ja)
JP (1) JP6602535B2 (ja)
KR (1) KR102216349B1 (ja)
CN (1) CN104519680B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150013901A1 (en) * 2013-07-11 2015-01-15 Hsio Technologies, Llc Matrix defined electrical circuit structure
US10779451B2 (en) * 2013-11-29 2020-09-15 BotFactory, Inc. Apparatus and method for the manufacturing of printed wiring boards on a substrate
US10548231B2 (en) * 2013-11-29 2020-01-28 Botfactory Inc. Apparatus for depositing conductive and nonconductive material to form a printed circuit
MX2016016630A (es) 2014-06-23 2017-06-06 Carbon Inc Metodos para producir objetos tridimensionales de poliuretano a partir de materiales que tienen multiples mecanismos de endurecimiento.
US10750647B2 (en) * 2017-09-15 2020-08-18 Dell Products, L.P. Reducing displacement of selected components during printed circuit board assembly (PCBA) manufacturing
DE102017123307A1 (de) * 2017-10-06 2019-04-11 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Komponententräger mit zumindest einem Teil ausgebildet als dreidimensional gedruckte Struktur
EP3468311B1 (en) 2017-10-06 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Metal body formed on a component carrier by additive manufacturing
EP3468312B1 (en) 2017-10-06 2023-11-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a component carrier having a three dimensionally printed wiring structure
DE102020204989B3 (de) 2020-04-21 2021-09-23 Friedrich-Alexander-Universität Erlangen-Nürnberg Verfahren zur additiven Fertigung eines Schaltungsträgers und Schaltungsträger

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4085285A (en) * 1973-11-29 1978-04-18 U.S. Philips Corporation Method of manufacturing printed circuit boards
US5284695A (en) * 1989-09-05 1994-02-08 Board Of Regents, The University Of Texas System Method of producing high-temperature parts by way of low-temperature sintering
US6363606B1 (en) * 1998-10-16 2002-04-02 Agere Systems Guardian Corp. Process for forming integrated structures using three dimensional printing techniques
JP3551838B2 (ja) * 1999-05-26 2004-08-11 松下電工株式会社 三次元形状造形物の製造方法
JP2002033566A (ja) * 2000-07-18 2002-01-31 Oki Electric Ind Co Ltd プリント配線板の配線パターン形成方法
JP4613847B2 (ja) * 2006-02-02 2011-01-19 パナソニック株式会社 立体配線の製造方法およびその製造方法により作製した立体配線基板
KR100770168B1 (ko) * 2006-09-20 2007-10-26 삼성전기주식회사 회로기판 제조방법
FI20070904A0 (fi) * 2007-06-07 2007-11-26 Focoil Oy Menetelmä piirilevyjen valmistuksessa
JP5446097B2 (ja) * 2008-02-01 2014-03-19 大日本印刷株式会社 導電性基板及びその製造方法
JP2009270130A (ja) * 2008-04-30 2009-11-19 Aida Kagaku Kogyo Kk 銀粉末または銀合金粉末、銀または銀合金の造形体の製造方法並びに銀または銀合金の造形体

Also Published As

Publication number Publication date
JP2015076611A (ja) 2015-04-20
US20150096788A1 (en) 2015-04-09
CN104519680A (zh) 2015-04-15
KR20150040733A (ko) 2015-04-15
CN104519680B (zh) 2018-09-11
KR102216349B1 (ko) 2021-02-17
US9456507B2 (en) 2016-09-27

Similar Documents

Publication Publication Date Title
JP6602535B2 (ja) 環境に配慮した回路基板構築方法
JP6456910B2 (ja) 3d構造物、構造部品、ならびに構造的な電子、電磁、および電気機械部品/装置にフィラメントを埋め込むための方法およびシステム
JP6557209B2 (ja) 3d構造物、構造部品、ならびに構造的な電子、電磁、および電気機械部品/装置において層間導体および構成要素を接続するための方法およびシステム
US10748867B2 (en) Extrusion-based additive manufacturing system for 3D structural electronic, electromagnetic and electromechanical components/devices
KR102453619B1 (ko) 전자 또는 전기 시스템을 제조하기 위한 방법 및 그 방법에 따라 제조된 시스템
CN107405826A (zh) 制作具有互连和嵌入式部件的3d打印形状
TWI414224B (zh) 雙面線路板之製作方法
CN109940872A (zh) 通过3d打印技术来制造定位控制工具的方法
KR101539355B1 (ko) 인쇄회로기판 제작을 위한 3차원 신속조형장치 및 이를 이용한 인쇄회로기판 성형방법
US8921705B2 (en) Wiring board and fabrication method therefor
US11317518B1 (en) Method for producing electrical connections
TWI569696B (zh) 製造電路板與晶片封裝之方法,以及藉由使用此方法製成之電路板
CN103596381B (zh) 一种印刷电路板的制造方法
US6805829B2 (en) Method for production of three-dimensionally arranged conducting and connecting structures for volumetric and energy flows
KR100770168B1 (ko) 회로기판 제조방법
KR100729939B1 (ko) 다층 인쇄회로기판 제조방법
JP6596861B2 (ja) 積層造形構造体
JP6604002B2 (ja) 積層造形装置および積層造形方法
JP6582456B2 (ja) 積層造形装置および積層造形方法
JP6707812B2 (ja) 積層造形装置および積層造形方法
WO2020241067A1 (ja) 基板、電子装置、および、基板の製造方法
CN107302167A (zh) 一种在狭小空间中替代线缆进行可靠异形互连的方法
CN102427664B (zh) 一种线路板软板以及硬板结合的制作方法
JP6699255B2 (ja) 積層造形装置および積層造形方法
TW202224910A (zh) 混合列印製作三維機電結構的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191009

R150 Certificate of patent or registration of utility model

Ref document number: 6602535

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250