KR102216349B1 - 회로 보드를 만들기 위한 친환경적 방법 - Google Patents

회로 보드를 만들기 위한 친환경적 방법 Download PDF

Info

Publication number
KR102216349B1
KR102216349B1 KR1020140098778A KR20140098778A KR102216349B1 KR 102216349 B1 KR102216349 B1 KR 102216349B1 KR 1020140098778 A KR1020140098778 A KR 1020140098778A KR 20140098778 A KR20140098778 A KR 20140098778A KR 102216349 B1 KR102216349 B1 KR 102216349B1
Authority
KR
South Korea
Prior art keywords
layer
conductive material
mold
circuit board
granular
Prior art date
Application number
KR1020140098778A
Other languages
English (en)
Other versions
KR20150040733A (ko
Inventor
에프. 윌킨스 도날드
Original Assignee
더 보잉 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 보잉 컴파니 filed Critical 더 보잉 컴파니
Publication of KR20150040733A publication Critical patent/KR20150040733A/ko
Application granted granted Critical
Publication of KR102216349B1 publication Critical patent/KR102216349B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C35/00—Heating, cooling or curing, e.g. crosslinking or vulcanising; Apparatus therefor
    • B29C35/02—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould
    • B29C35/0261—Heating or curing, e.g. crosslinking or vulcanizing during moulding, e.g. in a mould using ultrasonic or sonic vibrations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C70/00—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts
    • B29C70/88—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts characterised primarily by possessing specific properties, e.g. electrically conductive or locally reinforced
    • B29C70/882—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts characterised primarily by possessing specific properties, e.g. electrically conductive or locally reinforced partly or totally electrically conductive, e.g. for EMI shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2995/00—Properties of moulding materials, reinforcements, fillers, preformed parts or moulds
    • B29K2995/0003—Properties of moulding materials, reinforcements, fillers, preformed parts or moulds having particular electrical or magnetic properties, e.g. piezoelectric
    • B29K2995/0005—Conductive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/532—Conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Oral & Maxillofacial Surgery (AREA)
  • Thermal Sciences (AREA)
  • Composite Materials (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명의 실시예들을 이용하는 회로 보드의 제작을 위한 방법은 레이어로 정의된 전도성 엘리먼트들을 가진 멀티레이어 회로 보드의 CAD 모델에 의존한다. 제1 그래뉼라 전도성 재료 레이어가 몰드 안으로 유입된다. 융합 처리 엘리먼트가 제1 레이어 전도성 엘리먼트들을 형성하는 제1 그래뉼라 전도성 재료 레이어의 선택된 부분들을 융합하기 위하여 몰드를 가로질러 이동한다. 추가적인 그래뉼라 전도성 재료 레이어가 몰드 안으로 제1 레이어의 융합된 선택된 부분들 및 제1 레이어의 융합되지 않은 부분들 위로 유입된다. 이후, 융합 처리 엘리먼트가 전도성 엘리먼트들의 추가적인 레이어를 형성하는 추가적인 그래뉼라 전도성 재료 레이어의 선택된 부분들을 융합하기 위하여 몰드를 가로질러 이동된다. 이후, 융합된 제1 전도성 엘리먼트들 및 추가적인 전도성 레이어 엘리먼트들로부터 융합되지 않은 그래뉼라 전도성 재료가 퍼징된다. 이후, 융합된 제1 전도성 엘리먼트들 및 추가적인 전도성 레이어 엘리먼트들에 의해 형성된 구조물 안으로 유전성 재료가 주입된다.

Description

회로 보드를 만들기 위한 친환경적 방법{AN ECOLOGICAL METHOD FOR CONSTRUCTING CIRCUIT BOARDS}
본 발명의 실시예들은 일반적으로 전기 회로 보드들의 분야에 관한 것이고, 더욱 구체적으로는 전도성 엘리먼트들로 이루어진 복수의 레이어들을 프린팅(printing)함으로써 멀티레이어(multilayer) 회로 보드(circuit board)들을 생성하기 위한 방법에 관한 것이다.
회로 보드의 제조는 화학적 증착(chemical deposition)들, 에칭(etching)들, 및 기계적 드릴링(mechanical drilling)을 포함하는 복잡한 프로세스(process)이다. 이 프로세스는 독성 화학물질들을 이용하고 유해 폐기물(hazardous waste)을 낳는다. 화학물질들의 안전한 이용 및 폐기물 처리는 제조비용에 가산된다. 이러한 프로세스들을 이용할 자격이 있는 제조업자들의 수는 제한되어 있고 그 수는 감소하고 있다. 유전성 베이스 물질(dielectric base material) 상으로의 레이어들의 플레이팅(plating) 및 에칭은 착물 화학(complex chemistries)의 문제이다. 필요한 전기적 속성들을 제공하는 적합한 재료(compatible material)들의 적절한 조합을 찾는 것이 연장된 시간프레임(extended timeframe)을 갖는 디자인 프로세스에 존재할 수 있다.
그러므로, 화학물질들을 최소한으로 이용하여 환경 친화적인 방법을 채용하는 멀티레이어 인쇄 회로 보드(printed circuit board)들을 제조하기 위한 프로세스를 제공하는 것이 바람직하다.
본 발명은 회로 보드를 제작하기 위한 방법 및 회로 보드를 제작하기 위한 시스템을 제공하는 것을 목적으로 한다.
본 명세서에서 공개된 실시예들은 회로 보드의 3D 모델을 포함하는 CAD(computer aided design) 데이터베이스를 채용한 회로 보드를 제작하기 위한 시스템을 제공한다. 몰드는 그래뉼라(granular) 전도성 재료를 수용하고, 몰드를 가로질러 이동가능한 금속 융합 처리 엘리먼트는 전도성 엘리먼트들을 형성하도록 그래뉼라 전도성 재료의 선택된 부분들을 융합하기 위하여 CAD 데이터베이스에 반응하여 활성화된다. 분사 호퍼는 그래뉼라 전도성 재료의 선택된 부분들의 전도성 엘리먼트들로의 융합을 위하여 그래뉼라 전도성 재료를 정의된 레이어로 몰드 안으로 전달한다.
본 발명의 실시예들을 이용하는 회로 보드를 제작하기 위한 방법은 레이어로 정의된 전도성 엘리먼트들을 가진 멀티레이어 회로 보드의 CAD 모델에 의존한다. 제1 그래뉼라 전도성 재료 레이어가 몰드 안으로 유입된다. 융합 처리 엘리먼트가 제1 레이어 전도성 엘리먼트들을 형성하는 제1 그래뉼라 전도성 재료 레이어의 선택된 부분들을 융합하기 위하여 몰드를 가로질러 이동한다. 추가적인 그래뉼라 전도성 재료 레이어가 몰드 안으로 제1 레이어의 융합된 선택된 부분들 및 제1 레이어의 융합되지 않은 부분들 위로 유입된다. 이후, 융합 처리 엘리먼트가 전도성 엘리먼트들의 추가적인 레이어를 형성하는 추가적인 그래뉼라 전도성 재료 레이어의 선택된 부분들을 융합하기 위하여 몰드를 가로질러 이동된다. 이후, 융합된 제1 전도성 엘리먼트들 및 추가적인 전도성 레이어 엘리먼트들로부터 융합되지 않은 그래뉼라 전도성 재료가 퍼징된다(purged). 이후, 융합된 제1 전도성 엘리먼트들 및 추가적인 전도성 레이어 엘리먼트들에 의해 형성된 구조물 안으로 유전성 재료가 주입된다.
본 발명의 방법들 및 실시예들을 채용해서 생성된 회로 보드는, 회로 보드 모델에 따라서 전도성 경로들의 복수의 레이어들 및 경로들 사이의 복수의 전도체(conductor)들을 정의하는 구조물을 형성하도록 지향된 복수의 융합된 그래뉼라 전도성 재료 레이어들을 제공한다. 융합된 재료 레이어들에 대한 지지를 제공하기 위하여 전도체들 둘레 및 복수의 전도성 경로 레이어들 사이에 유전성 재료가 주입된다.
설명된 특징들, 기능들, 및 이점들은 본 발명의 다양한 예시적인 실시예들에서 독립적으로 달성될 수 있고, 또는 또 다른 예시적인 실시예들에서 조합될 수 있고, 이들의 추가적인 세부사항들은 이하의 설명 및 도면들을 참조하여 알 수 있다.
도 1은 전도성 트레이스(trace)들 및 비아(via)들을 도시하는 인쇄 회로 보드 구조물의 측면도이고;
도 2는 도 1의 회로 보드 구조물의 평면도이고;
도 3은 회로 보드 레이어의 생성을 위한 몰드에서 초기 재료 침전물(initial material deposit)의 회화적 단면 표현이고;
도 4는 굳어진(solidified) 때의 제1 레이어의 회화적 표현이고;
도 5는 비아를 가진 회로 보드 레이어의 생성을 위한 재료 침전물의 회화적 표현이고;
도 6은 굳어진 때의 비아의 회화적 표현이고;
도 7은 추가적인 회로 보드 레이어의 생성을 위한 초기 재료 침전물의 회화적 표현이고;
도 8은 굳어진 때의 추가적인 회로 보드 레이어의 회화적 표현이고;
도 9는 과잉 재료(excess material)들이 제거된 레이어들의 회화적 표현이고;
도 10은 유전성 재료가 삽입된 회로 보드 레이어들의 회화적 표현이고;
도 11은 유전성 재료가 삽입되고 지지 프레임 및 몰드가 제거된 회로 보드 레이어들의 회화적 표현이고;
도 12는 본 발명의 실시예들을 위한 회로 보드를 구성하기 위한 방법을 보이는 흐름도이다.
본 명세서에서 공개된 실시예들은 멀티레이어 회로 보드의 전도 표면들 및 비아들을 만들기 위한 애디티브(additive) 3D 프로세스를 제공한다. 하나의 예시적인 실시예에서, 이러한 3차원적인 구조물이 완성된 때, 절연 물질(insulating material)이 구조물 안으로 흘러 들여 보내진다. 일단 굳어지면, 절연 물질은 구조적 강도(structural strength) 및 전기적 격리(electrical isolation)를 제공한다.
도면들을 참조하면, 도 1 및 2는 상이한 레이어들에서 다양한 트레이스들을 연결하는 비아들(12)과 함께 전도성 트레이스들(10)을 가진 단순화된 예시적인 회로 보드 구조물을 도시한다. 본 명세서에서 사용될 때, 용어 "회로 보드(circuit board)"는, 컴포넌트(component)들의 어레이가 유전체 평면(dielectric plane)에서 함께 연결되어 있는, 회로의 표준 정의 및 회로 보드들을 전자 모듈(electronic module)들의 시스템 안으로 연결시키기 위해 이용되는 백플레인(backplane) 양쪽 모두를 커버(cover)한다. 단순화된 예는 단지 세 개의 레이어들 및 제한된 수의 비아들을 도시하지만, 복잡한 회로 보드들은 다수의 레이어들 및 비아들을 가질 수 있다.
원하는 멀티레이어 회로 보드의 CAD(computer aided design) 3차원 모델은 전도성 트레이스들, 비아들, 및 유전성 중간레이어(dielectric interlayer)들의 정의를 위해서 채용된다.
도 3은 본 방법에 따라서 회로 보드를 형성함에 있어서의 최초 단계를 보인다. 이후에 설명되는 탈착가능한(removable) 엘리먼트들을 가질 수 있는 몰드(mold) 또는 지지 프레임(support frame)(14)은 그래뉼라 전도성 재료(granular conductive material)(16)로 이루어진 제1 레이어로 이동 호퍼(translating hopper)(15)를 이용해서 부분적으로 채워지고, 회로 보드의 제1 레이어 상의 전도성 트레이스들은 그래뉼라 전도성 재료로부터 형성될 것이다. 제1 트레이스(18)를 위한 최초 레이아웃이 파선으로 도시된다. 그래뉼라 전도성 재료는 구리 또는 다른 합금들과 같은 금속성 분말(metallic powder)일 수 있다. 은, 알루미늄, 또는 특정 실시예들에서는 광학 회로(optical circuit)들을 위한 실리카(silica)가 채용될 수 있을 것이다. 회로 보드 레이어의 CAD 모델에 반응하여 컴퓨터 시스템(22)에 의해 제어되는 3차원적인 프린트 헤드와 거의 동등한(comparable) 방식으로 그래뉼라 전도성 재료(16)의 일부분들을 제1 트레이스(18)로 융합하기(fuse) 위하여 금속 융합 처리 엘리먼트(metal fusion process element)(20)가 채용된다. 금속 융합 처리 엘리먼트는 잔여 그래뉼라 전도성 재료를 융합되지 않은(unfused) 상태로 남겨두면서 그래뉼라 전도성 재료(16)의 일부분들을 제1 트레이스(18)로 융합하기 위하여 레이저 소결 헤드, 마이크로파 호른(microwave horn), 금속 스퍼터링(sputtering) 엘리먼트, 초음파, 또는 이와 유사한 장치를 채용할 수 있다. 몇몇 실시예들에서, 접착제들 또는 글루(glue)들이 채용될 수 있다. 도 4에서 도시된 바와 같이, 융합되지 않은(unfused) 그래뉼라 전도성 재료(16)가 몰드(14)에 남아있고, 방금 융합된 제1 트레이스(18)가 몰드에서 지지된다.
일부 실시예들에서는, 몰드 영역의 횡단(traversing), 그래뉼라 전도성 재료의 분사(dispensing) 및 융합을 위해 컴퓨터 시스템(22)의 제어 하에서, 이동 호퍼(15)와 융합 처리 엘리먼트(20)가 연결될 수 있고, 융합 처리 엘리먼트가 이동 호퍼에 이어질 수 있다.
이후, 본 프로세스는 회로 보드의 제2 레이어에서의 전도성 엘리먼트들의 생성을 위해, 예로서 파선으로 도시된 비아(26)의 생성을 위해서 그래뉼라 전도성 재료(24)로 이루어진 제2 레이어를 몰드(14)에 추가함으로써 도 5에 도시된 바와 같이 계속된다. 컴퓨터 시스템(22)의 제어 하에서, 융합 처리 엘리먼트(20)는 회로 보드에서의 제2 레이어를 위한 CAD 모델에 따라서 전도성 엘리먼트들을 생성하기 위하여 그래뉼라 전도성 재료(24)로 이루어진 제2 레이어의 일부분들을 융합한다. 그래뉼라 전도성 재료(16)로 이루어진 제1 레이어 및 그래뉼라 전도성 재료(24)로 이루어진 제2 레이어의 잔여 부분이 융합되지 않은 채로 도 6에서 도시된 바와 같은 제2 레이어 통과 동안 비아(26)가 융합된다.
이후, 회로 보드의 제3 레이어에서의 전도성 엘리먼트들의 생성을 위해 도 7에서 도시된 바와 같이 그래뉼라 전도성 재료(28)로 이루어진 제3 레이어가 몰드 안으로 유입된다. 전도성 트레이스(30)는 예로서 도시된다. 컴퓨터 시스템(22)의 제어 하에서, 융합 처리 엘리먼트(20)는 회로 보드에서의 제3 레이어를 위한 CAD 모델에 따라서 전도성 엘리먼트들을 생성하기 위하여 그래뉼라 전도성 재료(28)로 이루어진 제3 레이어의 일부분들을 융합한다. 그래뉼라 전도성 재료(16)로 이루어진 제1 레이어, 그래뉼라 전도성 재료(24)로 이루어진 제2 레이어, 및 그래뉼라 전도성 재료(28)로 이루어진 제3 레이어의 잔여 부분이 융합되지 않은 채로 도 7에서 도시된 바와 같은 제3 레이어 통과 동안 트레이스(30)가 융합된다. 도 8에서 도시된 바와 같이, 융합 처리 엘리먼트(20)는 그래뉼라 전도성 재료(24, 16)로 이루어진 제2 레이어 또는 제1 레이어에서의 임의의 밑에 있는 물질을 융합하는 것을 피하기 위하여 트레이스(30)의 형성 동안 전도성 재료(28)의 제3 레이어에서 제어가능한 두께의 융합을 제공한다. 레이저 소결을 채용하는 예시적인 시스템에서, 전도성 재료에서의 가열 두께를 제한하도록 레이저의 파워 제어 및 레이어 위에서의 헤드의 이동 속도가 채용된다. 가열 소결 또는 초음파를 위하여, 헤드의 속도는 재료의 용융 온도(melting temperature) 및 시스템의 파워에 의해서 결정된다. 예시적인 실시예로서, 35 mm/sec의 이동 속도가 채용된다. 제1 및 제2 레이어에서의 그래뉼라 전도성 재료는 레이어들 및 그 안의 전도성 트레이스들의 올바른 치수 분리를 제공하면서 심지어 제3 레이어(및 임의의 후속 레이어들)를 위한 지지(support)를 제공한다.
이후, 도 3 내지 도 8과 관련하여 개요가 설명된 프로세스가 회로 보드의 CAD 모델에 존재하는 수만큼 많은 레이어들에 대해서 반복된다. 도 9에서 도시된 바와 같이, 융합 프로세스의 완성시에, 모든 레이어들에서 융합되지 않은 전도성 재료가 제거될 수 있도록 몰드의 일부가 제거될 수 있다. 이후, 사용을 위해 재활용될 수 있는 융합되지 않은 전도성 재료를 퍼징(purging)하기 위하여 공압식(pneumatic) 또는 진동식(vibratory) 프로세스가 채용될 수 있다. 이와 달리, 환경적으로 안전한 유체들을 이용하는 습식 플러싱(wet flushing) 프로세스가 채용될 수 있고, 전도성 재료 분말의 복구를 위해서 쉬빙(sieving) 또는 건조(drying) 프로세스가 채용될 수 있다. 이후, 회로 보드의 전도성 엘리먼트들, 즉 트레이스(18), 비아(26), 및 트레이스(30)는 도 9에서 도시된 바와 같이 존재한다. 이후, 몰드(14)는 재조립될 수 있고, 도 10에서 도시된 바와 같이 전도성 엘리먼트들을 둘러싼 몰드 안으로 유전성 재료(dielectric material)(32)가 주입될(infused) 수 있다. GI 폴리이미드(polyimide), 시아네이트 에스테르(cyanate esther), 또는 FR4와 같은 유리 강화 에폭시 라미네이트(glass-reinforced epoxy laminate)와 같이, 회로 보드 유전체들을 위해 현재 채용되는 임의의 수지들이 이용될 수 있다. 복수의 주입 포트(injection port)들(34)이 유전성 재료를 유입시키기 위해서 채용될 수 있다. 이후, 유전성 재료(32)를 경화시키기 위하여 경화(curing) 프로세스가 채용된다. 이후, 도 11에서 도시된 바와 같이 완성된 회로 보드(34)가 몰드로부터 제거될 수 있다. 복잡한 회로 보드들에 대해서, 완전한 회로 보드를 만드는 동안 복수의 그래뉼라 전도성 재료 퍼징 단계들 및 유전체 주입 단계들이 채용될 수 있다.
도 12에서 도시된 바와 같이, 본 명세서에서 공개된 실시예들을 위한 인쇄 회로 보드 제작 방법은 레이어로 정의된(defined by layer) 전도성 엘리먼트들을 가진 멀티레이어 회로 보드의 CAD 모델의 준비로 시작된다(단계 1202). 이후, 제1 그래뉼라 전도성 재료 레이어가 몰드 안으로 유입된다(단계 1204). 제1 레이어 전도성 엘리먼트들을 형성하는 제1 그래뉼라 전도성 재료 레이어의 선택된 부분들을 융합하기 위하여 융합 처리 엘리먼트가 몰드를 가로질러 이동한다(단계 1206). 이후, 추가적인 그래뉼라 전도성 재료 레이어가 몰드 안으로 융합되지 않은(unfused) 및 융합된(fused) 제1 레이어 위에 유입된다(단계 1208). 추가적인 레이어 전도성 엘리먼트들을 형성하는 추가적인 그래뉼라 전도성 재료 레이어의 선택된 부분들을 융합하기 위하여 융합 처리 엘리먼트가 몰드를 가로질러 이동한다(단계 1210). 이후, CAD 모델에서 정의된 모든 레이어들을 완성하기 위하여 단계 1208 및 1210의 반복이 수행된다. 이후, 융합되지 않은 그래뉼라 전도성 재료가 융합된 전도성 엘리먼트들로부터 퍼징되고(purged)(단계 1212), 융합된 전도성 엘리먼트들에 의해 형성된 구조물 안으로 유전성 재료가 주입된다(단계 1214). 이후, 유전성 재료가 경화되고(단계 1216), 회로 보드를 완성한다.
본 발명의 일 태양에 따르면, 회로 보드를 제작하기 위한 방법이 제공되고, 회로 보드를 제작하기 위한 방법은, 레이어(layer)로 정의된 전도성 엘리먼트(conductive element)들을 가진 멀티레이어 회로 보드의 CAD 모델을 준비하는 단계, 몰드(mold) 안으로 제1 그래뉼라(granular) 전도성 재료 레이어를 유입시키는(introducing) 단계, 제1 레이어를 위하여 CAD 모델에 의해 정의된 제1 레이어 전도성 엘리먼트들을 형성하는 제1 그래뉼라 전도성 재료 레이어의 선택된 부분들을 융합하기 위하여 몰드를 가로질러 융합 처리 엘리먼트(fusion process element)를 이동시키는(traversing) 단계, 몰드 안으로 제1 레이어의 융합된(fused) 선택된 부분들 및 제1 레이어의 융합되지 않은(unfused) 부분들 위에 추가적인 그래뉼라 전도성 재료 레이어를 유입시키는 단계, 추가적인 레이어를 위하여 CAD 모델에 의해 정의된 추가적인 레이어 전도성 엘리먼트들을 형성하는 추가적인 그래뉼라 전도성 재료 레이어의 선택된 부분들을 융합하기 위하여 몰드를 가로질러 융합 처리 엘리먼트를 이동시키는 단계, 융합된 제1 전도성 엘리먼트들 및 추가적인 전도성 레이어 엘리먼트들로부터 융합되지 않은 그래뉼라 전도성 재료를 퍼징하는(purging) 단계, 융합된 제1 전도성 엘리먼트들 및 추가적인 전도성 레이어 엘리먼트들에 의해 형성된 구조물 안으로 유전성 재료를 주입하는(infusing) 단계를 포함한다.
유익하게는, 본 방법은 유전성 재료(dielectric material)를 경화하는 단계를 더 포함한다.
유익하게는, CAD 모델에 정의된 모든 레이어들을 완성하기 위하여, 추가적인 그래뉼라 전도성 재료 레이어를 유입시키는 단계 및 추가적인 그래뉼라 전도성 재료 레이어의 선택된 부분들을 융합하기 위하여 몰드를 가로질러 융합 처리 엘리먼트를 이동시키는 단계가 반복된다.
유익하게는, 본 방법은 레이저 소결(laser sintering), 마이크로파 조사(microwave irradiation), 초음파(ultrasound), 또는 접착제들의 세트에서 융합 처리 엘리먼트를 선택하는 단계를 더 포함한다.
유익하게는, 융합되지 않은 그래뉼라 전도성 재료를 퍼징하는 단계는 공압식 퍼징(pneumatic purging)을 포함한다.
유익하게는, 융합되지 않은 그래뉼라 전도성 재료를 퍼징하는 단계는 진동식 퍼징(vibratory purging)을 포함한다.
본 발명의 추가적인 태양에 따르면, 회로 보드를 제작하기 위한 시스템이 제공된다. 본 시스템은, 회로 보드의 3D 모델을 포함하는 CAD(computer aided design) 데이터베이스, 그래뉼라 전도성 재료를 수용하기 위한 몰드, 전도성 엘리먼트들을 형성하도록 그래뉼라 전도성 재료의 선택된 부분들을 융합하기 위하여 CAD 데이터베이스에 반응하여 활성화되고 몰드를 가로질러 이동가능한 금속 융합 처리 엘리먼트, 및 그래뉼라 전도성 재료를 정의된 레이어로 몰드 안으로 전달하는 분사 호퍼(dispensing hopper)를 포함한다.
유익하게는, 금속 융합 처리 엘리먼트는 레이저 소결 헤드(laser sintering head)를 포함한다.
유익하게는, 금속 융합 처리 엘리먼트는 마이크로파 조사 호른(microwave radiation horn)을 포함한다.
유익하게는, 본 시스템은 컴퓨터 시스템을 더 포함하고, 금속 융합 처리 엘리먼트는 해당 레이어에 대한 CAD 모델을 기초로 하여 각각의 레이어에서 그래뉼라 전도성 재료의 선택된 부분들을 융합하기 위하여 컴퓨터 시스템에 반응한다.
유익하게는, 융합되지 않은 그래뉼라 전도성 재료가 전도성 엘리먼트들 사이로부터 퍼징될 수 있도록 몰드의 적어도 일부가 탈착가능하다(removable). 바람직하게는, 몰드는 전도성 엘리먼트들의 레이어들 사이에서 유전성 재료의 유입을 위한 적어도 하나의 주입 포트(injection port)를 포함한다.
본 발명의 더욱 추가적인 태양에 따르면, 회로 보드가 제공되는데, 회로 보드는, 회로 보드 모델에 따라서 전도성 경로들의 복수의 레이어들 및 그 사이의 복수의 전도체(conductor)들을 정의하는 구조물을 형성하도록 지향된 복수의 융합된 그래뉼라 전도성 재료 레이어들, 및 융합된 재료 레이어들에 대한 지지를 제공하기 위하여 복수의 전도성 경로 레이어들 사이에 및 그 사이의 전도체들 둘레에 주입된 유전성 재료를 포함한다.
유익하게는, 융합된 그래뉼라 전도성 재료에 인접한 그래뉼라 전도성 재료는 유전성 재료의 주입에 앞서 퍼징되었다.
유익하게는, 융합된 그래뉼라 전도성 재료는 레이저 소결에 의해 융합된다. 유익하게는, 융합된 그래뉼라 전도성 재료는 초음파 용접(ultrasonic welding)에 의해 융합된다.
유익하게는, 융합된 그래뉼라 전도성 재료는 마이크로파 조사(microwave radiation)에 의해 융합된다. 유익하게는, 회로 보드 모델은 전도성 경로들의 상기 레이어들 및 그 사이의 복수의 전도체들 각각에 대한 CAD 모델을 포함한다.
이제 본 발명의 다양한 실시예들을 상세하게 설명하였지만, 본 기술분야의 통상의 기술자는 본 명세서에서 공개된 특정한 실시예들에 대한 변형(modification)들 및 대체물(substitution)들을 인식할 것이다. 이러한 변형들은 이하의 청구항들에서 정의된 바와 같은 본 발명의 범위 및 의도 내에 있다.

Claims (12)

  1. 회로 보드(circuit board)를 제작하기 위한 방법으로서,
    레이어(layer)로 정의된 전도성 엘리먼트(conductive element)들을 가진 멀티레이어 회로 보드의 CAD 모델을 준비하는 단계;
    몰드(mold)(14) 안으로 제1 그래뉼라(granular) 전도성 재료 레이어(16)를 유입시키는(introducing) 단계;
    제1 레이어를 위하여 CAD 모델에 의해 정의된 제1 레이어 전도성 엘리먼트들을 형성하는 제1 그래뉼라 전도성 재료 레이어(16)의 선택된 부분들을 융합하기 위하여 몰드(14)를 가로질러 융합 처리 엘리먼트(fusion process element)(20)를 이동시키는(traversing) 단계;
    몰드(14) 안으로 제1 레이어의 융합된(fused) 선택된 부분들 및 제1 레이어의 융합되지 않은(unfused) 부분들 위에 추가적인 그래뉼라 전도성 재료 레이어(24)를 유입시키는 단계;
    추가적인 레이어를 위하여 CAD 모델에 의해 정의된 추가적인 레이어 전도성 엘리먼트들을 형성하는 추가적인 그래뉼라 전도성 재료 레이어(24)의 선택된 부분들을 융합하기 위하여 몰드(14)를 가로질러 융합 처리 엘리먼트(20)를 이동시키는 단계;
    몰드(14)의 일부를 제거하고, 융합된 제1 전도성 엘리먼트들 및 추가적인 전도성 레이어 엘리먼트들로부터 융합되지 않은 그래뉼라 전도성 재료(16, 24)를 퍼징하는(purging) 단계;
    몰드(14)의 상기 일부를 재조립하고, 몰드(14)에 포함된 적어도 하나의 주입 포트(injection port)(34)를 통해서 상기 융합된 제1 전도성 엘리먼트들 및 추가적인 전도성 레이어 엘리먼트들에 의해 형성된 구조물 안으로 유전성 재료(32)를 주입하는(infusing) 단계;를 포함하는 것을 특징으로 하는 회로 보드를 제작하기 위한 방법.
  2. 청구항 1에 있어서,
    유전성 재료(dielectric material)(32)를 경화하는 단계를 더 포함하는 것을 특징으로 하는 회로 보드를 제작하기 위한 방법.
  3. 청구항 1에 있어서,
    CAD 모델에 정의된 모든 레이어들을 완성하기 위하여, 추가적인 그래뉼라 전도성 재료 레이어(24)를 유입시키는 단계 및 추가적인 그래뉼라 전도성 재료 레이어(24)의 선택된 부분들을 융합하기 위하여 몰드(14)를 가로질러 융합 처리 엘리먼트(20)를 이동시키는 단계가 반복되는 것을 특징으로 하는 회로 보드를 제작하기 위한 방법.
  4. 청구항 1에 있어서,
    레이저 소결(laser sintering), 마이크로파 조사(microwave irradiation), 초음파(ultrasound), 또는 접착제들의 세트에서 융합 처리 엘리먼트를 선택하는 단계를 더 포함하는 것을 특징으로 하는 회로 보드를 제작하기 위한 방법.
  5. 청구항 1에 있어서,
    융합되지 않은 그래뉼라 전도성 재료(16)를 퍼징하는 단계는 공압식 퍼징(pneumatic purging)을 포함하는 것을 특징으로 하는 회로 보드를 제작하기 위한 방법.
  6. 청구항 1에 있어서,
    융합되지 않은 그래뉼라 전도성 재료(16)를 퍼징하는 단계는 진동식 퍼징(vibratory purging)을 포함하는 것을 특징으로 하는 회로 보드를 제작하기 위한 방법.
  7. 회로 보드를 제작하기 위한 시스템으로서:
    회로 보드의 3D 모델을 포함하는 CAD(computer aided design) 데이터베이스;
    그래뉼라 전도성 재료(16)를 수용하기 위한 몰드(14);
    전도성 엘리먼트들을 형성하도록 그래뉼라 전도성 재료(16)의 선택된 부분들을 융합하기 위하여 CAD 데이터베이스에 반응하여 활성화되고, 몰드(14)를 가로질러 이동가능한 금속 융합 처리 엘리먼트(20); 및
    그래뉼라 전도성 재료(16, 24)를 정의된 레이어로 몰드(14) 안으로 전달하는 분사 호퍼(dispensing hopper)(15);를 포함하고,
    융합되지 않은 그래뉼라 전도성 재료(16, 24)가 전도성 엘리먼트들 사이로부터 퍼징될 수 있도록 몰드(14)의 일부가 탈착가능하고(removable),
    몰드(14)는 전도성 엘리먼트들의 레이어들 사이에서 유전성 재료(32)의 유입을 위한 적어도 하나의 주입 포트(injection port)(34)를 포함하는 것을 특징으로 하는 회로 보드를 제작하기 위한 시스템.
  8. 청구항 7에 있어서,
    금속 융합 처리 엘리먼트(20)는 레이저 소결 헤드(laser sintering head)를 포함하는 것을 특징으로 하는 회로 보드를 제작하기 위한 시스템.
  9. 청구항 7에 있어서,
    금속 융합 처리 엘리먼트(20)는 마이크로파 조사 호른(microwave radiation horn)을 포함하는 것을 특징으로 하는 회로 보드를 제작하기 위한 시스템.
  10. 청구항 7에 있어서,
    컴퓨터 시스템(22)을 더 포함하고,
    금속 융합 처리 엘리먼트(20)는 해당 레이어에 대한 CAD 모델을 기초로 하여 각각의 레이어에서 그래뉼라 전도성 재료(16, 24)의 선택된 부분들을 융합하기 위하여 컴퓨터 시스템(22)에 반응하는 것을 특징으로 하는 회로 보드를 제작하기 위한 시스템.
  11. 삭제
  12. 삭제
KR1020140098778A 2013-10-07 2014-08-01 회로 보드를 만들기 위한 친환경적 방법 KR102216349B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/047,323 US9456507B2 (en) 2013-10-07 2013-10-07 Ecological method for constructing circuit boards
US14/047,323 2013-10-07

Publications (2)

Publication Number Publication Date
KR20150040733A KR20150040733A (ko) 2015-04-15
KR102216349B1 true KR102216349B1 (ko) 2021-02-17

Family

ID=52776063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140098778A KR102216349B1 (ko) 2013-10-07 2014-08-01 회로 보드를 만들기 위한 친환경적 방법

Country Status (4)

Country Link
US (1) US9456507B2 (ko)
JP (1) JP6602535B2 (ko)
KR (1) KR102216349B1 (ko)
CN (1) CN104519680B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150013901A1 (en) * 2013-07-11 2015-01-15 Hsio Technologies, Llc Matrix defined electrical circuit structure
US10779451B2 (en) * 2013-11-29 2020-09-15 BotFactory, Inc. Apparatus and method for the manufacturing of printed wiring boards on a substrate
US10548231B2 (en) * 2013-11-29 2020-01-28 Botfactory Inc. Apparatus for depositing conductive and nonconductive material to form a printed circuit
CN114734628A (zh) 2014-06-23 2022-07-12 卡本有限公司 由具有多重硬化机制的材料制备三维物体的方法
US10750647B2 (en) * 2017-09-15 2020-08-18 Dell Products, L.P. Reducing displacement of selected components during printed circuit board assembly (PCBA) manufacturing
EP3468312B1 (en) 2017-10-06 2023-11-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a component carrier having a three dimensionally printed wiring structure
EP3468311B1 (en) 2017-10-06 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Metal body formed on a component carrier by additive manufacturing
DE102017123307A1 (de) * 2017-10-06 2019-04-11 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Komponententräger mit zumindest einem Teil ausgebildet als dreidimensional gedruckte Struktur
DE102020204989B3 (de) 2020-04-21 2021-09-23 Friedrich-Alexander-Universität Erlangen-Nürnberg Verfahren zur additiven Fertigung eines Schaltungsträgers und Schaltungsträger

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770168B1 (ko) * 2006-09-20 2007-10-26 삼성전기주식회사 회로기판 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4085285A (en) * 1973-11-29 1978-04-18 U.S. Philips Corporation Method of manufacturing printed circuit boards
US5284695A (en) * 1989-09-05 1994-02-08 Board Of Regents, The University Of Texas System Method of producing high-temperature parts by way of low-temperature sintering
US6363606B1 (en) * 1998-10-16 2002-04-02 Agere Systems Guardian Corp. Process for forming integrated structures using three dimensional printing techniques
JP3551838B2 (ja) * 1999-05-26 2004-08-11 松下電工株式会社 三次元形状造形物の製造方法
JP2002033566A (ja) * 2000-07-18 2002-01-31 Oki Electric Ind Co Ltd プリント配線板の配線パターン形成方法
JP4613847B2 (ja) * 2006-02-02 2011-01-19 パナソニック株式会社 立体配線の製造方法およびその製造方法により作製した立体配線基板
FI20070904A0 (fi) * 2007-06-07 2007-11-26 Focoil Oy Menetelmä piirilevyjen valmistuksessa
JP5446097B2 (ja) * 2008-02-01 2014-03-19 大日本印刷株式会社 導電性基板及びその製造方法
JP2009270130A (ja) * 2008-04-30 2009-11-19 Aida Kagaku Kogyo Kk 銀粉末または銀合金粉末、銀または銀合金の造形体の製造方法並びに銀または銀合金の造形体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770168B1 (ko) * 2006-09-20 2007-10-26 삼성전기주식회사 회로기판 제조방법

Also Published As

Publication number Publication date
US20150096788A1 (en) 2015-04-09
KR20150040733A (ko) 2015-04-15
JP6602535B2 (ja) 2019-11-06
JP2015076611A (ja) 2015-04-20
CN104519680A (zh) 2015-04-15
US9456507B2 (en) 2016-09-27
CN104519680B (zh) 2018-09-11

Similar Documents

Publication Publication Date Title
KR102216349B1 (ko) 회로 보드를 만들기 위한 친환경적 방법
CN105409335B (zh) 用于在3d结构、结构组件以及具有3d结构的电子、电磁和机电组件/设备中连接层间导体和组件的方法和系统
JP6956010B2 (ja) 相互接続体と埋設されたコンポーネントとを含む３ｄ印刷された形状の作製
US11388824B2 (en) Component carrier having a three dimensionally printed wiring structure
US20150197062A1 (en) Method, device, and system of three-dimensional printing
US20150201500A1 (en) System, device, and method of three-dimensional printing
US20180043618A1 (en) Embedding apparatus and method utilizing additive manufacturing
TW201705834A (zh) 單層及多層電子電路之附加製造技術
KR102453619B1 (ko) 전자 또는 전기 시스템을 제조하기 위한 방법 및 그 방법에 따라 제조된 시스템
KR20160142170A (ko) Ｌｄｓ 공법을 이용한 적층 회로 제작 방법
CN106973526A (zh) 一种pcb的制作方法及pcb
JP2004022623A (ja) 配線基板の製造方法
CN103596381B (zh) 一种印刷电路板的制造方法
JPH03147388A (ja) 射出成形印刷回路
TWI569696B (zh) 製造電路板與晶片封裝之方法，以及藉由使用此方法製成之電路板
US10569464B2 (en) Connecting metal foils/wires at different layers in 3D printed substrates with wire spanning
WO2020241067A1 (ja) 基板、電子装置、および、基板の製造方法
KR100777021B1 (ko) 미세 비아홀 형성 방법 및 이 비아홀 형성방법을 이용한다층 인쇄회로기판
KR100770168B1 (ko) 회로기판 제조방법
JP6596861B2 (ja) 積層造形構造体
JP6582456B2 (ja) 積層造形装置および積層造形方法
US20240196542A1 (en) Electrical interconnect structure with circuit bearing dielectric layers and resultant dielectric spacing control and circuit pitch reduction
WO2024182463A2 (en) Liquid crystal polymer dielectric powder or 3d printed material
JP2012134502A (ja) 多層印刷回路基板及びその製造方法
JP4356346B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant