KR102453619B1 - 전자 또는 전기 시스템을 제조하기 위한 방법 및 그 방법에 따라 제조된 시스템 - Google Patents

전자 또는 전기 시스템을 제조하기 위한 방법 및 그 방법에 따라 제조된 시스템 Download PDF

Info

Publication number
KR102453619B1
KR102453619B1 KR1020197024991A KR20197024991A KR102453619B1 KR 102453619 B1 KR102453619 B1 KR 102453619B1 KR 1020197024991 A KR1020197024991 A KR 1020197024991A KR 20197024991 A KR20197024991 A KR 20197024991A KR 102453619 B1 KR102453619 B1 KR 102453619B1
Authority
KR
South Korea
Prior art keywords
line
dielectric
jacket
lines
electronic
Prior art date
Application number
KR1020197024991A
Other languages
English (en)
Other versions
KR20190107130A (ko
Inventor
게랄드 골드
클라우스 헴라이흐
요한네스 호버
콘스탄틴 로마킨
마크 짚펠
Original Assignee
프리드리히-알렉산더-우니베르지테트 에를랑겐-뉘른베르크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리드리히-알렉산더-우니베르지테트 에를랑겐-뉘른베르크 filed Critical 프리드리히-알렉산더-우니베르지테트 에를랑겐-뉘른베르크
Publication of KR20190107130A publication Critical patent/KR20190107130A/ko
Application granted granted Critical
Publication of KR102453619B1 publication Critical patent/KR102453619B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C70/00—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts
    • B29C70/88—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts characterised primarily by possessing specific properties, e.g. electrically conductive or locally reinforced
    • B29C70/882—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts characterised primarily by possessing specific properties, e.g. electrically conductive or locally reinforced partly or totally electrically conductive, e.g. for EMI shielding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C64/00—Additive manufacturing, i.e. manufacturing of three-dimensional [3D] objects by additive deposition, additive agglomeration or additive layering, e.g. by 3D printing, stereolithography or selective laser sintering
    • B29C64/10—Processes of additive manufacturing
    • B29C64/106—Processes of additive manufacturing using only liquids or viscous materials, e.g. depositing a continuous bead of viscous material
    • B29C64/112—Processes of additive manufacturing using only liquids or viscous materials, e.g. depositing a continuous bead of viscous material using individual droplets, e.g. from jetting heads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y70/00—Materials specially adapted for additive manufacturing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y70/00—Materials specially adapted for additive manufacturing
    • B33Y70/10—Composites of different types of material, e.g. mixtures of ceramics and polymers or mixtures of metals and biomaterials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2105/00—Condition, form or state of moulded material or of the material to be shaped
    • B29K2105/0058—Liquid or visquous
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2995/00—Properties of moulding materials, reinforcements, fillers, preformed parts or moulds
    • B29K2995/0003—Properties of moulding materials, reinforcements, fillers, preformed parts or moulds having particular electrical or magnetic properties, e.g. piezoelectric
    • B29K2995/0005—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2995/00—Properties of moulding materials, reinforcements, fillers, preformed parts or moulds
    • B29K2995/0003—Properties of moulding materials, reinforcements, fillers, preformed parts or moulds having particular electrical or magnetic properties, e.g. piezoelectric
    • B29K2995/0007—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3406—Components, e.g. resistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3425—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/037—Hollow conductors, i.e. conductors partially or completely surrounding a void, e.g. hollow waveguides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09872—Insulating conformal coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P10/00—Technologies related to metal processing
    • Y02P10/25—Process efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 전자 또는 전기 시스템을 제조하기 위한 방법에 관한 것으로, 본 방법은 적어도 하나의 부가적으로 동작하는 장치를 사용하여 전자기파들을 안내하도록 설계되는 적어도 하나의 물리적 구조(101, 102)의 층이 없는 생성을 포함하고, 층이 없는 공간 구조의 층이 없는 생성은 공간 배열에서 하나 이상의 재료들의 동시적 또는 순차적 적용 및/또는 제거를 포함하여, 그 결과로서, 전자 또는 전기 시스템은 부분적으로 또는 완전히 형성된다. 본 발명은 추가로 그 방법에 따라 제조된 시스템에 관한 것이다.

Description

전자 또는 전기 시스템을 제조하기 위한 방법 및 그 방법에 따라 제조된 시스템
본 발명은 전자 또는 전기 시스템을 제조하는 방법에 관한 것이다.
종래 기술로부터 광화학적으로 인쇄 회로 보드들을 제조하는 것이 알려져 있다. 이와 관련하여, 전기 전도성 및 전기 비전도성 층들이 발생하도록 일측 또는 양측에 구리 막들로 코팅된 유전체 기판을 포함하는 평면 보드는 포토리소그래피 공정에서 처리된다. 감광성 포토레지스트의 박막이 금속화된 보드의 표면에 적용된다. 포토레지스트의 노출은 후속적으로 보드의 트레이스들의 원하는 레이아웃을 갖는 마스크를 통해 발생한다. 포토레지스트의 유형에 따라, 포토레지스트의 노출 또는 비노출 영역은 액체에 용해되고 이러한 액체에 의해 제거되어, 포토레지스트에 의해 코팅된 구리 막의 영역들이 존재하고 또한 그렇지 않은 영역들이 존재한다.
그 다음, 이러한 방식으로 전처리된 보드는 에칭 용액에 도입된다. 이러한 공정에서, 포토레지스트에 의해 코팅되지 않은 영역들은 제거되지만, 포토레지스트는 에칭 용액에 내성이기 때문에 포토레지스트에 의해 커버된 영역들은 제거되지 않는다. 이러한 방식으로 마스크에 대응하는 라인 패턴이 획득된다.
이러한 방식으로 생성된 보드들을 개재된 유전체 막들에 층별로 접착 본딩함으로써 2개 이상의 전도성 보드들 또는 층들을 갖는 인쇄 회로 보드들이 생성된다. 이러한 층들의 전기적 연결은 소위 비아(via)들에 의해 발생하고, 비아들은, 전도성 연결을 제조하기 위한 추가적인 공정 단계들에서 금속화된 내측 벽들을 갖는 보드들을 통한 구멍들이다.
인쇄 회로 보드들의 제조를 위해 종래 기술로부터 알려진 방법들은 또한 스크린 인쇄 기술 뿐만 아니라 프레싱 기술 및 와이어 래핑(wire wrapping) 기술이다.
컴포넌트 연결들의 표면 밀도가 증가하는 결과에 따라, 폭과 간격에 대한 생성-관련 설계 규칙들을 준수하기 위해 전기적 연결을 위한 층들의 수가 증가되어야 한다. 대안적으로, 블라인드 비아들 또는 매립된 비아들이 사용되어야 한다. 블라인드 비아들은 외측 층을 내측 층에 연결시키는 블라인드 홀(hole)들이고, 매립된 비아는 외측 층들로부터 가시적인 아닌 2개의 내측 층들 사이의 비아이다. 블라인드 비아들 및 매립된 비아들 둘 모두는 신호 경로에서 항상 간섭 포인트들을 형성하는 비아들을 표현한다. 이에 대한 배경은, 기술적 무선 주파수 특성들이 또한 각각의 재료 특성들에 추가로 구조 또는 라인 단면의 기하학적 형상에 의존한다는 것이다.
컴포넌트 커넥터들의 증가하는 밀도로 인해 요구되는 많은 수의 전기적 연결들은, 모든 컴포넌트 커넥터들 또는 모든 전기적 연결들이 하나의 동일한 층 내의 직접적 경로 상에서 연결될 수 있는 것이 아니라, 오히려 층 변화들이 필요하게 되어, 즉, 전기적 연결들이 하나 이상의 층 변화들을 겪는 결과를 나타낸다.
도 5는 종래 기술로부터 알려진 인쇄 회로 보드의 이러한 설계를 도시한다. 참조 번호 D는, 예를 들어, 상기 언급된 포토리소그래피 공정에 의해 획득된 양측에 트레이스들이 각각 제공된 유전체 구역들을 표시한다. 2개의 트레이스들 L1 및 L2가 예로서 도시되어 있으며, 트레이스 L1은 제1 층에서만 이어지고 트레이스 L2는 그 아래의 제2 층 내의 제1 층으로부터 포인트들 P1 및 P2에서 층 변화를 수행하거나 그 반대도 마찬가지이며, 포인트들 P1 및 P2 사이에 위치된 섹션은 제2 층에서 연장된다.
평면 층 구조들을 갖는 인쇄 회로 보드로부터 3차원 컴포넌트들 또는 그 위에 장착된 애플리케이션 환경에 대한 커넥터들로의 전환은 또한 불리하다. 이는 종래 기술에서 본딩된 또는 납땜된 연결들에 의해 구현된다. 이러한 절차는 현재 이미 사용되는 주파수들을 갖는 신호들에 대해서는 더 이상 만족스럽게 구현될 수 없다. 이와는 별도로, 초기에 명명된 기술 에칭 생성 공정에 의해, 고주파수들에 요구되는 작은 구조적 폭들이 달성되는 것이 보장될 수 없다.
종래 기술에 따라 제조된 인쇄 회로 보드는 장착 전 마지막 처리 단계 후의 특정 특성들에 대해서만 테스트될 수 있다. 전체 회로의 기능 테스트는 장착 후에만 가능하다. 본드 와이어들은 하우징들이 없는 IC들의 접촉에 사용되지만, 기생 인덕턴스 및 그에 따른 간섭 포인트를 표현한다. 둘 이상의 송신 채널들 사이의 크로스토크(crosstalk)는 일반적으로 컴포넌트 경계들에서 발생하는데, 이는, 여기서 커넥터 구조들이 특히 서로 가깝기 때문이다. 또한, 커넥터 기하구조들 및 점유 패턴은 미리 정의되고, 크로스토크에 대한 제한들로 개발자에 의해서만 최적화될 수 있다.
종래 기술에 따른 인쇄 회로 보드 생성은 구조화된 기판으로부터 장착된 상호연결 디바이스까지 다수의 개별적인 공정 단계들을 요구한다. 이러한 공정에서, 모든 기계 교환(층들의 가압, 비아의 드릴링, 전기 도금, 장착 등)은 공작물의 새로운 등록과 연관되고 그에 따라 특정 위치 부정확성들과 연관된다. 공지된 인쇄 회로 보드들의 추가적인 단점은 마지막으로, 높은 전력 밀도가 대응하는 높은 가열과 연관된다는 점이다. 열을 소산시키기 위해, 열 비아들 또는 구리 디스크들과 같은 추가적인 구조들이 인쇄 회로 보드에 도입되어야 한다. 이는, 바람직하지 않은 재료 조합들 및 이와 연관된 상이한 열 팽창 계수들을 갖는 인쇄 회로 보드의 층들의 균열들 및/또는 박리를 초래할 수 있다.
공지된 시스템들에 비해 감소된 수의 간섭 포인트들을 갖는 전자 시스템들이 비교적 간단하고 유연한 방식으로 제조될 수 있게 하는 방법을 제공하는 것이 본 발명의 기본적인 목적이다. 바람직하게는, 무선 주파수 기술에 적합한 시스템 또는 무선 주파수 기술에 적합한 회로 배열이 제공될 수 있게 하는 방법을 제공하는 것이 본 발명의 기본적인 목적이다.
이러한 목적은 제1항에 따른 방법에 의해 달성된다. 유리한 실시예들은 종속항들의 요지이다.
따라서, 본 방법이 하나 이상의 전자기파들을 전도할 수 있는 적어도 하나의 층이 없는 공간 구조의 층이 없는 생성을 포함하는 것이 제공된다. 방법은 적어도 하나의 부가적인 방법을 사용하여 또는 부가적인 방법에 따라 작동하는 적어도 하나의 장치를 사용하여 발생하고, 층이 없는 공간 구조의 층이 없는 생성은 공간 배열에서 하나 이상의 재료들의 동시적 또는 순차적 적용 및/또는 제거를 포함하여, 전자 또는 전기 시스템은 부분적으로 또는 완전히 제조된다.
본 발명에 따라 제조되는 구조 또는 시스템은, 바람직하게는 전자기파들이 구조 또는 시스템에 의해 특정 경로들 상에서 안내될 수 있도록 구성 또는 적응된다. 따라서 본 발명은 단지 전류를 전도하도록 설계된 구조들 또는 시스템들에 관한 것이 아니라, 전자기파들이 배타적으로 또는 적어도 또한 바람직하게는 타겟팅된 방식으로 전도될 수 있게 하는 구조들 또는 시스템들에 관한 것이고, 이는 전하 캐리어들이 추가적으로 전도되는 것, 즉, 예를 들어, 전류가 가능한 것을 배제하지 않는다.
본 발명의 바람직한 적용 분야는 무선 주파수 기술 및/또는 데이터 레이트들에 대한 시스템들이다.
재료 또는 재료들은 예를 들어, 전기 전도성 및/또는 전기 비전도성 재료들 및/또는 특정한 자기 및/또는 전기 특성들을 갖는 재료들일 수 있다.
구조의 제조는 바람직하게는 임의의 원하는 공간 배열에서 발생한다.
전자 또는 전기 시스템은 상호연결 디바이스를 포함하거나 이로 구성될 수 있다.
용어 "층이 없는" 및 용어 "공간적 배열에서"는, 공간 구조가 반드시 층 단위로, 즉 이것이 가능하더라도 2차원으로 제조되는 것이 아니라, 오히려 층 독립적 방식으로 제조되도록 이해해야 한다. 즉, 서로 연결되는 처음 하나의 층이 제조되고, 그 다음 층이 제조되는 등의 경우가 아니라, 공간적 설정, 즉, 3차원 구조가 발생한다.
본 발명에 따른 방법에 의해, 선택적으로는 임의의 원하는 공간적 배열에서 전도성 또는 비전도성 재료들 및/또는 다른 재료들의 동시적 또는 순차적 적용 및/또는 제거에 의해 컴포넌트들의 적용 전에, 그 동안에 또는 그 후에, 전기 및/또는 전자 회로들에 대해 임의의 원하는 방식으로 형성 및 설계된 캐리어 상에서, 대체로 임의의 원하는 단면 기하구조들, 특히 생성 디바이스의 성능에 대해 최적화된 단면 기하구조들을 갖는 기능 지향적 전도성 또는 비전도성 공간 구조들을 제조하는 것이 가능하다. 엄격하게 층 단위의 절차 대신에, 재료는 일 표면에서, 즉, 2차원적으로 뿐만 아니라 본 발명에 따라 적어도 영역적으로 3차원적으로 설정된다.
캐리어가 기판으로서 사용되는 경우, 평면에 배치되는 것으로 또는 3차원으로 구성될 수 있다.
부가적인 공정 또는 공정들은 인쇄 공정 또는 3D 인쇄 공정, 특히 잉크 제트 공정, 플라즈마 더스트 공정, 에어로졸 제트 공정, 또는 압출 공정 또는 레이저 용융 공정일 수 있다. 융합 증착 몰딩(FDM)과 같은 임의의 다른 원하는 부가적 공정들이 또한 본 발명에 커버된다. 시스템을 제조하기 위해 복수의 상이한 부가적 공정들이 또한 사용될 수 있다. 마찬가지로 본 발명의 프레임워크 내에서 사용될 수 있는 유사한 공정 또는 소형 에어로졸 제트 공정들을 설명하는 US 8,640,975호에 대한 에어로졸 제트 방법에 대해 참조된다.
본 발명의 바람직한 실시예에서, 정확한 특성 임피던스 및/또는 바람직하게는 수동 요소들, 특히 필터들 및/또는 커플러들 및/또는 안테나들 및/또는 유전체 및/또는 전기 전도성 영역들의 하나 이상의 라인들 및/또는 도체 트랙들이 구축된다. 이러한 영역들은 변하는 또는 상이한 종류의 시퀀스로 구축될 수 있다.
방법은 또한 적어도 하나의 캐리어의 제공 또는 생성 및 캐리어 상의 적어도 하나의 공간 구조의 층이 없는 생성을 포함할 수 있다. 따라서, 예를 들어, 정확한 특성 임피던스의 라인들, 트랙들, 및 바람직하게는 수동 요소들이 유전체 및 전도성 영역들의 적절한 시퀀스에 의해 임의의 원하는 방식으로 형성 및 설계되는 캐리어 상에 구축되는 것으로 고려될 수 있다. 이들은, 예를 들어 필터들, 커플러들, 안테나들 등일 수 있다.
예를 들어, 캐리어는 또한 예를 들어, 도 5에 따라 종래 기술로부터 알려진 것과 같은 상호연결 디바이스일 수 있다.
캐리어는 플라스틱, 금속(예를 들어, 알루미늄) 또는 세라믹으로 구성될 수 있거나 이러한 재료들을 포함할 수 있다. 이는 요소들 및/또는 트레이스들로 이미 장착될 수 있거나 또는 또한 장착될 수 없다.
이 때, 용어 "전도성"은 달리 언급되지 않으면 "전기 전도성"을 의미하는 것으로 적시된다.
또한, 용어 "한(a)" 또는 "하나(one)"는 본 발명에 의해 커버되더라도 반드시 해당 요소들 중 하나를 정확하게 지칭할 필요는 없지만, 복수의 해당 요소들을 또한 커버할 수 있는 것으로 추가로 적시된다. 요소의 복수의 사용은 또한 정확히 하나의 요소의 존재를 포함하고 반대로 요소에 대한 단수의 사용은 또한 복수의 상기 요소들을 포함한다는 점이 동일하게 적시되어야 한다.
캐리어는 전기 전도성과 관련하여 전기 비전도성, 전기 전도성 또는 하이브리드로서, 즉 영역적으로 전도성 및 영역적으로 비전도성으로 설계될 수 있다. 이는, 예를 들어, 인쇄 회로 보드 또는 MID(Molded Interconnect Device: 성형된 상호연결 디바이스)와 같은 상호연결 디바이스로 구성되거나 이를 포함할 수 있다.
캐리어는 마찬가지로 본 발명에 따른 방법에 따라 또는 다른 방법에 따라 제조될 수 있다.
캐리어는 하나 이상의 전기적 및/또는 기계적 및/또는 열적 기능들을 갖거나 제공할 수 있다. 설정될 회로의 가열 및/또는 그로부터의 열 소산은 적절한 재료들 또는 구조들에 의해 보장될 수 있다.
캐리어는 기판, 즉 시스템에 대한 기초를 형성한다는 점에서 단지 하나의 기계적 기능을 발휘할 수 있다. 이는, 대안적으로 또는 추가적으로 안테나들, 커넥터들, 공진기들, 접지 평면들 등과 같은 전기적 기능 구조들을 포함할 수 있다. 이는 또한, 라인들 등과 연결 구조들의 제조 전에 캐리어 상에 또는 캐리어의 공동들에 배치되는 IC들과 같은 컴포넌트들의 수용을 제공할 수 있다.
본 발명의 특히 바람직한 실시예에서, 단면을 유지하는, 즉 정확한 특성 임피던스를 갖는 적어도 하나의 라인, 특히 신호 라인이 제조되어, 전기 전도성 영역이 먼저 제조되고, 유전체 영역이 그에 적용되고, 그 다음 그 위에 하나 이상의 트랙들이 생성되고, 추가적인 유전체 영역이 적용되어, 트랙 또는 트랙들은 유전체 재킷에 의해 둘러싸이고, 후속적으로 적어도 부분적으로 금속화된 또는 상이한 방식으로 전도성이고 그리고/또는 유전체로 구성되는 추가적인 재킷이 적용된다. 에어로졸 제트 공정은 바람직하게는 이러한 라인들을 제조하는데 사용된다. 그러나, 유전체 및 전도성 영역들이 생성될 수 있게 하는 다른 부가적 공정들이 또한 고려될 수 있다.
신호 라인은 내측 라인 및 외측 라인을 가질 수 있다. 신호 라인은 상기 이름의 구조 또는 그로부터 벗어난 구조를 또한 가질 수 있다.
또한, 단면을 유지하는, 즉 정확한 특성 임피던스를 갖는 라인, 특히 신호 라인이 제조되어, 어떠한 트랙도 없거나 적어도 하나의 트랙이 위치되는 유전체 영역이 제조되고, 유전체 영역을 둘러싸고 적어도 부분적으로 금속화되고 그리고/또는 유전체로 구성되는 재킷이 적용되고, 전술한 단계들은 부분적으로 또는 또한 동시에 또는 차례로 수행되는 것으로 또한 고려될 수 있다.
라인들의 제조는 일반적으로 인접하게 설정된 디스크-형 영역들을 형성함으로써 순차적으로(다른 재료가 적용된 후 하나의 재료가 적용됨) 또는 상이한 재료들이 또한 동시에 적용된다는 점에서 동시에 발생할 수 있다.
플러그(plug)들, 소켓(socket)들, 홀더(holder)들 등과 같은 임의의 원하는 요소들이 본 발명에 따른 방법을 사용하여 제조될 수 있다. 헬리컬 안테나들과 같은 커플러들, 안테나들, 혼(horn) 안테나 등이 또한 본 발명에 따른 방법을 사용하여 제조될 수 있다.
바람직하게는 유전체 재킷이 라인의 전체 폭에 대응하는 폭으로 적용되고 그리고/또는 유전체 재킷이 전기 전도성 영역으로부터의 간격이 라인의 단면의 마진들을 향해 감소되도록 적용되는 것이 제공된다. 이는 유전체의 선택적 적용에 의해 가능해진다.
또한, 적어도 부분적으로 금속화된 재킷이 전기 전도성 영역에 연결되어 단면 뷰에서 완전히 폐쇄되는 라인 또는 신호 라인의 전도성 재킷이 형성되는 것이 유리하다.
모든 라인 단면 유형은 스트립 라인, 동일 평면 라인, 차동 라인 등과 같은 통상적인 형태들과 동등한 방식으로 설명된 방법에 의해 생성될 수 있다.
캐리어 또는 그 아래의 구조들의 특성들에 따라, 더 양호한 접착을 달성하거나 불규칙성들을 보상하기 위해 유전체 막이 라인의 지지부로서 존재하는 것으로 고려될 수 있다.
라인은 바람직하게는 길이-균질 라인 단면을 갖는데, 즉 길이에 걸쳐 단면을 변화시키지 않는다. 이와 달리, 라인 또는 그 재킷은 예를 들어 캐리어, 다른 라인들 또는 컴포넌트들에 대한 전기적 결합을 달성하고 분기 포인트들을 형성하기 위해 상부측 또는 하부측의 특정 포인트들에서 천공될 수 있다.
또한, 라인의 내부에서 트랙들의 간격들은 그 자체로 서로에 대해 또는 재킷의 외측 금속화로부터의 간격과 함께 선택되어, 사용된 공정에 의해 가장 작은 공차들로 확립될 수 있는 그러한 간격은 라인 파 임피던스에 가장 큰 영향을 미치는 그러한 간격들인 것이 가능하다.
본 발명에 따라 평탄한(높이 < 폭) 라인 또는 신호 라인을 생성하는 것이 가능하다.
이러한 평탄한 구조는 특히(배타적은 아님) 추가적인 지지 구조들없이 크로스오버들을 허용한다. 이러한 크로스오버는 또한 본 발명에 의해 커버된다. 이와 관련하여, 라인들의 단면 기하구조는 바람직하게는 불변으로 유지되는데, 즉 교차 영역에서도 어떠한 변화도 채택하지 않는다. 따라서, 어떠한 간섭 포인트들도 생성되지 않는데, 즉, 신호 경로에서 어떠한 반사도 없다. 종래 기술에 따르면, 라인의 교차 영역에서 라인과 상이한 단면들을 갖는 비아들 및 라인의 층 변화는 도 5로부터 볼 수 있는 바와 같이 층별 배열로 인해 필수적이고, 이러한 요구 영역은, 작업이 더 이상 엄격한 층별 방식으로 수행되지 않기 때문에 본 발명에 따라 드롭되었다. 예를 들어, 먼저 제1 도체를 생성하고 후속적으로 제1 도체를 가로지르는 제2 도체를 생성하는 것이 고려될 수 있는데, 이는, 제2 도체가 교차 영역에서 제1 도체 위에 배치되어야 하기 때문에 3차원적으로 수행되는 작업을 요구한다. 이는 도체들의 유리한 실시예에서 낮은 크로스토크로 가능하다.
라인들은 일반적으로 서로 영향을 미치지 않으면서, 임의의 원하는 각도들로, 상이한 평면들에서, 상이한 공간 방향들에서 등으로 평행하게 십자형으로 원하는대로 연장될 수 있다.
공정의 유연성으로 인해, 임의의 원하는 라인 컴포넌트들은 원하는 대로 선택된 컴포넌트들의 접촉 포인트들에 연결될 수 있다.
본 발명에 따른 구조는 바람직하게는 어떠한 비아들 또는 구멍들을 전혀 갖지 않는데, 이는 이들의 존재가 절대적으로 필요한 것은 아니기 때문이다. 따라서 간섭 포인트들이 방지될 수 있다.
더 큰 높이 차이들을 극복하기 위해 재료가 추가적으로 적용될 수 있다. 이러한 관점에서 중공(hollow) 공간들은 재료로 완전히 채워질 수 있다. 또한, 네거티브 형태, 즉 중공 영역이 재료 내에 형성되고, 그 다음, 이는 상이한 재료로 채워지는 것이 고려될 수 있다. 이러한 충전은 바람직하게는 전도성 재료를 사용하여 발생한다. 라인 또는 신호 라인에 대해 더 큰 단면을 갖는 이러한 방식으로 도체가 형성될 수 있어서, 예를 들어 전류 공급 또는 전력 공급을 위해 더 큰 전류용량을 갖는 이러한 도체가 사용될 수 있다.
전도성 재료 대신에 또는 그에 추가하여, 열 전도성 또는 열 전달 고체, 액체 또는 기체 재료들이 또한 중공 공간으로 도입되어 시스템으로부터의 열 소산이 가능하다. 따라서, 예를 들어 제조된 시스템과 열 싱크 또는 캐리어 사이에서 열이 교환될 수 있다.
여기서 전기 라인들 및 냉각 구조들 둘 모두는 수평 또는 수직 뿐만 아니라 임의의 원하는 공간 방향들로 안내될 수 있다. 이는 제조된 라인들 또는 신호 라인들에 따라 적용된다.
바람직하게는 컴포넌트들의 기계적 및/또는 전기적 통합의 프레임워크 내에서, 공정은 부가적인 공정을 제외하고 납땜 또는 본딩과 같은 임의의 추가적인 공정 단계를 갖지 않는 것이 제공된다.
갭들 또는 수직 차이들이, 컴포넌트 경계들을 넘은 전기적 접촉을 극복해야 하는 것이 가능하다. 갭들은 예를 들어 유전체 재료로 채워질 수 있고, 수직 차이들은, 예를 들어 램프(ramp)들 또는 다른 상승된 부분들의 형태로 유전체 재료에 의해 보상될 수 있다. 그 다음, 이러한 방식으로 적용된 유전체 재료 상에 신호 라인들 등과 같은 하나 이상의 라인들이 생성될 수 있다.
라인들, 특히 신호 라인들은 바람직하게는 측지적으로, 즉 2개의 커넥터 포인트들 사이의 최단 경로 상에서 생성된다.
추가적인 실시예에서, 임의의 종류의 컴포넌트들의 기계적 통합은 캐리어에 체결함으로써, 그의 경화 전에 유전체 재료에 임베딩함으로써, 컴포넌트들 위에 인쇄함으로써 또는 라인들, 특히 신호 라인들을 커버함으로써 발생하는 것으로 고려될 수 있다.
또한, 라인, 특히 신호 라인의 컴포넌트로의 전기적 연결은 컴포넌트의 하우징과 또는 컴포넌트의 접지와 라인의 금속 재킷의 접촉에 의해 발생하고, 신호 도체의 접촉은 신호 커넥터에서 발생하는 것이 제공될 수 있다. 이러한 방식으로 모든 라인 또는 모든 신호 라인은 각각의 컴포넌트 경계들까지 정확한 파 임피던스로 안내될 수 있다. 따라서, 컴포넌트들에 대한 본 발명에 따른 부가적 공정들에 의해 컴포넌트 경계에서 임피던스 적응형 전환들이 생성될 수 있다. 여기서 라인의 전도성 재킷이 사용되어 컴포넌트 커넥터들에서도 크로스토크가 최소화되도록 커넥터 핀들을 서로 차폐할 수 있다.
라인들 또는 컴포넌트들과 같은 임의의 원하는 전기 및 전자 요소들이 본 방법에 의해 제조될 수 있다. 따라서, 수동 요소들 및/또는 도파관들, 특히 중공 도파관들 및 유전체 도파관들, 예를 들어, 광학 도파관들이 이 방법에 따라 제조될 수 있다. 유전체 도파관에 있어서, 주변 유전체와 상이한 상대적 유전율을 갖는 유전체만이 대응하는 포인트들에서 사용될 것이다. 이들은 또한 금속 막의 적용에 의해 서로 차폐될 수 있다.
또한, 캐리어 및/또는 시스템의 위치-의존적 전도성 및/또는 재료 특성이 부가적 공정 및/또는 선택적 소결 공정에 의해 확립되는 것이 제공될 수 있다. 따라서, 위치-의존적, 즉 위치-가변적, 전도성 또는 상이한 재료 특성이 상이한 포인트들에서 생성될 수 있다. 따라서, 전도성의 점진적인 전환이 달성된다. 그 다음, 이들은 예를 들어 저 반사 단자 저항기들을 제공하기 위해 종래의 기술들로는 구현될 수 없는 회로 요소들로서 사용될 수 있다. 상이한 전도성의 영역들이 위치-독립적 결합으로서 사용된다는 점에서 혁신적인 커플러들이 동일하게 설정될 수 있다.
시스템의 제조는 정확히 하나의 부가적 공정으로 수행되는 경우가 본 발명에 의해 커버된다. 그러나, 적용된 재료의 상이한 적용 두께를 선택적으로 생성하는 복수의 상이한 부가적 공정들의 사용이 또한 고려될 수 있다. 따라서, 예를 들어 도체들과 같은 미세 구조들을 위한 에어로졸 제트 공정을 사용하는 것이 고려될 수 있다. 융합 증착 몰딩(FDM)과 같은 더 두꺼운 적용을 갖는 공정들이 지지부로서 사용될 수 있다. 이러한 공정은, 예를 들어, 캐리어를 제조하거나, 캐리어 기하구조를 변경하거나, 시스템의 총 높이를 증가시키거나, 지지 구조들을 설정하거나, 또는 상이한 기능 구조들을 통합하기 위해 사용될 수 있다.
상이한 가공 공구들의 사용이 또한 고려될 수 있고 본 발명에 의해 커버된다. 예들은, 기능성 구조들을 제거하기 쉽게 생성하기 위한 레이저 또는 밀링이다. 또한, 전체 회로로부터, 즉 시스템으로부터 신호 라인들 또는 이미 접촉된 컴포넌트들과 같은 이미 제조된 요소들을 다시 분리 또는 제거하기 위해, 예를 들어, 기능 테스트를 가능하게 하기 위해 또는 기능 테스트에 통과되지 못한 경우에 제거 공정들이 사용될 수 있다.
본 발명에 따른 방법은 바람직하게는 종래 기술에 따라 알려진 것보다 실질적으로 더 적은 생성 단계들로 관리한다. 유전체 및 전도성 영역들은 바람직하게는 부가적으로 생성되고 컴포넌트들은 정확히 하나의 생성 기계에 장착되고 연결된다. 기계 교체 및 이와 연관된 등록의 추가적인 공차들이 제거된다. 이 외에도, 포토리소그래피 공정에 내재된 재료 비용, 설정 비용, 물류 비용, 기계 비용 및 저장 비용과 같은 제조 비용이 감소된다. 본 발명에 따른 방법의 기계 비용은 종래의 인쇄 회로 보드 생성의 기계 비용보다 상당히 낮다.
본 발명에 따른 방법은 재료가 시스템의 추후 기능에 요구되는 경우에만 적용되기 때문에 자원들을 절감한다. 현재 사용되는 포토리소그래피 생성 공정들과 달리, 전기도금 비용이 없고 과도한 구리 영역들 형태의 어떠한 재료 폐기물도 발생하지 않는다.
개별적인 기계의 상대적으로 상당히 더 작은 처리량은 기계 교체들, 즉 운송 시간, 버퍼링 시간 및 설정 시간이 절감된다는 점에서 보상되거나 초과 보상된다. 또한, 동일한 종류의 기계들을 병렬화함으로써 처리량이 조정될 수 있고, 이는 재료 흐름에 어떠한 병목 현상도 없는 이점을 제공할 뿐만 아니라 프로토타입 생성 및 대량 생성 시에 기계들과 제품들이 동일하다는 것을 의미한다. 이에 따라 프로토타입들에 대한 비용이 감소되고 상당한 개발 시간, 생성 이전 시간 및 테스트 시간 및 그에 따른 제품 도입 시간들이 감소될 수 있다. 추가적인 고유의 이점은 생성량에서의 증가이고, 이는, 신제품의 시장 출시 및 이러한 단계에서 그렇지 않으면 이와 연관된 엄청난 경제적 위험의 최소화하면서 시간 및 수량에 대해 거의 자유롭게 설계가능하다.
방법이 적어도 부분적으로 순차적으로 수행되고 방법 동안 적어도 하나의 기능 테스트가 전자 시스템의 적어도 하나의 요소에서 발생하면 유리하다.
연결 구조들의 완전히 또는 적어도 부분적으로 순차적인 설정은 제조 공정의 모든 시점에서 모든 제조된 또는 배치된 회로 요소 또는 컴포넌트의 기능 테스트를 가능하게 한다. 생성 동안 라인 특성 임피던스 또는 필터 플랭크 위치와 같은 실제 전기 값들을 측정할 가능성이 제공되는 경우, 그로부터 생성 공장의 설정 값들이 계산될 수 있으며, 이에 따라 기능적으로 결정적인 파라미터들의 조절 및 그에 따른 완전히 새로운 품질 레벨이 구현될 수 있다. 유사한 방식으로, 생성 병렬 시뮬레이션에 의해 설정 값들이 제공될 수 있다. 이와 동시에, 이렇게 생성된 상호연결 디바이스들의 후속 품질 보증이 생략되기 때문에 총 비용이 감소된다. 생성 동안 신호 라인 또는 컴포넌트의 기능 테스트가 실패하는 경우, 전체 회로 또는 전체 상호연결 디바이스가 제거 및 폐기될 필요 없이 새로운 신호 라인이 추가적으로 대체물로서 생성될 수 있다. 결함이 있는 것으로 테스트된 컴포넌트들 또는 IC들은 상호연결 디바이스에 동일하게 유지될 수 있고 인쇄될 수 있다. 밀링 헤드 또는 레이저와 같은 추가적인 가공 가능성들이 제공되는 경우, 기존의 연결들은 분리되고 새로운 교체 구조들이 추가될 수 있다.
이러한 모든 조치들은 생성 종료 후가 아니라 시스템 또는 상호연결 디바이스의 생성 공정 동안 가능하며, 이는 전술한 이점들과 연관되고 조기 개입을 가능하게 한다.
컴포넌트들 또는 라인들의 선택적 제거, 추가 또는 교체 및 기능 구조들의 제거 또는 부가적 수정은 기능 테스트 전에, 그 동안에 또는 그 후에, 특히 오작동의 결정 후에 발생할 수 있다.
바람직하게는 컴포넌트에 대한 라인의 연결은 라인 자체의 제조와 동일한 단계들 또는 동일한 제조 공정으로 발생하는 것이 제공된다. 이와 관련하여, 바람직하게는 여기서 전혀 사용되지 않는 납땜 또는 본딩과 같은 종래의 기술들보다 신호 경로에서 실질적으로 더 적은 간섭 포인트들이 발생한다. 이러한 별개의 제조 비용의 대체에 의해, 이들의 생성 시간들 및 비용이 또한 제거된다.
전도성 재킷이 대응하는 컴포넌트 커넥터들 또는 접촉 영역들에서 생성된다는 점에서 간섭 전기 크로스토크가 실질적으로 감소될 수 있다. 종래의 상호연결 디바이스들에 있어서, 상호연결 디바이스 자체에서만 크로스토크가 영향받을 수 있지만 컴포넌트 커넥터들에서는 직접 영향받지 않는다.
컴포넌트들, 라인들 등은 원하는 대로 기하학적으로 배치될 수 있으며, 이에 따라 기계적 또는 열적 양상들에 따라 정렬이 또한 이루어질 수 있다. 이들은, 신호 라인들이 컴포넌트들 위 또는 아래에서 수행될 수 있도록 완전히 내장될 수 있어서 통합 밀도가 상당히 증가한다. 컴포넌트들을 캐스팅하기 위한 추가적인 공정 단계가 추가적으로 불필요하게 된다.
본 발명에 따른 제조 방법에 의해 제조 공정 전에, 그 동안에 또는 그 후에 컴포넌트들을 장착하고 접촉하는 것이 추가적으로 가능하다. 이는 먼저 결정적 회로 부품들이 설정되고 테스트될 수 있게 하고, 오직 부품 회로의 기능 테스트를 통과한 때에만 제조 공정을 계속할 수 있게 한다. 따라서, 특히 IC들에 있어서, 상당히 덜 비싸고 테스트되지 않은 베어(bare) 다이들을 이용하는 것이 가능하다. 어떤 방식으로든 추후의 회로 기능에 필요한 커넥터 구조들이 제공되고, 테스트되고, 오직 성공적인 테스트 시에만 다른 IC들 또는 회로 부품들에 연결된다.
정확한 특성 임피던스의 신호 라인의 단면은 본 발명에 따른 유전체 방법에 의해, 라인 특성 임피던스가 생성 공정에서 공차들에 가능한 한 민감하지 않게 반응하도록 적응될 수 있다. 또한, 다층 회로 보드들에 비해 결정적인 이점은, 트랙들이 교차 신호 기준 전위 층들 사이의 신호 층들에서 섹션별로 놓여야 할 필요가 없다는 점이다. 그 대신, 이를 수행할 때, 단면 및 그에 따른 라인 특성 임피던스를 변경하지 않고 각각의 라인은 가능한 한 직접적으로 자신 각각의 기준 전위 구조로 놓일 수 있다.
복잡한 회로들의 얽힘 해제는 복수의 층들 사이의 신호-손상 층 변경 대신에 상호 절연되고 차폐된 신호 라인들의 크로스오버들에 의해 해결된다. 모든 신호 라인은 매우 평탄할 수 있고 생성 공정으로 인해 유리한 형태를 갖기 때문에, 추가적인 지지 구조들 또는 브리지 구조들 없이 라인들의 교차가 가능하다. 인접한 신호 라인들의 낮은 크로스토크는 차폐 재킷으로 인해 고유하다. 특정된 신호 실행 시간들은 이러한 형상의 대응적으로 긴 신호 라인들에 의해 또는 다른 유전율의 재료들에 의해 달성될 수 있다.
본 발명에 따른 방법에 의해 획득된 시스템 또는 상호연결 디바이스는 전체적으로 낮은 반사의 신호 경로가, 제조하기 쉽고 정확한 특성 임피던스를 갖는 컴포넌트들로의 연결 라인들 및 전환들에 의해 구현되도록 허용한다. 총 댐핑은, 지배적인 일반적인 라인 길이들에 대한 더 낮은 반사의 이점으로, 도체 길이, 사용된 재료들 및 제조 특정 표면 거칠기에 의존한다.
위치-의존적 결합 팩터들을 갖는 낮은 반사 커넥터 저항기들 또는 커플러들과 같은 종래 기술로 구현될 수 없는 수동 요소들은 또한 예를 들어, 전도성의 재료 특성들의 구배에 의해 생성될 수 있다.
새로운 토폴로지는, 연결될 커넥터들에 대한 정보가 회로를 제조하기에 충분하기 때문에 덜 복잡한 설계 공정을 요구한다. 종래의 층-지향적 설정에 의해 필요하게 되는 개별적인 트랙들의 라우팅을 발견하고 신호 무결성을 손상시킬 필요성이 제거된다. 따라서, 설계 공정을 다른 실질적인 양상들로 보다 지향시키는 것이 가능하다. 이들은, 예를 들어, 컴포넌트 배치, 냉각, EMV 등을 포함하여, 높은 집적 밀도의 최적화된 회로들이 가능하다.
또한, 커넥터 영역들이 인쇄될 수 있거나, 예를 들어 다른 상호연결 디바이스들 또는 컴포넌트들에 대한 수축 구조로서 작용하는 더 큰 상승된 부분들이 금속화될 수 있다.
여기서 용어 "컴포넌트" 및 "요소"는 동일한 요소들에 대해 동의어로 사용된다는 것이 적시된다.
용어 "영역"은 막, 즉 2차원 구조, 또는 또한 3차원 구조와 관련될 수 있다.
본 발명은 또한 제1항 내지 제25항 중 어느 한 항에 따른 방법에 따라 제조된 전자 또는 전기 시스템에 관한 것이다.
시스템 또는 구조의 유리한 특성들은 또한 시스템 또는 구조와 관련되는 범위까지 청구항 제1항 내지 제25항의 특징들이다.
시스템 또는 구조는 예를 들어 상호연결 디바이스지만; 본 발명은 이에 제한되지 않는다.
앞서 언급된 바와 같이, 본 발명에 따라 제조되는 구조 또는 시스템은, 바람직하게는 전자기파들이 구조 또는 시스템에 의해 특정 경로들 상에서 안내될 수 있도록 구성된다. 따라서 본 발명은 단지 전류를 전도하도록 설계된 구조들 또는 시스템들에 관한 것이 아니라, 전자기파들이 배타적으로 또는 적어도 또한 바람직하게는 타겟팅된 방식으로 전도될 수 있게 하는 구조들 또는 시스템들에 관한 것이고, 이는 전하 캐리어들이 추가적으로 전도되는 것, 즉, 예를 들어, 전류가 가능한 것을 배제하지 않는다.
본 발명에 따른 구조 또는 본 발명에 따른 시스템은 바람직하게는 무선 주파수 기술에 사용된다.
시스템이 적어도 하나의 전기 전도성 영역, 하나 이상의 트랙들이 임베딩되는 그 위에 배열된 적어도 하나의 유전체 영역, 및 앞서 더 상세히 언급된 바와 같이 적어도 부분적으로 금속화된 적어도 하나의 재킷을 갖는 적어도 하나의 단면 유지 라인, 즉 정확한 특성 임피던스의 라인, 특히 신호 라인을 갖는 것이 유리하다.
여기서, 바람직하게는 폐쇄된 재킷이 존재하도록 라인의 시스(sheath)가 전기 전도성 영역에 연결되는 것이 제공된다.
시스템은 또한 유전체 영역, 그에 위치된 적어도 하나의 트랙 또는 트랙이 없는 것, 및 적어도 부분적으로 금속화된 적어도 하나의 재킷을 갖는 적어도 하나의 단면 유지 라인, 즉 정확한 특성 임피던스의 라인, 특히 신호 라인을 가질 수 있다.
복수의 라인들이 서로의 위에 이어져 하나 이상의 교차 영역들이 발생하고, 또한 도체들의 종방향으로 일정한 라인 단면이 바람직하게는 교차점에 존재하는 것, 즉 크로스오버로부터 어떠한 단면 변화들도 도출되지 않는 것이 고려될 수 있다. 시스템은 부가적 공정에 의해 전기적으로 또는 기계적으로 통합되는, 공간적으로 널리 확산될 수 있는 안테나들, 커넥터들 또는 공진기들과 같은 하나 이상의 컴포넌트들을 가질 수 있다.
추가적인 실시예에서, 시스템은 적어도 하나의 캐리어를 가지는 것이 제공되고, 바람직하게는 캐리어가 상기 언급된 이점들과 연관된 하나 이상의 전기적 및/또는 기계적 및/또는 열적 기능성들을 갖는 것이 제공된다.
특히 위치-의존적 전기적 특성들, 또는 종래의 컴포넌트들 또는 전기적, 기계적 또는 열적 특성들에 대한 이들의 연결에 의해 구현되는 특정 기능들은, 본 발명에 따른 방법에 의해 생성된 자유도를 활용함으로써 및/또는 위치 의존성을 갖는 상이한 재료 조성들 또는 재료 밀도들의 선택적인 생성에 의해 최적화되거나 대체될 수 있다(전도성 구배, 샤프트 단부, 위치-의존적 결합 팩터, 커플러 등). 컴포넌트들 또는 기능적 구조들(코인들, 열싱크들, 열 파이프들, 단열재 등)의 최적화된 냉각 또는 가열은 적절한 열 전도성 또는 열 용량의 재료들로부터 임의의 원하는 형상의 구조들 또는 컴포넌트들의 생성 또는 적용에 의해 달성될 수 있다.
전술한 바와 같이, 특히 플래쉬오버들의 위험을 감소시키기 위해, 특히 높은 전류 전달 능력에 대해 충분한 치수들의 전도성 구조들 또는 충분한 치수들의 유전체 구조들이 생성될 수 있다.
본 발명의 추가적인 세부사항들 및 이점들은 도면에 도시된 실시예를 참조하여 더 상세히 설명될 것이다.
도 1은 본 발명에 따라 제조되는 신호 라인을 통한 개략적 단면도이다.
도 2는 본 발명에 따라 제조된 2개의 크로스오버된 신호 라인들을 통한 개략적 단면도 및 교차 영역에서 이들의 사시도이다.
도 3은 추가로 중간 공간들에 채워진 교차 신호 라인들의 개략적 단면도이다.
도 4는 수직 차이들을 보상하기 위한 유전체를 갖는 집적 컴포넌트들의 개략적 단면도 및 요소 커넥터들에 대한 라인의 연결의 사시도이다.
도 5는 종래 기술에 따른 인쇄 회로 보드의 개략적 사시도이다.
도 1은 신호 라인(100)의 폭에 대응하고 그 베이스 표면을 형성하는 참조 번호 1에 의한 전기 전도성 막을 도시한다. 유전체 층(2)이 이러한 막에 적용되고, 라인 유형에 따라, 그 위해 트랙이 없거나 하나 이상의 트랙들(3)이 생성될 수 있다. 막(2)과 함께 트랙 또는 트랙들을 완전히 둘러싸는 추가적인 유전체 재킷(4)은 도 1의 파선 캐리어(200) 상에 도시된 신호 라인의 전체 폭을 따른다. 이러한 방식으로 제조된 구조에는 재킷(5)이 제공되고, 재킷(5)은, 전체적으로 금속으로 이루어 지거나 이의 내측 또는 외측 중 적어도 하나에서 금속화되고 막(1)에 전기 전도성으로 연결된다. 따라서, 완전히 둘레의, 즉, 단면 방향에서 둘레의 전도성 시스가 획득된다. 이는 금속으로 이루어 지거나, 금속화될 수 있거나, 임의의 다른 전기 전도성 재료로 이루어 지거나 코팅될 수 있다.
유전체의 폭은 최상부에서 바닥부로 감소하여 신호 라인(100)은 단면에서 평탄한 종 형상을 갖는다.
도 2는 단면도(도 2a) 및 사시도(도 2b)로서 교차하여 이어지는 이들 신호 라인들 중 2개(100, 101)를 도시한다. 신호 라인들(100, 101)의 평탄한 구조 형상은 지지 구조없는 이러한 실시예를 가능하게 한다. 각각의 신호 라인(100, 101)의 단면 기하구조는 교차 영역에서 불변으로 유지되어 어떠한 간섭 포인트들도 발생하지 않는데, 즉 신호 경로에 어떠한 반사도 없다.
도 3은 최상부의 신호 라인(102)이 바닥부의 2개의 신호 라인들(100, 101)과 교차하는 3개의 신호 라인들을 갖는 실시예를 도시한다.
피복된 신호 라인들(100, 101)의 방향으로 연장되고 신호 라인들의 전기 전도성 요소들보다 더 큰 단면적을 갖는 도체가 참조 번호 2로 표시된다. 따라서, 이러한 도체(2)는 전원 등을 위한 높은 전류용량을 갖는 라인으로서 사용될 수 있다.
참조 번호 1은 최상부 신호 라인(102) 아래의 갭을 채우는 유전체 재료를 표시한다.
컴포넌트 경계들을 넘어서 접촉하는 것을 도 4에서 볼 수 있다. 컴포넌트 B를 향한 갭은 도 4의 좌측 표현에서 극복되어야 한다. 이는 유전체 재료(1)로 채워진다. 신호 라인(100)이 그 위에 생성된다. 컴포넌트 B는 도 4의 우측 표현에서 상승된 위치에 있어서, 신호 라인(100)이 놓인 램프는 유전체 재료에 의해 생성된다.
도 4의 하부 표현은 본 발명에 따라 제조된 라인(100)과 컴포넌트 커넥터들의 연결을 도시하며, 내측 도체(107)는 신호 커넥터 S에 연결되고, 둘러싸는 외측 도체(108)는 접지 M로 연결되고 이와 동시에 발생하는 다른 신호들에 대한 차폐를 갖는다.
도 1 내지 도 4에 따른 (캐리어가 있는 또는 없는) 전체 설정은 본 발명에 따른 부가적 방법에 의해 구현된다.
본 발명에 따라 제조된 시스템 또는 회로 배열은 무선 주파수 기술에 유리하게 사용된다.
그러나, 본 발명을 제한하지 않는 가능한 용도들은 다음과 같다:
· 복수의 IC들 또는 상이한 거리 패턴들의 커넥터 구조들의 매우 높은 데이터 레이트들을 위해 짧은 경로를 통해 신호 라인을 서로 연결하기 위해 인터포저(interposer)들 또는 공간 변압기들이 사용된다. 비아들 및 본딩 와이어들이 없는 인터포저들은 본 발명에 따른 방법을 사용하여 구현될 수 있고, 따라서 가장 큰 간섭 포인트들이 제거될 수 있으며, 이는 더 높은 데이터 레이트들의 결과를 갖는다.
· 테스트될 컴포넌트들의 모든 커넥터들을 테스트 디바이스에 연결하는 테스트 어댑터들(디바이스 인터페이스들)이 IC들의 테스트를 위해 요구된다. 동일한 신호 실행 시간들을 갖는 높은 데이터 레이트들 및/또는 고주파수들을 위한 복수의 신호 라인들은 이러한 목적을 위해 IC의 매우 작은 풋프린트로부터 분리되어야 한다. 이는 개별적인 라인들과 저 반사 신호 경로들 사이에 최소한의 크로스토크로 설명된 방법을 사용하여 달성될 수 있으며, 그 결과 컴포넌트들은 이들의 이후의 애플리케이션 데이터 레이트 또는 애플리케이션 주파수에서 테스트될 수 있고, 매우 급격한 신호 플랭크들이 테스트 객체에 적용될 수 있다.
· 복수의 IC들이 점점 더 특정한 기능을 제공하기 위해 패키지들로 조합된다. 커패시터들, 저항기들 등과 같은 추가적인 컴포넌트들이 일반적으로 추가로 요구된다. 새로운 방식으로 높은 집적 밀도가 달성될 수 있으며, 전기적인 양상들에 따라 컴포넌트들은 이상적으로 배치될 수 있다. 또한 테스트되지 않은 다이가 사용될 수 있으며, 이는 패키지들의 전체 비용들을 실질적으로 감소시킨다.
· MID들은 캐리어들로 사용될 수 있어서, 안테나들을 포함하고 예를 들어, 하우징 또는 차량 범퍼들과 같은 기계적으로 작동하는 캐리어 상에 레이더 프론트엔드가 설정될 수 있다. IC들은 이러한 캐리어에 적용될 수 있고, 정확한 특성 임피던스의 연결 라인들은 IC들과 안테나들 사이에 적용된다.
· 마지막으로, 수명이 긴 제품들(자동차들, 가열 유닛들, 항공기 등 내의 제어 디바이스들)에 설치된 전자 시스템들은 후속적으로 언제든지 요건들에 대해 맞춤화된 수량들로, 즉, 또한 제품 수명 사이클의 종료를 향해 생성될 수 있어서, 예비 부품들의 재고에 대한 저장 비용이 제거된다(폐기 방지).
· 복수의 IC들이 미리 정의된 라인 특성 임피던스의 신호 라인들에 연결되는 무선 주파수 기술의 종래의 상호연결 디바이스들은 이러한 설정 기술 및 연결 기술로 대체될 수 있다. 저 반사 연결에 의해 더 높은 데이터 레이트들이 달성될 수 있다.
· 가장 짧은 경로를 통해 트랜시버 및 안테나가 미리 정의된 라인 특성 임피던스에 연결된다는 점에서, 트랜시버 및 적어도 하나의 안테나를 포함하는 고 집적 무선 모듈들이 생성될 수 있다. 안테나들은 또한, 연결 라인들의 재킷이 혼 라디에이터와 유사한 방식으로 확장되어 자유 공간 특성 임피던스에 대한 적응이 가능한 한 양호하게 발생하도록 생성될 수 있다.
· 광학적으로 동작하는 컴포넌트들 사이의 광학 연결 라인들의 경우, 개별적인 도파관의 금속 재킷에 의해 서로 크로스토크가 없는 이러한 설정 기술 및 연결 기술에 의해 도파관들이 생성될 수 있다.

Claims (33)

  1. 전자 또는 전기 시스템을 제조하는 방법으로서,
    상기 방법은 적어도 하나의 부가적으로 작동하는 장치를 사용하여 전자기파들을 전도하기 위한 층이 없는 공간 구조를 층이 없게 적어도 하나 이상 생성하는 것을 포함하고,
    상기 층이 없는 공간 구조를 층이 없게 생성하는 것은, 공간 배열에서 하나 이상의 재료들을 동시적 또는 순차적으로 적용하거나 제거하는 것을 포함하며,
    상기 전자 또는 전기 시스템은 부분적으로 또는 완전히 구성되며,
    상기 전자기파들을 전도하기 위한 층이 없는 공간 구조에는 하나 이상의 라인이 구축되고, 상기 하나 이상의 라인은 평탄한 종 형상의 단면을 갖는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 부가적으로 작동하는 장치는 잉크젯 공정을 포함하는 인쇄 공정, 에어로졸 제트, 플라즈마 더스트 공정, 또는 압출 공정 또는 레이저 용융 공정 중 어느 하나의 부가적인 공정을 작동하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    상기 방법은, 하나 이상의 자기 또는 비-자기 재료들, 전기 전도성 또는 전기 비-전도성 재료들, 또는 발포체를 포함하는 재료 혼합물들을 동시적 또는 순차적으로 적용하거나 제거하는 것을 포함하고,
    상기 전자 또는 전기 시스템은 상호연결 디바이스를 포함하거나 상호연결 디바이스로 구성되는 것을 특징으로 하는 방법.
  4. 제1항에 있어서,
    상기 전자 또는 전기 시스템에는,
    특성 임피던스를 갖는 하나 이상의 라인들, 또는 트랙들, 또는 필터들, 커플러들, 안테나들, 저항기들, 커패시터들, 인덕턴스들을 포함하는 수동 요소들, 또는 유전체 및 전기 전도성 영역들 중 하나 이상이 설정되고,
    상기 유전체 및 상기 전기 전도성 영역들이 변하거나 또는 다른 시퀀스로 설정되는 것이 제공되는 것을 특징으로 하는 방법.
  5. 제1항에 있어서,
    상기 방법은 적어도 하나의 캐리어를 제공하거나, 생성하는 것을 포함하며,
    상기 캐리어 상에 적어도 하나의 층이 없는 공간 구조를 생성하는 것을 포함하는 것을 특징으로 하는 방법.
  6. 제5항에 있어서,
    상기 캐리어는 전기적 기능, 기계적 기능, 또는 열 소산 기능 중 적어도 하나 이상의 기능을 갖는 것을 특징으로 하는 방법.
  7. 제5항 또는 제6항에 있어서,
    상기 캐리어는 전기 비-전도성, 전기 전도성 또는 하이브리드 방식으로 설정되고,
    또는 상호연결 디바이스 또는 MID(Molded Interconnect Device)를 포함하거나 상호연결 디바이스 또는 MID로 구성되는 것을 특징으로 하는 방법.
  8. 제1항에 있어서,
    상기 방법은 단면을 유지하며 특성 임피던스를 갖는 신호 라인을 제조하는 것을 포함하며,
    전기 전도성 영역이 먼저 제조되거나 제공되고, 유전체 영역이 상기 전기 전도성 영역에 적용되고, 그 위에 하나 이상의 트랙들이 생성되고, 추가적인 유전체 영역이 적용되며,
    상기 트랙 또는 트랙들은 유전체 재킷에 의해 둘러싸이고,
    후속적으로는 적어도 부분적으로 금속화된 또는 유전체로 구성되는 추가적인 재킷이 적용되는 것을 특징으로 하는 방법.
  9. 제8항에 있어서,
    상기 유전체 재킷이 상기 라인의 전체 폭에 대응하는 폭으로 적용되거나, 또는 전기적 영역으로부터의 간격이 상기 라인 단면의 마진들을 향해 감소되도록 상기 유전체 재킷이 적용되는 것을 특징으로 하는 방법.
  10. 제8항에 있어서,
    상기 적어도 부분적으로 금속화된 재킷이 상기 전기 전도성 영역에 연결되어, 단면으로 볼 때 완전히 폐쇄되는 전도성 시스(sheath)가 형성되는 것을 특징으로 하는 방법.
  11. 제8항에 있어서,
    상기 단면을 유지하여 정확한 특성 임피던스를 갖는 라인에는 어떠한 트랙도 없거나 적어도 하나의 트랙이 위치되는 유전체 영역이 제조되고,
    상기 유전체 영역을 둘러싸고 적어도 부분적으로 금속화되거나, 또는 유전체로 구성되는 재킷이 적용되고,
    전술한 단계들은 부분적으로 수행되거나, 동시에 또는 차례로 수행되는 것을 특징으로 하는 방법.
  12. 제11항에 있어서,
    상기 트랙들 중 하나 이상은 상기 재킷에 연결되는 것을 특징으로 하는, 방법.
  13. 제1항에 있어서,
    복수의 신호 라인들을 포함하는 복수의 라인들은 교차 영역에서 하나의 라인이 다른 라인 위에 있도록 교차되어 놓이는 것을 특징으로 하는 방법.
  14. 제13항에 있어서,
    최상부에 있는 상기 라인 아래의 영역은 부분적으로 유전체 재료에 의해 채워지거나,
    전기 전도성 재료 또는 열 전도성 재료로 채워진 상기 최상부 라인 아래의 영역 내에 공간이 존재하는 것을 특징으로 하는 방법.
  15. 제1항에 있어서,
    갭들이 유전체 재료로 채워지거나; 수직 차이들을 보상하기 위해 상기 유전체 재료에 의해 램프들 또는 다른 상승된 부분들이 형성되고, 하나 이상의 라인들, 신호 라인들이 상기 유전체 재료 상에서 확장되는 것이 제공되는 것을 특징으로 하는 방법.
  16. 제1항에 있어서,
    신호 라인을 포함하는 라인들이 2개의 또는 2개 초과의 포인트들 사이에서 측지적으로 생성되는 것을 특징으로 하는 방법.
  17. 제1항에 있어서,
    임의의 종류의 컴포넌트들의 전기적 통합은 납땜을 포함하는 추가적인 공정 단계가 아닌 재료를 부가하거나 제거하는 부가적인 공정에 의해서만 발생하는 것을 특징으로 하는 방법.
  18. 제1항에 있어서,
    임의의 종류의 컴포넌트들의 기계적 통합은 캐리어에 체결하거나, 또는 컴포넌트들이 캐리어에 경화되기 전에 유전체 재료에 임베딩하거나, 컴포넌트들 위에 인쇄하거나, 또는 라인들을 커버함으로써 발생하는 것을 특징으로 하는 방법.
  19. 제17항에 있어서,
    상기 라인의 컴포넌트로의 전기적 연결은 컴포넌트 또는 컴포넌트 하우징과 신호 커넥터들에 대한 트랙, 또는 트랙들의 접지와 상기 라인의 금속 재킷의 접촉에 의해 발생하고,
    임피던스-적응적 전환들이 상기 컴포넌트 경계에서 생성되는 것이 제공되는 것을 특징으로 하는 방법.
  20. 제1항에 있어서,
    상기 방법을 통해 수동 요소들이 제조되거나, 또는 중공 도파관 또는 광학 도파관을 포함하는 유전체 도파관이 제조되는 것을 특징으로 하는 방법.
  21. 제1항에 있어서,
    부가적 공정 또는 소결 공정에 의한 위치-의존적 전도성 또는 재료 특성은 도체의 길이방향 또는 횡단 방향으로 변하는 것을 특징으로 하는 방법.
  22. 제1항에 있어서,
    상기 방법에는,
    하나의 부가적 공정이 사용되거나, 적용된 재료의 상이한 적용 두께들을 생성하는 복수의 상이한 부가적 공정들이 사용되거나, 또는 하나 이상의 제거 공정들이 사용되는 것을 특징으로 하는 방법.
  23. 제1항에 있어서,
    상기 방법 전체는 하나의 생성 기계에서 발생하는 것을 특징으로 하는 방법.
  24. 제1항에 있어서,
    상기 방법은 적어도 부분적으로 순차적으로 수행되고,
    상기 방법이 수행되는 동안 적어도 하나의 기능 테스트가 상기 전자 시스템의 적어도 하나의 요소에서 발생하는 것을 특징으로 하는 방법.
  25. 제1항에 있어서,
    컴포넌트에 대한 라인의 연결은 상기 라인 자체의 제조와 동일한 단계들에 의해 발생하는 것을 특징으로 하는 방법.
  26. 제1항에 따른 방법에 따라 제조되는 전자 또는 전기 시스템.
  27. 제26항에 있어서,
    상기 시스템은 특성 임피던스룰 갖는, 적어도 하나의 전기 전도성 영역, 하나 이상의 트랙들이 임베딩되는 그 위에 배열된 적어도 하나의 유전체 영역, 및 적어도 부분적으로 금속화된 적어도 하나의 재킷을 갖는 적어도 하나의 단면 유지 라인을 갖는 것을 특징으로 하는 전자 또는 전기 시스템.
  28. 제27항에 있어서,
    폐쇄된 재킷이 존재하도록 상기 라인의 재킷이 상기 전기 전도성 영역에 연결되는 것을 특징으로 하는 전자 또는 전기 시스템.
  29. 제26항에 있어서,
    상기 시스템은 특성 임피던스를 갖는, 유전체 영역, 선택적으로 그에 위치된 적어도 하나의 트랙 및 적어도 부분적으로 금속화된 적어도 하나의 재킷을 갖는 적어도 하나의 단면 유지 라인을 더 갖는 것을 특징으로 하는 전자 또는 전기 시스템.
  30. 제26항에 있어서,
    하나 이상의 교차 영역들이 생성되도록 복수의 라인들이 서로의 위에 확장거나,
    또는 적어도 하나의 라인이 2개 또는 2개 초과의 포인트들 사이에 측지적으로 확장되는 것을 특징으로 하는 전자 또는 전기 시스템.
  31. 제26항에 있어서,
    상기 시스템은 부가적 공정에 의해 전기적으로 통합된 하나 이상의 컴포넌트들을 갖는 것을 특징으로 하는 전자 또는 전기 시스템.
  32. 제26항에 있어서,
    상기 시스템은 전기적 기능, 기계적 기능 또는 열 소산 기능 중 적어도 하나 이상을 갖는 캐리어를 갖는 것을 특징으로 하는 전자 또는 전기 시스템.
  33. 제26항에 있어서,
    상기 시스템은 상호연결 디바이스를 포함하거나 상호연결 디바이스로 구성되는 것을 특징으로 하는 전자 또는 전기 시스템.
KR1020197024991A 2017-01-27 2018-01-16 전자 또는 전기 시스템을 제조하기 위한 방법 및 그 방법에 따라 제조된 시스템 KR102453619B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017000744.6 2017-01-27
DE102017000744.6A DE102017000744A1 (de) 2017-01-27 2017-01-27 Verfahren zur Herstellung eines elektronischen oder elektrischen Systems sowie nach dem Verfahren hergestelltes System
PCT/EP2018/051009 WO2018137972A1 (de) 2017-01-27 2018-01-16 Verfahren zur herstellung eines elektronischen oder elektrischen systems sowie nach dem verfahren hergestelltes system

Publications (2)

Publication Number Publication Date
KR20190107130A KR20190107130A (ko) 2019-09-18
KR102453619B1 true KR102453619B1 (ko) 2022-10-12

Family

ID=61005818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197024991A KR102453619B1 (ko) 2017-01-27 2018-01-16 전자 또는 전기 시스템을 제조하기 위한 방법 및 그 방법에 따라 제조된 시스템

Country Status (6)

Country Link
US (1) US11618227B2 (ko)
EP (1) EP3574722A1 (ko)
KR (1) KR102453619B1 (ko)
CN (1) CN110313221B (ko)
DE (1) DE102017000744A1 (ko)
WO (1) WO2018137972A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018104312A1 (de) * 2018-02-26 2019-08-29 Neotech AMT GmbH Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
DE102019217127A1 (de) * 2019-11-06 2021-05-06 Robert Bosch Gmbh Verfahren zur Herstellung eines Funktionsbauteil-Pakets
CN112123950B (zh) * 2020-10-03 2023-02-10 西安瑞特三维科技有限公司 一种压电喷墨技术制备陶瓷电路板的装置及方法
DE102021107711A1 (de) 2021-03-26 2022-09-29 Gottfried Wilhelm Leibniz Universität Hannover, Körperschaft des öffentlichen Rechts Elektrisches Bauteil und Verfahren zu dessen Herstellung
CN114603844B (zh) * 2022-05-12 2022-09-16 之江实验室 一种电子器件的一体化增材制造单片集成方法
CN117119715A (zh) * 2023-10-23 2023-11-24 四川英创力电子科技股份有限公司 电路板局部金属化包边层压紧加工工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150201500A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR System, device, and method of three-dimensional printing

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288723B2 (en) 2003-04-02 2007-10-30 Sun Microsystems, Inc. Circuit board including isolated signal transmission channels
US7938341B2 (en) 2004-12-13 2011-05-10 Optomec Design Company Miniature aerosol jet and aerosol jet array
KR100735411B1 (ko) 2005-12-07 2007-07-04 삼성전기주식회사 배선기판의 제조방법 및 배선기판
US7658831B2 (en) * 2005-12-21 2010-02-09 Formfactor, Inc Three dimensional microstructures and methods for making three dimensional microstructures
WO2008015201A1 (de) * 2006-08-03 2008-02-07 Basf Se Verfahren zur herstellung von strukturierten, elektrisch leitfähigen oberflächen
US8130005B2 (en) * 2006-12-14 2012-03-06 Formfactor, Inc. Electrical guard structures for protecting a signal trace from electrical interference
US8254608B2 (en) 2009-08-28 2012-08-28 Siemens Medical Instruments Pte. Ltd. Hearing aid device and method of producing a hearing aid device
ES2777174T3 (es) 2011-04-17 2020-08-04 Stratasys Ltd Sistema y método para la fabricación aditiva de un objeto
US9993982B2 (en) 2011-07-13 2018-06-12 Nuvotronics, Inc. Methods of fabricating electronic and mechanical structures
US10748867B2 (en) 2012-01-04 2020-08-18 Board Of Regents, The University Of Texas System Extrusion-based additive manufacturing system for 3D structural electronic, electromagnetic and electromechanical components/devices
US9101046B2 (en) * 2013-01-29 2015-08-04 Mediguide Ltd. Shielded twisted pair of conductors using conductive ink
CN105408095A (zh) 2013-06-24 2016-03-16 哈佛学院院长等 打印的三维(3d)功能部件及其制造方法
DE102014201121A1 (de) 2014-01-22 2015-07-23 Robert Bosch Gmbh Elektronisches Funktionsbauteil und Verfahren zur Herstellung eines elektronischen Funktionsbauteils
US9601820B2 (en) 2014-04-09 2017-03-21 Texas Instruments Incorporated Dielectric waveguide comprised of a core surrounded by a cladding and forming integrated periodical structures
DE102014007562B4 (de) 2014-05-22 2017-02-23 Hendrik John Verfahren zur Herstellung von dreidimensionalen Formteilen mit integrierter Leiterbildstruktur durch Additive Manufacturing
US20160039145A1 (en) 2014-08-08 2016-02-11 Timothy Wayne Steiner Three-dimensional printing apparatus
DE202015103801U1 (de) 2015-07-20 2015-08-07 Eutect Gmbh 3D-MID Drucker

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150201500A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR System, device, and method of three-dimensional printing

Also Published As

Publication number Publication date
CN110313221A (zh) 2019-10-08
WO2018137972A1 (de) 2018-08-02
DE102017000744A1 (de) 2018-08-02
CN110313221B (zh) 2023-06-06
US11618227B2 (en) 2023-04-04
KR20190107130A (ko) 2019-09-18
EP3574722A1 (de) 2019-12-04
US20200031068A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
KR102453619B1 (ko) 전자 또는 전기 시스템을 제조하기 위한 방법 및 그 방법에 따라 제조된 시스템
JP7155261B2 (ja) 無線周波数回路におけるアディティブ製造技術（ａｍｔ）ファラデー境界
US9202783B1 (en) Selective antipad backdrilling for printed circuit boards
CA2347568C (en) Circuit board and method of manufacturing a circuit board
US5105055A (en) Tunnelled multiconductor system and method
CN103563493A (zh) 用于屏蔽基板上的部件的电磁屏蔽结构
KR101753225B1 (ko) Ｌｄｓ 공법을 이용한 적층 회로 제작 방법
KR102206150B1 (ko) 3d 와이어 불록 구조 및 방법
JP2021514540A (ja) アディティブ製造技術（ａｍｔ）低プロファイル信号分割器
US20100139967A1 (en) Wiring board and fabrication method therefor
KR20150040733A (ko) 회로 보드를 만들기 위한 친환경적 방법
KR20160129522A (ko) 3d 프린팅을 이용한 3차원 회로 형성방법 및 3차원 회로
CN102197313B (zh) 测试装置及电路模块
TWI835793B (zh) 射頻電路中之積層製造技術(amt)的法拉第邊界
CN118158890B (zh) 基板、基板的制作方法、芯片封装体和电子器件
US10321557B2 (en) Printed circuit board assembly with air dielectric
EP0525217A1 (en) Carrier for electronic components
CN115884512A (zh) 三维电路模组及其制造方法
CN115863302A (zh) 在衬底上的平坦表面
CN113766758A (zh) 一种立体线路的生成方法和线路板
JPH0311568A (ja) 導電パッド及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant