JP6596653B2 - Component mounting apparatus, component mounting method, and component mounting system - Google Patents
Component mounting apparatus, component mounting method, and component mounting system Download PDFInfo
- Publication number
- JP6596653B2 JP6596653B2 JP2015143906A JP2015143906A JP6596653B2 JP 6596653 B2 JP6596653 B2 JP 6596653B2 JP 2015143906 A JP2015143906 A JP 2015143906A JP 2015143906 A JP2015143906 A JP 2015143906A JP 6596653 B2 JP6596653 B2 JP 6596653B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- chip
- thickness
- data
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Supply And Installment Of Electrical Components (AREA)
- Wire Bonding (AREA)
Description
本発明は、基板に接続用電極が形成された半導体チップを積層する部品実装装置および部品実装方法ならびに部品実装システムに関するものである。 The present invention relates to a component mounting apparatus, a component mounting method, and a component mounting system for stacking semiconductor chips each having a connection electrode formed on a substrate.
電子機器の製造分野においては、半導体チップを基板などのワークに実装する部品実装作業が行われる。この部品実装作業では、半田バンプや貫通電極などの接続用電極が形成された半導体チップを部品供給部から取り出して基板に移送搭載する移載動作と、搭載された半導体チップの接続用電極を基板の回路電極に接合する圧着動作とが行われる。近年電子機器の小型化・高機能化の進展に伴い、電子機器に組み込まれる実装基板の実装密度を更に高密度化することが求められている。このような高密度実装に対応するため、複数の半導体チップを積層して実装するいわゆるスタック実装が採用されるようになっている。 In the field of manufacturing electronic devices, a component mounting operation for mounting a semiconductor chip on a workpiece such as a substrate is performed. In this component mounting operation, a transfer operation in which a semiconductor chip on which connection electrodes such as solder bumps and through electrodes are formed is taken out from the component supply unit and transferred to the substrate, and the connection electrodes of the mounted semiconductor chip are transferred to the substrate. The crimping operation for joining to the circuit electrode is performed. In recent years, with the progress of miniaturization and higher functionality of electronic devices, it is required to further increase the mounting density of a mounting board incorporated in the electronic device. In order to cope with such high-density mounting, so-called stack mounting in which a plurality of semiconductor chips are stacked and mounted has been adopted.
特許文献1では、薄く研磨された半導体チップを複数積層しながら仮圧着したチップ積層体を製造している。そして、上方から複数箇所のチップ積層体を荷重ツールによって一括して本圧着する部品実装作業が行われている。
In
しかしながら複数のチップ積層体に高さのばらつきがあると、一括で本圧着する際に接続不良が発生する虞がある。 However, if there are variations in the height of the plurality of chip laminates, connection failure may occur when performing final pressure bonding in a lump.
そこで本発明は、積層した半導体チップの接続不良の発生を抑制することができる部品実装装置および部品実装方法ならびに部品実装システムを提供することを目的とする。 Accordingly, an object of the present invention is to provide a component mounting apparatus, a component mounting method, and a component mounting system that can suppress the occurrence of poor connection of stacked semiconductor chips.
本発明の部品実装装置は、チップの厚さに関するデータを記憶するチップデータ記憶部と、ワークに設定された複数の実装点にチップを搭載して前記チップが積層されたチップ積層体を形成する実装部と、前記実装点におけるワークの厚さと前記実装点にすでに搭載されているチップの前記チップの厚さとの和である実装点の厚さを取得する厚さ取得手段とを備え、前記実装部は、前記実装点の厚さを基に、前記実装点にすでに搭載されているチップ上に次のチップを搭載した時の前記実装点の厚さが前記複数の実装点において所定の条件となるように選択された前記次のチップを前記実装点に実装し、前記所定の条件は、前記複数の実装点から選択される少なくとも2箇所以上の実装点間の前記実装点の厚さの差が所定の範囲である。
本発明の他の部品実装装置は、チップの厚さに関するデータを記憶するチップデータ記憶部と、ワークに設定された複数の実装点にチップを搭載して前記チップが積層されたチップ積層体を形成する実装部と、前記実装点におけるワークの厚さと前記実装点にすでに搭載されているチップの前記チップの厚さとの和である実装点の厚さを取得する厚さ取得手段とを備え、前記実装部は、前記実装点の厚さを基に、前記実装点にすでに搭載されているチップ上に次のチップを搭載した時の前記実装点の厚さが前記複数の実装点において所定の条件となるように選択された前記次のチップを前記実装点に実装し、前記所定の条件は、前記複数の実装点から選択される少なくとも2箇所以上の実装点の前記実装点の厚さがそれぞれ所定の範囲である。
A component mounting apparatus according to the present invention forms a chip data storage unit that stores data relating to the thickness of a chip, and a chip stack in which the chips are stacked by mounting chips at a plurality of mounting points set on a workpiece. A mounting section; and a thickness acquisition means for acquiring a thickness of the mounting point that is the sum of the thickness of the workpiece at the mounting point and the thickness of the chip already mounted at the mounting point. The portion is based on the thickness of the mounting point, and the thickness of the mounting point when a next chip is mounted on the chip already mounted at the mounting point satisfies the predetermined condition at the plurality of mounting points. The next chip selected to be mounted is mounted on the mounting point, and the predetermined condition is that a difference in thickness of the mounting point between at least two mounting points selected from the plurality of mounting points Is a predetermined range.
Another component mounting apparatus according to the present invention includes a chip data storage unit that stores data relating to the thickness of a chip, and a chip stacked body in which the chips are stacked at a plurality of mounting points set on a workpiece. A mounting portion to be formed, and a thickness acquisition means for acquiring a thickness of the mounting point that is the sum of the thickness of the workpiece at the mounting point and the thickness of the chip already mounted at the mounting point, The mounting portion has a predetermined thickness at the plurality of mounting points when the next chip is mounted on a chip already mounted at the mounting point based on the thickness of the mounting point. The next chip selected to be a condition is mounted on the mounting point, and the predetermined condition is that the thickness of the mounting point of at least two mounting points selected from the plurality of mounting points is each with a predetermined range
本発明の部品実装方法は、ワークに設定された複数の実装点にチップを搭載する第1の搭載工程と、前記実装点における前記ワークの厚さと前記実装点に搭載されたチップの厚さとの和である実装点の厚さを取得する工程と、前記取得された前記実装点の厚さを基に、前記第1の搭載工程で搭載されたチップ上にさらに次のチップを搭載した時の前記実装点の厚さが前記複数の実装点において所定の条件となるように選択された前記次のチップを前記実装点に搭載する第2の搭載工程とを含み、前記複数の実装点に前記チップが積層されたチップ積層体を形成し、前記所定の条件は、前記複数の実装点から選択される少なくとも2箇所以上の実装点間の前記実装点の厚さの差が所定の範囲である。
本発明の他の部品実装方法は、ワークに設定された複数の実装点にチップを搭載する第1の搭載工程と、前記実装点における前記ワークの厚さと前記実装点に搭載されたチップの厚さとの和である実装点の厚さを取得する工程と、前記取得された前記実装点の厚さを基に、前記第1の搭載工程で搭載されたチップ上にさらに次のチップを搭載した時の前記実装点の厚さが前記複数の実装点において所定の条件となるように選択された前記次のチップを前記実装点に搭載する第2の搭載工程とを含み、前記複数の実装点に前記チップが積層されたチップ積層体を形成し、前記所定の条件は、前記複数の実装点から選択される少なくとも2箇所以上の実装点の前記実装点の厚さがそれぞれ所定の範囲である。
The component mounting method of the present invention includes a first mounting step of mounting a chip on a plurality of mounting points set on a workpiece, and the thickness of the workpiece at the mounting point and the thickness of the chip mounted on the mounting point. A step of acquiring the thickness of the mounting point which is the sum, and when the next chip is further mounted on the chip mounted in the first mounting step based on the acquired thickness of the mounting point A second mounting step of mounting the next chip selected so that the thickness of the mounting point is a predetermined condition at the plurality of mounting points, and the mounting points include the second mounting step. A chip stacked body in which chips are stacked is formed, and the predetermined condition is that a difference in thickness of the mounting points between at least two mounting points selected from the plurality of mounting points is within a predetermined range. .
Another component mounting method of the present invention includes a first mounting step of mounting a chip on a plurality of mounting points set on a workpiece, the thickness of the workpiece at the mounting point, and the thickness of the chip mounted on the mounting point. And a step of acquiring the thickness of the mounting point which is the sum of the above and the next chip is mounted on the chip mounted in the first mounting step based on the acquired thickness of the mounting point. A second mounting step of mounting the next chip selected so that the thickness of the mounting point at the time satisfies a predetermined condition at the plurality of mounting points, and the plurality of mounting points The chip stack is formed by laminating the chips, and the predetermined condition is that the thicknesses of the mounting points of at least two mounting points selected from the plurality of mounting points are within a predetermined range, respectively. .
本発明の部品実装システムは、ワークに設定された複数の実装点にチップを搭載して前記チップが積層されたチップ積層体を形成する実装部と、前記実装点におけるワークの厚さとすでに搭載されているチップの厚さとの和である実装点の厚さを取得する厚さ取得手段とを有する部品実装装置と、前記チップの厚さに関するデータを記憶するチップデータ記憶部とを備え、前記実装部は、前記厚さ取得手段により取得された前記実装点の厚さを基に、前記すでに搭載されているチップの上にさらに次のチップを搭載した時の前記実装点の厚さが前記複数の実装点において所定の条件となるように選択された前記次のチップを前記実装点に実装し、前記所定の条件は、前記複数の実装点から選択される少なくとも2箇所以上の実装点間の前記実装点の厚さの差が所定の範囲である。
本発明の他の部品実装システムは、ワークに設定された複数の実装点にチップを搭載して前記チップが積層されたチップ積層体を形成する実装部と、前記実装点におけるワークの厚さとすでに搭載されているチップの厚さとの和である実装点の厚さを取得する厚さ取得手段とを有する部品実装装置と、前記チップの厚さに関するデータを記憶するチップデータ記憶部とを備え、前記実装部は、前記厚さ取得手段により取得された前記実装点の厚さを基に、前記すでに搭載されているチップの上にさらに次のチップを搭載した時の前記実装点の厚さが前記複数の実装点において所定の条件となるように選択された前記次のチップを前記実装点に実装し、前記所定の条件は、前記複数の実装点から選択される少なくとも2箇所以上の実装点の前記実装点の厚さがそれぞれ所定の範囲である。
The component mounting system according to the present invention includes a mounting unit that mounts chips at a plurality of mounting points set on a workpiece to form a chip stack in which the chips are stacked, and a thickness of the workpiece at the mounting points. A component mounting apparatus having a thickness acquisition unit that acquires a thickness of a mounting point that is the sum of the thicknesses of the chips and a chip data storage unit that stores data relating to the thickness of the chip, and the mounting The portion is based on the thickness of the mounting point acquired by the thickness acquisition means, and the thickness of the mounting point when the next chip is further mounted on the already mounted chip is the plurality. The next chip selected to satisfy a predetermined condition at the mounting point is mounted on the mounting point, and the predetermined condition is between at least two mounting points selected from the plurality of mounting points. The fruit Difference in thickness of the point is in a predetermined range.
Another component mounting system according to the present invention includes a mounting unit that forms a chip stack in which chips are stacked by mounting chips at a plurality of mounting points set on a work, and the thickness of the work at the mounting points. A component mounting apparatus having a thickness acquisition unit that acquires a thickness of a mounting point that is the sum of the thicknesses of mounted chips, and a chip data storage unit that stores data relating to the thickness of the chip; Based on the thickness of the mounting point acquired by the thickness acquisition means, the mounting portion has a thickness of the mounting point when a next chip is further mounted on the already mounted chip. The next chip selected so as to satisfy a predetermined condition at the plurality of mounting points is mounted on the mounting point, and the predetermined condition includes at least two mounting points selected from the plurality of mounting points. Of the above The thickness of the loading is within a predetermined range, respectively.
本発明によれば、積層した半導体チップの接続不良の発生を抑制することができる。 According to the present invention, it is possible to suppress the occurrence of poor connection of stacked semiconductor chips.
次に本発明の実施の形態を図面を参照して説明する。まず図1を参照して部品実装システムについて説明する。図1において部品実装システム1は、基板4に半導体チップ(以下「チップC」と称す。)を実装してチップ積層体Sを製造する機能を有する。部品実装システム1は、部品実装装置M1〜M3を連結して通信ネットワーク2によって接続し、全体を管理コンピュータ3によって制御する構成となっている。部品実装装置M1〜M3は、分割された半導体ウェハからチップCを取り出して基板4の実装点に移送搭載する部品実装作業を行う。
Next, embodiments of the present invention will be described with reference to the drawings. First, a component mounting system will be described with reference to FIG. In FIG. 1, the
図1において、基板4は、上面部にLSIや接続配線が形成された複数の個片基板4aより構成されている。部品実装システム1に搬入された基板4は、部品実装装置M1、部品実装装置M2、部品実装装置M3と順に搬送され、各個片基板4a上にチップCが重ねて搭載されることによりチップ積層体Sが形成される。この後、基板4上の複数のチップ積層体Sが本圧着装置(図示省略)により一括圧着されて、チップ積層体Sの各チップCの接続用電極間に接合が形成される。次いで、基板4は個片基板4aに分割されて個々のチップ積層体Sとなる。
In FIG. 1, the
図2に、基板4に形成されたチップ積層体Sの例を示す。基板4において、複数の個片基板4aに設定された実装点4bには、4つのチップC(C1*〜C4*)がそれぞれ積層されたチップ積層体S(S*)が形成されている。各チップCには、半田バンプ、または、貫通ビアなどによる接続用電極が設けられている。本圧着装置によって熱圧着されることで各チップCの接続用電極間の接合が形成され、チップC間が電気的に接続される。部品実装システム1では、基板4が順に搬送されながら、例えばチップC1*が部品実装装置M1によって、チップC2*が部品実装装置M2によって、チップC3*とチップC4*が部品実装装置M3によって搭載される。
FIG. 2 shows an example of the chip stack S formed on the
次に図3〜5を参照して、部品実装装置M1〜M3の構成について説明する。部品実装装置M1〜M3は同様の構成であり、以下、部品実装装置M1について説明する。また、基板搬送方向をX方向、X方向と水平面内において直交する方向をY方向、水平面に直交する方向をZ方向と定義する。 Next, the configuration of the component mounting apparatuses M1 to M3 will be described with reference to FIGS. The component mounting apparatuses M1 to M3 have the same configuration, and the component mounting apparatus M1 will be described below. Further, the substrate transport direction is defined as the X direction, the direction orthogonal to the X direction in the horizontal plane is defined as the Y direction, and the direction orthogonal to the horizontal plane is defined as the Z direction.
図3において、基台5上には、部品供給ステージ6、ユニット集合ステージ7および基板保持ステージ8がY方向に配列されており、基板保持ステージ8のX方向の上流側には基板搬送部9が配設されている。部品供給ステージ6のX方向の上流側には、部品収納部10が配設されている。
In FIG. 3, a
部品供給ステージ6に備えられた保持テーブル6aには、半導体ウェハWを個片に分割した複数のチップC(半導体チップ)を粘着シート11aによって貼着保持するウェハリング11が保持される。すなわちウェハリング11と粘着シート11aは、複数のチップCを保持するチップ保持具となる。部品収納部10は、複数のチップCを保持するウェハリング11を上下に等間隔を置いて重ねた状態で収納する。部品供給ステージ6は、ウェハリング11を部品収納部10より取り出して保持テーブル6aに保持する。
A holding table 6a provided in the
ユニット集合ステージ7は、直動機構(図4に示すX軸移動機構70参照)によってX方向に往復動する移動テーブル7aに、後述するツールストッカ17、中継ステージ18、部品認識カメラ19などの機能ユニットを集合的に配設した構成となっている。基板保持ステージ8は、搬送レール8aによって搬入された基板4を載置する基板キャリア4cを下受け保持する基板保持テーブル8bをXYテーブル機構83(図4参照)によって水平駆動する構成となっている。基板保持ステージ8には、基板搬送部9の搬送レール9aによって基板4を載置する基板キャリア4cが上流側から搬入される。
The
部品供給ステージ6、ユニット集合ステージ7および基板保持ステージ8の上方には、基台5のX方向の端部に位置して、Y軸フレーム12が支持ポスト12aによって両端部を支持されてY方向に架設されている。Y軸フレーム12の前面には、以下に説明する搭載ヘッド14をリニアモータ駆動によりY方向に案内して駆動するヘッド移動機構13が組み込まれている。搭載ヘッド14にはチップCを保持して基板4に搭載する機能を有する搭載ユニット20が装着されている。
Above the
図4において、部品供給ステージ6、中継ステージ18および基板保持ステージ8の上方には、位置認識のために第1カメラ21、第2カメラ22、第3カメラ23が配設されている。第1カメラ21は部品供給ステージ6において取り出し対象のチップCを撮像する。第2カメラ22は部品供給ステージ6から取り出されて中継ステージ18に仮置きされたチップCを撮像する。また第3カメラ23は、基板保持ステージ8に保持された基板4を撮像して実装点4bの位置を認識する。またユニット集合ステージ7に配設された部品認識カメラ19は、部品供給ステージ6から取り出されたチップCを下方から撮像する。
In FIG. 4, a
図4において、部品供給ステージ6はXYテーブル機構61を備えており、XYテーブル機構61の上面に装着された水平な移動プレート62には、複数の支持部材63が立設されている。支持部材63は、上面にウェハリング11が保持される保持テーブル6aを支持している。ウェハリング11には、半導体ウェハWを個片に分割した複数のチップCが、能動面を上向きにしたフェイスアップ姿勢の所定配列で粘着シート11a上に保持されている。
In FIG. 4, the
ここで図6(a)を参照して、ウェハリング11で供給される半導体ウェハWを個片に分割した複数のチップCについて説明する。半導体ウェハWは、X方向に6列、Y方向に6行に分割されて、矩形のチップCがマトリックス状に形成されている。各チップCには、チップX位置として紙面左から右に向かって1〜6、チップY位置として紙面上から下に向かって1〜6の番号が振られている。
Here, a plurality of chips C obtained by dividing the semiconductor wafer W supplied by the
図6(b)に、後述する部品実装作業で参照されるチップデータDの一例を示す。チップデータDはマッピングデータであり、半導体ウェハWを特定するウェハ番号Da、半導体ウェハW内のチップCのX位置およびY位置を特定するチップX位置DxおよびチップY位置Dyが記憶されている。基板4に実装するチップCは、このウェハ番号Da、チップX位置Dx、チップY位置Dyによって指定される。またチップX位置Dx、チップY位置Dy、および別途記憶されているチップCのX方向とY方向のチップサイズより、半導体ウェハW内(ウェハリング11内)における各チップCのXY座標が計算される。
FIG. 6B shows an example of chip data D referred to in a component mounting operation described later. The chip data D is mapping data, and stores a wafer number Da for specifying the semiconductor wafer W, a chip X position Dx and a chip Y position Dy for specifying the X position and the Y position of the chip C in the semiconductor wafer W. The chip C to be mounted on the
なお、チップCを保持するチップ保持具として収納部がマトリックス状に形成されたトレイを使用し、複数のチップCを各収納部に載置したトレイを部品供給ステージ6の保持テーブル6aで保持して供給してもよい。チップCをトレイで供給する場合のチップデータDには、トレイ番号、トレイ上のX位置、トレイ上のY位置が記憶され、選択されるチップCはトレイ番号、トレイ上のX位置、トレイ上のY位置によって指定される。
Note that a tray in which storage portions are formed in a matrix shape is used as a chip holder for holding the chips C, and a tray on which a plurality of chips C are placed in each storage portion is held by a holding table 6 a of the
図4において、部品供給ステージ6には、粘着シート11a上からチップCをピックアップするためのピックアップ作業位置[P1]が設定されている。第1カメラ21の位置はピックアップ作業位置[P1]に対応しており、第1カメラ21によって粘着シート11a上のチップCを撮像した撮像結果を認識処理することにより、ピックアップ対象のチップCの位置が検出される。
In FIG. 4, a pick-up work position [P1] for picking up the chip C from the
部品取り出し動作においては、XYテーブル機構61を駆動してウェハリング11をXY方向に水平移動させることにより、取り出し対象となる所望のチップCをピックアップ作業位置[P1]に位置させる。取り出し対象のチップCは、チップデータDのウェハ番号Da、チップX位置Dx、チップY位置Dyによって指定される。
In the component take-out operation, the
図3において、部品供給ステージ6の上方には、チップCを吸着して保持するピックアップノズル15aを備えたピックアップヘッド15が配設されている。ピックアップヘッド15はピックアップアーム16aによって保持されている。ピックアップアーム16aは、Y軸フレーム12の下面に縣吊して配置されたピックアップヘッド移動機構16から、部品供給ステージ6の上方に延出して設けられている。ピックアップヘッド移動機構16を駆動することにより、ピックアップアーム16aはXYZ方向に移動するとともに、X方向の軸廻りに回転する(図4の矢印a)。
In FIG. 3, a
これによりピックアップヘッド15は、部品供給ステージ6からチップCをピックアップして、ユニット集合ステージ7に設けられた中継ステージ18に移送することができる。またピックアップアーム16aを回転させてピックアップヘッド15を反転させることにより、ピックアップノズル15aに保持したチップCの姿勢を表裏反転させることができる。
Thus, the
図4において、ユニット集合ステージ7および基板保持ステージ8は、ベースプレート82の上面に設けられており、ベースプレート82は基台5の上面に立設された複数の支持ポスト81によって下方から支持されている。ベースプレート82の上面に配置されたプレート71には、X軸移動機構70を介して移動テーブル7aがX方向に移動自在に設けられている。
In FIG. 4, the
図3において、移動テーブル7a上には、ツールストッカ17、中継ステージ18および部品認識カメラ19が集合的に配設されている。ツールストッカ17には、搭載ユニット20に装着される部品保持ノズル20aなど、部品種に応じて交換されて使用される複数の作業ツールが各部品種毎に収納される。中継ステージ18は、部品供給ステージ6と基板保持ステージ8との間に配置されてツールストッカ17と一体的に設けられている。中継ステージ18には、部品供給ステージ6からピックアップヘッド15によって取り出されたチップCが位置補正のために載置される。
In FIG. 3, a
図4において、中継ステージ18には中継位置[P2]が設定されており、第2カメラ22は中継位置[P2]に対応して配置されている。X軸移動機構70によって中継ステージ18を移動させることにより、中継ステージ18に載置されたチップCを中継位置[P2]に位置させて第2カメラ22によって撮像できる。これにより中継ステージ18に載置されたチップCの位置が検出される。部品認識カメラ19は中継ステージ18に隣接させて配置されており、同様にX軸移動機構70を駆動することにより、撮像位置を部品認識位置[P3]に位置させることができる。
In FIG. 4, a relay position [P2] is set in the
基板保持ステージ8は、XYテーブル機構83上に基板4が載置される基板キャリア4cを保持する基板保持テーブル8bを設けた構成となっている。基板保持ステージ8には、チップCを基板保持テーブル8bに下受け保持された基板4に実装するための実装作業位置[P4]が設定されており、第3カメラ23は実装作業位置[P4]に対応して配置されている。第3カメラ23によって基板4を撮像することにより、基板4に設定された実装点4bの位置が検出される。そしてXYテーブル機構83を駆動することにより、基板保持テーブル8bは基板4とともにXY方向に水平移動し、基板4に設定された任意の実装点4bを実装作業位置[P4]に位置させることができる。
The
次に、搭載ヘッド14について説明する。図3,4においてY軸フレーム12に設けられたヘッド移動機構13の前面には、搭載ヘッド14をY方向にガイドするための2条のガイドレール13aが設けられている。2条のガイドレール13aの間には搭載ヘッド14をY方向に駆動するためのリニアモータを構成する固定子13bが配設されている。ガイドレール13aには図示しないスライダがY方向にスライド自在に嵌合しており、このスライダは垂直な移動プレート14aの背面に固着されている。
Next, the mounting
移動プレート14aの背面には、固定子13bに対向してリニアモータを構成する可動子(図示省略)が配設されている。これらのリニアモータを駆動することにより、搭載ヘッド14はガイドレール13aによってガイドされてY方向に移動する。移動プレート14aの前面には、昇降機構14bが配設されており、昇降機構14bの前面には昇降プレート14cが垂直方向にスライド自在に配設されている。昇降機構14bを駆動することにより、昇降プレート14cはそれぞれ昇降する。昇降プレート14cには、下部に部品保持ノズル20aを備えた搭載ユニット20が着脱自在に装着されている。
On the back surface of the moving
搭載ユニット20は部品保持ノズル20aによって実装対象の部品であるチップCを保持する機能を有しており、部品供給ステージ6から供給されたチップCを基板保持ステージ8に保持された基板4に搭載する。搭載ユニット20は圧力センサ20bを備えており、圧力センサ20bは基板4にチップCを搭載する際にチップCに加わる圧力を計測する。また昇降機構14bはリニアスケール14dを備えており、リニアスケール14dは搭載ユニット20の垂直方向の位置を計測する。
The mounting
次に、部品収納部10について説明する。図5において、部品収納部10は、ウェハリング11を上下に等間隔で収納しているマガジン10aを備えている。マガジン10aは、昇降駆動機構10bによって上下方向に移動する(矢印b)。各ウェハリング11には、半導体ウェハW(W1〜W3)をそれぞれ個片に分割した複数のチップCが保持されており、チップデータDのウェハ番号Daによってウェハリング11と半導体ウェハWが紐付けされている。部品供給ステージ6の保持テーブル6aには、ウェハリング11を電磁的もしくは機械的に保持するリング保持機構6bがX方向に移動自在に備えられている。
Next, the
マガジン10aへのウェハリング11の出し入れは、次の手順で行われる。マガジン10aからウェハリング11を取り出す際は、マガジン10aを上下方向に移動して、ウェハ番号Daによって指定されたウェハリング11をリング保持機構6bによって保持して保持テーブル6aに載置させる(矢印c)。ウェハリング11を収納する際は、マガジン10aを移動して空いた棚を保持テーブル6aの高さに合わせ、リング保持機構6bによって保持されたウェハリング11をマガジン10aに収納させる(矢印d)。
The
このように、部品取り出し動作において、部品供給ステージ6は部品収納部10からウェハリング11を取り出してピックアップ作業位置[P1]まで移動させる。すなわち部品供給ステージ6は、複数のチップCを保持する複数のウェハリング11(チップ保持具)を収納可能な部品収納部10(チップ保持具収納部)からウェハリング11を取り出してピックアップ作業位置[P1](チップ取り出し位置)に位置決めするチップ保持具位置決め部となる。また部品収納部10および部品供給ステージ6は、基板4に搭載されるチップCをチップ取り出し位置に供給する部品供給部となる。
In this way, in the component take-out operation, the
上記構成において、部品収納部10、部品供給ステージ6、ピックアップヘッド移動機構16、ユニット集合ステージ7、搭載ヘッド14、ヘッド移動機構13、基板保持ステージ8、基板搬送部9は、基板4(ワーク)に設定された複数の実装点4bにチップCが積層されたチップ積層体Sを形成する実装部100を構成する。すなわち部品実装システム1は、実装部100をそれぞれ有する部品実装装置M1〜M3を備えている。
In the above configuration, the
次に図7を参照して、部品実装システム1の制御系の構成を説明する。管理コンピュータ3は通信ネットワーク2によって部品実装装置M1〜M3と接続されている。部品実装装置M1〜M3は同様の構成であり、以下、部品実装装置M1について説明する。部品実装装置M1は、装置制御部41、装置記憶部42、認識処理部44、搭載制御部45、実装部100を備えている。装置制御部41は、装置記憶部42に記憶された制御プログラムや実装データ43などに基づき、以下の各部を制御する。これにより、部品供給ステージ6からチップCを取り出し、さらに取り出したチップCを基板保持ステージ8に保持された基板4に実装するための各動作が実行される。
Next, the configuration of the control system of the
装置制御部41は、実装データ43に基づいて部品収納部10、部品供給ステージ6を制御して、実装対象となるチップCが保持されるウェハリング11を部品収納部10から取り出して保持テーブル6aで保持し、ピックアップ作業位置[P1]に位置決する部品取り出し動作を実行させる。部品収納部10から取り出されるウェハリング11は、実装データ43のウェハ番号Daによって指定される。ピックアップ作業位置[P1]に位置決めされるチップCは、実装データ43のチップX位置Dx、チップY位置Dyによって指定される。
The
すなわち、部品供給ステージ6は、実装データ43に基づいて、選択された実装対象の次のチップCを含むウェハリング11(チップ保持具)を部品収納部10(チップ保持具収納部)から取り出してピックアップ作業位置[P1](チップ取り出し位置)に位置決めさせるチップ保持具位置決め部となる。
That is, the
また装置制御部41は、実装データ43に基づいてユニット集合ステージ7、ヘッド移動機構13、搭載ヘッド14、ピックアップヘッド移動機構16を制御して、ピックアップ作業位置[P1]に位置決めされたチップCをピックアップヘッド15で取り出し、搭載ヘッド14に受け渡して実装作業位置[P4]に移送する部品移送動作を実行させる。
Further, the
なお、ウェハリング11に保持されるチップCをフェイスアップで基板4に搭載する場合は、ピックアップヘッド15が保持するチップCを中継位置[P2]において中継ステージ18に仮置きし、仮置きされたチップCを搭載ヘッド14によってピックアップして実装作業位置[P4]に移送する。またフェイスダウンで基板4に搭載する場合は、チップCを保持するピックアップヘッド15を反転させて中継位置[P2]に移動し、この位置において搭載ヘッド14に直接受け渡して実装作業位置[P4]に移送する。
When the chip C held by the
また装置制御部41は、実装データ43に基づいて基板搬送部9、基板保持ステージ8を制御して、基板4を基板搬送部9から基板保持ステージ8に移送して保持し、次の実装点4bが実装作業位置[P4]となるように保持した基板4を位置決めする基板位置決め動作を実行させる。
Further, the
認識処理部44は、第1カメラ21、第2カメラ22、第3カメラ23、部品認識カメラ19が撮像した撮像結果を認識処理する。装置制御部41はこれらの認識結果に基づいて、ピックアップ作業位置[P1]でのチップCのピックアップ、中継位置[P2]でのチップCの受け渡し、実装作業位置[P4]でのチップCの基板4への搭載の各動作位置を補正する。
The
搭載制御部45は、実装データ43と圧力センサ20b、リニアスケール14dの測定結果に基づいて搭載ヘッド14の昇降機構14b、搭載ユニット20を制御して、実装作業位置[P4]においてチップCを基板4に搭載させる部品搭載動作を実行させる。また搭載制御部45は、部品搭載動作の際に、実装点4bにおける基板4の下面から既に搭載されている最上部のチップCの上面までの高さを算出する実装高さ算出動作を実行させる。
The mounting
実装高さ算出動作では、搭載制御部45は、まず昇降機構14bを駆動制御してチップCを保持する部品保持ノズル20aを下降させる。次いで搭載制御部45は、保持したチップCが基板4に当接して圧力センサ20bが所定の圧力を検知したことを受けて部品保持ノズル20aの下降を停止し、この位置でのリニアスケール14dの測定結果を演算処理して実装点4bの高さを算出する。この算出結果は、基板キャリア4cの上面から部品保持ノズル20aの下端までの高さであって、実装点4bにおける実装点厚さHとなる(図2参照)。
In the mounting height calculation operation, the mounting
このように、昇降機構14b、圧力センサ20b、リニアスケール14d、搭載制御部45は、実装点4bにおける基板4(ワーク)の基板厚さhbとすでに搭載されているチップCのチップ厚さhとの和である実装点4bの実装点厚さHを取得する厚さ取得手段となる。実装高さ算出動作によってチップCを搭載する毎に取得された実装点厚さHは、基板番号4dと基板4における実装点4bの位置に関するデータに紐付けされて、後述する管理コンピュータ3の基板データ記憶部35の基板データ36に記憶される。
As described above, the elevating
図7において、管理コンピュータ3は、管理制御部31、管理記憶部32、チップデータ記憶部34、基板データ記憶部35、実装データ作成部38を備えている。管理制御部31は、部品実装システム1を構成する各装置における制御を統括する機能を有している。チップデータ記憶部34は、部品実装装置M1〜M3に供給されて基板4に搭載されるチップCのチップ厚さh(チップの厚さ)に関するデータをチップデータDとして記憶する。
In FIG. 7, the
図6(b)において、チップデータDのチップ厚さ欄Dhには、チップX位置Dx、チップY位置Dyで特定されるチップCのチップ厚さhが記憶されている。チップ厚さhは、チップCを保持するウェハリング11にセットする前に、レーザ式の高さセンサ、接触式の高さセンサなどによって測定されて記憶される。チップ厚さhは、半導体ウェハWの全てのチップCを直接測定しても、半導体ウェハWの代表点の高さを測定した後、曲面モデルなどを使用して間接的に求めてもよい。このようにチップデータ記憶部34は、複数のチップCを保持するウェハリング11(チップ保持具)上のチップX位置Dx、チップY位置Dy(チップの位置)とチップ厚さh(チップの厚さ)とを含むマッピングデータを記憶する。
In FIG. 6B, the chip thickness column Dh of the chip data D stores the chip thickness h of the chip C specified by the chip X position Dx and the chip Y position Dy. The chip thickness h is measured and stored by a laser-type height sensor, a contact-type height sensor, or the like before being set on the
図7において基板データ記憶部35は、部品実装装置M1〜M2において基板4にチップCを搭載する際の実装高さ算出動作によって取得された、複数の実装点4bの実装点厚さHに関する基板データ36を記憶するワークデータ記憶部である。部品実装装置M1〜M2の搭載制御部45によって取得された実装点厚さHは、基板番号4dと実装点4bの位置に関するデータに紐付けされて、管理コンピュータ3の基板データ記憶部35に記憶される。なお実装点厚さHの測定は、上記の厚さ取得手段の他に、部品実装装置M1〜M2にレーザ式の高さセンサ、接触式の高さセンサなどを別途設けて測定してもよい。
In FIG. 7, the board
実装データ作成部38は、チップデータ記憶部34に記憶されたチップ厚さh(チップの厚さ)と基板データ記憶部35(ワークデータ記憶部)に記憶された複数の実装点4bの実装点厚さH(実装点の厚さ)に関する基板データ36に基づいて、基板4の実装点4bに実装するチップCを指定した実装データ33を作成する。
The mounting
具体的には、実装データ作成部38は、部品実装装置M2用(部品実装装置M3用)の実装データ33として、部品実装装置M1(部品実装装置M2)において取得された実装点厚さHを基に、次のチップC2*(チップC3*,C4*)を搭載した時の実装点厚さHが、複数の実装点4bにおいて次に述べる所定の条件となるように部品実装装置M2(部品実装装置M3)にセットされた複数のチップC2*(チップC3*,C4*)の中から次のチップCを選択指定する。
Specifically, the mounting
例えば所定の条件は、複数の実装点4bから選択される少なくとも2箇所以上の実装点4b間の実装点厚さH(実装点の厚さ)の差が、本圧着装置による一括圧着においてチップ積層体Sを構成するチップC間の接続不良が発生しない所定の範囲となるように設定される。あるいは所定の条件は、複数の実装点4bから選択される少なくとも2箇所以上の実装点4bの実装点厚さH(実装点の厚さ)が、それぞれ本圧着装置による一括圧着においてチップ積層体Sを構成するチップC間の接続不良が発生しない所定の範囲となるように設定される。
For example, the predetermined condition is that a difference in mounting point thickness H (mounting point thickness) between at least two
なお、部品実装装置M1用の実装データ33は、基板4を部品実装システム1に搬入するまでに取得された実装点厚さH(基板厚さhb)に基づいて作成される。また、実装点厚さHのばらつきが小さい場合、部品実装装置M1〜M2用の実装データ33を作成する際に、取得されている実装点厚さHを考慮しなくてもよい。つまり少なくとも、チップ積層体Sの最上層のチップC4*を搭載する部品実装装置M3用の実装データ33を作成する際に、部品実装装置M2において取得された実装点厚さHが考慮されていればよい。
The mounting
作成された実装データ33は、管理記憶部32に記憶されるとともに、部品実装装置M1〜M3に転送されて装置記憶部42に実装データ43として記憶される。部品実装装置M1〜M3の実装部100は、装置記憶部42に記憶された実装データ43を基にチップCを実装する。すなわち実装部100は、厚さ取得手段により取得された実装点厚さH(実装点の厚さ)を基に、すでに搭載されているチップC上にさらに次のチップCを搭載した時の実装点厚さHが複数の実装点4bにおいて上記の所定の条件となるように選択された次のチップCを実装点4bに実装する。
The created mounting
次に図8のフローに沿って図9を参照しながら、本実施の形態の部品実装システム1による部品搭載作業(部品実装方法)について説明する。ここでは、チップC1*を部品実装装置M1で、チップC2*を部品実装装置M2で、チップC3*,チップC4*を部品実装装置M3で順に基板4に搭載して、図2に示すチップ積層体S*を形成する例について説明する。
Next, a component mounting operation (component mounting method) by the
まず、チップCのチップ厚さhが測定されて、チップデータDとしてウェハ番号Da、複数のチップCを保持する粘着シート11aが伸展されたウェハリング11(チップ保持具)上のチップCのチップX位置Dx、チップY位置DyとチップCのチップ厚さhとを含むマッピングデータが作成される(ST1:チップデータ作成工程)。次いで基板4に搭載されるチップCを保持するウェハリング11が、対応する部品実装装置M1〜M3の部品収納部10にそれぞれ収納される。また収納されたチップCに対応するチップデータDがチップデータ記憶部34に記憶される。また実装対象となる基板4が部品実装システム1に投入され、部品実装装置M1の基板保持ステージ8に搬送される。
First, the chip thickness h of the chip C is measured, the chip number D is the wafer number Da as the chip data D, and the chip C on the wafer ring 11 (chip holder) on which the
次いで実装データ作成部38は、記憶されたチップデータDに含まれる部品実装装置M1で搭載されるチップC1*のチップ厚さh1*に関するデータに基づき、基板4の実装点4bにチップC1*を搭載するための実装データ33を作成する。実装データ33では、搭載されるチップC1*は、ウェハ番号Da、チップX位置Dx、チップY位置Dyによって指定される。作成された実装データ33は管理制御部31によって部品実装装置M1に送信され、実装データ43として装置記憶部42に記憶される(ST2:第1の実装データ作成工程)。なお、基板4を部品実装システム1に搬入する前に取得された実装点厚さH(基板厚さhb)に関する基板データ36がある場合、このデータを考慮して部品実装装置M1用の実装データ43を作成してもよい。
Next, the mounting
次いで部品実装装置M1の実装部100は、装置記憶部42が記憶する実装データ43に基づいて、基板4(ワーク)に設定された複数の実装点4bにチップC1*を搭載する(ST3:第1の搭載工程)。図9(a)に、部品実装装置M1によってチップC1*が搭載された基板4の状態を示す。搭載制御部45は、チップC1*を搭載する際、実装点4bにおける基板厚さhb*(ワークの厚さ)と実装点4bに搭載されたチップC1*のチップ厚さh1*との和である実装点厚さH*(1)(実装点の厚さ)を算出して取得する(ST4:第1の実装点厚さ取得工程)。取得された実装点厚さH*(1)に関するデータは、基板データ記憶部35に基板データ36として記憶される(ST5:第1の基板データ記憶工程)。
Next, the mounting
次いで実装データ作成部38は、記憶されたチップデータDに含まれる部品実装装置M2で搭載されるチップC2*のチップ厚さh2*に関するデータと、第1の実装点厚さ取得工程(ST4)において取得されて記憶された(ST5)基板4の実装点厚さH*(1)に関するデータとに基づき、次のチップC2*を搭載した時の実装点厚さH*(2)が複数の実装点4bにおいて所定の条件となるように次のチップC2*を選択し、次のチップC2*を実装点4bに搭載するための実装データ33を作成する。作成された実装データ33は管理制御部31によって部品実装装置M2に送信され、実装データ43として装置記憶部42に記憶される(ST6:第2の実装データ作成工程)。
Next, the mounting
次いで部品実装装置M2の実装部100は、装置記憶部42が記憶する実装データ43に基づいて、部品実装装置M1より搬送された基板4の実装点4bに次のチップC2*を搭載する(ST7:第2の搭載工程)。すなわち第2の搭載工程(ST7)において、取得された実装点4bの実装点厚さH*(1)を基に、第1の搭載工程(ST3)で搭載されたチップC1*上にさらに次のチップC2*を搭載した時の実装点厚さH*(2)が複数の実装点4bにおいて所定の条件となるように選択された次のチップC2*が実装点4bに搭載される。図9(b)に、部品実装装置M2によって次のチップC2*が搭載された基板4の状態を示す。
Next, the mounting
搭載制御部45は、チップC2*を搭載する際、実装点4bにおける基板厚さhb*(ワークの厚さ)と実装点4bに搭載されたチップC2*のチップ厚さh2*との和である実装点厚さH*(2)(実装点の厚さ)を算出して取得する(ST8:第2の実装点厚さ取得工程)。取得された実装点厚さH*(2)に関するデータは、基板データ記憶部35に基板データ36として記憶される(ST9:第2の基板データ記憶工程)。
When mounting the chip C2 *, the mounting
次いで実装データ作成部38は、記憶されたチップデータDに含まれる部品実装装置M3で搭載されるチップC3*,C4*のチップ厚さh3*,h4*に関するデータと、第2の実装点厚さ取得工程(ST8)において取得されて記憶された(ST9)基板4の実装点厚さH*(2)に関するデータとに基づき、次のチップC3*,C4*を搭載した時の実装点厚さH*が複数の実装点4bにおいて所定の条件となるように次のチップC3*,C4*を選択し、次のチップC3*,C4*を実装点4bに搭載するための実装データ33を作成する。作成された実装データ33は管理制御部31によって部品実装装置M3に送信され、実装データ43として装置記憶部42に記憶される(ST10:第3の実装データ作成工程)。
Next, the mounting
次いで部品実装装置M3の実装部100は、装置記憶部42が記憶する実装データ43に基づいて、部品実装装置M2より搬送された基板4の実装点4bに次のチップC3*,C4*を搭載する(ST11:第3の搭載工程)。すなわち第3の搭載工程(ST11)は、取得された実装点4bの実装点厚さH*(2)を基に、第2の搭載工程(ST7)で搭載されたチップC2*上にさらに次のチップC3*,C4*を搭載した時の実装点厚さH*が複数の実装点4bにおいて所定の条件となるように選択された次のチップC3*,C4*を実装点4bに搭載する。図2に、部品実装装置M3によってチップC3*,C4*が搭載された基板4の状態を示す。
Next, the mounting
この時点で基板4の各実装点4bには、複数の実装点4bにおいて実装点厚さH、または実装点厚さHの差が所定の範囲に収まった、チップC1*〜C4*を積層したチップ積層体S*が形成されている。すなわち、第1の搭載工程(ST3)の後、チップCが搭載された実装点厚さHを取得する工程(第1の実装点厚さ取得工程(ST4)、第2の実装点厚さ取得工程(ST8))と取得された実装点厚さHを基に選択された次のチップCを実装点4bに搭載する工程(第2の搭載工程(ST7)、第3の搭載工程(ST11))を繰り返してチップ積層体Sが形成される。
At this time, each mounting
また、第2の実装データ作成工程(ST6)と第3の実装データ作成工程(ST10)は、記憶されたチップ厚さh(チップの厚さ)に関するデータと記憶された実装点厚さH(実装点の厚さ)に関するデータとに基づき、基板4(ワーク)に設定された複数の実装点4bにチップCが積層されたチップ積層体Sを形成するための実装データ33(43)を作成する工程となる。
In addition, the second mounting data creation step (ST6) and the third mounting data creation step (ST10) include data on the stored chip thickness h (chip thickness) and the stored mounting point thickness H ( The mounting data 33 (43) for forming the chip stack S in which the chips C are stacked on the plurality of mounting
次いでチップ積層体Sが形成された後、基板4は部品実装装置M3から搬出され、本圧着装置において基板4(ワーク)上の複数のチップ積層体Sが一括して圧着される(ST12:一括圧着工程)。これにより、基板4上の複数のチップ積層体S*においてチップC1*〜C4*間の接合が一括して形成される。本願発明では、一括圧着の対象となる基板4内の複数のチップ積層体S*の複数の実装点4bにおいて実装点厚さH、または実装点厚さHの差が所定の範囲に収まっているため、一括圧着の際にチップ積層体S*に対して圧力が不均一に加わることがない。これにより、積層したチップC1*〜C4*間の接続不良の発生を抑制することができる。この後、本圧着された基板4は個片基板4aに分割されて個々のチップ積層体Sとなる。
Next, after the chip stack S is formed, the
部品実装システム1には、生産予定の実装基板(チップ積層体S)の実装対象となる基板4が順次投入される。部品実装システム1は、ST1で準備済みのチップCを使用して、ST2〜ST12を繰り返して順に基板4にチップC1*〜C4*を積層してチップ積層体Sを生産する。
The
上記説明したように本実施の形態では、基板4に設定された複数の実装点4bにチップCを搭載し、実装点4bにおける基板厚さhbと実装点に搭載されたチップCのチップ厚さhとの和である実装点厚さHを取得している。そして、取得された実装点厚さHを基に、搭載されたチップC(例えばC1*)の上にさらに次のチップC(例えばC2*)を搭載した時の実装点厚さHが複数の実装点4bにおいて所定の条件となるように選択された次のチップCを実装点4bに搭載している。これによって、基板4上に複数形成されたチップ積層体Sの高さのばらつきが抑制され、一括圧着する際の積層したチップC間の接続不良の発生を抑制することができる。
As described above, in the present embodiment, the chip C is mounted on the plurality of mounting
なお、上記説明した部品実装システム1では、実装データ作成部38、チップデータ記憶部34、基板データ記憶部35を管理コンピュータ3が備えているが、本発明はこの形態に限定されることはない。例えば、実装データ作成部38、チップデータ記憶部34、基板データ記憶部35を部品実装装置M1〜M3が備える形態でもよい。
In the
また、図2に示すチップ積層体Sを構成する積層されたチップC1*〜C4*が同一種類の場合、部品実装システム1は、部品実装装置M1〜M3を連結することなく、例えば、部品実装装置M1のみでチップ積層体Sを形成することができる。また、実装データ作成部38、チップデータ記憶部34、基板データ記憶部35を、部品実装装置M1に備えさせてもよい。これにより、例えば基板4上に同一種類のメモリチップを4個積層するチップ積層体Sを、部品実装装置M1のみで形成することができる。
When the stacked chips C1 * to C4 * constituting the chip stack S shown in FIG. 2 are of the same type, the
この部品実装装置M1は、チップCのチップ厚さhに関するチップデータDを記憶するチップデータ記憶部34と、基板4(ワーク)に設定された複数の実装点4bにチップCが積層されたチップ積層体Sを形成する実装部100と、実装点における基板厚さhb(ワークの厚さ)と実装点にすでに搭載されているチップCのチップ厚さh(チップの厚さ)との和である実装点厚さH(実装点の厚さ)を取得する厚さ取得手段とを備えている。そして、実装部100は、実装点厚さHを基に、実装点4bにすでに搭載されているチップC上に次のチップCを搭載した時の実装点厚さHが複数の実装点4bにおいて所定の条件となるように選択された次のチップCを各実装点4bに実装する。
The component mounting apparatus M1 includes a chip data storage unit 34 that stores chip data D relating to the chip thickness h of the chip C, and a chip in which the chip C is stacked on a plurality of mounting
なお、上記の実施の形態では、上面部にLSIや接続配線が形成された複数の個片基板4aから成る基板4(ワーク)にチップ積層体Sを形成しているが、ワークはこの形態に限定されることはない。例えば、その上面に複数のチップ積層体Sが形成されるプリント基板であっても、チップ積層体Sが形成される複数の単位基板から成る多面取りのプリント基板であってもよい。つまり、本圧着装置で圧着される際に、複数のチップ積層体Sが一括圧着される形態に対して適用することができる。
In the above embodiment, the chip stack S is formed on the substrate 4 (work) formed of a plurality of
本発明の部品実装装置および部品実装方法ならびに部品実装システムは、積層した半導体チップの接続不良の発生を抑制することができるという効果を有し、部品を基板に実装する部品実装分野において有用である。 The component mounting apparatus, the component mounting method, and the component mounting system of the present invention have the effect of suppressing the occurrence of poor connection of stacked semiconductor chips, and are useful in the component mounting field where components are mounted on a substrate. .
1 部品実装システム
4 基板(ワーク)
4b 実装点
6 部品供給ステージ(チップ保持具位置決め部)
10 部品収納部(チップ保持具収納部)
11 ウェハリング(チップ保持具)
11a 粘着シート(チップ保持具)
14b 昇降機構(厚さ取得手段)
14d リニアスケール(厚さ取得手段)
20b 圧力センサ(厚さ取得手段)
100 実装部
C チップ
H 実装点厚さ(実装点の厚さ)
h チップ厚さ(チップの厚さ)
hb 基板厚さ(ワークの厚さ)
M1〜M3 部品実装装置
S チップ積層体
[P1] ピックアップ作業位置(チップ取り出し位置)
1
10 Parts storage (chip holder storage)
11 Wafer ring (chip holder)
11a Adhesive sheet (chip holder)
14b Elevating mechanism (thickness acquisition means)
14d linear scale (thickness acquisition means)
20b Pressure sensor (thickness acquisition means)
100 Mounting part C Chip H Mounting point thickness (Mounting point thickness)
h Chip thickness (chip thickness)
hb Substrate thickness (workpiece thickness)
M1 to M3 Component mounting device S Chip stack [P1] Pickup work position (chip takeout position)
Claims (10)
ワークに設定された複数の実装点にチップを搭載して前記チップが積層されたチップ積層体を形成する実装部と、
前記実装点におけるワークの厚さと前記実装点にすでに搭載されているチップの前記チップの厚さとの和である実装点の厚さを取得する厚さ取得手段とを備え、
前記実装部は、前記実装点の厚さを基に、前記実装点にすでに搭載されているチップ上に次のチップを搭載した時の前記実装点の厚さが前記複数の実装点において所定の条件となるように選択された前記次のチップを前記実装点に実装し、
前記所定の条件は、前記複数の実装点から選択される少なくとも2箇所以上の実装点間の前記実装点の厚さの差が所定の範囲である部品実装装置。 A chip data storage unit for storing data relating to the thickness of the chip;
A mounting portion for mounting a chip on a plurality of mounting points set on a workpiece to form a chip stack in which the chips are stacked;
Thickness acquisition means for acquiring the thickness of the mounting point that is the sum of the thickness of the workpiece at the mounting point and the thickness of the chip already mounted at the mounting point;
The mounting portion has a predetermined thickness at the plurality of mounting points when the next chip is mounted on a chip already mounted at the mounting point based on the thickness of the mounting point. The next chip selected to be a condition is mounted on the mounting point,
The predetermined condition is that the difference in thickness of the mounting points between at least two mounting points selected from the plurality of mounting points is within a predetermined range.
前記チップデータ記憶部に記憶された前記チップの厚さと前記ワークデータ記憶部に記憶された前記複数の実装点の前記実装点の厚さに関するデータに基づいて、前記ワークの前記実装点に実装する次のチップを選択した実装データを作成する実装データ作成部をさらに備え、 Based on the chip thickness stored in the chip data storage unit and the data on the mounting point thickness of the plurality of mounting points stored in the work data storage unit, the chip is mounted at the mounting point of the workpiece. It further includes a mounting data creation unit that creates mounting data for selecting the next chip,
前記実装部は、前記実装データを基に前記選択された次のチップを前記実装点に実装する請求項1に記載の部品実装装置。 The component mounting apparatus according to claim 1, wherein the mounting unit mounts the selected next chip on the mounting point based on the mounting data.
前記収納されるチップ保持具を取り出してチップ取り出し位置に位置決めするチップ保持具位置決め部とを備え、 A chip holder positioning unit that takes out the stored chip holder and positions the chip holder at a chip removal position;
前記チップ保持具位置決め部は前記実装データに基づいて、前記選択された実装対象の次のチップを含む前記チップ保持具を前記チップ保持具収納部から取り出して前記チップ取り出し位置に位置決めさせる請求項3に記載の部品実装装置。 4. The chip holder positioning unit takes out the chip holder including the next chip to be mounted from the chip holder storage unit based on the mounting data and positions the chip holder at the chip extraction position. The component mounting apparatus described in 1.
前記実装点における前記ワークの厚さと前記実装点に搭載されたチップの厚さとの和である実装点の厚さを取得する工程と、 Obtaining a thickness of the mounting point that is the sum of the thickness of the workpiece at the mounting point and the thickness of the chip mounted at the mounting point;
前記取得された前記実装点の厚さを基に、前記第1の搭載工程で搭載されたチップ上にさらに次のチップを搭載した時の前記実装点の厚さが前記複数の実装点において所定の条件となるように選択された前記次のチップを前記実装点に搭載する第2の搭載工程とを含み、 Based on the acquired thickness of the mounting point, the thickness of the mounting point when the next chip is further mounted on the chip mounted in the first mounting step is predetermined at the plurality of mounting points. A second mounting step of mounting the next chip selected so as to satisfy the above condition at the mounting point,
前記複数の実装点に前記チップが積層されたチップ積層体を形成し、 Forming a chip stack in which the chips are stacked at the plurality of mounting points;
前記所定の条件は、前記複数の実装点から選択される少なくとも2箇所以上の実装点間の前記実装点の厚さの差が所定の範囲である部品実装方法。 The predetermined condition is a component mounting method in which a difference in thickness of the mounting points between at least two mounting points selected from the plurality of mounting points is within a predetermined range.
前記チップの厚さに関するデータと前記記憶された実装点の厚さに関するデータとに基づき、前記ワークに設定された複数の実装点に前記チップが積層されたチップ積層体を形成するための実装データを作成する工程とをさらに含み、 Mounting data for forming a chip stack in which the chips are stacked at a plurality of mounting points set on the workpiece based on the data on the thickness of the chip and the data on the stored thickness of the mounting point And a step of creating
前記第2の搭載工程において、前記実装データに基づいて前記次のチップが搭載される請求項5または6に記載の部品実装方法。 The component mounting method according to claim 5 or 6, wherein, in the second mounting step, the next chip is mounted based on the mounting data.
前記実装データを作成する工程において、前記マッピングデータが参照される請求項7に記載の部品実装方法。 The component mounting method according to claim 7, wherein the mapping data is referred to in the step of creating the mounting data.
前記実装点におけるワークの厚さとすでに搭載されているチップの厚さとの和である実装点の厚さを取得する厚さ取得手段とを有する部品実装装置と、 A component mounting apparatus having a thickness acquisition means for acquiring a thickness of a mounting point that is a sum of a thickness of a workpiece at the mounting point and a thickness of a chip already mounted;
前記チップの厚さに関するデータを記憶するチップデータ記憶部とを備え、 A chip data storage unit for storing data relating to the thickness of the chip,
前記実装部は、前記厚さ取得手段により取得された前記実装点の厚さを基に、前記すでに搭載されているチップの上にさらに次のチップを搭載した時の前記実装点の厚さが前記複数の実装点において所定の条件となるように選択された前記次のチップを前記実装点に実装し、 Based on the thickness of the mounting point acquired by the thickness acquisition means, the mounting portion has a thickness of the mounting point when a next chip is further mounted on the already mounted chip. Mounting the next chip selected to be a predetermined condition at the plurality of mounting points at the mounting point;
前記所定の条件は、前記複数の実装点から選択される少なくとも2箇所以上の実装点間の前記実装点の厚さの差が所定の範囲である部品実装システム。 The predetermined condition is a component mounting system in which a difference in thickness of the mounting points between at least two mounting points selected from the plurality of mounting points is within a predetermined range.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015143906A JP6596653B2 (en) | 2015-07-21 | 2015-07-21 | Component mounting apparatus, component mounting method, and component mounting system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015143906A JP6596653B2 (en) | 2015-07-21 | 2015-07-21 | Component mounting apparatus, component mounting method, and component mounting system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017028052A JP2017028052A (en) | 2017-02-02 |
JP6596653B2 true JP6596653B2 (en) | 2019-10-30 |
Family
ID=57949953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015143906A Active JP6596653B2 (en) | 2015-07-21 | 2015-07-21 | Component mounting apparatus, component mounting method, and component mounting system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6596653B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07326642A (en) * | 1994-06-02 | 1995-12-12 | Fujitsu Ltd | Bonding head structure |
JP4548310B2 (en) * | 2005-11-07 | 2010-09-22 | パナソニック株式会社 | Electronic component mounting method |
JP2012222038A (en) * | 2011-04-05 | 2012-11-12 | Elpida Memory Inc | Semiconductor device manufacturing method |
-
2015
- 2015-07-21 JP JP2015143906A patent/JP6596653B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017028052A (en) | 2017-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5989313B2 (en) | Die bonder and bonding method | |
US7281322B2 (en) | Component mounting method | |
US7290331B2 (en) | Component mounting apparatus and component mounting method | |
US11189507B2 (en) | Chip packaging apparatus and method thereof | |
JP6692376B2 (en) | Electronic component mounting apparatus and mounting method, and package component manufacturing method | |
JP6470054B2 (en) | Die bonder and bonding method | |
CN108346585B (en) | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device | |
KR20110137374A (en) | Mounting apparatus and mounting method | |
CN110622631B (en) | Mounting order determination device, mounting order inspection device, mounting order determination method, and mounting order inspection method | |
JP6717630B2 (en) | Electronic component mounting equipment | |
KR20130128949A (en) | Attaching method the coverlay and attaching the device using the coverlay | |
CN108428643B (en) | Semiconductor manufacturing apparatus and method for manufacturing semiconductor device | |
JP6571176B2 (en) | Component mounter and component supply method for component mounter | |
JP4989384B2 (en) | Component mounting equipment | |
JP6596653B2 (en) | Component mounting apparatus, component mounting method, and component mounting system | |
JP6589130B2 (en) | Component mounting apparatus, component mounting method, and component mounting system | |
WO2019097675A1 (en) | Component mounter, component inspection method, component inspection program, and recording medium | |
JP5702114B2 (en) | Chip stacking apparatus and stacking method | |
CN112331582A (en) | Chip mounting device and method for manufacturing semiconductor device | |
JP2014056980A (en) | Die bonder and bonding method | |
JP2020123630A (en) | Component mounting method and component mounting device | |
JP2020021892A (en) | Thermal compression bonding device and thermal compression bonding method | |
JP2020021891A (en) | Thermal compression bonding device and thermal compression bonding method | |
JP6093610B2 (en) | Die bonder and bonding method | |
WO2022004151A1 (en) | Article manufacturing device and article manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20160523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190115 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20190116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190902 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6596653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |