JP6576554B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、半導体装置及びその製造方法に関する。

デバイス基板に形成される電子回路または微小電気機械システム（ＭＥＭＳ）のようなデバイスが、デバイス基板と低温同時焼成セラミック（ＬＴＣＣ）基板とによって封止された、パッケージされたデバイスが知られている（特許文献１を参照）。特許文献１に記載されたパッケージされたデバイスでは、ＬＴＣＣ基板は、ビア配線のような配線と、配線に一体化されたバンプとを含んでいる。このバンプは、デバイスに電気的に接続されたパッドに接合される。

特開２０１３−３０７５９号公報

配線及びバンプを含むＬＴＣＣ基板の製造方法は、通常、以下の工程を含む。複数のグリーンシートが作製される。複数のグリーンシートに貫通孔が形成される。スクリーン印刷法のような方法により、複数のグリーンシート中に、ビア配線のような配線が形成される。配線が形成された複数のグリーンシートが積層される。複数のグリーンシートを焼成してＬＴＣＣ基板が製造される。ＬＴＣＣ基板上に、配線に一体化されたバンプが形成される。

複数のグリーンシートを焼成する際、複数のグリーンシートは収縮する。そのため、ＬＴＣＣ基板中に形成される配線及びＬＴＣＣ基板上に形成されるバンプは、１００μｍ以上の低い位置精度を有する。配線及びバンプの位置が１００μｍ以上変動してもバンプがパッドに確実に接合されるように、パッドのサイズを大きくする必要がある。さらに、パッドが電子回路またはＭＥＭＳの動作を妨げることがないように、パッドは、電子回路もしくはＭＥＭＳの上面の周縁部上、または、電子回路もしくはＭＥＭＳの周囲のデバイス基板上に配置される必要がある。ＬＴＣＣ基板の配線及びバンプの低い位置精度に起因するパッドのサイズの増大と、バンプに接合されるパッドの配置の制限とにより、特許文献１に記載のパッケージされたデバイスは大きなサイズを有するという課題を有する。

本発明は、上記の課題を鑑みてなされたものであり、その目的は、小型化され得る半導体装置及びその製造方法を提供することである。

本発明の半導体装置は、第１の面を有する第１の基板と、第１の面上及び第１の面内の少なくとも１つに設けられる半導体素子と、半導体素子に電気的に接続される第１の可撓接続部材と、第１の可撓接続部材に電気的及び機械的に接続される第１のパッドと、第１の基板の第１の面に対向する第２の面を有しかつ半導体素子を覆う第２の基板とを備える。第２の基板は、第２の面から突出するバンプと、バンプに電気的に接続される配線とを含む。第２の基板は、アルカリ金属イオンを含む低温焼結セラミック基板である。第１のパッドは、バンプを介して配線に電気的に接続されかつ機械的に接合される。第１の面の法線に沿う方向からの平面視において、第１のパッドの少なくとも一部は半導体素子に重なっている。第１の面の法線に沿う方向からの平面視において、バンプの少なくとも一部は第１のパッドに重なっている。

本発明の半導体装置の製造方法は、半導体素子を第１の基板の第１の面上及び第１の面内の少なくとも１つに設けることと、半導体素子に電気的に接続される第１の可撓接続部材を形成することと、第１の基板の第１の面の上方に、第１の可撓接続部材に電気的及び機械的に接続される第１のパッドを形成することと、半導体素子を覆うように、バンプと、バンプに電気的に接続される配線とを含む第２の基板を配置することとを備える。第１のパッドを形成することは、第１の面の法線に沿う方向からの平面視において第１のパッドの少なくとも一部が半導体素子に重なるように、第１のパッドを形成することを含む。第２の基板を配置することは、バンプが突出する第２の基板の第２の面が第１の基板の第１の面に対向するとともに、第１の面の法線に沿う方向からの平面視においてバンプの少なくとも一部が第１のパッドに重なるように、第２の基板を配置することを含む。第２の基板は、アルカリ金属イオンを含む低温焼結セラミック基板である。本発明の半導体装置の製造方法は、第２の基板に熱及び第１の電圧を印加することにより、第１のパッドを第２の面に向けて移動させて、バンプを介して第１のパッドを配線に電気的に接続しかつ機械的に接合することをさらに備える。

本発明の半導体装置では、第１のパッドは、第１の可撓接続部材に電気的及び機械的に接続されている。そのため、半導体素子の動作を妨げることなく、第１の面の法線に沿う方向からの平面視において第１のパッドの少なくとも一部が半導体素子に重なるとともにバンプの少なくとも一部が第１のパッドに重なるように、第１のパッド及びバンプは配置され得る。低温同時焼成セラミック（ＬＴＣＣ）基板である第２の基板の配線及びバンプの低い位置精度に起因して第１のパッドのサイズが増大しても、本発明の半導体装置は小型化され得る。

本発明の半導体装置の製造方法は、第１の可撓接続部材に電気的及び機械的に接続される第１のパッドを形成することを備える。そのため、半導体素子の動作を妨げることなく、第１の面の法線に沿う方向からの平面視において第１のパッドの少なくとも一部が半導体素子に重なるとともにバンプの少なくとも一部が第１のパッドに重なるように、第１のパッド及びバンプは配置され得る。低温同時焼成セラミック（ＬＴＣＣ）基板である第２の基板の配線及びバンプの低い位置精度に起因して第１のパッドのサイズが増大しても、本発明の半導体装置の製造方法によれば、小型化され得る半導体装置が製造され得る。

本発明の実施の形態１に係る半導体装置の概略平面図である。 本発明の実施の形態１に係る半導体装置の、図１に示す断面線ＩＩ−ＩＩにおける概略断面図である。 本発明の実施の形態１に係る半導体装置の、図２に示す領域ＩＩＩの概略部分拡大断面図であり、図４に示す断面線ＩＩＩ−ＩＩＩにおける概略断面図である。 本発明の実施の形態１に係る半導体装置の、概略部分拡大平面図である。 本発明の実施の形態１から実施の形態３に係る半導体装置の製造方法の一工程を示す概略部分拡大断面図である。 本発明の実施の形態１に係る半導体装置の製造方法における、図５に示す工程の次工程を示す概略部分拡大断面図である。 本発明の実施の形態１に係る半導体装置の製造方法における、図６に示す工程の次工程を示す概略部分拡大断面図である。 本発明の実施の形態１に係る半導体装置の製造方法における、図７に示す工程の次工程を示す概略部分拡大断面図である。 本発明の実施の形態１に係る半導体装置の製造方法における、図８に示す工程の次工程を示す概略部分拡大断面図である。 本発明の実施の形態１に係る半導体装置の製造方法における、ＬＴＣＣ基板の製造工程のフローチャートを示す図である。 本発明の実施の形態１に係る半導体装置の製造方法における、第２の基板を準備する工程の一つを示す概略部分拡大断面図である。 本発明の実施の形態１に係る半導体装置の製造方法における、第２の基板を準備する工程の、図１１に示す工程の次工程を示す概略部分拡大断面図である。 本発明の実施の形態１に係る半導体装置の製造方法における、図９及び図１２に示す工程の次工程を示す概略部分拡大断面図である。 本発明の実施の形態１に係る半導体装置の製造方法における、図１３に示す工程の次工程を示す概略部分拡大断面図である。 本発明の実施の形態１の変形例に係る半導体装置の概略部分拡大断面図である。 本発明の実施の形態２に係る半導体装置の概略断面図である。 本発明の実施の形態２に係る半導体装置の、図１６に示す領域ＸＶＩＩの概略部分拡大断面図であり、図１８に示す断面線ＸＶＩＩ−ＸＶＩＩにおける概略断面図である。 本発明の実施の形態２に係る半導体装置の、概略部分拡大平面図である。 本発明の実施の形態２，３に係る半導体装置の製造方法における、図５に示す工程の次工程を示す概略部分拡大断面図である。 本発明の実施の形態２，３に係る半導体装置の製造方法における、図１９に示す工程の次工程を示す概略部分拡大断面図である。 本発明の実施の形態２に係る半導体装置の製造方法における、図２０に示す工程の次工程を示す概略部分拡大断面図である。 本発明の実施の形態２に係る半導体装置の製造方法における、図２１に示す工程の次工程を示す概略部分拡大断面図である。 本発明の実施の形態２に係る半導体装置の製造方法における、図２２に示す工程の次工程を示す概略部分拡大断面図である。 本発明の実施の形態２に係る半導体装置の製造方法における、図２３に示す工程の次工程を示す概略部分拡大断面図である。 本発明の実施の形態２の変形例に係る半導体装置の概略部分拡大断面図である。 本発明の実施の形態３に係る半導体装置の製造方法における、図２０に示す工程の次工程を示す概略部分拡大断面図である。 本発明の実施の形態３に係る半導体装置の製造方法における、第２の基板を準備する工程の一つを示す概略部分拡大断面図である。 本発明の実施の形態３に係る半導体装置の製造方法における、図２６及び図２７に示す工程の次工程を示す概略部分拡大断面図である。 本発明の実施の形態３に係る半導体装置の製造方法における、図２８に示す工程の次工程を示す概略部分拡大断面図である。 本発明の実施の形態４に係る半導体装置の概略部分拡大断面図である。 本発明の実施の形態５に係る半導体装置の概略部分拡大断面図である。 本発明の実施の形態６に係る半導体装置の概略平面図である。 本発明の実施の形態６に係る半導体装置の、図３２に示す断面線ＸＸＸＩＩＩ−ＸＸＸＩＩＩにおける概略断面図である。

以下、本発明の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。

実施の形態１．
図１から図４を参照して、実施の形態１に係る半導体装置１を説明する。本実施の形態の半導体装置１は、第１の基板５と、半導体素子７と、第２の基板１０と、第１のパッド３０と、第１の可撓接続部材３３とを主に備える。本実施の形態の半導体装置１は、第２のパッド８と、第１の固定部３５と、支持部材２０と、絶縁層２８と、第２の可撓接続部材２２，２３，２４と、第２の固定部２５と、第１の接合部２６とをさらに備えてもよい。

第１の基板５は、第１の面６を有する。第１の基板５は、ウエハであってもよい。本実施の形態では、第１の基板５は、シリコン（Ｓｉ）ウエハである。第１の基板５は、例えば、ガラス基板、炭化珪素（ＳｉＣ）基板またはガリウムヒ素（ＧａＡｓ）基板であってもよい。

半導体装置１は、１つ以上の半導体素子７を備える。半導体素子７は、例えば、電子回路または微小電気機械システム（ＭＥＭＳ）であってもよい。１つ以上の半導体素子７は、第１の面６上及び第１の面６内の少なくとも１つに設けられてもよい。半導体素子７は、第１の基板５の第１の面６を加工することによって形成されてもよい。半導体素子７は、第１の基板５の第１の面６上に載置されてもよい。

第２のパッド８は、半導体素子７に電気的に接続される。図１から図３に示されるように、第２のパッド８は、半導体素子７の上面の周縁部上に設けられてもよい。第２のパッド８は、半導体素子７の周囲の第１の面６上に設けられてもよい。特定的には、第２のパッド８は、図示しない絶縁膜を介して、半導体素子７の周囲の第１の面６上に設けられてもよい。第２のパッド８は、例えば、金（Ａｕ）のような低い電気抵抗率を有する材料から構成されてもよい。

半導体装置１は、少なくとも１つの第１の可撓接続部材３３を備える。第１の可撓接続部材３３は、半導体素子７に電気的に接続される。特定的には、第１の可撓接続部材３３は、第２のパッド８及び第１の固定部３５を介して、半導体素子７に電気的に接続されてもよい。

第１の可撓接続部材３３は、第１の基板５に取り付けられる。特定的には、第１の可撓接続部材３３は、第１の固定部３５及び第２のパッド８を介して、第１の基板５に取り付けられてもよい。第１の可撓接続部材３３は、第１の固定部３５、第２のパッド８及び半導体素子７を介して、第１の基板５に取り付けられてもよい。第１の可撓接続部材３３は、第１の固定部３５を介して、第２のパッド８に機械的に固定されてもよい。第１の可撓接続部材３３は、第１の基板５の第１の面６及び第２の基板１０の第２の面１４から離れている。第１の可撓接続部材３３は、第１の基板５及び第２の基板１０に対して変形可能に構成されている。第１の可撓接続部材３３は、ミアンダ形状を有する第１の梁であってもよい。第１の可撓接続部材３３は、細長いリングの形状を有する第１の梁であってもよい。第１の可撓接続部材３３は、金属からなる第１の梁であってもよい。第１の可撓接続部材３３は、例えば、金（Ａｕ）、白金（Ｐｔ）、銅（Ｃｕ）またはアルミニウム（Ａｌ）から構成されてもよい。

第１の固定部３５は、第１の可撓接続部材３３を第２のパッド８に電気的に接続しかつ機械的に固定する。第１の固定部３５は、第１の可撓接続部材３３に一体化されてもよい。第１の固定部３５は、第１の可撓接続部材３３を第２のパッド８に電気的に接続する。第１の固定部３５は、例えば、金（Ａｕ）、白金（Ｐｔ）、銅（Ｃｕ）またはアルミニウム（Ａｌ）から構成されてもよい。第１の固定部３５は、第１の可撓接続部材３３と同じ材料で構成されてもよい。

第２の基板１０は、第１の基板５の第１の面６に対向する第２の面１４を有する。第２の基板１０は、半導体素子７を覆う。第２の基板１０は、半導体素子７を機械的に保護してもよい。第２の基板１０は、アルカリ金属イオンを含む低温同時焼成セラミック（ＬＴＣＣ）基板１１である。ＬＴＣＣ基板１１である第２の基板１０に含まれるアルカリ金属イオンは、例えば、リチウム（Ｌｉ）またはナトリウム（Ｎａ）であってもよい。特定的には、第２の基板１０は、主成分としての二酸化珪素（ＳｉＯ₂）と、アルミナ（Ａｌ₂Ｏ₃）と、アルカリ金属酸化物とを含むＬＴＣＣ基板１１であってもよい。ＬＴＣＣ基板１１である第２の基板１０に含まれるアルカリ金属酸化物は、例えば、酸化リチウム（Ｌｉ₂Ｏ）または酸化ナトリウム（Ｎａ₂Ｏ）であってもよい。

第２の基板１０は、第２の面１４から突出するバンプ１５と、バンプ１５に電気的に接続される配線１２とを含む。第２の基板１０は、その内部に、コンデンサ、コイル、抵抗などの電子回路をさらに含んでもよい。配線１２は、第２の基板１０を貫通するビア配線であってもよい。配線１２は、第２の基板１０の内部のコンデンサ、コイル、抵抗などの電子回路と電気的に接続されてもよい。

第２の基板１０がＬＴＣＣ基板１１であるため、配線１２の設計の自由度が向上する。第２の基板１０がＬＴＣＣ基板１１であるため、ビア配線のような配線１２が容易にかつ低コストで第２の基板１０の内部に形成され得る。第２の基板１０がＬＴＣＣ基板１１であるため、コンデンサ、コイル、抵抗などの電子回路が容易にかつ低コストで第２の基板１０の内部に形成され得る。

配線１２は、例えば、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）または銅（Ｃｕ）のような低い電気抵抗率を有する材料から構成されてもよい。配線１２は、例えば、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）または銅（Ｃｕ）のような低い電気抵抗率を有する材料と、二酸化珪素（ＳｉＯ₂）またはアルミナ（Ａｌ₂Ｏ₃）のような無機添加物とから構成されてもよい。

バンプ１５は、例えば、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、銅（Ｃｕ）またははんだのような低い電気抵抗率を有する材料から構成されてもよい。バンプ１５は、多孔質であってもよい。第１の面６の法線に沿う方向からの平面視において、バンプ１５の少なくとも一部は第１のパッド３０に重なっている。

第２の基板１０は、第１の基板５に対向する側にキャビティ１３を含んでもよい。半導体素子７、第１のパッド３０、第１の可撓接続部材３３、支持部材２０及び第２の可撓接続部材２２，２３，２４は、キャビティ１３内に収容されてもよい。バンプ１５は、第２の基板１０の第２の面１４からキャビティ１３に向けて突出する。

第１のパッド３０は、第１の可撓接続部材３３に電気的及び機械的に接続される。第１のパッド３０は、第１の可撓接続部材３３及び第１の固定部３５を介して、第２のパッド８に電気的に接続される。第１のパッド３０は、第１の可撓接続部材３３に一体化されてもよい。第１のパッド３０は、第１の可撓接続部材３３と同じ材料で構成されてもよい。第１のパッド３０と第１の可撓接続部材３３と第１の固定部３５とは一体化されてもよい。第１のパッド３０は、第１の可撓接続部材３３及び第１の固定部３５と同じ材料で構成されてもよい。

第１のパッド３０は、バンプ１５を介して、配線１２に電気的に接続されかつ機械的に接合される。バンプ１５は、第１のパッド３０と配線１２とを互いに電気的に接続しかつ機械的に接合する。図１を参照して、第１の面６の法線に沿う方向からの平面視において、第１のパッド３０の少なくとも一部は、半導体素子７に重なっている。第１のパッド３０の少なくとも一部は、半導体素子７の上方に、半導体素子７から間隔を空けて配置されてもよい。

第１のパッド３０は、第２の基板１０の第２の面１４に対向する第１の主面３１を有してもよい。第１の主面３１は、第１の基板５側とは反対側の主面である。バンプ１５は、第２の基板１０の第２の面１４と第１のパッド３０の第１の主面３１との間に位置してもよい。第１のパッド３０は、第１の基板５の第１の面６から離れている。第１のパッド３０の第１の主面３１は、第２の基板１０の第２の面１４から離れてもよい。

第１のパッド３０は、バンプ１５に電気的に接続されかつ機械的に接合される。第１のパッド３０は、バンプ１５に熱圧着されてもよい。第１のパッド３０は、バンプ１５の少なくとも一部を押し潰してもよい。第１のパッド３０は、金属膜であってもよい。第１のパッド３０は、例えば、金（Ａｕ）、白金（Ｐｔ）、銅（Ｃｕ）またはアルミニウム（Ａｌ）から構成されてもよい。第１のパッド３０は、好ましくは、金（Ａｕ）で構成される。金（Ａｕ）からなる第１のパッド３０は、バンプ１５に強固に接合され得る。

半導体装置１は、１つ以上の第２の可撓接続部材２２，２３，２４を備える。第２の可撓接続部材２２，２３，２４は、第１の基板５の第１の面６に機械的に接続される。特定的には、第２の可撓接続部材２２，２３，２４は、第２の固定部２５を介して、第１の基板５の第１の面６に機械的に固定されてもよい。第２の可撓接続部材２２，２３，２４は、第１の基板５の第１の面６及び第２の基板１０の第２の面１４から離れている。第２の可撓接続部材２２，２３，２４は、第１の基板５及び第２の基板１０に対して変形可能に構成されている。第２の可撓接続部材２２，２３，２４の各々は、細長いリングの形状を有する第２の梁であってもよい。第２の可撓接続部材２２，２３，２４の各々は、ミアンダ形状を有する第２の梁であってもよい。第２の可撓接続部材２２，２３，２４の各々は、ポリシリコンからなる第２の梁であってもよい。第２の可撓接続部材２２，２３，２４の各々は、支持部材２０と同じ材料で構成されてもよい。

第２の固定部２５は、第２の可撓接続部材２２，２３，２４の各々を第１の基板５の第１の面６に機械的に固定する。第２の固定部２５は、第２の可撓接続部材２２，２３，２４に一体化されてもよい。支持部材２０と第２の可撓接続部材２２，２３，２４と第２の固定部２５とは一体化されてもよい。支持部材２０は、第２の可撓接続部材２２，２３，２４及び第２の固定部２５を介して、第１の基板５に機械的に接続されている。第２の固定部２５は、例えば、ポリシリコンから構成されてもよい。第２の固定部２５は、第２の可撓接続部材２２，２３，２４と同じ材料で構成されてもよい。第２の固定部２５は、第２の可撓接続部材２２，２３，２４及び支持部材２０と同じ材料で構成されてもよい。

支持部材２０は、第１のパッド３０を支持する。支持部材２０は、第２の基板１０の第２の面１４に対向する第２の主面２０ｓを有してもよい。第１のパッド３０は、支持部材２０の第２の主面２０ｓ上に形成されてもよい。第１のパッド３０が薄膜であっても、支持部材２０は、第１のパッド３０を機械的に補強するとともに支える。第１の面６の法線に沿う方向からの平面視において、支持部材２０の少なくとも一部は半導体素子７に重なってもよい。支持部材２０の少なくとも一部は、半導体素子７の上方に、半導体素子７から間隔を空けて配置されてもよい。支持部材２０は、例えば、ポリシリコンから構成されてもよい。

支持部材２０は、第２の可撓接続部材２２，２３，２４に機械的に接続される。支持部材２０は、第２の可撓接続部材２２，２３，２４に一体化されてもよい。図４に示されるように、支持部材２０は、互いに異なる位置で、第２の可撓接続部材２２，２３，２４のそれぞれに機械的に接続されてもよい。図４を参照して、第１の基板５と第２の基板１０とが重なる方向からの平面視において、第１のパッド３０は、第１の可撓接続部材３３と第２の可撓接続部材２３との間に位置してもよい。第１の基板５と第２の基板１０とが重なる方向からの平面視において、第１のパッド３０は、第２の可撓接続部材２２と第２の可撓接続部材２４との間に位置してもよい。

支持部材２０は、突出部２１を有してもよい。突出部２１は、第１の面６側とは反対側に突出する。突出部２１は、第２の基板１０に向けて突出する。図３を参照して、突出部２１の高さｈは、第１のパッド３０の厚さｔよりも大きい。本明細書において、突出部２１の高さｈは、支持部材２０の第２の主面２０ｓから測定された高さを意味する。突出部２１は、第２の基板１０の第２の面１４に接触してもよいし、第２の基板１０の第２の面１４から離れてもよい。突出部２１は、支持部材２０上の第１のパッド３０が第２の基板１０の第２の面１４に衝突することを防ぐ。突出部２１は、第２の基板１０の第２の面１４と第１のパッド３０との間にバンプ１５が配置される空間を確保する。突出部２１は、第１のパッド３０から離れてもよい。突出部２１は、例えば、ポリシリコンから構成されてもよい。

第１の接合部２６は、支持部材２０を第２の基板１０に接合してもよい。支持部材２０は、第１の接合部２６を介して、第２の基板１０に接合されてもよい。特定的には、支持部材２０の突出部２１は、第１の接合部２６を介して、第２の基板１０に接合されてもよい。第１の接合部２６は、バンプ１５を介した第１のパッド３０と配線１２との間の電気的接続及び機械的接合を補強する。本実施の形態では、第１の接合部２６は、陽極接合部である。第１の接合部２６は陽極接合部に限られず、例えば、表面活性化接合部であってもよい。

絶縁層２８が、第１のパッド３０と支持部材２０との間に設けられてもよい。絶縁層２８は、支持部材２０の第２の主面２０ｓ上に設けられてもよい。絶縁層２８は、第１のパッド３０を支持部材２０から電気的に絶縁する。絶縁層２８は、例えば、窒化シリコンまたは二酸化シリコンから構成されてもよい。第１の基板５から最も離れた突出部２１の最上部は、絶縁層２８から露出してもよい。第２の基板１０に最も近い突出部２１の最上部は、絶縁層２８から露出してもよい。

半導体素子７は、第１の基板５及び第２の基板１０によって封止されてもよい。特定的には、第２の基板１０は、第３の接合部１６を介して、第１の基板５に接合されてもよい。第３の接合部１６は、第２の基板１０を第１の基板５に接合してもよい。本実施の形態では、第２の基板１０は、アルカリ金属イオンを含むＬＴＣＣ基板１１であり、かつ、第３の接合部１６は、陽極接合部である。第３の接合部１６は陽極接合部に限られず、例えば、表面活性化接合部であってもよい。

第１の基板５及び第２の基板１０は、第１の基板５上の半導体素子７を封止してもよい。第１の基板５はウエハであり、第１の基板５及び第２の基板１０は、第１の基板５上の半導体素子７を封止するウエハレベルパッケージを構成してもよい。ウエハレベルパッケージは、１つのウエハから得られるチップの数を増加させ得る。

図５から図１４を参照して、本実施の形態の半導体装置１の製造方法を説明する。
図５を参照して、本実施の形態の半導体装置１の製造方法は、半導体素子７を第１の基板５の第１の面６上及び第１の面６内の少なくとも１つに設けることを備える。一例として、半導体素子７は、第１の基板５の第１の面６上に載置されてもよい。別の例として、半導体素子７は、第１の基板５の第１の面６を加工することによって形成されてもよい。本実施の形態の半導体装置１の製造方法は、半導体素子７に電気的に接続される第２のパッド８を形成することをさらに備えてもよい。第２のパッド８は、例えば、半導体素子７の上面の周縁部上に形成されてもよい。第２のパッド８は、例えば、半導体素子７の周囲の第１の面６上に形成されてもよい。第２のパッド８は、例えば、図示しない絶縁膜を介して、半導体素子７の周囲の第１の面６上に形成されてもよい。

図６を参照して、本実施の形態の半導体装置１の製造方法は、犠牲層４０を第１の基板５の第１の面６上に形成することを備えてもよい。特定的には、犠牲層４０が、半導体素子７上と、第２のパッド８上と、半導体素子７及び第２のパッド８から露出する第１の基板５の第１の面６上とに形成されてもよい。犠牲層４０は、例えば、二酸化シリコンで構成されてもよい。

それから、本実施の形態の半導体装置１の製造方法は、第１の基板５の第１の面６の一部を露出させる第１の貫通孔４１と、第２のパッド８の一部を露出させる第２の貫通孔４２とを、犠牲層４０に形成することを備えてもよい。例えば、フォトリソグラフィ工程を用いて、第１の貫通孔４１及び第２の貫通孔４２は形成されてもよい。

図７から図９を参照して、本実施の形態の半導体装置１の製造方法は、半導体素子７に電気的に接続される第１の可撓接続部材３３を形成することと、第１の基板５の第１の面６の上方に、第１の可撓接続部材３３に電気的及び機械的に接続される第１のパッド３０を形成することとを備える。第１の面６の法線に沿う方向からの平面視において、第１のパッド３０の少なくとも一部は半導体素子７に重なるように、第１のパッド３０が形成される。特定的には、第１の可撓接続部材３３を形成することは、第１の可撓接続部材３３を第２のパッド８に電気的に接続しかつ機械的に固定する第１の固定部３５を形成することを含んでもよい。

本実施の形態の半導体装置１の製造方法は、第１の基板５の第１の面６に機械的に接続される第２の可撓接続部材２２，２３，２４を形成することと、第１の基板５の第１の面６の上方に、第２の可撓接続部材２２，２３，２４に機械的に接続される支持部材２０を形成することとをさらに備えてもよい。第１のパッド３０を形成することは、支持部材２０上に第１のパッド３０を形成することを含んでもよい。

特定的には、第２の可撓接続部材２２，２３，２４を形成することは、第２の可撓接続部材２２，２３，２４を第１の基板５の第１の面６に機械的に固定する第２の固定部２５を形成することを含んでもよい。特定的には、本実施の形態の半導体装置１の製造方法は、支持部材２０上に絶縁層２８を形成することをさらに備えてもよい。本実施の形態の半導体装置１の製造方法において、第１のパッド３０を形成することは、絶縁層２８上に第１のパッド３０を形成することを含んでもよい。

具体的には、図７を参照して、本実施の形態の半導体装置１の製造方法は、犠牲層４０上に、支持部材２０と、第２の可撓接続部材２２，２３，２４と、第２の固定部２５とを形成することを含んでもよい。さらに具体的には、犠牲層４０上に、ポリシリコン膜が形成される。ポリシリコン膜は、第１の貫通孔４１に充填される。フォトリソグラフィ工程などを用いて、ポリシリコン膜がパターニングされる。こうして、支持部材２０と第２の可撓接続部材２２，２３，２４と第２の固定部２５とが、同一工程で、形成されてもよい。特定的には、第１の面６の法線に沿う方向からの平面視において、支持部材２０の少なくとも一部は半導体素子７に重なるように、支持部材２０が形成されてもよい。

本実施の形態の半導体装置１の製造方法は、第１の面６側とは反対側に突出する突出部２１を支持部材２０上に形成することをさらに備えてもよい。例えば、突出部２１は、犠牲層４０上に形成されたポリシリコン膜を、フォトリソグラフィ工程などを用いて、パターニングすることによって形成されてもよい。特定的には、突出部２１は、支持部材２０と同一工程で形成されてもよい。

本実施の形態の半導体装置１の製造方法は、支持部材２０上に絶縁層２８を形成することをさらに備えてもよい。特定的には、本実施の形態の半導体装置１の製造方法は、支持部材２０の第２の主面２０ｓ上に絶縁層２８を形成することを備えてもよい。絶縁層２８は、例えば、窒化シリコンまたは二酸化シリコンから構成されてもよい。第１の基板５から最も離れた突出部２１の最上部は、絶縁層２８から露出してもよい。第２の基板１０に最も近い突出部２１の最上部は、絶縁層２８から露出してもよい。

図８を参照して、本実施の形態の半導体装置１の製造方法は、支持部材２０上に第１のパッド３０を形成することを備えてもよい。第１の面６の法線に沿う方向からの平面視において、第１のパッド３０の少なくとも一部は半導体素子７に重なっている。第１のパッド３０は、第１の基板５側とは反対側に第１の主面３１を有する。突出部２１の高さｈは、第１のパッド３０の厚さｔよりも大きい。特定的には、本実施の形態の半導体装置１の製造方法は、支持部材２０の第２の主面２０ｓ上に絶縁層２８を形成することと、絶縁層２８上に第１のパッド３０を形成することを備えてもよい。第１のパッド３０が突出部２１から離れるように、第１のパッド３０は形成されてもよい。本実施の形態の半導体装置１の製造方法は、犠牲層４０上に第１の可撓接続部材３３及び第１の固定部３５を形成することを備えてもよい。

具体的には、犠牲層４０上と支持部材２０上の絶縁層２８上とに、金属膜が形成される。金属膜は、第２の貫通孔４２に充填される。金属膜は、好ましくは、金（Ａｕ）から構成される。フォトリソグラフィ工程などを用いて金属膜がパターニングされる。こうして、第１のパッド３０と第１の可撓接続部材３３と第１の固定部３５とが、同一工程で、形成されてもよい。

図９を参照して、本実施の形態の半導体装置１の製造方法は、犠牲層４０を選択的に除去することを備えてもよい。犠牲層４０を選択的に除去することは、例えば、フッ酸の蒸気を用いたドライエッチング、または、フッ酸溶液を用いたウェットエッチングであってもよい。犠牲層４０を選択的に除去するという一つの工程で、第１のパッド３０及び第１の可撓接続部材３３は、第１の基板５の第１の面６から離間されてもよい。このように、本実施の形態の半導体装置１の製造方法は、第１の基板５に対して変形可能な第１の可撓接続部材３３を形成することを含んでもよい。本実施の形態の半導体装置１の製造方法は、第１の基板５に対して変位可能な第１のパッド３０を形成することを含んでもよい。

犠牲層４０を選択的に除去するという一つの工程で、支持部材２０及び第２の可撓接続部材２２，２３，２４は、第１の基板５の第１の面６から離間されてもよい。このように、本実施の形態の半導体装置１の製造方法は、第１の基板５に対して変形可能な第２の可撓接続部材２２，２３，２４を形成することを含んでもよい。本実施の形態の半導体装置１の製造方法は、第１の基板５に対して変位可能な支持部材２０を形成することを含んでもよい。犠牲層４０を選択的に除去するという一つの工程で、第１のパッド３０、第１の可撓接続部材３３、支持部材２０及び第２の可撓接続部材２２，２３，２４は、第１の基板５の第１の面６から離間されてもよい。

図１０から図１２を参照して、本実施の形態の半導体装置１の製造方法は、第２の基板１０を準備することをさらに備えてもよい。第２の基板１０を準備することは、ＬＴＣＣ基板１１を製造することを含んでもよい。

図１０を参照して、ＬＴＣＣ基板１１を製造することは、複数のグリーンシートを製造すること（Ｓ１１）を含んでもよい。特定的には、原料粉と有機バインダーとを含むスラリーが準備される。原料粉は、例えば、二酸化シリコン（ＳｉＯ₂）と、アルミナ（Ａｌ₂Ｏ₃）と、酸化リチウム（Ｌｉ₂Ｏ）または酸化ナトリウム（Ｎａ₂Ｏ）のようなアルカリ金属酸化物とを含んでもよい。有機バインダーは、例えば、ポリビニルアルコールであってもよい。スラリーを基板に塗布して乾燥することにより、複数のグリーンシートが製造される。

ＬＴＣＣ基板１１を製造することは、複数のグリーンシートに貫通孔を形成すること（Ｓ１２）を含んでもよい。例えば、パンチング法またはレーザ加工法によって、複数のグリーンシートに貫通孔が形成されてもよい。

ＬＴＣＣ基板１１を製造することは、複数のグリーンシート上に導電材料を設けること（Ｓ１３）を含んでもよい。例えば、スクリーン印刷法を用いて、導電性材料が貫通孔に充填されてもよい。さらに、スクリーン印刷法を用いて、導電性材料が複数のグリーンシートの表面に設けられてもよい。導電性材料を複数のグリーンシートの表面に設けることは、複数のグリーンシートの表面に、コンデンサ、コイル、抵抗などの電子回路を形成することを含んでもよい。

ＬＴＣＣ基板１１を製造することは、複数のグリーンシートを積層すること（Ｓ１４）を含んでもよい。特定的には、複数のグリーンシートを互いに位置合わせしながら、複数のグリーンシートは積層されてもよい。

ＬＴＣＣ基板１１を製造することは、複数のグリーンシートを焼成して、ＬＴＣＣ基板１１を製造すること（Ｓ１５）を含んでもよい。８５０℃以上９００℃以下のような低温で、複数のグリーンシートは焼成される。複数のグリーンシートが焼成される際、複数のグリーンシート上の導電性材料も焼成されて、ビア配線のような配線１２が形成されてもよい。

ＬＴＣＣ基板１１を製造することは、ＬＴＣＣ基板１１の表面を研磨すること（Ｓ１６）を含んでもよい。ＬＴＣＣ基板１１の第２の面１４の一部は、後に、第１の基板５に接合される第２の基板１０の第２の面１４の一部となり得る。ＬＴＣＣ基板１１の第２の面１４は研磨されてもよい。ＬＴＣＣ基板１１の第２の面１４は、１μｍ以下、好ましくは１００ｎｍ、さらに好ましくは５０ｎｍ以下の表面粗さを有してもよい。例えば、接着剤を用いて第２の基板１０を第１の基板５に接合する場合、第２の面１４は１μｍ以下の表面粗さを有することが好ましい。例えば、陽極接合法を用いて第２の基板１０を第１の基板５に接合する場合、第２の面１４は５０ｎｍ以下の表面粗さを有することが好ましい。こうして、図１１に示されるＬＴＣＣ基板１１が得られる。

図１２を参照して、第２の基板１０を準備することは、ＬＴＣＣ基板１１の第２の面１４の一部を除去することによって、ＬＴＣＣ基板１１にキャビティ１３を形成することを含んでもよい。例えば、ＬＴＣＣ基板１１の第２の面１４の一部を、フッ酸溶液でエッチングすることによって、ＬＴＣＣ基板１１にキャビティ１３が形成されてもよい。

図１２を参照して、第２の基板１０を準備することは、ＬＴＣＣ基板１１の第２の面１４から突出するバンプ１５を形成することを含んでもよい。一例では、キャビティ１３を形成するためにＬＴＣＣ基板１１の第２の面１４の一部をエッチングする際、キャビティ１３内に配線１２の一部を残存させることによって、ＬＴＣＣ基板１１の第２の面１４から突出するバンプ１５が形成されてもよい。例えば、配線１２に対するエッチングレートよりもＬＴＣＣ基板１１に対するエッチングレートが大きいエッチング剤を用いることによって、ＬＴＣＣ基板１１にキャビティ１３が形成されるとともに、ＬＴＣＣ基板１１の第２の面１４からキャビティ１３内に突出するバンプ１５が形成され得る。こうして、キャビティ１３と、配線１２に電気的に接続されたバンプ１５とが、一つの工程で形成されてもよい。キャビティ１３と、配線１２に一体化されるバンプ１５とが、一つの工程で形成されてもよい。

特定的には、ＬＴＣＣ基板１１の第２の面１４の一部をエッチングする際、配線１２の一部もエッチングされて、多孔質であるバンプ１５が形成されてもよい。例えば、キャビティ１３を形成するためにＬＴＣＣ基板１１の第２の面１４の一部をエッチングする際、金（Ａｕ）のような導電性材料と二酸化珪素（ＳｉＯ₂）のような無機添加物とから構成される配線１２において無機添加物を選択的にエッチングすることによって、多孔質であるバンプ１５が形成されてもよい。こうして、図１２に示される、キャビティ１３と、第２の面１４から突出するバンプ１５と、バンプ１５に電気的に接続される配線１２とを含む第２の基板１０が得られる。

ＬＴＣＣ基板１１の第２の面１４から突出するバンプ１５を形成する別の例では、ＬＴＣＣ基板１１の第２の面１４の一部をエッチングすることによって、ＬＴＣＣ基板１１にキャビティ１３が形成される。それから、ＬＴＣＣ基板１１の第２の面１４から露出する配線１２上にはんだからなるバンプ１５を形成する。こうして、キャビティ１３と、第２の面１４から突出するバンプ１５と、バンプ１５に電気的に接続される配線１２とを含む第２の基板１０が得られてもよい。

図１３を参照して、本実施の形態の半導体装置１の製造方法は、半導体素子７を覆うように、バンプ１５と、バンプ１５に電気的に接続される配線１２とを含む第２の基板１０を配置することを備える。第２の基板１０を配置することは、バンプ１５が突出する第２の基板１０の第２の面１４が第１の基板５の第１の面６に対向するとともに、第１の面６の法線に沿う方向からの平面視においてバンプ１５の少なくとも一部が第１のパッド３０に重なるように、第２の基板１０を配置することを含む。第２の基板１０の第２の面１４が第１のパッド３０の第１の主面３１に対向するように、第２の基板１０が配置されてもよい。特定的には、第１の面６の法線に沿う方向からの平面視において、バンプ１５全体が第１のパッド３０に重なっていてもよい。第１の面６の法線に沿う方向からの平面視において、バンプ１５の少なくとも一部が半導体素子７に重なっていてもよい。第２の基板１０は、アルカリ金属イオンを含む低温焼結セラミック（ＬＴＣＣ）基板１１である。

図１４を参照して、本実施の形態の半導体装置１の製造方法は、第２の基板１０に熱及び第１の電圧を印加することにより、第１のパッド３０を第２の面１４に向けて移動させて、バンプ１５を介して第１のパッド３０を配線１２に電気的に接続しかつ機械的に接合することを備える。

具体的には、第１の基板５及び第２の基板１０は、加熱される。第１の基板５及び第２の基板１０が１００℃以上５００℃以下、好ましくは２００℃以上４００℃以下の温度を有するように、第１の基板５と第２の基板１０とが加熱されてもよい。第２の基板１０を加熱することによって、ＬＴＣＣ基板１１である第２の基板１０中のアルカリ金属イオンは動きやすくなる。

第２の基板１０に第１の電圧が印加される。支持部材２０に、第１の電圧とは異なる第２の電圧が印加される。特定的には、第２の電圧は第１の電圧よりも大きくてもよい。例えば、支持部材２０は、電源４５の正極に接続され、第２の基板１０は、電源４５の負極に接続されてもよい。電源４５は直流電源である。第２の基板１０上に配置されたダミーガラス基板（図示せず）を介して、第２の基板１０に第１の電圧が印加されてもよい。ダミーガラス基板は、配線１２、バンプ１５、第１のパッド３０、第１の可撓接続部材３３、第１の固定部３５及び第２のパッド８を介して第１の電圧が半導体素子７に印加されることを防ぎ、半導体素子７が電気的に破壊されることを防ぐことができる。

電源４５を用いて、第１の電圧及び第２の電圧がそれぞれ第２の基板１０及び支持部材２０に印加されると、第２の基板１０内のアルカリ金属イオンが、第２の面１４から電源４５の負極側に移動する。第２の基板１０の第２の面１４に、アルカリ金属イオンが欠乏した層である第１の電荷層４６が形成される。第１の電圧を印加する前の第２の基板１０内では、アルカリ金属イオンは、酸素イオンなどの陰イオンと電荷的に釣り合って存在している。陰イオンは、アルカリ金属イオンよりも動きにくい。第１の電荷層４６は、第１の電圧を印加することによって取り残された陰イオンから構成される。第１の電荷層４６は、負電荷層である。静電誘導現象により、第１の電荷層４６は、第２の面１４に対向する支持部材２０の表面に、第１の電荷層４６と反対の極性を有する第２の電荷層４７を誘起する。特定的には、第１の電荷層４６は、支持部材２０の突出部２１の表面に第２の電荷層４７を誘起する。第２の電荷層４７は、正電荷層である。第１の電荷層４６と、第１の電荷層４６と反対の極性を有する第２の電荷層４７との間に、静電引力が発生する。

第１のパッド３０は、第１の可撓接続部材３３に機械的に接続されているため、第１のパッド３０は、第１の基板５及び第２の基板１０に対して変位可能に構成されている。第１のパッド３０を支持する支持部材２０は第２の可撓接続部材２２，２３，２４に機械的に接続されているため、支持部材２０もまた、第１の基板５及び第２の基板１０に対して変位可能に構成されている。そのため、この静電引力は、支持部材２０を第２の基板１０の第２の面１４に向けて移動させる。

支持部材２０は第２の基板１０の第２の面１４に接触してもよい。特定的には、支持部材２０の突出部２１は、第２の基板１０の第２の面１４に接触してもよい。第２の基板１０及び支持部材２０はそれぞれ第１の電圧及び第２の電圧が印加されているため、支持部材２０と第２の基板１０との接触部に、陽極接合部である第１の接合部２６が形成されてもよい。特定的には、支持部材２０の突出部２１と第２の基板１０との接触部に、陽極接合部である第１の接合部２６が形成されてもよい。こうして、支持部材２０は、陽極接合部である第１の接合部２６を介して、第２の基板１０に接合されてもよい。特定的には、支持部材２０の突出部２１は、陽極接合部である第１の接合部２６を介して、第２の基板１０の第２の面１４に接合されてもよい。

第２の面１４に向けた支持部材２０の移動は、支持部材２０によって支持される第１のパッド３０を第２の面１４に向けて移動させる。第１のパッド３０は、第２の面１４から突出するバンプ１５に接触する。第１のパッド３０は、バンプ１５を押し潰してもよい。こうして、第１のパッド３０は、バンプ１５を介して、配線１２に電気的に接続されかつ機械的に接合される。

図１４を参照して、本実施の形態の半導体装置１の製造方法は、第１の基板５及び第２の基板１０によって半導体素子７を封止することをさらに備えてもよい。すなわち、本実施の形態の半導体装置１の製造方法は、第３の接合部１６を介して、第２の基板１０を第１の基板５に接合することを備えてもよい。特定的には、半導体素子７を封止することは、陽極接合法により、第２の基板１０を第１の基板５に接合することを含んでもよい。すなわち、半導体素子７を封止することは、陽極接合部である第３の接合部１６を介して、第２の基板１０を第１の基板５に接合することを含んでもよい。

さらに特定的には、半導体素子７を封止することは、第１の基板５及び第２の基板１０に第３の電圧及び第１の電圧をそれぞれ印加することにより、第２の基板１０を第１の基板５に陽極接合することを含んでもよい。特定的には、支持部材２０及び第１の基板５は、互いに電気的に並列に接続されており、第３の電圧は第２の電圧に実質的に等しくてもよい。すなわち、第１のパッド３０に第２の電圧を印加することは、第１の基板５に第２の電圧を印加することを含んでもよい。第２の基板１０に第１の電圧を印加するとともに第１の基板５及び支持部材２０に第２の電圧を印加するという一つの工程で、第１のパッド３０がバンプ１５に電気的に接続されかつ機械的に接合されるとともに、第２の基板１０が第１の基板５に陽極接合されてもよい。

半導体素子７を封止することは、陽極接合法に代えて、表面活性化接合（ＳＡＢ）法により、第２の基板１０を第１の基板５に接合することを含んでもよい。第２の基板１０は、表面活性化接合部である第３の接合部１６を介して、第１の基板５に接合されてもよい。具体的には、第１の基板５の第１の面６及び第２の基板１０の第２の面１４にイオンビームまたはプラズマを照射することにより、第１の面６及び第２の面１４に形成された酸化膜並びに第１の面６及び第２の面１４に付着した水酸基、水分子及び有機物などが除去される。イオンビームまたはプラズマが照射された第１の面６及び第２の面１４では、結合手が露出している。イオンビームまたはプラズマが照射された第１の面６及び第２の面１４は、他の原子と結合しやすい活性状態を有する。室温以上の環境下において、活性状態を有する第２の面１４を活性状態を有する第１の面６に接合する。こうして、表面活性化接合（ＳＡＢ）法により、第２の基板１０が第１の基板５に接合され得る。

図１４を参照して、本実施の形態の半導体装置１の製造方法は、第２の基板１０及び支持部材２０に第１の電圧及び第２の電圧をそれぞれ印加して、陽極接合部である第１の接合部２６を介して、支持部材２０を第２の基板１０に接合することをさらに備えてもよい。支持部材２０は、電源４５の正極に接続され、第２の基板１０は、電源４５の負極に接続される。第２の基板１０及び支持部材２０に第１の電圧及び第２の電圧をそれぞれ印加することにより、支持部材２０は第２の基板１０に陽極接合されてもよい。第２の基板１０及び支持部材２０に第１の電圧及び第２の電圧をそれぞれ印加することにより、支持部材２０は、陽極接合部である第１の接合部２６を介して、第２の基板１０の第２の面１４に接合されてもよい。

本実施の形態の半導体装置１の製造方法は、支持部材２０上に絶縁層２８を形成することをさらに備えてもよい。本実施の形態の半導体装置１の製造方法において、第１のパッド３０を形成することは、絶縁層２８上に第１のパッド３０を形成することを含んでもよい。絶縁層２８は、第１のパッド３０を支持部材２０から電気的に絶縁する。絶縁層２８は、支持部材２０に印加される第２の電圧が、第１のパッド３０、第１の可撓接続部材３３、第１の固定部３５及び第２のパッド８を介して、半導体素子７に印加されることを防ぐことができる。こうして、図１から図４に示される本実施の形態の半導体装置１が製造され得る。

本実施の形態の半導体装置１及びその製造方法の効果を説明する。
本実施の形態の半導体装置１は、第１の面６を有する第１の基板５と、第１の面６上及び第１の面６内の少なくとも１つに設けられる半導体素子７と、半導体素子７に電気的に接続される第１の可撓接続部材３３と、第１の可撓接続部材３３に電気的及び機械的に接続される第１のパッド３０と、第１の基板５の第１の面６に対向する第２の面１４を有しかつ半導体素子７を覆う第２の基板１０とを備える。第２の基板１０は、第２の面１４から突出するバンプ１５と、バンプ１５に電気的に接続される配線１２とを含む。第２の基板１０は、アルカリ金属イオンを含む低温焼結セラミック（ＬＴＣＣ）基板１１である。第１のパッド３０は、バンプ１５を介して配線１２に電気的に接続されかつ機械的に接合される。第１の面６の法線に沿う方向からの平面視において、第１のパッド３０の少なくとも一部は半導体素子７に重なっている。第１の面６の法線に沿う方向からの平面視において、バンプ１５の少なくとも一部は第１のパッド３０に重なっている。

本実施の形態の半導体装置１では、第１のパッド３０は、第１の可撓接続部材３３に電気的及び機械的に接続されている。そのため、半導体素子７の動作を妨げることなく、第１の面６の法線に沿う方向からの平面視において第１のパッド３０の少なくとも一部が半導体素子７に重なるとともにバンプ１５の少なくとも一部が第１のパッド３０に重なるように、第１のパッド３０及びバンプ１５は配置され得る。低温同時焼成セラミック（ＬＴＣＣ）基板１１である第２の基板１０の配線１２及びバンプ１５の低い位置精度に起因して第１のパッド３０のサイズが増大しても、本実施の形態の半導体装置１は小型化され得る。

本実施の形態の半導体装置１では、小さなサイズを有する半導体装置１において、第１のパッド３０のサイズが増加され得る。そのため、低温同時焼成セラミック（ＬＴＣＣ）基板１１である第２の基板１０の配線１２及びバンプ１５の低い位置精度にかかわらず、第１のパッド３０は、バンプ１５を介して、確実に、配線１２に電気的に接続されかつ機械的に接合され得る。

本実施の形態の半導体装置１は、第１の基板５の第１の面６に機械的に接続される第２の可撓接続部材２２，２３，２４と、第１のパッド３０を支持する支持部材２０とをさらに備えてもよい。支持部材２０は、第２の可撓接続部材２２，２３，２４に機械的に接続されてもよい。そのため、半導体素子７の動作を妨げることなく、第１の面６の法線に沿う方向からの平面視において第１のパッド３０の少なくとも一部が半導体素子７に重なるとともにバンプ１５の少なくとも一部が第１のパッド３０に重なるように、第１のパッド３０及びバンプ１５は配置され得る。本実施の形態の半導体装置１は小型化され得る。

さらに、第１の可撓接続部材３３及び第２の可撓接続部材２２，２３，２４は、第１のパッド３０の第１の主面３１を、安定的に、第２の基板１０の第２の面１４に対向させることを可能にする。第１のパッド３０は、広い面積で確実にバンプ１５に接合され得る。本実施の形態の半導体装置１によれば、第１のパッド３０と配線１２とは、互いに、バンプ１５を介して、安定的に、電気的に接続されかつ機械的に接合され得る。

本実施の形態の半導体装置１は、支持部材２０を第２の基板１０に接合する第１の接合部２６を備えてもよい。第１の接合部２６は、バンプ１５を介した第１のパッド３０と配線１２との間の電気的接続及び機械的接合を補強する。本実施の形態の半導体装置１によれば、第１のパッド３０と配線１２とは、互いに、バンプ１５を介して、安定的に、電気的に接続されかつ機械的に接合され得る。

本実施の形態の半導体装置１は、第１のパッド３０と支持部材２０との間に絶縁層２８をさらに備えてもよい。絶縁層２８は、第１のパッド３０を支持部材２０から電気的に絶縁する。本実施の形態の半導体装置１によれば、第１のパッド３０に電気的に接続される半導体素子７が電気的に破壊されることが防がれ得る。

本実施の形態の半導体装置１では、支持部材２０は、第２の基板１０に向けて突出する突出部２１を有してもよい。突出部２１の高さｈは、第１のパッド３０の厚さよりも大きくてもよい。突出部２１は、支持部材２０上の第１のパッド３０が第２の基板１０の第２の面１４に衝突することを防ぐ。突出部２１は、第２の基板１０の第２の面１４と第１のパッド３０との間にバンプ１５が配置される空間を確保する。本実施の形態の半導体装置１によれば、第１のパッド３０と配線１２とは、互いに、バンプ１５を介して、安定的に、電気的に接続されかつ機械的に接合され得る。

本実施の形態の半導体装置１では、半導体素子７は、第１の基板５及び第２の基板１０によって封止されてもよい。特定的には、本実施の形態の半導体装置１では、第２の基板１０は、陽極接合部または表面活性化接合部を介して、第１の基板５に接合されもよい。第１の基板５及び第２の基板１０は、周囲の環境から、半導体素子７を保護し得る。本実施の形態の半導体装置１は、長い寿命を有する。

本実施の形態の半導体装置１の製造方法は、半導体素子７を第１の基板５の第１の面６上及び第１の面６内の少なくとも１つに設けることと、半導体素子７に電気的に接続される第１の可撓接続部材３３を形成することと、第１の基板５の第１の面６の上方に、第１の可撓接続部材３３に電気的及び機械的に接続される第１のパッド３０を形成することとを備える。第１のパッド３０を形成することは、第１の面６の法線に沿う方向からの平面視において第１のパッド３０の少なくとも一部が半導体素子７に重なるように、第１のパッド３０を形成することを含む。本実施の形態の半導体装置１の製造方法は、半導体素子７を覆うように、バンプ１５と、バンプ１５に電気的に接続される配線１２とを含む第２の基板１０を配置することを備える。第２の基板１０を配置することは、バンプ１５が突出する第２の基板１０の第２の面１４が、第１の基板５の第１の面６に対向するとともに、第１の面６の法線に沿う方向からの平面視においてバンプ１５の少なくとも一部が第１のパッド３０に重なるように、第２の基板１０を配置することを含む。第２の基板１０は、アルカリ金属イオンを含む低温焼結セラミック（ＬＴＣＣ）基板１１である。本実施の形態の半導体装置１の製造方法は、第２の基板１０に熱及び第１の電圧を印加することにより、第１のパッド３０を第２の面１４に向けて移動させて、バンプ１５を介して第１のパッド３０を配線１２に電気的に接続しかつ機械的に接合することをさらに備える。

本実施の形態の半導体装置１の製造方法では、第１のパッド３０に電気的及び機械的に接続される第１の可撓接続部材３３が形成される。そのため、半導体素子７の動作を妨げることなく、第１の面６の法線に沿う方向からの平面視において第１のパッド３０の少なくとも一部が半導体素子７に重なるとともにバンプ１５の少なくとも一部が第１のパッド３０に重なるように、第１のパッド３０及びバンプ１５は配置され得る。低温同時焼成セラミック（ＬＴＣＣ）基板１１である第２の基板１０の配線１２及びバンプ１５の低い位置精度に起因して第１のパッド３０のサイズが増大しても、本実施の形態の半導体装置１の製造方法によれば、小型化され得る半導体装置１が製造され得る。

本実施の形態の半導体装置１の製造方法によれば、小さなサイズを有する半導体装置１において、第１のパッド３０のサイズが増加され得る。そのため、低温同時焼成セラミック（ＬＴＣＣ）基板１１である第２の基板１０の配線１２及びバンプ１５の低い位置精度にかかわらず、第１のパッド３０は、バンプ１５を介して、確実に、配線１２に電気的に接続されかつ機械的に接合され得る。本実施の形態の半導体装置１の製造方法によれば、小さなサイズを有する半導体装置１が高い歩留りで製造され得る。

本実施の形態の半導体装置１の製造方法は、第１の面６に機械的に接続される第２の可撓接続部材２２，２３，２４を形成することと、第１の基板５の第１の面６の上方に、第２の可撓接続部材２２，２３，２４に機械的に接続される支持部材２０を形成することとをさらに備えてもよい。第１のパッド３０を形成することは、支持部材２０上に第１のパッド３０を形成することを含んでもよい。そのため、半導体素子７の動作を妨げることなく、第１の面６の法線に沿う方向からの平面視において第１のパッド３０の少なくとも一部が半導体素子７に重なるとともにバンプ１５の少なくとも一部が第１のパッド３０に重なるように、第１のパッド３０及びバンプ１５は配置され得る。本実施の形態の半導体装置１の製造方法によれば、小型化され得る半導体装置１が製造され得る。

さらに、本実施の形態の半導体装置１の製造方法において、第１のパッド３０を第２の面１４に向けて移動させることは、支持部材２０に、第１の電圧とは異なる第２の電圧を印加することにより、支持部材２０を第２の面１４に向けて移動させることを含んでもよい。第２の基板１０及び支持部材２０に第１の電圧及び第２の電圧をそれぞれ印加することによって第１のパッド３０が第２の面１４に向けて移動する間、第１の可撓接続部材３３及び第２の可撓接続部材２２，２３，２４は、第１のパッド３０の第１の主面３１を、安定的に、第２の基板１０の第２の面１４に対向させることを可能にする。第１のパッド３０は、広い面積で確実にバンプ１５に接合され得る。本実施の形態の半導体装置１の製造方法によれば、第１のパッド３０と配線１２とは、バンプ１５を介して、安定的に、電気的に接続されかつ機械的に接合され得る。

本実施の形態の半導体装置１の製造方法は、支持部材２０に第２の電圧を印加することにより、陽極接合部である第１の接合部２６を介して、支持部材２０を第２の基板１０に接合することをさらに備えてもよい。第１の接合部２６は、バンプ１５を介した第１のパッド３０と配線１２との間の電気的接続及び機械的接合を補強する。本実施の形態の半導体装置１の製造方法によれば、第１のパッド３０と配線１２とは、互いに、バンプ１５を介して、安定的に、電気的に接続されかつ機械的に接合され得る。

本実施の形態の半導体装置１の製造方法は、支持部材２０上に絶縁層２８を形成することをさらに備えてもよい。第１のパッド３０を形成することは、絶縁層２８上に第１のパッド３０を形成することを含んでもよい。絶縁層２８は、第１のパッド３０を支持部材２０から電気的に絶縁する。絶縁層２８は、支持部材２０に印加される第２の電圧が、第１のパッド３０、第１の可撓接続部材３３、第１の固定部３５及び第２のパッド８を介して、半導体素子７に印加されることを防ぐことができる。本実施の形態の半導体装置１の製造方法によれば、支持部材２０を第２の基板１０に陽極接合する際に、第１のパッド３０に電気的に接続される半導体素子７が電気的に破壊されることが防がれ得る。

本実施の形態の半導体装置１の製造方法は、第１の面６側とは反対側に突出する突出部２１を支持部材２０上に形成することをさらに備えてもよい。突出部２１の高さｈは、第１のパッド３０の厚さｔよりも大きくてもよい。第１の電荷層４６と第２の電荷層４７との間の第１の静電引力及び第１の電荷層４６と第３の電荷層４８との間の第２の静電引力によって、第１のパッド３０を第２の面１４に向けて移動させる際、突出部２１は、支持部材２０上の第１のパッド３０が第２の基板１０の第２の面１４に衝突することを防ぐ。突出部２１は、第２の基板１０の第２の面１４と第１のパッド３０との間にバンプ１５が配置される空間を確保する。本実施の形態の半導体装置１の製造方法によれば、第１のパッド３０と配線１２とは、互いに、バンプ１５を介して、安定的に、電気的に接続されかつ機械的に接合され得る。

本実施の形態の半導体装置１の製造方法は、第１の基板５及び第２の基板１０によって半導体素子７を封止することをさらに備えてもよい。本実施の形態の半導体装置１の製造方法では、半導体素子７を封止することは、陽極接合法または表面活性化接合法により、第２の基板１０を第１の基板５に接合することを含んでもよい。第１の基板５及び第２の基板１０は、周囲の環境から、半導体素子７を保護し得る。本実施の形態の半導体装置１の製造方法によれば、長い寿命を有する半導体装置１が製造され得る。

本実施の形態の半導体装置１の製造方法では、半導体素子７を封止することは、第１の基板５及び第２の基板１０に第２の電圧及び第１の電圧をそれぞれ印加することにより、第２の基板１０を第１の基板５に陽極接合することを含んでもよい。本実施の形態の半導体装置１の製造方法では、第２の基板１０に第１の電圧を印加するとともに第１の基板５及び支持部材２０に第２の電圧を印加するという一つの工程で、第１のパッド３０がバンプ１５に電気的に接続されかつ機械的に接合されるとともに、第２の基板１０が第１の基板５に陽極接合され得る。本実施の形態の半導体装置１の製造方法によれば、少ない工程数で、半導体装置１が製造され得る。

図１５を参照して、本実施の形態の変形例の半導体装置１ａ及びその製造方法では、陽極接合部または表面活性化接合部である第１の接合部２６に代えて、支持部材２０及び第２の基板１０に接着する材料から構成される第１の接合部２６ａを用いて、支持部材２０が第２の基板１０に接合されてもよい。特定的には、支持部材２０及び第２の基板１０に接着する材料から構成される第１の接合部２６ａを用いて、支持部材２０の突出部２１が第２の基板１０に接合されてもよい。支持部材２０及び第２の基板１０に接着する材料から構成される第１の接合部２６ａは、共晶接合部、または、接着剤、はんだもしくはフリットガラスの接合部であってもよい。

支持部材２０及び第２の基板１０に接着する材料から構成される第１の接合部２６ａは、支持部材２０上に形成される。特定的には、支持部材２０及び第２の基板１０に接着する材料から構成される第１の接合部２６ａは、支持部材２０の突出部２１上に形成される。第２の基板１０及び支持部材２０に第１の電圧及び第２の電圧がそれぞれ印加されると、第１のパッド３０は第２の面１４に向けて移動する。第１の接合部２６ａは、第２の基板１０の第２の面１４に接触する。支持部材２０及び第２の基板１０に接着する材料から構成される第１の接合部２６ａを用いて、支持部材２０は、第２の基板１０に接合される。特定的には、支持部材２０及び第２の基板１０に接着する材料から構成される第１の接合部２６ａを用いて、支持部材２０の突出部２１は、第２の基板１０の第２の面１４に接合される。

実施の形態２．
図１６から図１８を参照して、実施の形態２に係る半導体装置１ｂを説明する。本実施の形態の半導体装置１ｂは、基本的には、実施の形態１の半導体装置１と同様の構成を備えるが、主に以下の点で異なる。

本実施の形態の半導体装置１ｂは、実施の形態１の半導体装置１における支持部材２０及び絶縁層２８を備えていない。本実施の形態の半導体装置１ｂは、実施の形態１の半導体装置１における第２の可撓接続部材２２，２３，２４に代えて、１つ以上の第３の可撓接続部材２２ｂ，２３ｂ，２４ｂを備える。

第３の可撓接続部材２２ｂ，２３ｂ，２４ｂは、第１のパッド３０及び第１の基板５の第１の面６に機械的に接続される。特定的には、第３の可撓接続部材２２ｂ，２３ｂ，２４ｂの各々は、第３の固定部２５ｂを介して、第１の基板５の第１の面６に機械的に固定されてもよい。第３の可撓接続部材２２ｂ，２３ｂ，２４ｂは、第１の基板５の第１の面６及び第２の基板１０の第２の面１４から離れている。第３の可撓接続部材２２ｂ，２３ｂ，２４ｂは、第１の基板５及び第２の基板１０に対して変形可能に構成されている。

第３の可撓接続部材２２ｂ，２３ｂ，２４ｂは、細長いリングの形状を有する第３の梁であってもよい。第３の可撓接続部材２２ｂ，２３ｂ，２４ｂの各々は、ミアンダ形状を有する第３の梁であってもよい。第３の可撓接続部材２２ｂ，２３ｂ，２４ｂの各々は、金属のような導電性材料からなる第３の梁であってもよい。第３の可撓接続部材２２ｂ，２３ｂ，２４ｂの各々は、例えば、金（Ａｕ）、白金（Ｐｔ）、銅（Ｃｕ）またはアルミニウム（Ａｌ）から構成されてもよい。第３の可撓接続部材２２ｂ，２３ｂ，２４ｂは、第１のパッド３０と同じ材料で構成されてもよい。

第３の固定部２５ｂは、第３の可撓接続部材２２ｂ，２３ｂ，２４ｂに一体化されてもよい。第３の固定部２５ｂは、金属のような導電性材料から構成されてもよい。第３の固定部２５ｂは、例えば、金（Ａｕ）、白金（Ｐｔ）、銅（Ｃｕ）またはアルミニウム（Ａｌ）から構成されてもよい。第３の固定部２５ｂは、第３の可撓接続部材２２ｂ，２３ｂ，２４ｂと同じ材料で構成されてもよい。第３の固定部２５ｂは、第３の可撓接続部材２２ｂ，２３ｂ，２４ｂと同じ材料で構成されてもよい。

第１のパッド３０は、第１の可撓接続部材３３だけでなく第３の可撓接続部材２２ｂ，２３ｂ，２４ｂにも機械的に接続される。第３の可撓接続部材２２ｂ，２３ｂ，２４ｂは、第１のパッド３０に一体化されてもよい。第１のパッド３０、第３の可撓接続部材２２ｂ，２３ｂ，２４ｂ及び第３の固定部２５ｂは、導電性材料から構成されており、第１のパッド３０、第３の可撓接続部材２２ｂ，２３ｂ，２４ｂ及び第３の固定部２５ｂは、第１の基板５に電気的に接続されてもよい。第１のパッド３０は、第３の可撓接続部材２２ｂ，２３ｂ，２４ｂと同じ材料で構成されてもよい。第１のパッド３０と第３の可撓接続部材２２ｂ，２３ｂ，２４ｂと第３の固定部２５ｂとは一体化されてもよい。第１のパッド３０は、第３の可撓接続部材２２ｂ，２３ｂ，２４ｂ及び第３の固定部２５ｂと同じ材料で構成されてもよい。

図１８に示されるように、第１のパッド３０は、互いに異なる位置で、第１の可撓接続部材３３と１つ以上の第３の可撓接続部材２２ｂ，２３ｂ，２４ｂとのそれぞれに機械的に接続されてもよい。第１の基板５と第２の基板１０とが重なる方向からの平面視において、第１のパッド３０は、第１の可撓接続部材３３と第３の可撓接続部材２３ｂとの間に位置してもよい。第１の基板５と第２の基板１０とが重なる方向からの平面視において、第１のパッド３０は、第３の可撓接続部材２２ｂと第３の可撓接続部材２４ｂとの間に位置してもよい。

本実施の形態の半導体装置１ｂでは、実施の形態１の半導体装置１における第１の接合部２６に代えて、第１のパッド３０を第２の基板１０に接合する第２の接合部２６ｂを備えてもよい。第１のパッド３０は、第２の接合部２６ｂを介して、第２の基板１０に接合されてもよい。第２の接合部２６ｂは、バンプ１５を介した第１のパッド３０と配線１２との間の電気的接続及び機械的接合を補強する。第２の接合部２６ｂは、第１のパッド３０が第２の基板１０の第２の面１４に衝突することを防ぐ。第２の接合部２６ｂは、第２の基板１０の第２の面１４と第１のパッド３０との間にバンプ１５が配置される空間を確保する。特定的には、第２の接合部２６ｂは、バンプ１５の周りを囲むように、第２の基板１０の第２の面１４と第１のパッド３０との間に配置されてもよい。第２の接合部２６ｂは、金（Ａｕ）またはポリイミドなどの樹脂のような、第１のパッド３０及び第２の基板１０に接着する材料で構成されている。

図５及び図１９から図２４を参照して、本実施の形態の半導体装置１ｂの製造方法を説明する。

図５を参照して、本実施の形態の半導体装置１ｂの製造方法は、半導体素子７を第１の基板５の第１の面６上及び第１の面６内の少なくとも１つに設けることと、半導体素子７に電気的に接続される第２のパッド８を形成することとを備える。

図１９を参照して、本実施の形態の半導体装置１ｂの製造方法は、犠牲層４０ｂを第１の基板５の第１の面６上に形成することを備えてもよい。特定的には、犠牲層４０ｂは、半導体素子７上と、第２のパッド８上と、半導体素子７及び第２のパッド８から露出する第１の基板５の第１の面６上とに形成されてもよい。第１の基板５の第１の面６側とは反対側の犠牲層４０ｂの表面が平坦になるように、犠牲層４０ｂは形成されてもよい。犠牲層４０ｂは、例えば、二酸化シリコンで構成されてもよい。

それから、本実施の形態の半導体装置１ｂの製造方法は、第１の基板５の第１の面６の一部を露出させる第１の貫通孔４１ｂと、第２のパッド８の一部を露出させる第２の貫通孔４２ｂとを、犠牲層４０ｂに形成することを備えてもよい。例えば、フォトリソグラフィ工程を用いて、第１の貫通孔４１ｂ及び第２の貫通孔４２ｂは形成されてもよい。

図２０から図２２を参照して、本実施の形態の半導体装置１ｂの製造方法は、半導体素子７に電気的に接続される第１の可撓接続部材３３を形成することと、第１の基板５の第１の面６の上方に、第１の可撓接続部材３３に電気的及び機械的に接続される第１のパッド３０を形成することとを備える。第１の面６の法線に沿う方向からの平面視において、第１のパッド３０の少なくとも一部は半導体素子７に重なっている。特定的には、半導体素子７に電気的に接続される第１の可撓接続部材３３を形成することは、半導体素子７に電気的に接続される第２のパッド８を形成することと、第１の可撓接続部材３３を第２のパッド８に電気的に接続しかつ機械的に固定する第１の固定部３５を形成することとを含んでもよい。

本実施の形態の半導体装置１ｂの製造方法は、第１のパッド３０及び第１の基板５の第１の面６に機械的に接続される第３の可撓接続部材２２ｂ，２３ｂ，２４ｂを形成することをさらに備えてもよい。特定的には、第３の可撓接続部材２２ｂ，２３ｂ，２４ｂを形成することは、第３の可撓接続部材２２ｂ，２３ｂ，２４ｂを第１の基板５の第１の面６に機械的に固定する第３の固定部２５ｂを形成することを含んでもよい。特定的には、第３の可撓接続部材２２ｂ，２３ｂ，２４ｂは、第１のパッド３０を第１の基板５に電気的に接続してもよい。より特定的には、第３の可撓接続部材２２ｂ，２３ｂ，２４ｂ及び第３の固定部２５ｂは、第１のパッド３０を第１の基板５に電気的に接続してもよい。

具体的には、図２０を参照して、本実施の形態の半導体装置１ｂの製造方法は、犠牲層４０ｂ上に、第１のパッド３０と、第１の可撓接続部材３３と、第１の固定部３５と、第３の可撓接続部材２２ｂ，２３ｂ，２４ｂと、第３の固定部２５ｂとを形成することを備える。第１の面６の法線に沿う方向からの平面視において、第１のパッド３０の少なくとも一部が半導体素子７に重なるように、第１のパッド３０が形成される。第１のパッド３０は、第１の基板５側とは反対側に第１の主面３１を有する。具体的には、犠牲層４０ｂ上に、金属膜が形成される。金属膜は、第１の貫通孔４１ｂ及び第２の貫通孔４２ｂに充填される。金属膜は、好ましくは、金（Ａｕ）から構成される。フォトリソグラフィ工程などを用いて金属膜がパターニングされる。こうして、第１のパッド３０と第１の可撓接続部材３３と第１の固定部３５と第３の可撓接続部材２２ｂ，２３ｂ，２４ｂと第３の固定部２５ｂとが、同一工程で、形成されてもよい。

図２１を参照して、本実施の形態の半導体装置１ｂの製造方法は、第１のパッド３０上に第２の接合部２６ｂを形成することを備える。特定的には、第１のパッド３０の第１の主面３１上に、第２の接合部２６ｂが形成される。さらに特定的には、第１のパッド３０の第１の主面３１の周縁部上に、第２の接合部２６ｂが形成されてもよい。第２の接合部２６ｂは、金（Ａｕ）またはポリイミドなどの樹脂のような、第１のパッド３０及び第２の基板１０に接着する材料で構成されている。

図２２を参照して、本実施の形態の半導体装置１ｂの製造方法は、犠牲層４０ｂを選択的に除去することを備えてもよい。本実施の形態の半導体装置１ｂの製造方法における、犠牲層４０ｂを選択的に除去する方法は、実施の形態１の半導体装置１の製造方法における、犠牲層４０を選択的に除去する方法と同じである。犠牲層４０ｂを選択的に除去するという一つの工程で、第１のパッド３０、第１の可撓接続部材３３及び第３の可撓接続部材２２ｂ，２３ｂ，２４ｂは、第１の基板５の第１の面６から離間されてもよい。このように、本実施の形態の半導体装置１ｂの製造方法は、第１の基板５に対して変形可能な第１の可撓接続部材３３を形成することを含んでもよい。本実施の形態の半導体装置１ｂの製造方法は、第１の基板５に対して変形可能な第３の可撓接続部材２２ｂ，２３ｂ，２４ｂを形成することを含んでもよい。本実施の形態の半導体装置１ｂの製造方法は、第１の基板５に対して変位可能な第１のパッド３０を形成することを含んでもよい。

図２３を参照して、本実施の形態の半導体装置１ｂの製造方法は、半導体素子７を覆うように、バンプ１５と、バンプ１５に電気的に接続される配線１２とを含む第２の基板１０を配置することを備える。第２の基板１０を配置することは、バンプ１５が突出する第２の基板１０の第２の面１４が第１の基板５の第１の面６に対向するとともに、第１の面６の法線に沿う方向からの平面視においてバンプ１５の少なくとも一部が第１のパッド３０に重なるように、第２の基板１０を配置することを含む。特定的には、第２の基板１０の第２の面１４が第１のパッド３０の第１の主面３１に対向するように、第２の基板１０が配置されてもよい。特定的には、第１の面６の法線に沿う方向からの平面視において、バンプ１５全体が第１のパッド３０に重なっていてもよい。第１の面６の法線に沿う方向からの平面視において、バンプ１５の少なくとも一部が半導体素子７に重なっていてもよい。第２の基板１０は、アルカリ金属イオンを含む低温焼結セラミック（ＬＴＣＣ）基板１１である。

図２４を参照して、本実施の形態の半導体装置１ｂの製造方法は、第２の基板１０に熱及び第１の電圧を印加することにより、第１のパッド３０を第２の面１４に向けて移動させて、バンプ１５を介して第１のパッド３０を配線１２に電気的に接続しかつ機械的に接合することを備える。

具体的には、第１の基板５及び第２の基板１０は、加熱される。第１の基板５及び第２の基板１０が１００℃以上５００℃以下、好ましくは２００℃以上４００℃以下の温度を有するように、第１の基板５及び第２の基板１０は加熱されてもよい。第２の基板１０を加熱することによって、ＬＴＣＣ基板１１である第２の基板１０中のアルカリ金属イオンは動きやすくなる。

第２の基板１０に、第１の電圧が印加される。第１のパッド３０に、第１の電圧とは異なる第２の電圧が印加される。特定的には、第３の可撓接続部材２２ｂ，２３ｂ，２４ｂ及び第３の固定部２５ｂを介して第１のパッド３０が第１の基板５に電気的に接続されている場合には、電源４５は第１の基板５に接続されて、第１の基板５を介して、第２の電圧が第１のパッド３０に印加されてもよい。特定的には、第２の電圧は第１の電圧よりも大きくてもよい。例えば、第１の基板５は、電源４５の正極に接続され、第２の基板１０は、電源４５の負極に接続される。電源４５は直流電源である。第２の基板１０上に配置されたダミーガラス基板（図示せず）を介して、第２の基板１０に第１の電圧を印加してもよい。

電源４５を用いて、第１の電圧及び第２の電圧が第２の基板１０及び第１のパッド３０にそれぞれ印加されると、第２の基板１０内のアルカリ金属イオンが、第２の面１４から電源４５の負極側に移動する。第２の基板１０の第２の面１４に、アルカリ金属イオンが欠乏した層である第１の電荷層４６が形成される。第１の電圧を印加する前の第２の基板１０内では、アルカリ金属イオンは、酸素イオンなどの陰イオンと電荷的に釣り合って存在している。陰イオンは、アルカリ金属イオンよりも動きにくい。第１の電荷層４６は、第１の電圧を印加することによって取り残された陰イオンから構成される。第１の電荷層４６は、負電荷層である。静電誘導現象により、第１の電荷層４６は、第２の面１４に対向する第１のパッド３０の第１の主面３１に、第１の電荷層４６と反対の極性を有する第２の電荷層４７を誘起する。第２の電荷層４７は、正電荷層である。第１の電荷層４６と、第１の電荷層４６と反対の極性を有する第２の電荷層４７との間に、静電引力が発生する。

第１のパッド３０は、第１の可撓接続部材３３及び第３の可撓接続部材２２ｂ，２３ｂ，２４ｂに機械的に接続されるため、第１のパッド３０は、第１の基板５及び第２の基板１０に対して変位可能に構成されている。静電引力は、第１のパッド３０を第２の面１４に向けて移動させる。第１のパッド３０は、第２の面１４から突出するバンプ１５に接触する。第１のパッド３０は、バンプ１５を押し潰してもよい。こうして、第１のパッド３０は、バンプ１５を介して、配線１２に電気的に接続されかつ機械的に接合される。

図２４を参照して、本実施の形態の半導体装置１ｂの製造方法は、第２の基板１０及び第１のパッド３０に第１の電圧及び第２の電圧をそれぞれ印加して、第１のパッド３０を第２の面１４に向けて移動させることにより、第２の接合部２６ｂを介して第１のパッド３０を第２の基板１０に接合することを備えてもよい。第２の基板１０及び第１のパッド３０に第１の電圧及び第２の電圧をそれぞれ印加すると、第１の電荷層４６と第２の電荷層４７との間に静電引力が発生する。この静電引力は、第１のパッド３０を第２の面１４に向けて移動させて、第１のパッド３０上の第２の接合部２６ｂを第２の基板１０の第２の面１４に接触させる。第２の接合部２６ｂは、第１のパッド３０及び第２の基板１０に接着する材料で構成されている。そのため、第１のパッド３０は、第２の接合部２６ｂを介して、第２の基板１０の第２の面１４に機械的に接合される。この静電引力により、第１のパッド３０上の第２の接合部２６ｂは、第２の基板１０の第２の面１４に熱圧着されてもよい。

第２の接合部２６ｂは、第１のパッド３０が第２の基板１０の第２の面１４に衝突することを防ぐ。第２の接合部２６ｂは、第２の基板１０の第２の面１４と第１のパッド３０との間にバンプ１５が配置される空間を確保する。本実施の形態では、陽極接合部ではなく、第１のパッド３０及び第２の基板１０に接着する材料からなる第２の接合部２６ｂを用いて、第１のパッド３０は第２の基板１０に接合される。そのため、本実施の形態の半導体装置１ｂの製造方法において第２の基板１０に印加される第１の電圧と第１のパッド３０に印加される第２の電圧との差の絶対値は、実施の形態１の半導体装置１の製造方法において第２の基板１０に印加される第１の電圧と支持部材２０に印加される第２の電圧との差の絶対値よりも小さくてもよい。

図２４を参照して、本実施の形態の半導体装置１ｂの製造方法は、第１の基板５及び第２の基板１０によって半導体素子７を封止することをさらに備えてもよい。本実施の形態の半導体装置１ｂの製造方法における半導体素子７の封止方法は、実施の形態１の半導体装置１の製造方法における半導体素子７の封止方法と同様である。

本実施の形態の半導体装置１ｂの効果を説明する。本実施の形態の半導体装置１ｂは、実施の形態１の半導体装置１の効果と同様の効果を奏するが、以下の点で異なる。

本実施の形態の半導体装置１ｂは、第１のパッド３０及び第１の基板５の第１の面６に機械的に接続される第３の可撓接続部材２２ｂ，２３ｂ，２４ｂをさらに備えてもよい。第１のパッド３０は、第１の可撓接続部材３３に加えて、第３の可撓接続部材２２ｂ，２３ｂ，２４ｂにも機械的に接続される。そのため、半導体素子７の動作を妨げることなく、第１の面６の法線に沿う方向からの平面視において第１のパッド３０の少なくとも一部が半導体素子７に重なるとともにバンプ１５の少なくとも一部が第１のパッド３０に重なるように、第１のパッド３０及びバンプ１５は配置され得る。低温同時焼成セラミック（ＬＴＣＣ）基板１１である第２の基板１０の配線１２及びバンプ１５の低い位置精度に起因して第１のパッド３０のサイズが増大しても、本実施の形態の半導体装置１ｂは小型化され得る。

さらに、第１の可撓接続部材３３及び第３の可撓接続部材２２ｂ，２３ｂ，２４ｂは、第１のパッド３０の第１の主面３１を、安定的に、第２の面１４に対向させることを可能にする。第１のパッド３０は、広い面積で確実にバンプ１５に接合され得る。本実施の形態の半導体装置１ｂによれば、第１のパッド３０と配線１２とは、互いに、バンプ１５を介して、安定的に、電気的に接続されかつ機械的に接合され得る。

本実施の形態の半導体装置１ｂは、第１のパッド３０を第２の基板１０に接合する第２の接合部２６ｂをさらに備えてもよい。第２の接合部２６ｂは、バンプ１５を介した第１のパッド３０と配線１２との間の電気的接続及び機械的接合を補強する。本実施の形態の半導体装置１ｂによれば、第１のパッド３０と配線１２とは、互いに、安定的に、電気的に接続されかつ機械的に接合され得る。

本実施の形態の半導体装置１ｂの製造方法は、第１のパッド３０及び第１の基板５の第１の面６に機械的に接続される第３の可撓接続部材２２ｂ，２３ｂ，２４ｂを形成することをさらに備えてもよい。そのため、半導体素子７の動作を妨げることなく、第１の面６の法線に沿う方向からの平面視において第１のパッド３０の少なくとも一部が半導体素子７に重なるとともにバンプ１５の少なくとも一部が第１のパッド３０に重なるように、第１のパッド３０及びバンプ１５は配置され得る。低温同時焼成セラミック（ＬＴＣＣ）基板１１である第２の基板１０の配線１２及びバンプ１５の低い位置精度に起因して第１のパッド３０のサイズが増大しても、本実施の形態の半導体装置１ｂの製造方法によれば、小型化され得る半導体装置１ｂが製造され得る。

さらに、本実施の形態の半導体装置１ｂの製造方法において、第１のパッド３０を第２の面１４に向けて移動させることは、第１のパッド３０に、第１の電圧とは異なる第２の電圧を印加することを含んでもよい。第２の基板１０及び第１のパッド３０に第１の電圧及び第２の電圧をそれぞれ印加することによって第１のパッド３０が第２の面１４に向けて移動する間、第１の可撓接続部材３３及び第３の可撓接続部材２２ｂ，２３ｂ，２４ｂは、第１のパッド３０の第１の主面３１を、安定的に、第２の基板１０の第２の面１４に対向させることを可能にする。第１のパッド３０は、広い面積で確実にバンプ１５に接合され得る。本実施の形態の半導体装置１ｂの製造方法によれば、第１のパッド３０と配線１２とは、安定的に、電気的に接続されかつ機械的に接合され得る。

本実施の形態の半導体装置１ｂの製造方法では、第３の可撓接続部材２２ｂ，２３ｂ，２４ｂは第１の基板５に電気的に接続されてもよい。本実施の形態の半導体装置１ｂの製造方法において、第１のパッド３０に第２の電圧を印加することは、第１の基板５を介して第１のパッド３０に第２の電圧を印加することを含んでもよい。第１の基板５を介して第１のパッド３０に第２の電圧を印加することにより、容易に、第２の電圧が第１のパッド３０に印加され得る。

本実施の形態の半導体装置１ｂの製造方法は、第１のパッド３０及び第２の基板１０の第２の面１４のいずれかの上に第２の接合部２６ｂを形成することと、第２の基板１０に熱及び第１の電圧を印加して、第１のパッド３０を第２の面１４に向けて移動させることにより、第２の接合部２６ｂを介して第１のパッド３０を第２の基板１０に接合することとを備えてもよい。第２の接合部２６ｂは、バンプ１５を介した第１のパッド３０と配線１２との間の電気的接続及び機械的接合を補強する。本実施の形態の半導体装置１ｂの製造方法によれば、第１のパッド３０と配線１２とは、互いに、安定的に、電気的に接続されかつ機械的に接合され得る。

図２５を参照して、本実施の形態の変形例の半導体装置１ｃ及びその製造方法では、第１のパッド３０及び第２の基板１０に接着する材料から構成される第２の接合部２６ｂに代えて、陽極接合部または表面活性化接合部である第２の接合部２６ｃを用いて、第１のパッド３０が第２の基板１０に接合されてもよい。第２の接合部２６ｃが陽極接合部である場合を例に挙げて、本実施の形態の変形例の半導体装置１ｃ及びその製造方法を以下説明する。

第２の接合部２６ｃは、ポリシリコン、アモルファスシリコンまたはアルミニウムのような、第２の基板１０と陽極接合され得る材料から構成されてもよい。第２の接合部２６ｃは、第１のパッド３０上に形成される。第２の基板１０に熱及び第１の電圧が印加されると、第１のパッド３０は第２の面１４に向けて移動する。第２の接合部２６ｃは、第２の基板１０の第２の面１４に接触する。第２の接合部２６ｃは第２の基板１０と陽極接合され得る材料から構成されているため、第２の接合部２６ｃは、第２の基板１０の第２の面１４に陽極接合される。

第２の接合部２６ｃと第１のパッド３０との間に絶縁層２８ｃが配置されてもよい。絶縁層２８ｃは、例えば、窒化シリコンまたは二酸化シリコンから構成されてもよい。絶縁層２８ｃは、第１のパッド３０を第２の接合部２６ｃから電気的に絶縁する。絶縁層２８ｃは、第２の接合部２６ｃを第２の基板１０に陽極接合するために第２の基板１０と第２の接合部２６ｃとの間に印加される電圧が、第１のパッド３０、第１の可撓接続部材３３、第１の固定部３５及び第２のパッド８を介して、半導体素子７に印加されることを防ぎ、半導体素子７が破壊されることを防ぐことができる。本実施の形態の変形例の半導体装置１ｃ及びその製造方法によれば、第１のパッド３０に電気的に接続される半導体素子７が電気的に破壊されることがより確実に防がれ得る。

実施の形態３．
図５、図１９、図２０及び図２６から図２９を参照して、本実施の形態の半導体装置１ｂ（図１６から図１８を参照）の製造方法を説明する。本実施の形態の半導体装置１ｂの製造方法は、基本的には、実施の形態２の半導体装置１ｂの製造方法と同様の工程を備えるが、主に以下の点で異なる。

本実施の形態の半導体装置１ｂの製造方法は、実施の形態２の半導体装置１ｂの製造方法と同じく、図５、図１９及び図２０に示される工程を備える。

それから、図２６を参照して、本実施の形態の半導体装置１ｂの製造方法は、犠牲層４０ｂを選択的に除去することを備えてもよい。犠牲層４０ｂを選択的に除去するという一工程で、第１のパッド３０、第１の可撓接続部材３３及び第３の可撓接続部材２２ｂ，２３ｂ，２４ｂは、第１の基板５の第１の面６から離間されてもよい。このように、本実施の形態の半導体装置１ｂの製造方法は、第１の基板５に対して変形可能な第１の可撓接続部材３３を形成することを含んでもよい。本実施の形態の半導体装置１ｂの製造方法は、第１の基板５に対して変形可能な第３の可撓接続部材２２ｂ，２３ｂ，２４ｂを形成することを含んでもよい。本実施の形態の半導体装置１ｂの製造方法は、第１の基板５に対して変位可能な第１のパッド３０を形成することを含んでもよい。本実施の形態の半導体装置１ｂの製造方法における犠牲層４０ｂを選択的に除去する方法は、実施の形態２の半導体装置１ｂの製造方法における犠牲層４０ｂを選択的に除去する方法と同じである。

図２７を参照して、本実施の形態の半導体装置１ｂの製造方法は、図１２に示される第２の基板１０の第２の面１４上に第２の接合部２６ｂを形成することを備える。特定的には、第２の接合部２６ｂは、バンプ１５の周りを囲むように、第２の基板１０の第２の面１４上に配置されてもよい。第２の接合部２６ｂは、金（Ａｕ）またはポリイミドなどの樹脂のような、第１のパッド３０及び第２の基板１０に接着する材料で構成されてもよい。

図２８を参照して、本実施の形態の半導体装置１ｂの製造方法は、半導体素子７を覆うように、バンプ１５と、バンプ１５に電気的に接続される配線１２とを含む第２の基板１０を配置することを備える。第２の基板１０を配置することは、バンプ１５が突出する第２の基板１０の第２の面１４が第１の基板５の第１の面６に対向するとともに、第１の面６の法線に沿う方向からの平面視においてバンプ１５の少なくとも一部が第１のパッド３０に重なるように、第２の基板１０を配置することを含む。特定的には、第２の基板１０の第２の面１４が第１のパッド３０の第１の主面３１に対向するように、第２の基板１０が配置されてもよい。特定的には、第１の面６の法線に沿う方向からの平面視において、バンプ１５全体が第１のパッド３０に重なっていてもよい。第１の面６の法線に沿う方向からの平面視において、バンプ１５の少なくとも一部が半導体素子７に重なっていてもよい。第２の基板１０は、アルカリ金属イオンを含む低温焼結セラミック（ＬＴＣＣ）基板１１である。

図２９を参照して、本実施の形態の半導体装置１ｂの製造方法は、第２の基板１０に熱及び第１の電圧を印加することにより、第１のパッド３０を第２の面１４に向けて移動させて、バンプ１５を介して第１のパッド３０を配線１２に電気的に接続しかつ機械的に接合することを備える。本実施の形態の半導体装置１ｂの製造方法における、第１のパッド３０をバンプ１５に電気的に接続しかつ機械的に接合することは、実施の形態２の半導体装置１ｂの製造方法における、第１のパッド３０をバンプ１５に電気的に接続しかつ機械的に接合することと同様である。

図２９を参照して、本実施の形態の半導体装置１ｂの製造方法は、第２の基板１０及び第１のパッド３０に第１の電圧及び第２の電圧をそれぞれ印加して、第１のパッド３０を第２の面１４に向けて移動させることにより、第２の接合部２６ｂを介して第１のパッド３０を第２の基板１０に接合することを備えてもよい。特定的には、電源４５は第２の基板１０に接続されて、第１の基板５を介して、第２の電圧が第１のパッド３０に印加されてもよい。第２の基板１０及び第１のパッド３０に第１の電圧及び第２の電圧をそれぞれ印加すると、第２の基板１０の第２の面１４に第１の電荷層４６が形成される。静電誘導現象により、第２の面１４に対向する第１のパッド３０の第１の主面３１に、第１の電荷層４６と反対の極性を有する第２の電荷層４７が誘起される。第１の電荷層４６と第２の電荷層４７との間に静電引力が発生する。

この静電引力は、第１のパッド３０を第２の面１４に向けて移動させて、第１のパッド３０を第２の基板１０の第２の面１４上の第２の接合部２６ｂに接触させる。第２の接合部２６ｂは、第１のパッド３０及び第２の基板１０に接着する材料で構成されている。そのため、第１のパッド３０は、第２の接合部２６ｂを介して、第２の基板１０の第２の面１４に接合される。この静電引力により、第２の基板１０の第２の面１４上の第２の接合部２６ｂは、第１のパッド３０に熱圧着されてもよい。

第２の接合部２６ｂは、第１のパッド３０が第２の基板１０の第２の面１４に衝突することを防ぐ。第２の接合部２６ｂは、第２の基板１０の第２の面１４と第１のパッド３０との間にバンプ１５が配置される空間を確保する。本実施の形態では、陽極接合部ではなく、第１のパッド３０及び第２の基板１０に接着する材料からなる第２の接合部２６ｂを用いて、第１のパッド３０は第２の基板１０に接合される。そのため、本実施の形態の半導体装置１ｂの製造方法において第２の基板１０に印加される第１の電圧と第１のパッド３０に印加される第２の電圧との差の絶対値は、実施の形態１の半導体装置１の製造方法において第２の基板１０に印加される第１の電圧と支持部材２０に印加される第２の電圧との差の絶対値よりも小さくてもよい。

図２９を参照して、本実施の形態の半導体装置１ｂの製造方法は、第１の基板５及び第２の基板１０によって半導体素子７を封止することをさらに備えてもよい。本実施の形態の半導体装置１ｂの製造方法における半導体素子７の封止方法は、実施の形態１及び実施の形態２の半導体装置１，１ｂの製造方法における半導体素子７の封止方法と同様である。

本実施の形態の半導体装置１ｂの製造方法の効果を説明する。本実施の形態の半導体装置１ｂの製造方法は、実施の形態２の半導体装置１ｂの製造方法の効果と同様の効果を奏するが、以下の点で異なる。

本実施の形態の半導体装置１ｂの製造方法は、第２の基板１０の第２の面１４上に第２の接合部２６ｂを形成することと、第２の基板１０に熱及び第１の電圧を印加して、第１のパッド３０を第２の面１４に向けて移動させることにより、第２の接合部２６ｂを介して第１のパッド３０を第２の基板１０に接合することとを備える。第２の接合部２６ｂは、バンプ１５を介した第１のパッド３０と配線１２との間の電気的接続及び機械的接合を補強する。本実施の形態の半導体装置１ｂの製造方法によれば、第１のパッド３０と配線１２とは、互いに、安定的に、電気的に接続されかつ機械的に接合され得る。

実施の形態４．
図３０を参照して、実施の形態４に係る半導体装置１ｄを説明する。本実施の形態の半導体装置１ｄは、基本的には、実施の形態１の半導体装置１と同様の構成を備えるが、主に以下の点で異なる。

本実施の形態の半導体装置１ｄでは、第２の基板１０は、共晶接合部、または、接着剤、はんだもしくはフリットガラスの接合部である第３の接合部１６ｄを介して、第１の基板５に接合される。共晶接合部、または、接着剤、はんだもしくはフリットガラスの接合部である本実施の形態の第３の接合部１６ｄは、陽極接合部または表面活性化接合部である実施の形態１における第３の接合部１６よりも厚い。本実施の形態の第３の接合部１６ｄは、第１のパッド３０よりも厚くてもよい。

本実施の形態の半導体装置１ｄの製造方法を説明する。本実施の形態の半導体装置１ｄの製造方法は、基本的には、実施の形態１の半導体装置１の製造方法と同様の工程を備えるが、主に以下の点で異なる。

本実施の形態の半導体装置１ｄの製造方法において、半導体素子７を封止することは、共晶接合法、または、接着剤、はんだ若しくはフリットガラスを用いた接合法により、第２の基板１０を第１の基板５に接合することを含む。言い換えると、半導体素子７を封止することは、共晶接合部、または、接着剤、はんだもしくはフリットガラスの接合部である第３の接合部１６ｄにより、第２の基板１０を第１の基板５に接合することを含む。

共晶接合法により、第２の基板１０を第１の基板５に接合することは、例えば、以下の工程を有する。第１の基板５の第１の面６上に、第１の金属からなる第１の金属層が形成される。第２の基板１０の第２の面１４上に、第２の金属からなる第２の金属層が形成される。第２の金属層が第１の金属層に接触するように、第１の基板５上に第２の基板１０を積層する。第１の基板５及び第２の基板１０に熱及び圧力を印加することにより、第１の基板５と第２の基板１０との間に、第１の金属と第２の金属との共晶合金が形成される。この共晶合金を含む共晶接合部である第３の接合部１６ｄにより、第２の基板１０は、第１の基板５に接合される。

接着剤、はんだまたはフリットガラスを用いた接合法により、第２の基板１０を第１の基板５に接合することは、例えば、以下の工程を有する。第１の基板５及び第２の基板１０の少なくとも１つに、接着剤、はんだまたはフリットガラスが塗布される。第１の基板５上に第２の基板１０を積層する。第１の基板５及び第２の基板１０に圧力を印加する。第１の基板５及び第２の基板１０に熱をさらに印加してもよい。こうして、第２の基板１０は、接着剤、はんだまたはフリットガラスの接合部である第３の接合部１６ｄにより、第１の基板５に接合される。

本実施の形態の半導体装置１ｄ及びその製造方法の効果を説明する。本実施の形態の半導体装置１ｄ及びその製造方法は、実施の形態１の半導体装置１及びその製造方法の効果と同様の効果を奏するが、以下の点で主に異なる。

共晶接合部、または、接着剤、はんだもしくはフリットガラスの接合部である本実施の形態における第３の接合部１６ｄは、陽極接合部または表面活性化接合部である実施の形態１における第３の接合部１６よりも厚い。そのため、本実施の形態における半導体素子７と配線１２との間の距離は、実施の形態１における半導体素子７と配線１２との間の距離よりも大きい。本実施の形態の半導体装置１ｄでは、第１のパッド３０は、第１の可撓接続部材３３に電気的及び機械的に接続される。本実施の形態の半導体装置１ｄの製造方法は、半導体素子７に電気的に接続される第１の可撓接続部材３３を形成することと、第１の基板５の第１の面６の上方に、第１の可撓接続部材３３に電気的及び機械的に接続される第１のパッド３０を形成することとを備える。本実施の形態の半導体装置１ｄ及びその製造方法によれば、半導体素子７と配線１２との間の距離が変化しても、第１のパッド３０と配線１２とは、互いに、バンプ１５を介して、安定的に、電気的に接続されかつ機械的に接合され得る。

本実施の形態の変形例の半導体装置及びその製造方法では、陽極接合部または表面活性化接合部である第１の接合部２６に代えて、支持部材２０及び第２の基板１０に接着する材料から構成されるである第１の接合部２６ａ（図１５を参照）を用いて、支持部材２０が第２の基板１０に接合されてもよい。

実施の形態５．
図３１を参照して、実施の形態５に係る半導体装置１ｅを説明する。本実施の形態の半導体装置１ｅは、基本的には、実施の形態２の半導体装置１ｂと同様の構成を備えるが、主に以下の点で異なる。

本実施の形態の半導体装置１ｅでは、第２の基板１０は、共晶接合部、または、接着剤、はんだもしくはフリットガラスの接合部である第３の接合部１６ｄを介して、第１の基板５に接合される。共晶接合部、または、接着剤、はんだもしくはフリットガラスの接合部である本実施の形態における第３の接合部１６ｄは、陽極接合部または表面活性化接合部である実施の形態２における第３の接合部１６よりも厚い。本実施の形態における第３の接合部１６ｄは、第１のパッド３０よりも厚くてもよい。

本実施の形態の半導体装置１ｅの製造方法を説明する。本実施の形態の半導体装置１ｅの製造方法は、基本的には、実施の形態２の半導体装置１ｂの製造方法と同様の工程を備えるが、主に以下の点で異なる。

本実施の形態の半導体装置１ｅの製造方法において、半導体素子７を封止することは、共晶接合法、または、接着剤、はんだ若しくはフリットガラスを用いた接合法により、第２の基板１０を第１の基板５に接合することを含む。言い換えると、半導体素子７を封止することは、共晶接合部、または、接着剤、はんだもしくはフリットガラスの接合部である第３の接合部１６ｄにより、第２の基板１０を第１の基板５に接合することを含む。

本実施の形態の半導体装置１ｅ及びその製造方法の効果を説明する。本実施の形態の半導体装置１ｅ及びその製造方法は、実施の形態２の半導体装置１ｂ及びその製造方法の効果に加えて、実施の形態４の半導体装置１ｄ及びその製造方法の効果を奏する。

本実施の形態の変形例の半導体装置及びその製造方法では、第１のパッド３０及び第２の基板１０に接着する材料から構成される第２の接合部２６ｂに代えて、陽極接合部または表面活性化接合部である第２の接合部２６ｃ（図２５を参照）を用いて、第１のパッド３０が第２の基板１０に接合されてもよい。

実施の形態６．
図３２及び図３３を参照して、実施の形態６に係る半導体装置１ｆを説明する。本実施の形態の半導体装置１ｆは、実施の形態１の半導体装置１と同様の構成を備えるが、主に以下の点で異なる。

本実施の形態では、半導体素子７は、トランジスタである。特定的には、半導体素子７は、パワートランジスタであってもよい。半導体素子７は、シリコン（Ｓｉ）、窒化ガリウム（ＧａＮ）または炭化珪素（ＳｉＣ）のような半導体材料で構成されてもよい。

第１の基板５は、第２のパッド８と電気接続部５０とを含む。第２のパッド８は、半導体素子７から離れて、第１の面６上に配置されている。電気接続部５０は、第１の基板５の内部に設けられてもよい。電気接続部５０は、第１の基板５の第１の面６上に設けられてもよい。第２のパッド８は、電気接続部５０を介して、半導体素子７に電気的に接続されている。第２のパッド８は、第１の可撓接続部材３３を介して、第１のパッド３０に電気的に接続されている。

実施の形態６に係る半導体装置１ｆの製造方法を説明する。本実施の形態の半導体装置１ｆの製造方法は、実施の形態１の半導体装置１の製造方法と同様の工程を備えるが、主に以下の点で異なる。

本実施の形態の半導体装置１ｆの製造方法では、第１の基板５は、第２のパッド８と電気接続部５０とを含む。半導体素子７を第１の基板５の第１の面６上及び第１の面６内の少なくとも１つ設けることは、半導体素子７を第２のパッド８から離して配置することを含む。第２のパッド８は、電気接続部５０を介して、半導体素子７に電気的に接続されている。第１の可撓接続部材３３は、第２のパッド８に電気的に接続されている。

本実施の形態の半導体装置１ｆ及びその製造方法の効果を説明する。
本実施の形態の半導体装置１ｆは、実施の形態１の半導体装置１の効果に加えて、以下の効果を奏する。本実施の形態の半導体装置１ｆでは、第１の基板５は、第２のパッド８と電気接続部５０とを含む。第２のパッド８は、半導体素子７から離れて、第１の面６上に配置されている。第２のパッド８は、電気接続部５０を介して、半導体素子７に電気的に接続されている。第２のパッド８は、第１の可撓接続部材３３を介して、第１のパッド３０に電気的に接続されている。本実施の形態の半導体装置１ｆでは、第２のパッド８は、半導体素子７から離れて配置されているため、半導体素子７から発生する熱によって第２のパッド８が損傷することが防がれ得る。

本実施の形態の半導体装置１ｆの製造方法は、実施の形態１の半導体装置１の製造方法の効果に加えて、以下の効果を奏する。本実施の形態の半導体装置１ｆの製造方法では、第２のパッド８は、半導体素子７から離れて配置されている。そのため、半導体素子７から発生する熱によって第２のパッド８が損傷することが防がれ得る。

今回開示された実施の形態１から実施の形態６及びそれらの変形例はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態１から実施の形態６及びそれらの変形例の少なくとも２つを組み合わせてもよい。例えば、実施の形態１及びその変形例並びに実施の形態４において、実施の形態２の第２の接合部２６ｂを用いて、第１のパッド３０を第２の基板１０の第２の面１４に接合してもよい。本発明の範囲は、上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。

１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ 半導体装置、５ 第１の基板、６ 第１の面、７ 半導体素子、８ 第２のパッド、１０ 第２の基板、１１ 低温同時焼成セラミック（ＬＴＣＣ）基板、１２ 配線、１３ キャビティ、１４ 第２の面、１５ バンプ、１６，１６ｄ 第３の接合部、２０ 支持部材、２０ｓ 第２の主面、２１ 突出部、２２，２３，２４ 第２の可撓接続部材、２２ｂ，２３ｂ，２４ｂ 第３の可撓接続部材、２５ 第２の固定部、２５ｂ 第３の固定部、２６，２６ａ 第１の接合部、２６ｂ，２６ｃ 第２の接合部、２８，２８ｃ 絶縁層、３０ 第１のパッド、３１ 第１の主面、３３ 第１の可撓接続部材、３５ 第１の固定部、４０，４０ｂ 犠牲層、４１，４１ｂ 第１の貫通孔、４２，４２ｂ 第２の貫通孔、４５ 電源、４６ 第１の電荷層、４７ 第２の電荷層、４８ 第３の電荷層、５０ 電気接続部。

Claims (21)

1. 第１の面を有する第１の基板と、
   前記第１の面上及び前記第１の面内の少なくとも１つに設けられる半導体素子と、
   前記半導体素子に電気的に接続される第１の可撓接続部材と、
   前記第１の可撓接続部材に電気的及び機械的に接続される第１のパッドと、
   前記第１の基板の前記第１の面に対向する第２の面を有しかつ前記半導体素子を覆う第２の基板とを備え、
   前記第２の基板は、前記第２の面から突出するバンプと、前記バンプに電気的に接続される配線とを含み、
   前記第２の基板は、アルカリ金属イオンを含む低温焼結セラミック基板であり、
   前記第１のパッドは、前記バンプを介して前記配線に電気的に接続されかつ機械的に接合され、
   前記第１の面の法線に沿う方向からの平面視において、前記第１のパッドの少なくとも一部は前記半導体素子に重なっており、
   前記第１の面の前記法線に沿う前記方向からの前記平面視において、前記バンプの少なくとも一部は前記第１のパッドに重なっている、半導体装置。
2. 前記第１の基板の前記第１の面に機械的に接続される第２の可撓接続部材と、
   前記第１のパッドを支持する支持部材とをさらに備え、前記支持部材は前記第２の可撓接続部材に機械的に接続される、請求項１に記載の半導体装置。
3. 前記支持部材を前記第２の基板に接合する第１の接合部を備える、請求項２に記載の半導体装置。
4. 前記第１のパッドと前記支持部材との間に絶縁層をさらに備える、請求項２または請求項３に記載の半導体装置。
5. 前記支持部材は、前記第２の基板に向けて突出する突出部を有し、
   前記突出部の高さは、前記第１のパッドの厚さよりも大きい、請求項２から請求項４のいずれか１項に記載の半導体装置。
6. 前記第１の基板は、第２のパッドと電気接続部とを含み、
   前記第２のパッドは、前記半導体素子から離れて、前記第１の面上に配置され、
   前記第２のパッドは、前記電気接続部を介して、前記半導体素子に電気的に接続され、
   前記第２のパッドは、前記第１の可撓接続部材を介して、前記第１のパッドに電気的に接続されている、請求項２から請求項５のいずれか１項に記載の半導体装置。
7. 前記第１のパッド及び前記第１の基板の前記第１の面に機械的に接続される第３の可撓接続部材をさらに備える、請求項１に記載の半導体装置。
8. 前記第１のパッドを前記第２の基板に接合する第２の接合部をさらに備える、請求項１から請求項７のいずれか１項に記載の半導体装置。
9. 前記半導体素子は、前記第１の基板及び前記第２の基板によって封止される、請求項１から請求項８のいずれか１項に記載の半導体装置。
10. 前記第２の基板は、陽極接合部、表面活性化接合部、共晶接合部、または、接着剤、はんだもしくはフリットガラスの接合部を介して、前記第１の基板に接合される、請求項９に記載の半導体装置。
11. 半導体素子を第１の基板の第１の面上及び前記第１の面内の少なくとも１つに設けることと、
    前記半導体素子に電気的に接続される第１の可撓接続部材を形成することと、
    前記第１の基板の前記第１の面の上方に、前記第１の可撓接続部材に電気的及び機械的に接続される第１のパッドを形成することとを備え、前記第１のパッドを形成することは、前記第１の面の法線に沿う方向からの平面視において前記第１のパッドの少なくとも一部が前記半導体素子に重なるように、前記第１のパッドを形成することを含み、さらに、
    前記半導体素子を覆うように、バンプと、前記バンプに電気的に接続される配線とを含む第２の基板を配置することを備え、前記第２の基板を配置することは、前記バンプが突出する前記第２の基板の第２の面が前記第１の基板の前記第１の面に対向するとともに、前記第１の面の前記法線に沿う前記方向からの前記平面視において前記バンプの少なくとも一部が前記第１のパッドに重なるように、前記第２の基板を配置することを含み、前記第２の基板は、アルカリ金属イオンを含む低温焼結セラミック基板であり、さらに、
    前記第２の基板に熱及び第１の電圧を印加することにより、前記第１のパッドを前記第２の面に向けて移動させて、前記バンプを介して前記第１のパッドを前記配線に電気的に接続しかつ機械的に接合することを備える、半導体装置の製造方法。
12. 前記第１の面に機械的に接続される第２の可撓接続部材を形成することと、
    前記第１の基板の前記第１の面の上方に、前記第２の可撓接続部材に機械的に接続される支持部材を形成することとをさらに備え、
    前記第１のパッドを形成することは、前記支持部材上に前記第１のパッドを形成することを含み、
    前記第１のパッドを前記第２の面に向けて移動させることは、前記支持部材に、前記第１の電圧とは異なる第２の電圧を印加することにより、前記支持部材を前記第２の面に向けて移動させることを含む、請求項１１に記載の半導体装置の製造方法。
13. 前記支持部材に前記第２の電圧を印加することにより、陽極接合部である第１の接合部を介して、前記支持部材を前記第２の基板に接合することをさらに備える、請求項１２に記載の半導体装置の製造方法。
14. 前記支持部材上に絶縁層を形成することをさらに備え、
    前記第１のパッドを形成することは、前記絶縁層上に前記第１のパッドを形成することを含む、請求項１２または請求項１３に記載の半導体装置の製造方法。
15. 前記第１の面側とは反対側に突出する突出部を前記支持部材上に形成することをさらに備え、
    前記突出部の高さは、前記第１のパッドの厚さよりも大きい、請求項１２から請求項１４のいずれか１項に記載の半導体装置の製造方法。
16. 前記第１のパッド及び前記第１の基板の前記第１の面に機械的に接続される第３の可撓接続部材を形成することをさらに備え、
    前記第１のパッドを前記第２の面に向けて移動させることは、前記第１のパッドに、前記第１の電圧とは異なる大きさの第２の電圧を印加することを含む、請求項１１に記載の半導体装置の製造方法。
17. 前記第３の可撓接続部材は前記第１の基板に電気的に接続され、
    前記第１のパッドに前記第２の電圧を印加することは、前記第１の基板を介して前記第１のパッドに前記第２の電圧を印加することを含む、請求項１６に記載の半導体装置の製造方法。
18. 前記第１の基板及び前記第２の基板によって前記半導体素子を封止することをさらに備える、請求項１１から請求項１７のいずれか１項に記載の半導体装置の製造方法。
19. 前記半導体素子を封止することは、陽極接合法、表面活性化接合法、共晶接合法、または、接着剤、はんだもしくはフリットガラスを用いた接合法により、前記第２の基板を前記第１の基板に接合することを含む、請求項１８に記載の半導体装置の製造方法。
20. 前記第１の基板及び前記第２の基板によって前記半導体素子を封止することをさらに備え、
    前記半導体素子を封止することは、前記第１の基板及び前記第２の基板に前記第２の電圧及び前記第１の電圧をそれぞれ印加することにより、前記第２の基板を前記第１の基板に陽極接合することを含む、請求項１２から請求項１７いずれか１項に記載の半導体装置の製造方法。
21. 前記第１のパッド及び前記第２の基板の前記第２の面のいずれかの上に第２の接合部を形成することと、
    前記第１のパッドを前記第２の面に向けて移動させることにより、前記第２の接合部を介して前記第１のパッドを前記第２の基板に接合することとをさらに備える、請求項１１から請求項２０のいずれか１項に記載の半導体装置の製造方法。

Images