JP6569933B2 - エレクトレット素子、電気機械変換器およびエレクトレット素子の製造方法 - Google Patents

Description

本発明は、エレクトレット素子、電気機械変換器およびエレクトレット素子の製造方法に関する。

SiO_２などの絶縁膜に電荷を固定する従来の方法として「コロナ放電」や「電子ビーム」を利用して、絶縁膜の表面から電荷を打ち込む方法がある（例えば、特許文献１参照）。しかしながら、この方法では櫛歯構造の側面などの狭ギャップ部分を帯電させることが困難なため、通常は帯電処理後に組み立てる手法が採用されている。そのため、ギャップを小さくすることが難しく、発電デバイスやアクチュエータとしての性能が制限されていた。

そこで、そのような狭ギャップ部を帯電させる方法として、軟Ｘ線で空気をイオン化し、バイアス電圧でイオンを打ち込む方法が提案されている（例えば、特許文献２参照）。

また、SiO_２層に含有させたカリウムイオン等のアルカリ金属のイオンを、高温中でバイアス電圧を印加することで、移動・固定化する方法が提案されている（例えば、特許文献３参照）。

特開平９−２８３３７３号公報 特許第５５５１９１４号公報 特許第５６２７１３０号公報

ところで、特許文献２に記載の方法では、帯電処理の際に、帯電させたい箇所に電場が作用した状態を維持する必要がある。例えば、櫛歯を根元まで帯電させるためには、櫛歯同士が深く挿入された状態を維持させておく必要がある。しかしながら、帯電が進行するとともに静電力が減少して櫛歯の挿入量が小さくなるので、挿入量を維持するために櫛歯を押さえる特別な機構が必要となる。また、処理に空気が必要なため、密閉された部分への帯電は困難である。

さらに、いずれの方法も電荷を表面から打ち込む方法であるので、電荷の固定位置（表面からの深さ）を制御することが困難であり、絶縁体の深部に均一に帯電させることができない。表面近くに固定された電荷は空気中の水蒸気と反応して中和されてしまうので、エレクトレットの寿命が短くなるという欠点がある。

一方、特許文献３に記載の方法ではアルカリ金属のイオンが用いられるが、一般に、アルカリ金属は半導体素子の電気的特性を劣化させるため、製造装置から排除されている。そのため、この方法では、ＣＭＯＳデバイスの一部にエレクトレットを作り込むことが困難であり、応用範囲に制限があった。また、この方法では、アルカリ金属のイオンをSiO_２表面付近に固定するので、エレクトレットの寿命が短くなるのを防止するために、撥水膜等の処理を追加で施す必要があった。

請求項１の発明に係るエレクトレット素子は、Ｓｉ層と、前記Ｓｉ層の表面に形成されたＳｉＯ２層と、前記ＳｉＯ_２層における前記Ｓｉ層との界面の近傍に形成されたエレクトレットと、を備え、前記エレクトレットは、前記ＳｉＯ _２ 層において前記界面の近傍にトラップされた負電荷であり、電気二重層を形成する正電荷が前記Ｓｉ層に誘導される。
請求項２の発明に係る電気機械変換器は、請求項１に記載のエレクトレット素子で構成された第１電極と、前記第１電極と対向配置され、前記第１電極に対して相対的に変位可能な第２電極と、を備え、前記第１および第２電極が相対変位することにより電気的エネルギーと機械的エネルギーとの間の変換を行う。
請求項３の発明は、請求項２に記載の電気機械変換器において、前記Ｓｉ層はＳｉ基板で構成され、前記電気機械変換器を駆動するための回路素子の少なくとも一部が、前記Ｓｉ基板に形成されている。
請求項４の発明は、請求項２または３に記載の電気機械変換器において、外力の作用により前記第１および第２電極の一方の電極が他方の電極に対して移動して発電を行う。
請求項５の発明は、請求項２または３に記載の電気機械変換器において、前記第１電極が設けられた静止部と、前記第２電極が設けられた可動部と、前記第１電極と前記第２電極との間に電圧を印加する電圧源と、前記電圧源による印加電圧を制御して前記可動部を駆動する制御部と、を備える。
請求項６の発明は、請求項１に記載のエレクトレット素子を製造する方法であって、前記ＳｉＯ２層が形成された前記Ｓｉ層を、前記ＳｉＯ２層が半導体状態となる第１の温度に維持しつつ、前記Ｓｉ層と前記ＳｉＯ２層との間に電圧を印加する第１の工程と、前記電圧を印加した状態で、前記ＳｉＯ２層が形成された前記Ｓｉ層を、前記第１の温度から前記ＳｉＯ２層が絶縁性を回復する第２の温度まで変化させ前記エレクトレットを形成する第２の工程と、を有する。

本発明によれば、寿命性能に優れたエレクトレットを備えるエレクトレット素子を提供することができる。

図１は、第１の実施の形態のエレクトレット素子を説明する図である。 図２は、Si/SiO_２界面の電気特性を示す図である。 図３は、本実施の形態のエレクトレット素子における帯電原理を説明する図である。 図４は、本実施の形態のエレクトレット素子における帯電原理を説明する図であり、印加電圧をゼロとした場合の状態を示す。 図５は、帯電処理を詳細に説明する図である。 図６は、帯電処理を詳細に説明する図である。 図７は、帯電処理を詳細に説明する図である。 図８は振動発電デバイスの概略構成を示す模式図である。 図９は、図８のＢ１−Ｂ１断面形状を示す図である。 図１０は、酸化膜を形成し、帯電処理した後のＢ１−Ｂ１断面形状を示す図である。 図１１は、バイアス電圧Ｖ１の印加形態を説明する図である。 図１２は、櫛歯電極に形成された電気二重層を詳細に示す模式図である。 図１３は、図１２の破線Ｃで囲んだ領域の構造を詳細に示す模式図である。 図１４は、印加電圧がＶ１である状態を示す図である。 図１５は、印加電圧がゼロの状態を示す図である。 図１６は、振動発電デバイスの発電動作について説明する図である。 図１７は、ＭＥＭＳシャッタの概略構成を示す図である。 図１８は、櫛歯型アクチュエータの駆動動作を説明する図であり、印加電圧ＶがＶ＝０の場合を示す。 図１９は、櫛歯型アクチュエータの駆動動作を説明する図であり、印加電圧Ｖを０＜Ｖ＜Ｖ１に設定した場合を示す。 図２０は、櫛歯型アクチュエータの駆動動作を説明する図であり、印加電圧ＶをＶ＝Ｖ１とした場合を示す 図２１は、エレクトレットの効果を説明する図である。

以下、図を参照して本発明を実施するための形態について説明する。
−第１の実施の形態−
第１の実施形態に係るエレクトレット素子は、界面を挟んでSi層とSiO_２層とを形成し、SiO_２層側の界面近傍にエレクトレットを形成したものである。本発明者は、以下に説明するようなSi/SiO_２界面の電気的特性を見出し、その電気的特性を利用してSiO_２層にエレクトレットを形成した。

図１において、試料１００は、Si層１０１の一方の面にSiO_２層１０２を形成したものである。Si層１０１およびSiO_２層１０２には、Au層１０３，１０４が電極として形成されている。Siを高温（５００〜７００℃程度）にすると、真性キャリア濃度の増大により電気抵抗率が低下して、ほぼ導体とみなすことができる。また、SiO_２は常温において優れた絶縁体であるが、高温（５００〜７００℃程度）においては熱励起電子の影響によって電気抵抗率が10^4Ωｍオーダー（半導体と同程度）まで低下することが知られている。

そこで、本発明者は、図１に示すようにSi/SiO_２界面を有する試料１００を製作し、高温（約６１０℃）状態においてSi/SiO_２界面の電気的特性を調べてみた。図２は、印加電圧Ｖ１と電流ｉとの関係を示したものであり、高温状態におけるSi/SiO_２界面は、ショットキー接合のような整流効果を有することが判明した。

（帯電原理の説明）
図３は、本実施の形態のエレクトレット素子における帯電原理を説明する図である。SiO_２層２０１をSi層２０２，２０３で挟んだ構造の基板（例えば、SOI（Silicon On Insulator）基板）２００をSiO_２が半導体化する高温（５００〜７００℃）に加熱した状態で、図３に示すように電圧Ｖ１を印加すると、Si/SiO_２界面２０４を挟んで電気二重層が形成される。なお、通常、Si層には不純物がドープされたものが使用されるが、その場合、ｐ型およびｎ型のどちらも使用することができる。また、不純物を含まないSi層であっても良い。

上述したように、高温状態においてはSi/SiO_２界面は図２に示すような整流効果を有する。そのため、上側のSi/SiO_２界面２０４を挟んでSi層２０２側に正電荷が蓄積され、SiO_２層２０１側に負電荷が蓄積されることになる。一方、下側のSi/SiO_２界面に関しては電流が流れる方向に電圧が印加されるので、電気二重層は形成されない。

次に、電圧を印加した状態で基板２００の温度を常温に戻すと、すなわちSiO_２層２０１の絶縁性が復帰する温度まで低下させると、Si/SiO_２界面２０４を挟んだSiO_２層２０１側に蓄積された負電荷はその領域にトラップされたまま移動できなくなる。その後、図４に示すように、電圧Ｖ１の印加を止めてSi層２０２とSi層２０３とを接続すると、Si層２０２からSi層２０３へ正電荷の一部が移動する。

一方、SiO_２層２０１内の負電荷は、SiO_２層２０１が絶縁性であるため、印加電圧Ｖ１が解除された後もSi/SiO_２界面２０４の近傍にトラップされたままとなる。その結果、図４のように電場ＥがSiO_２層２０１内に形成される。この電場Ｅがエレクトレットによる電場であり、Si/SiO_２界面２０４とSi/SiO_２界面２０５との間の電位差はＶ１である。すなわち電圧Ｖ１のエレクトレットが形成されたことになる。

図５〜７を参照して帯電量等について詳しく説明する。図５は、Si層でSiO_２層を挟んだ構造の模式図である。面電荷Ｑ２，Ｑ３は図４に示した電気二重層を構成する電荷である。電気二重層における面電荷Ｑ２，Ｑ３間の距離ｄは非常に小さいが、図５では分かりやすいように距離ｄを誇張して大きく表示しており、SiO_２層２０１内の面電荷Ｑ２は図示した位置に固定されているものとする。図５では、Si層２０３にも面電荷Ｑ１が帯電しており、構造全体で中性であるとする。このため、SiO_２層２０１内の電場Ｅ１，Ｅ２のみがゼロでない大きさを持ち、この電場Ｅ１，Ｅ２によるSi層２０２，２０３間の電位差はＶであるとする。

まず、面電荷Ｑ１，Ｑ３の分配について説明する。面電荷Ｑ１を挟む領域、面電荷Ｑ２を挟む領域、および面電荷Ｑ３を挟む領域のそれぞれにガウスの法則を適用すると、次式（１）〜（３）が得られる。なお、ＳはSiO_２層２０１，Si層２０２，２０３の断面積、ε1はSiO_２層２０１の誘電率である。
ε1・Ｅ１・Ｓ＝Ｑ１ …（１）
（ε1・Ｅ２−ε1・Ｅ１）・Ｓ＝Ｑ２ …（２）
−ε1・Ｅ２・Ｓ＝Ｑ３ …（３）

また、上下のSi層間の電位差がＶであるので、次式（４）が成立する。ｄは面電荷Ｑ２，Ｑ３間の距離であり、ｇは面電荷Ｑ１，Ｑ２間の距離である。
ｇ・Ｅ１＋ｄ・Ｅ２＝−Ｖ …（４）

式（１）〜（４）を整理すると、次式（５）、（６）のように面電荷Ｑ１，Ｑ３が得られる。
Ｑ１＝−ｄ・Ｑ２／（ｇ＋ｄ）−ε1・Ｓ・Ｖ／（ｇ＋ｄ） …（５）
Ｑ３＝−Ｑ２−Ｑ１ …（６）

次に、帯電処理の際に印加する電圧Ｖと面電荷Ｑ２との関係を、図６を用いて説明する。印加電圧ＶはＶ＝Ｖ１と設定され、図２から判るようにSi/SiO_２界面２０５は電流が流れるので、図６の状態では次式（７），（８）が成立している。そして、式（７），（８）を式（５）に適用すると、式（９）が得られる。このＱ２がSiO_２層２０１に帯電している固定面電荷であって、エレクトレットを形成している。ここで、印加電圧Ｖ１がＶ１＞０である場合は、Ｑ２＜０となる。図６では、基板２００の図示右側に、積層方向の電位の変化を示した。図６の場合、Si/SiO_２界面２０４に電気二重層が形成され、この電気二重層に電圧Ｖ１が集中している。
Ｖ＝Ｖ１ …（７）
Ｑ１＝０ …（８）
Ｑ２＝−ε1・Ｓ・Ｖ１／ｄ …（９）

次に、図４に示した帯電処理後の常温における面電荷について説明する。なお、SiO_２層２０１は常温では絶縁性が復帰して電荷がトラップされたままとなるので、面電荷Ｑ２は式（９）の値が維持される。面電荷Ｑ１については、式（９）を式（５）に代入することにより、式（１０）のようになる。
Ｑ１＝−ε1・Ｓ・（Ｖ１−Ｖ）／（ｇ＋ｄ） …（１０）

図６に示す状態ではSi層２０２とSi層２０３との間には電位差Ｖ１があるが、図７に示すようにSi層２０２とSi層２０３とを接続すると、その電位差によってSi層２０２からSi層２０３へ正電荷が移動して電位差が減少する。上述した式（１０）は、電位差がＶ１からＶまで変化したときの正電荷の移動量を表している。最終的には図７に示すように電位差ＶはＶ＝０となるので、Si層２０３の面電荷Ｑ１は次式（１１）のようになる。
Ｑ１＝−ε1・Ｓ・Ｖ１／（ｇ＋ｄ） …（１１）

なお、式（１０）と式（９）とを比較すると、次式（１２）の関係が成り立つ。ただし、｜Ｖ｜＜｜Ｖ１｜、かつ、ｄ＜＜ｇとする。
｜Ｑ１｜＜＜｜Ｑ２｜ …（１２）

一方、面電荷Ｑ３については、式（６）から分かるように、面電荷Ｑ２に誘導された電荷−Ｑ２と、微小な電荷Ｑ１の流出による電荷−Ｑ１との和になっている。したがって、基本的に高電荷密度の電気二重層｛Ｑ２、−Ｑ２｝があり、電位差にしたがって上下のSi層間で少量の電荷Ｑ１が移動するというイメージとなっている。

このようなエレクトレットの利点は、図７に示すように電位差Ｖ＝０にてＱ１≠０（すなわち電場Ｅ１≠０）となることである。式（１１）からも分かるように、このときに生じる電場Ｅ１の大きさは、エレクトレットが無いとき（Ｑ２＝０）に外部バイアス電圧Ｖ１を印加したときに生じる電場と同じ大きさである。このことから、「エレクトレットの帯電電圧はＶ１である」と表現している。

なお、図７に示す例では電場Ｅ１がSiO_２層２０１内部にとどまり利用価値が小さいが、後述するような所定の構造に帯電処理を施すことで、ギャップ空間に電場を発生させることができる。このギャップ空間に発生させた電場を利用して、電気・機械変換（電気的エネルギーと機械的エネルギーとの間の変換）が可能となり、発電、センサ、アクチュエータなどに利用することができる。

−第２の実施の形態−
第２の実施の形態は、第１の実施の形態のエレクトレット素子を、機械電気変換器の一例である櫛歯構造の振動発電デバイスに適用したものである。図８は振動発電デバイス３００の概略構成を示す模式図である。この振動発電デバイス３００も第１の実施の形態のエレクトレット素子の場合と同様に、ＳＯＩ基板を一般的なＭＥＭＳの場合と同様の半導体集積回路作製技術（例えば、ＩＣＰ−ＲＩＥによる深掘りエッチング等）を用いて加工することにより形成される。

振動発電デバイス３００は、矩形リング形状の台座３０１の上に固定櫛歯電極３０２および可動櫛歯電極３０３を備えている。可動櫛歯電極３０３は、弾性支持部３０５によって台座３０１上に弾性支持されている。可動櫛歯電極３０３の各櫛歯は、固定櫛歯電極３０２の各櫛歯の間にギャップを介して配置されている。可動櫛歯電極３０３には錘３０４が設けられている。振動発電デバイス３００に外部から振動が加わると、可動櫛歯電極３０３が矢印Ｒ方向に振動する。負荷３２０は、固定櫛歯電極３０２と可動櫛歯電極３０３との間に接続される。後述するように固定櫛歯電極３０２にはエレクトレットが形成されており、振動発電デバイス３００に外力が加わって可動櫛歯電極３０３が振動すると、発電が行われる。

本実施の形態では、ＳＯＩ基板を図９に示す形状に加工した後に、エレクトレットが形成されるSiO_２層として、Si層の表面に酸化膜（SiO_２層）（厚さｔ＝０．２〜１μｍ程度）が熱酸化法により形成される（図１０参照）。その後、第１の実施の形態と同様にして酸化膜に電荷を固定してエレクトレットを形成する。なお、本実施形態ではSi層の表面に形成される酸化膜（SiO_２層）を熱酸化法により形成したが、これに限らず、種々の酸化膜形成方法により酸化膜（SiO_２層）しても良い。例えば、ＣＶＤによりSi層上にSiO_２を堆積することで、酸化膜（SiO_２層）をして形成しても良い。

図９は、図８のＢ１−Ｂ１断面形状を示す図であって、酸化膜を形成する前の段階の形状を示す。台座３０１は、ＳＯＩ基板のハンドル層（Si）によって形成される。固定櫛歯電極３０２は、ＳＯＩ基板のデバイス層（Si）によって形成される。符号３０７で示す部分は、ＳＯＩ基板のＢＯＸ層と呼ばれる埋め込み酸化膜(SiO_２)である。図示は省略するが、可動櫛歯電極３０３，弾性支持部３０５および錘３０４は、ＳＯＩ基板のデバイス層によって形成される。

図１０は、酸化膜を形成し、帯電処理した後のＢ１−Ｂ１断面形状を示す図である。Si層で形成された固定櫛歯電極３０２および台座３０１の表面にはそれぞれ酸化膜３１０が形成されている。酸化膜３１０の帯電処理を行う際には、第１の実施の形態の場合と同様に、SiO_２層である酸化膜３１０が半導体化する温度までヒータ等を用いて加熱する。そして、酸化膜３１０が半導体化したならば、バイアス電圧Ｖ１（１０〜２００Ｖ）を印加した状態で、半導体化した酸化膜３１０が絶縁性を回復する温度まで冷却する。図１０に示すように、Si層のエッジ部は熱酸化によりＲ形状となるので、バイアス電圧印加時の電場集中が緩和され、絶縁破壊強度が大きくなる。そのため、固定櫛歯電極３０２と可動櫛歯電極３０３とのギャップ寸法（２μｍ程度）が小さいのにも拘わらず、比較的高いバイアス電圧を印加することができる。

（帯電処理の詳細説明）
帯電処理を行う場合、図１１に示すようにバイアス電圧Ｖ１を、固定櫛歯電極３０２と可動櫛歯電極３０３および台座３０１との間に印加する。まず、振動発電デバイス３００を、SiO_２から成る酸化膜３１０が半導体化する温度（５００〜７００℃）まで加熱する。そして、固定櫛歯電極３０２のSi/SiO_２界面３０６を挟んで電気二重層が形成されるように（図１０参照）、バイアス電圧Ｖ１を印加する。

図１２は、電気二重層が形成された状態における、固定櫛歯電極３０２および可動櫛歯電極３０３がオーバーラップしている部分の断面（図１１の紙面に平行な断面）を、模式的に示したものである。なお、以下では、固定櫛歯電極３０２に形成された酸化膜は符号３１０ａを付し、可動櫛歯電極３０３に形成された酸化膜には符号３１０ｂを付す。また、固定櫛歯電極３０２のSi層には符号３１１ａを付し、可動櫛歯電極３０３のSi層には符号３１１ｂを付す。バイアス電圧を印加すると、Si/SiO_２界面３０６における電気二重層の電位差は徐々に上昇し、やがて電圧Ｖ１となる（数秒〜数分）。

SiO_２層（酸化膜３１０ａおよびＢＯＸ層３０７）は半導体化して電気抵抗率が低下しているので、SiO_２層内はほぼ同電位となる。そのため、Si/SiO_２界面３０６全体において均一な電荷密度となり、櫛歯先端まで電気二重層が形成される。なお、Si/SiO_２界面３０６全体に電気二重層が形成されると、抵抗率の低下したSiO_２層によって静電遮蔽されることになるので、電気二重層の外側に電場が出なくなる。それによって櫛歯電極間の静電力はゼロとなるため、これを観測することにより帯電処理完了の目安とすることができる。

図１３は、図１２の破線Ｃで囲んだ領域の構造を詳細に示す模式図であり、第１の実施の形態の図５に対応するものである。Si/SiO_２界面３０６を挟んで電気二重層を構成する面電荷Ｑ５，Ｑ６が、固定櫛歯電極３０２の酸化膜３１０ａおよびSi層３１１ａに形成される。面電荷Ｑ４は、可動櫛歯電極３０３のSi層３１１ｂに帯電する電荷を示す。Ｅ３は、可動櫛歯電極３０３の酸化膜３１０ｂ内に形成される電場である。Ｅ５，Ｅ６は、固定櫛歯電極３０２の酸化膜３１０ａ内に形成される電場である。Ｅ４は、櫛歯電極３０２，３０３間のギャップ空間Ｇに形成される電場である。

図１３の、面電荷Ｑ４を含む領域、酸化膜３１０ｂとギャップ空間Ｇとの界面を含む領域、酸化膜３１０ａとギャップ空間Ｇとの界面を含む領域、面電荷Ｑ５を含む領域、および面電荷Ｑ６を含む領域のそれぞれにガウスの法則を適用すると、次式（１３）〜（１７）が得られる。なお、Ｓは、図１２の領域Ｃを切り出した場合の断面積である。ε0，ε1はギャップ空間Ｇおよび酸化膜（SiO_２）の誘電率である。
ε1・Ｅ３・Ｓ＝Ｑ４ …（１３）
（ε0・Ｅ４−ε1・Ｅ３）・Ｓ＝０ …（１４）
（ε1・Ｅ５−ε0・Ｅ４）・Ｓ＝０ …（１５）
（ε1・Ｅ６−ε1・Ｅ５）・Ｓ＝Ｑ５ …（１６）
−ε1・Ｅ６・Ｓ＝Ｑ６ …（１７）

また、上下のSi層３１１ａ，３１１ｂ間の電位差がＶなので、図１３に示す距離ｄ，ｇ１，ｇ２，ｇ３に関して次式（１８）が成立する。
ｇ１・Ｅ３＋ｇ２・Ｅ４＋ｇ３・Ｅ５＋ｄ・Ｅ６＝−Ｖ …（１８）

式（１３）〜（１７）から、面電荷Ｑ４，Ｑ５，Ｑ６の間の関係を表す次式（１９）が得られる。
Ｑ６＝−Ｑ５−Ｑ４ …（１９）

また、式（１３）〜（１８）から、エレクトレット電荷である面電荷Ｑ５を表す次式（２０）が得られる。
Ｑ５＝−［（ｄ＋ｇ１＋ｇ２（ε1／ε0）＋ｇ３）／ｄ］Ｑ４
−ε1・Ｓ・Ｖ／ｄ …（２０）

図１４に示すようにバイアス電圧Ｖ１を印加した場合、Si/SiO_２界面３０８は電流が流れるので、バイアス電圧印加状態においてはＶ＝Ｖ１、Ｑ４＝０となる。式（２０）においてＶ＝Ｖ１、Ｑ４＝０とすると、面電荷Ｑ５は次式（２１）で表される。印加電圧Ｖ１がＶ１＞０である場合は、Ｑ５＜０となる。また、式（１９）でＱ４＝０とすると、Ｑ６＝−Ｑ５となる。このように、図１４の場合、Si/SiO_２界面３０６に電気二重層が形成され、この電気二重層に電圧Ｖ１が集中している。
Ｑ５＝−ε1・Ｓ・Ｖ１／ｄ …（２１）

図１４に示すようにSi/SiO_２界面３０６に電気二重層が形成された状態で、すなわちバイアス電圧Ｖ１を印加した状態で温度をSiO_２が絶縁性を取り戻す温度（例えば、常温）まで下げると、酸化膜３１０ａに帯電している面電荷Ｑ５は図１４で示す位置に固定化される。その後、図１５に示すように固定櫛歯電極３０２のSi層３１１ａと可動櫛歯電極３０３のSi層３１１ｂとを接続すると、それらの間の電位差（図１４参照）によってSi層３１１ａからSi層３１１ｂへと電荷（Ｑ４）が移動して電位差が減少する。電位差がＶ１からＶまで変化した場合、そのときの電荷の移動量は次式（２２）で表される。最終的に図１５に示すように電位差がゼロになると、面電荷Ｑ４は、次式（２３）のようになる。
Ｑ４＝−ε0・Ｓ・（Ｖ１−Ｖ）／［ｇ’＋ｄ・（ε0／ε1）］ …（２２）
ただし、ｇ’＝ｇ２＋（ｇ１＋ｇ３）・（ε0／ε1）
Ｑ４＝−ε0・Ｓ・Ｖ１／［ｇ’＋ｄ・（ε0／ε1）］ …（２３）

式（１３），（１４）からＱ４＝ε0・Ｅ４・Ｓとなるので、この式と式（２３）とから、図１５におけるギャップ空間Ｇの電場Ｅ４は次式（２４）で表される。これは、エレクトレット（面電荷Ｑ５）が無い場合に電圧Ｖ１を印加したときに形成される電場と一致する。
Ｅ４＝−Ｖ１／［ｇ’＋ｄ・（ε0／ε1）］ …（２４）

（発電動作の説明）
次に、振動発電デバイス３００の発電動作について説明する。図１６は、固定櫛歯電極３０２に対して可動櫛歯電極３０３がスライド移動して、櫛歯同士のオーバーラップがゼロとなった状態（ｃ）と、櫛歯の半分がオーバーラップした状態（ｂ）と櫛歯の全体がオーバーラップした状態（ａ）とを模式的に示したものである。これは、低インピーダンス極限の負荷３２０を接続した場合に相当し、式（２２）において、面積Ｓ（オーバーラップ面積に相当）が変化することによって面電荷Ｑ４の電荷量が変化することに対応している。なお、ここでは説明を簡単にするために、面電荷Ｑ５に示すマイナス符号１つを電荷量−ｑとし、面電荷Ｑ４，Ｑ６に示すプラス符号１つを電荷量＋ｑとみなして電荷量の変化を説明する。

図１６の状態（ａ）は、図１５に示した状態と同様であって、固定櫛歯電極３０２のSi層３１１ａの電位と可動櫛歯電極３０３のSi層３１１ｂの電位とは等しくなっている。すなわち、電位差Ｖ＝０である。そのため、負荷３２０には電流は流れない。このとき、面電荷Ｑ６の電荷量は＋６ｑ、面電荷Ｑ５の電荷量は−８ｑ、面電荷Ｑ４の電荷量は＋２ｑとなっている。

状態（ｂ）では、固定櫛歯電極３０２に対して可動櫛歯電極３０３が図示左方向に移動して、櫛歯のオーバーラップ面積が半分に減少した状態を示す。オーバーラップ面積の減少に伴って面電荷Ｑ４の電荷量が＋２ｑから＋ｑに減少し、面電荷Ｑ６の電荷量が＋６ｑから＋７ｑに増加する。その結果、可動櫛歯電極３０３のSi層３１１ｂから固定櫛歯電極３０２のSi層３１１ａへ電流Ｉが流れる。

状態（ｂ）からさらにオーバーラップ面積が減少すると、オーバーラップ面積の減少と共に面電荷Ｑ４の電荷量が減少する。そして、状態（ｃ）のようにオーバーラップ面積がゼロとなると、面電荷Ｑ４の電荷量はゼロとなり、面電荷Ｑ６の電荷量は＋８ｑとなる。

このように、固定櫛歯電極３０２に対して可動櫛歯電極３０３が振動すると、図１６に示した状態（ａ）〜（ｃ）が、（ａ）→（ｂ）→（ｃ）→（ｂ）→（ａ）→（ｂ）→・・・のように繰り返され、交流電流が負荷３２０に流れる。なお、負荷３２０として高インピーダンス極限の負荷を接続した場合には、面電荷Ｑ４の電荷量が変化することなくオーバーラップ面積が変化するので、電位差Ｖが変化することになる。一般に、負荷インピーダンスを調整することにより、取り出す電力の最大化が図られる。

−第３の実施の形態−
第３の実施の形態は、ＭＥＭＳシャッタの櫛歯型アクチュエータに、第１の実施の形態のエレクトレット素子を適用したものである。図１７は本実施の形態のＭＥＭＳシャッタ４００の概略構成を示す図である。なお、図８に示した振動発電デバイス３００と同様の構成要素には同一の符号を付した。すなわち、ＭＥＭＳシャッタ４００はＳＯＩ基板を加工することにより形成され、矩形リング形状の台座３０１に固定された固定櫛歯電極３０２、弾性支持部３０５によって台座３０１に固定された可動櫛歯電極３０３を備えている。固定櫛歯電極３０２および可動櫛歯電極３０３は、櫛歯型アクチュエータを構成している。可動櫛歯電極３０３には開口４０４ａが形成されたシャッタ部４０４が設けられている。

固定櫛歯電極３０２と可動櫛歯電極３０３との間には、電圧源４０１によりアクチュエータ駆動用の電圧が印加される。制御部４０２は、電圧源４０１の印加電圧Ｖを制御して、シャッタ部４０４が設けられた可動櫛歯電極３０３を矢印Ｒの方向に移動させる。シャッタ部４０４は光路上に配置されており、可動櫛歯電極３０３の移動によりシャッタ部４０４の開口４０４ａが光路中に配置されると、光線がシャッタ部４０４を通過する。一方、シャッタ部４０４の非開口領域（遮蔽領域）が光路中に配置されることで、光線がシャッタ部４０４により遮断される。

なお、固定櫛歯電極３０２および可動櫛歯電極３０３の構成および形成方法、さらには、固定櫛歯電極３０２へのエレクトレットの形成方法も、上述した第２の実施の形態と同様であり、ここでは説明を省略する。

（動作説明）
図１８〜２０は櫛歯型アクチュエータの駆動動作を説明する図である。図１８は電圧源４０１の印加電圧ＶがＶ＝０の場合を示す。図１８において、（ａ）は可動櫛歯電極３０３に作用する力Ｆ１，Ｆ２を示し、（ｂ）は印加電圧Ｖと電場Ｅ４との関係を示す図である。印加電圧Ｖ＝０の場合、Si層３１１ａとSi層３１１ｂとは同電位となり、図１５，１６に示す場合と同じ状態となっている。固定櫛歯電極３０２と可動櫛歯電極３０３との間のギャップ空間Ｇには、前述した式（２４）で表される電場Ｅ４が形成される。この電場Ｅ４によって、可動櫛歯電極３０３には、固定櫛歯電極３０２の櫛歯間に引き込まれるような図示右向きの力Ｆ１が作用する。

電場Ｅ４による力Ｆ１によって可動櫛歯電極３０３が固定櫛歯電極３０２に引き込まれるように移動すると、図１８の（ａ）に示すように弾性支持部３０５が変形する。その結果、弾性支持部３０５の弾性力により、図示左側に引き戻すような力Ｆ２が可動櫛歯電極３０３に作用する。可動櫛歯電極３０３は、力Ｆ１と力Ｆ２とが釣り合う位置で停止する。

図１９は印加電圧Ｖを０＜Ｖ＜Ｖ１に設定した場合を示す。この場合、ギャップ空間Ｇの電場Ｅ４は、前述した式（２２）に式（１３）、（１４）を適用して得られる次式（２５）で表される。式（２４），（２５）から分かるように、図１９における電場Ｅ４の強さは、印加電圧Ｖ＝０の場合よりも弱くなる。その結果、可動櫛歯電極３０３の固定櫛歯電極３０２方向への吸引する静電力Ｆ１が小さくなり、可動櫛歯電極３０３は、図１９の（ａ）に示すように、静電力Ｆ１が弾性支持部３０５の弾性力Ｆ２と釣り合う位置まで図示左方向に移動する。
Ｅ４＝−（Ｖ１−Ｖ）／［ｇ’＋ｄ・（ε0／ε1）］ …（２５）

図２０は、印加電圧ＶをＶ＝Ｖ１とした場合を示す図である。このとき、面電荷Ｑ５と面電荷Ｑ６との電荷量が等しくなり、この電気二重層における電位差はＶ１と等しくなる。その結果、ギャップ空間Ｇの電場Ｅ４はゼロとなり、固定櫛歯電極３０２と可動櫛歯電極３０３との間の静電力Ｆ１もゼロになる。よって、図２０に示すように弾性支持部３０５の変形もゼロとなる。

以上のように、本実施の形態においては、電圧源４０１による印加電圧Ｖを変化させて可動櫛歯電極３０３をスライド駆動することで、シャッタ部４０４によるシャッタ開閉を行うことができる。また、図１８〜２０に示したように、櫛歯電極にエレクトレットを組み込むことにより、印加電圧Ｖ＝０においてギャップ空間Ｇの電場Ｅ４の強さが最大となる。

ところで、櫛歯アクチュエータにおける櫛歯間に働く静電力は、電場の二乗に比例する。そのため、エレクトレットを使用せず印加電圧Ｖだけで櫛歯アクチュエータを駆動する構成の場合には、印加電圧Ｖと静電力Ｆ１との関係は、図２１のラインＬ１で示すような二次曲線となる。一方、本実施の形態のようにエレクトレットを形成した櫛歯アクチュエータの場合、印加電圧Ｖと静電力Ｆ１との関係はラインＬ２のようになる。ラインＬ２は、ラインＬ１をエレクトレットの帯電電圧Ｖ１に相当する分だけ横軸正の方向に移動したラインとなっている。そのため、等しい印加電圧ΔＶに対して、エレクトレット有りの場合の静電力ΔＦｂは、エレクトレット無しの場合の静電力ΔＦａの場合よりも大きくなる。すなわち、エレクトレットを形成した場合には、外部バイアス電圧のみの構成に比べて大きな静電力を得ることができる。

以上説明したように、エレクトレット素子は、図４に示すようにSi層２０２と、Si層２０２の表面に形成されたSiO_２層２０１と、SiO_２層２０１におけるSi層２０２との界面の近傍に形成されたエレクトレットと、を備える。エレクトレットを構成する電荷はSi/SiO_２界面付近に固定されるので、SiO_２層２０１が保護膜として機能し、エレクトレットの寿命を向上させることができる。

エレクトレットは、SiO_２層２０１が形成されたSi層２０２を、SiO_２層２０１が半導体状態となる第１の温度（約５００〜７００℃）に維持しつつ、Si層２０２とSiO_２層２０１との間に電圧を印加し、さらに、電圧を印加した状態で、SiO_２層２０１が形成されたSi層２０２を、前記第１の温度からSiO_２層２０１が絶縁性を回復する第２の温度（例えば、３００℃以下程度の温度）まで変化させることにより形成される。

このように、SiO_２層内で電荷を移動させて固定する方法によりエレクトレットが形成されるので、図８に示すような櫛歯電極の櫛歯側面のように狭ギャップ部位や、密閉空間に配置された電極であっても、容易にエレクトレットを形成することができる。狭ギャップ部位へのエレクトレット形成が容易となることから、ギャップ寸法をより小さく設計することが可能となり、発電デバイスやアクチュエータとしての性能が向上する。

さらに、電荷はデバイス表面の電場とは直接関係せずに移動するので、帯電処理（エレクトレット形成処理）の際に特別な工夫をしなくても、均一な電荷密度で帯電させることができる。また、図３に示すように電気二重層を形成して帯電を行わせるので、界面を挟んで帯電する電荷間のギャップが非常に小さく、小さな電位でも大きな電荷密度を得ることができる。

また、第２の実施の形態のように、互いに対向配置された固定櫛歯電極３０２と可動櫛歯電極３０３を備え、固定櫛歯電極３０２はエレクトレット素子で構成されている。そして、可動櫛歯電極３０３が移動することにより、すなわち可動櫛歯電極３０３が固定櫛歯電極３０２に対して変位することにより、電気的エネルギーと機械的エネルギーとの間の変換を行う電気機械変換器（例えば、振動発電デバイス３００）として機能する。

なお、上述した実施形態では、固定櫛歯電極３０２側にエレクトレットを形成したが、可動櫛歯電極３０３側にエレクトレットを形成する構成としても良い。さらに、一対の櫛歯電極の一方を可動とする構成に限らず、一対の櫛歯電極の両方が移動するような構成としても良い。

電気機械変換器としては、発電デバイスの他に、図１７に示すようなシャッタ部４０４を駆動するためのアクチュエータや、エレクトレットコンデンサマイクロフォン等がある。上述した実施の形態のエレクトレット素子の場合、特許文献３に記載のエレクトレットのようにアルカリ金属のイオンを含む構成ではないので、ＣＭＯＳデバイスとの共存が可能であり、例えば、図１７の制御部４０２の一部の回路素子を台座３０１のSi層（デバイス層）に形成することが可能となる。このような回路素子としては、例えば、駆動回路用のトランジスタ、マイクやセンサの増幅回路用のＦＥＴや抵抗、発電素子用の整流用ダイオードなどがある。

なお、上述した第２の実施形態では、電極３０２，３０３を櫛歯構造の電極としていたが、ギャップ距離が変化する平行平板構造としても良い。これにより、エレクトレット素子を、平行平板型の振動発電デバイスや、コンデンサマイクに対して利用することができる。

また、上述した実施の形態では、固定櫛歯電極３０２および可動櫛歯電極３０３を含むデバイス全体を加熱して帯電処理を行っているが、エレクトレットの形成に関係する領域（帯電させたいSiO_２層と電流を流したいSi層）のみを局所的にレーザー等で加熱しても良い。これにより、増幅回路を内蔵したエレクトレットマイクのようなデバイスにも応用が可能となる。

なお、以上の説明はあくまでも一例であり、発明を解釈する際、上記実施の形態の記載事項と特許請求の範囲の記載事項の対応関係に何ら限定も拘束もされない。

１０１，２０２，２０３，３１１ａ，３１１ｂ…Si層、１０２，２０１…SiO_２層、２０４，２０５，３０６，３０８…Si/SiO_２界面、３００…振動発電デバイス、３０１…台座、３０２…固定櫛歯電極、３０３…可動櫛歯電極、３０４…錘、３０５…弾性支持部、３１０，３１０ａ，３１０ｂ…酸化膜、３２０…負荷、４００…ＭＥＭＳシャッタ、４０１…電圧源、４０２…制御部、４０４…シャッタ部、Ｇ…ギャップ空間

Claims (6)

1. Ｓｉ層と、
   前記Ｓｉ層の表面に形成されたＳｉＯ_２層と、
   前記ＳｉＯ_２層における前記Ｓｉ層との界面の近傍に形成されたエレクトレットと、を備え、
   前記エレクトレットは、前記ＳｉＯ _２ 層において前記界面の近傍にトラップされた負電荷であり、電気二重層を形成する正電荷が前記Ｓｉ層に誘導されるエレクトレット素子。
2. 互いに対向配置され、少なくとも一方が移動可能な第１および第２電極を備え、
   前記第１電極は請求項１に記載のエレクトレット素子で構成され、
   前記第１および第２電極の少なくとも一方が移動することにより、電気的エネルギーと機械的エネルギーとの間の変換を行う電気機械変換器。
3. 請求項２に記載の電気機械変換器において、
   前記Ｓｉ層はＳｉ基板で構成され、
   前記電気機械変換器を駆動するための回路素子の少なくとも一部が、前記Ｓｉ基板に形成されている電気機械変換器。
4. 請求項２または３に記載の電気機械変換器において、
   外力の作用により前記第１および第２電極の少なくとも一方の電極が移動して発電を行う電気機械変換器。
5. 請求項２または３に記載の電気機械変換器において、
   前記第１電極が設けられた静止部と、
   前記第２電極が設けられた可動部と、
   前記第１電極と前記第２電極との間に電圧を印加する電圧源と、
   前記電圧源による印加電圧を制御して前記可動部を駆動する制御部と、を備える電気機械変換器。
6. 請求項１に記載のエレクトレット素子を製造する方法であって、
   前記ＳｉＯ_２層が形成された前記Ｓｉ層を、前記ＳｉＯ_２層が半導体状態となる第１の温度に維持しつつ、前記Ｓｉ層と前記ＳｉＯ_２層との間に電圧を印加する第１の工程と、
   前記電圧を印加した状態で、前記ＳｉＯ_２層が形成された前記Ｓｉ層を、前記第１の温度から前記ＳｉＯ_２層が絶縁性を回復する第２の温度まで変化させ前記エレクトレットを形成する第２の工程と、を有するエレクトレット素子の製造方法。

Images