JP6565609B2 - 電子装置、電子部品及び半田 - Google Patents

電子装置、電子部品及び半田 Download PDF

Info

Publication number
JP6565609B2
JP6565609B2 JP2015215475A JP2015215475A JP6565609B2 JP 6565609 B2 JP6565609 B2 JP 6565609B2 JP 2015215475 A JP2015215475 A JP 2015215475A JP 2015215475 A JP2015215475 A JP 2015215475A JP 6565609 B2 JP6565609 B2 JP 6565609B2
Authority
JP
Japan
Prior art keywords
solder
electronic device
temperature
electronic component
substance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015215475A
Other languages
English (en)
Other versions
JP2017092058A (ja
Inventor
泰紀 上村
泰紀 上村
作山 誠樹
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015215475A priority Critical patent/JP6565609B2/ja
Priority to US15/275,522 priority patent/US9831199B2/en
Publication of JP2017092058A publication Critical patent/JP2017092058A/ja
Application granted granted Critical
Publication of JP6565609B2 publication Critical patent/JP6565609B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05567Disposition the external layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05613Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681Tantalum [Ta] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684Tungsten [W] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/132Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13201Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13211Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/132Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13201Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13213Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/132Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13238Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13239Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/132Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13238Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13247Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13309Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165Material
    • H01L2224/16501Material at the bonding interface
    • H01L2224/16503Material at the bonding interface comprising an intermetallic compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81466Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81481Tantalum [Ta] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81484Tungsten [W] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81805Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/201Temperature ranges
    • H01L2924/20102Temperature range 0 C=<T<60 C, 273.15 K =<T< 333.15K
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/201Temperature ranges
    • H01L2924/20103Temperature range 60 C=<T<100 C, 333.15 K =< T< 373.15K
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子装置、電子部品及び半田に関する。
半田を用いて電子部品間を接合する技術が知られている。このような半田を用いた電子部品間の接合に関し、例えば、接合部の応力緩和、クラック抑制等の観点から、半田にフィラーを混入する技術や、半田の下部又は周囲にマルテンサイト変態性合金を設ける技術を用いることが提案されている。
特開平9−295184号公報 特開2001−24021号公報
半田を用いて接合された電子部品群を含む電子装置、又はそれを含む電子装置(電子機器)では、動作に伴う昇降温過程の熱で、接合部に含まれる半田の結晶粒が粗大化する場合がある。接合部に含まれる半田の結晶粒が粗大化すると、クラックが進展し易くなり、信頼性の低下を招く恐れがある。
本発明の一観点によれば、第1電子部品と、前記第1電子部品と対向する第2電子部品と、前記第1電子部品と前記第2電子部品とを接合する接合部とを含み、前記接合部が、動作に伴う昇降温過程で結晶構造が可逆的に変化する物質を含有する半田を含み、前記半田は、Sn、Bi、Ag及びInを含有し、前記物質としてAg Inを含有し、前記Ag Inは、動作に伴う昇温過程でγ−黄銅構造から六方最密充填構造に変態し、動作に伴う降温過程で六方最密充填構造からγ−黄銅構造に変態する電子装置が提供される。
また、本発明の一観点によれば、用いられる電子装置の動作に伴う昇降温過程で結晶構造が可逆的に変化する物質を含有する半田が設けられた端子を含み、前記半田は、Sn、Bi、Ag及びInを含有し、前記物質としてAg Inを含有し、前記Ag Inは、前記電子装置の動作に伴う昇温過程でγ−黄銅構造から六方最密充填構造に変態し、前記電子装置の動作に伴う降温過程で六方最密充填構造からγ−黄銅構造に変態する電子部品が提供される。
また、本発明の一観点によれば、Sn、Bi、Ag及びInを含有し、用いられる電子装置の動作に伴う昇降温過程で結晶構造が可逆的に変化する物質としてAg Inを含有し、前記Ag Inは、前記電子装置の動作に伴う昇温過程でγ−黄銅構造から六方最密充填構造に変態し、前記電子装置の動作に伴う降温過程で六方最密充填構造からγ−黄銅構造に変態する半田が提供される。
開示の技術によれば、動作に伴う昇降温過程での半田の結晶粒の粗大化を抑え、優れた信頼性を有する電子装置を実現することが可能になる。
第1の実施の形態に係る電子装置の一例を示す図である。 第1の実施の形態に係る接合部において得られる作用効果を概念的に示す図である。 第2の実施の形態に係るSn(スズ)−Bi(ビスマス)−Ag(銀)−In(インジウム)系計算状態図の一例を示す図(その1)である。 第2の実施の形態に係るSn−Bi−Ag−In系計算状態図の一例を示す図(その2)である。 第2の実施の形態に係るSn−Bi−Ag−In系計算状態図の一例を示す図(その3)である。 第2の実施の形態に係るSn−Bi−Ag−In系計算状態図の一例を示す図(その4)である。 第2の実施の形態に係るAg2In含有Sn−Bi系半田の走査型電子顕微鏡像の一例を示す図(その1)である。 第2の実施の形態に係るAg2In含有Sn−Bi系半田の走査型電子顕微鏡像の一例を示す図(その2)である。 第2の実施の形態に係るAg2In含有Sn−Bi系半田の走査型電子顕微鏡像の一例を示す図(その3)である。 第3の実施の形態に係る電子部品の一例を示す図である。 第3の実施の形態に係る電子部品接合工程の一例を示す図である。 第4の実施の形態に係る電子装置の一例を示す図である。 第5の実施の形態に係る電子装置の一例を示す図である。 半導体チップの構成例を示す図である。 半導体パッケージの構成例を示す図である。 半導体パッケージの別の構成例を示す図である。 回路基板の構成例を示す図である。 電子機器の一例を示す図である。
まず、第1の実施の形態について説明する。
図1は第1の実施の形態に係る電子装置の一例を示す図である。図1には、第1の実施の形態に係る電子装置の一例の要部断面を模式的に図示している。
図1に示す電子装置1は、電子部品10、電子部品20及び接合部30を有している。
電子部品10は、半導体素子(半導体チップ)、半導体チップを含む半導体装置(半導体パッケージ)、回路基板等である。電子部品10は、その表面10aに、内部に設けられる図示しないトランジスタや導体部(配線、ビア等)に電気的に接続された電極11を有する。
電子部品20は、半導体チップ、半導体パッケージ、回路基板等である。電子部品20は、電子部品10の表面10a側に対向して設けられる。電子部品20は、電子部品10の表面10aと対向する表面20aの、電子部品10の電極11に対応する位置に、内部に設けられる図示しないトランジスタや導体部(配線、ビア等)に電気的に接続された電極21を有する。
電子部品10の電極11及び電子部品20の電極21には、例えば、Cu(銅)若しくはCuを含む材料、Ni(ニッケル)若しくはNiを含む材料、又は、Au(金)若しくはAuを含む材料が用いられる。尚、電極11及び電極21には、Cu、Ni、Au等を用いた単層構造又は積層構造の電極層を用いることができる。また、そのような電極層上にNi、Ta(タンタル)、Ti(チタン)、W(タングステン)、Al(アルミニウム)等が用いられたバリアメタル層を設けた積層構造を用いることもできる。
例えば上記のような電子部品10と電子部品20の、互いの電極11と電極21とが、接合部30によって接合される。電子部品10と電子部品20とは、電極11、接合部30及び電極21を通じて、電気的に接続される。
ここでは一対の電極11及び電極21と、それらを接合する1つの接合部30を例示するが、これらの数は限定されるものではない。電子部品10及び電子部品20には、対応する複数対の電極11及び電極21が設けられてよく、それら複数対の電極11及び電極21をそれぞれ接合する複数の接合部30が設けられてよい。
尚、接合部30によって接合される電子部品10と電子部品20の組合せとしては、例えば、半導体チップと回路基板の組合せ、半導体パッケージと回路基板の組合せ、半導体チップと半導体パッケージの組合せがある。接合部30によって接合される電子部品10と電子部品20の組合せとしては、このほかにも、例えば、半導体チップ同士の組合せ、半導体パッケージ同士の組合せ、回路基板同士の組合せがある。また、接合部30によって接合される電子部品10と電子部品20は、個片化後の電子部品同士の組合せ、個片化前の電子部品と個片化後の電子部品の組合せ、或いは個片化前の電子部品同士の組合せであってもよい。
電子部品10と電子部品20とを接合する接合部30は、半田31を含む。接合部30の半田31には、例えば、Sn(スズ)を含有する半田、Snを含有しPb(鉛)を含有しない半田(Pbフリー半田)が用いられる。この接合部30の半田31には更に、電子装置1或いは電子装置1を含む電子装置(電子機器)の動作に伴う昇降温過程で結晶構造が可逆的に変化(可逆的に変態)する物質32が含有される。図1では便宜上、電子装置1を含む電子装置を、電子機器2として点線で模式的に表す。
電子装置1の動作時には、熱が発生し得る。また、電子装置1を含む電子機器2の動作時には、電子機器2内の電子装置1、或いは電子機器2内の別の電子装置等で、熱が発生し得る。電子装置1或いは電子機器2の動作に伴って熱が発生し、その熱が電子装置1の接合部30に伝わると、接合部30が昇温される。動作終了後、接合部30は降温される。尚、接合部30の昇温は、通常、接合部30の半田31の融点未満が上限とされる。
接合部30の半田31には、このような電子装置1或いは電子機器2の動作に伴う昇降温過程で結晶構造が可逆的に変化する物質32が含有される。電子装置1或いは電子機器2の動作に伴う接合部30の温度は、電子装置1或いは電子機器2の構成に依存する。例えば、電子装置1或いは電子機器2の動作前における接合部30の温度は、0℃〜30℃であり、電子装置1或いは電子機器2の動作時における接合部30の温度は、80℃〜100℃である。
ここで、電子部品間を接合する接合部として、上記のような物質32を含有しない半田を用いた場合について述べる。
一般的に金属材料は、融点の1/2以上の温度になると回復、再結晶が生じ、組織はより安定な状態となる。
しかし、半田が所謂低融点半田と称されるような比較的融点の低いものである場合や、半田が用いられている電子装置等の動作に伴ってその半田が比較的高い温度まで昇温される場合には、付与される熱で半田の結晶粒の粗大化(結晶粒成長)が進行し得る。一度粗大化した半田の結晶粒は、その後、同様の動作に伴う昇温で更に粗大化し得るものの、再溶融しない限り微細な結晶粒に戻ることはないか、極めて稀である。上記物質32を含有しない半田を用いた場合には、電子装置等の動作に伴って継続的に或いは繰り返し付与される熱によって、結晶粒の粗大化が比較的進行し易い。
半田の結晶粒が粗大化すると、その半田が用いられた1つの接合部に含まれる結晶の数が減少するため、接合部は、多結晶材料を用いた場合とは異なり、結晶方位に起因した異方性を示すようになる。その結果、個々の接合部の強度や導電性といった性質が異なってきてしまい、例えば、複数の接合部を含む電子装置等の製品の特性がばらついたり、特性を適正に評価できなくなったりする恐れがある。更に、微細な結晶粒を含む組織は、その微細組織によってクラックの進展を抑える働きを有する一方、粗大化した結晶粒が増えると、クラックが比較的進展し易くなってしまい、接合信頼性の低下を引き起こす恐れがある。
これに対し、電子部品10と電子部品20との接合部30に、上記のような物質32を含有する半田31を用いた場合には、次のような作用効果が得られる。
図2は第1の実施の形態に係る接合部において得られる作用効果を概念的に示す図である。
例えば、電子装置1或いは電子機器2に含まれる、電子部品10と電子部品20との接合部30に、電子装置1或いは電子機器2の動作に伴う昇降温過程で結晶構造が可逆的に変化する物質32を含有する半田31が用いられる。接合部30を含む電子装置1或いは電子機器2の、動作前の接合部30の半田31は、通常、多数の結晶粒を有する(ステップS1)。電子装置1或いは電子機器2の、動作前の接合部30の半田31は、電子部品10と電子部品20とを接合する際の再結晶や半田31の組成等によって、比較的微細な結晶粒を有する組織とすることができる。
電子装置1或いは電子機器2の動作が実行され、動作に伴って接合部30が昇温されると、その昇温過程で、半田31に含有される物質32の結晶構造が変化し、物質32が変態する(ステップS2)。このような昇温過程での物質32の結晶構造の変化により、半田31内には歪みが発生する。
物質32の結晶構造の変化によって半田31内に発生した歪みは、上記動作に伴う接合部30の昇温過程で、半田31の回復、再結晶を促進する(ステップS3)。接合部30が昇温されても、物質32の結晶構造の変化によって半田31内に発生する歪みが駆動力となり、半田31の回復、再結晶が促進され、半田31の結晶粒の粗大化が抑えられる。即ち、微細な結晶粒(再結晶粒)が多数生成され、その結果、粗大な結晶粒の生成、結晶粒成長による粗大化等が抑えられる。例えば、昇温前の比較的微細な結晶粒が維持されるか、或いは昇温前の比較的微細な結晶粒に近いサイズの結晶粒が得られる。
このように、昇温過程での物質32の結晶構造の変化によって発生する歪みにより(ステップS2)、半田31の回復、再結晶が促進されることで(ステップS3)、結晶粒の粗大化が抑えられた半田31が生成される(ステップS4)。
電子装置1或いは電子機器2は、その動作が終了すると、自然冷却や、冷却装置を用いた強制冷却により、室温等の所定温度に向かって降温されていく。この降温過程でも、接合部30の半田31に含有される物質32の結晶構造が変化する(ステップS5)。このような降温過程での物質32の結晶構造の変化により、半田31内には歪みが発生する。
接合部30の降温過程で半田31内に発生した歪みは、半田31の回復、再結晶を促進する(ステップS6)。接合部30が降温される際も、物質32の結晶構造の変化によって半田31内に発生する歪みが駆動力となり、半田31の回復、再結晶が促進され、半田31の結晶粒の粗大化が抑えられる。例えば、動作による昇温前の比較的微細な結晶粒が維持されるか、或いは昇温前の比較的微細な結晶粒に近いサイズの結晶粒が得られる。
このように、降温過程での物質32の結晶構造の変化によって発生する歪みにより(ステップS5)、半田31の回復、再結晶が促進されることで(ステップS6)、結晶粒の粗大化が抑えられた半田31が生成される(ステップS1)。
上記のように、電子部品10と電子部品20との接合部30の半田31に物質32を含有させることで、その結晶構造が変化する変態により、電子装置1或いは電子機器2の動作に伴う昇降温過程で、半田31の結晶粒の粗大化を抑えることができる。動作(昇温)が継続的に実行される場合や、動作(昇降温)が複数回繰り返されるような場合でも、物質32の結晶構造の変化により、半田31の結晶粒の粗大化を抑えることができる。
半田31の結晶粒の粗大化を抑えることで、接合部30をクラックが進展し難い構造とすることができ、電子部品10と電子部品20の間の接合信頼性を向上させることができる。また、結晶粒の粗大化によって生じる、結晶方位に起因した半田31の異方性を抑えることができ、異なる電子装置1間に設けられる、或いは1つの電子装置1内に複数設けられる、異なる接合部30間の性質のばらつきを抑えることができる。
接合部30の半田31に物質32を含有させることで、優れた信頼性を有する接合部30を実現することができ、そのような接合部30を含む電子装置1或いは電子機器2の信頼性の向上を図ることができる。
上記図2に示したようなステップS5及びステップS6に関し、動作後の電子装置1或いは電子機器2を室温まで降温させ、半田31を回復、再結晶させるためには、室温が絶対温度で半田31の融点の1/2以上であることが好ましい。室温を例えば27℃とした場合、物質32を含有する半田31の融点Tmとの関係は、次式(1)で表すことができる。
(27[℃]+273)[K]≧0.5×(Tm[℃]+273)[K]・・・(1)
式(1)より、室温27℃で半田31を回復、再結晶させるためには、物質32を含有する半田31の融点Tmを、Tm≦327℃とすることが好ましい。
室温27℃で半田31を、より回復、再結晶させるためには、次式(2)のような関係式から半田31の融点Tmを設定する。
(27[℃]+273)[K]≧0.6×(Tm[℃]+273)[K]・・・(2)
式(2)より、室温27℃で半田31を、より回復、再結晶させるためには、物質32を含有する半田31の融点Tmを、Tm≦227℃とすることが好ましい。
また、更に低温の0℃で半田31を回復、再結晶させる場合であれば、物質32を含有する半田31の融点Tmを、次式(3)の関係式から設定する。
(0[℃]+273)[K]≧0.5×(Tm[℃]+273)[K]・・・(3)
式(3)より、0℃で半田31を回復、再結晶させるためには、物質32を含有する半田31の融点Tmを、Tm≦273℃とすることが好ましい。
0℃で半田31を、より回復、再結晶させるためには、次式(4)の関係式から半田31の融点Tmを設定する。
(0[℃]+273)[K]≧0.6×(Tm[℃]+273)[K]・・・(4)
式(4)より、0℃で半田31を、より回復、再結晶させるためには、物質32を含有する半田31の融点Tmを、Tm≦182℃とすることが好ましい。
電子装置1或いは電子機器2の動作に伴う昇温時の最大温度、降温時の回復、再結晶の温度等に基づき、接合部30に用いる半田31の融点、即ち、接合部30に用いる半田31の材料を設定することができる。
次に、第2の実施の形態について説明する。
この第2の実施の形態では、電子装置或いは電子機器の動作に伴う昇降温過程で結晶構造が可逆的に変化する物質を含有する半田について、具体例を挙げて、より詳細に説明する。
ここでは、半田として、Sn及びBi(ビスマス)を含むものを用い、その半田に含有される、結晶構造が可逆的に変化する物質として、In(インジウム)及びAg(銀)を含むものを用いる場合を例にして説明する。
例えば、Sn−Bi共晶半田(Sn:42重量%,Bi:58重量%)は、融点が139℃と比較的低く、所謂低融点半田と呼ばれるものの1種である。低融点半田としては、このようなSn−Bi共晶半田のほかにも、Sn−Bi−Ag半田やSn−Bi−Cu半田等、様々なものが開発されている。
Sn−Bi系半田のような低融点半田を、電子部品間の接合に用いると、リフロー温度を低下させることができる。例えば、半導体チップとプリント基板とを、低融点半田よりも融点の高いSn−Ag系やSn−Ag−Cu系の半田を用い、リフローして接合する場合には、プリント基板に半導体チップとの熱膨張率差に起因して反りが生じてしまうことがある。これに対し、接合に低融点半田を用い、リフロー温度を低下させると、プリント基板に生じる反りを低減することができる。また、リフロー温度の低下により、消費電力を低減し、製造コストを抑えることも可能になる。
しかし、前述の通り、電子部品間の接合に、単に低融点半田を用いると、接合された電子部品群を含む電子装置或いは電子機器(単に「電子装置」とも言う)の継続的な或いは繰り返しの動作に伴う熱で、半田の結晶粒が粗大化する場合がある。
例えば、半田の融点をTmとした時、コンピュータ等の電子機器の動作温度は0.8×Tm〜0.9×Tmに達することがある。このような温度は、電子部品間の接合部の半田にとっては非常に高温であり、電子機器の動作に伴って半田の結晶粒の粗大化が顕著となる場合がある。前述の通り、半田の結晶粒の粗大化は、接合部の異方性によるばらつきや、クラックが進展し易くなることによる接合信頼性の低下を招く恐れがある。また、接合部の半田の結晶粒が、接合当初は比較的微細であっても、動作に伴って粗大化してしまうと、再溶融しない限りは再び微細な結晶粒に戻すことが難しい。
そこで、電子部品間の接合に、それらを含む電子装置の動作に伴う昇降温過程で結晶構造が可逆的に変化する物質を含有する半田を用いる、上記のような技術を採用する。
例えば、上記図1に示す電子部品10と電子部品20との接合部30の半田31として、Sn−Bi系半田を用いる。その半田31内に、電子装置1或いは電子機器2(電子装置)の動作前の温度(例えば0℃〜30℃)と動作時の温度(例えば80℃〜100℃)との間の昇降温過程で結晶構造が可逆的に変化する物質32として、Ag2Inを含有させる。
Ag2Inの単体の結晶構造は、室温(0℃〜30℃)ではγ−brass構造(γ−黄銅構造)であるが、300℃を超えるとHCP構造(六方最密充填構造)に変化(変態)する。このAg2Inを、例えば、Sn−Bi共晶半田に含有させると、0℃〜100℃の間でAg2Inがその結晶構造を変化させて変態するようになる。
第2の実施の形態に係るSn−Bi−Ag−In系計算状態図の一例を図3に示す。
図3は、42重量%のSnと58重量%のBiとを含むSn−Bi共晶半田に対し、Ag及びInを1:1で含有させた時の計算状態図である。図3において、横軸はSn−Bi共晶半田を原点とした時のAg及びInの含有量[重量%]を表し、縦軸は温度[℃]を表している。例えば、横軸のAg及びInの含有量1重量%は、Sn−Bi共晶半田に1重量%のAg及び1重量%のInを含有させていることを表す。
図3より、Sn−Bi共晶半田に、一定量(例えば図3に示す太矢印のような位置の含有量で)、Ag及びInを含有させると、温度に応じてSn、Bi及びAg2Inを含む3種類の状態(相)を採り得る組成が存在することが分かる。即ち、比較的低温側の温度領域に生成される相40、比較的高温側の温度領域に生成される相50、並びにこれらの相40及び相50が生成される温度領域の中間の温度領域に生成される相60の、3種類の相を採り得る組成が存在する。
ここで、比較的低温側の温度領域に生成される相40は、Sn及びBi、並びにγ−brass構造のAg2Inを含む相(Sn+Bi+Ag2In(γ−brass)相)である。比較的高温の温度領域に生成される相50は、Sn及びBi、並びにHCP構造のAg2Inを含む相(Sn+Bi+Ag2In(HCP)相)である。これらの相40及び相50が生成される温度領域の中間の温度領域に生成される相60は、Sn及びBi、並びにγ−brass構造とHCP構造のAg2Inが共存して含まれる相(Sn+Bi+Ag2In(γ−brass)+Ag2In(HCP)相)である。
所定組成のAg2In含有Sn−Bi系半田において、Ag2Inは、室温等の比較的低温域と電子装置が動作する時の比較的高温域との間で、昇温過程ではγ−brass構造からHCP構造に、降温過程ではHCP構造からγ−brass構造に、変態する。即ち、所定組成のAg2In含有Sn−Bi系半田が用いられた電子部品間接合部を含む電子装置では、その動作に伴う昇降温過程で、接合部に含有されるAg2Inがその結晶構造を可逆的に変化させる。
Ag2Inがγ−brass構造からHCP構造に変態する際、及びHCP構造からγ−brass構造に変態する際には、体積変化、歪みが発生する。そのため、Ag2In含有Sn−Bi系半田を電子部品間接合部に用いると、昇温過程ではAg2Inの変態時の歪みでSn−Bi系半田の回復、再結晶が促進され、結晶粒の粗大化が抑えられる(上記図2のステップS1〜S3に相当)。降温過程でも同様に、Ag2Inの変態時の歪みでSn−Bi系半田の回復、再結晶が促進され、結晶粒の粗大化が抑えられる(上記図2のステップS4〜S6に相当)。
また、電子部品間接合部に、それを含む電子装置の動作に伴う昇降温の温度範囲にAg2Inの変態点が存在するような所定組成のAg2In含有Sn−Bi系半田が用いられる。この場合、昇温されるAg2Inの準安定状態又は安定状態への遷移時に生じる吸熱は、接合部の昇温の緩和に寄与する。降温されるAg2Inの準安定状態又は安定状態への遷移時に生じる吸熱は、接合部の降温の進行に寄与する。
続いて、Ag及びInを含有するSn−Bi系半田の組成について更に述べる。
第2の実施の形態に係るSn−Bi−Ag−In系計算状態図の一例を図4に示す。
図4は、Ag及びInを含有するSn−Bi系半田のSn含有量を変化させた時の計算状態図である。図4において、横軸はSn含有量[重量%]、縦軸は温度[℃]を表している。Bi、Ag及びInの割合は一定としている。
図4の相40は、Sn及びBi、並びにγ−brass構造のAg2Inを含む相(Sn+Bi+Ag2In(γ−brass)相)である。相50は、Sn及びBi、並びにHCP構造のAg2Inを含む相(Sn+Bi+Ag2In(HCP)相)である。これらの間の相60は、Sn及びBi、並びにγ−brass構造とHCP構造のAg2Inが共存して含まれる相(Sn+Bi+Ag2In(γ−brass)+Ag2In(HCP)相)である。
例えば、Ag2In含有Sn−Bi系半田が用いられた電子部品間接合部を含む電子装置の動作時に、接合部が100℃以上とならない場合を想定する。
この場合、図4より、Sn含有量が31.8重量%以下では、接合部が100℃以上とならない電子装置の動作の間、Ag2Inの、γ−brass構造からHCP構造への変態が起こらない。即ち、Ag2Inがγ−brass構造を採る相40から、γ−brass構造とHCP構造のAg2Inが共存する相60や、Ag2InがHCP構造を採る相50への変態が起こらない。電子装置の動作時に、Ag2In含有Sn−Bi系半田のAg2Inが、γ−brass構造からHCP構造に変態しないと、変態による歪みが発生せず、半田の回復、再結晶が促進されないため、結晶粒が粗大化し得る。電子装置の動作時に、それに含まれる接合部が100℃以上とならないような場合には、Ag2In含有Sn−Bi系半田のSn含有量は、31.8重量%超とする。
更に、図4より、Sn含有量が31.8重量%超で39.5重量%以下では、接合部が100℃以上とならない電子装置の動作の間、Ag2Inの、γ−brass構造からHCP構造への完全な変態は起こらない。即ち、Ag2Inがγ−brass構造を採る相40から、HCP構造を採る相50への変態が起こらない。しかし、Ag2Inがγ−brass構造を採る相40から、γ−brass構造とHCP構造のAg2Inが共存する相60への変態は起こり得る。電子装置の動作時に、Ag2In含有Sn−Bi系半田のAg2Inが、全部ではないが一部、γ−brass構造からHCP構造に変態する場合でも、変態により発生する歪みで半田の回復、再結晶を促進し、結晶粒の粗大化を抑えることはできる。
但し、電子装置の動作時に、Ag2Inが全部、γ−brass構造からHCP構造に変態する場合の方が、発生する歪み量が多くなり、半田の回復、再結晶を促進する効果は大きくなり、結晶粒の粗大化を抑える効果は大きくなる。即ち、Ag2Inがγ−brass構造を採る相40から、γ−brass構造とHCP構造のAg2Inが共存する相60、更にAg2InがHCP構造を採る相50への変態が起こる場合の方が、半田の結晶粒の粗大化を抑える効果は大きくなる。Ag2Inが全部、γ−brass構造からHCP構造に変態し得るSn含有量は、39.5重量%超である。
従って、電子装置の動作時に、それに含まれる接合部が100℃以上とならない場合には、Ag2In含有Sn−Bi系半田のSn含有量は、31.8重量%超とし、更に、39.5重量%超とすることが好ましい。
また、図4より、Ag2In含有Sn−Bi系半田のSn含有量が、74.4重量%を超えると、固相線温度が上昇し始める。そのため、Sn含有量が74.4重量%超のAg2In含有Sn−Bi系半田では、それを用いて電子部品間を接合する際、接合温度が高くなる可能性がある。Ag2In含有Sn−Bi系半田のSn含有量は、低温接合の観点では、74.4重量%以下とすることが好ましい。
更に、第2の実施の形態に係るSn−Bi−Ag−In系計算状態図の一例を図5に示す。
図5は、Sn−Bi共晶半田にAg及びInを2:3で含有させた時の計算状態図である。図5において、横軸はAg含有量[重量%]、縦軸は温度[℃]を表している。
図5の相40は、Sn及びBi、並びにγ−brass構造のAg2Inを含む相(Sn+Bi+Ag2In(γ−brass)相)である。相50は、Sn及びBi、並びにHCP構造のAg2Inを含む相(Sn+Bi+Ag2In(HCP)相)である。これらの間の相60は、Sn及びBi、並びにγ−brass構造とHCP構造のAg2Inが共存して含まれる相(Sn+Bi+Ag2In(γ−brass)+Ag2In(HCP)相)である。
例えば、Ag2In含有Sn−Bi系半田が用いられた電子部品間接合部を含む電子装置の動作時に、接合部が100℃以上とならない場合を想定する。
この場合、図5より、Ag含有量が5.5重量%を超えると、接合部が100℃以上とならない電子装置の動作の間、Ag2Inの、γ−brass構造からHCP構造への変態が起こらない。即ち、Ag2Inがγ−brass構造を採る相40から、γ−brass構造とHCP構造のAg2Inが共存する相60や、Ag2InがHCP構造を採る相50への変態が起こらない。そのため、電子装置の動作時に、Ag2Inの変態による歪みが発生せず、半田の回復、再結晶が促進されないため、結晶粒が粗大化し得る。電子装置の動作時に、それに含まれる接合部が100℃以上とならない場合には、Ag2In含有Sn−Bi系半田のAg含有量は、5.5重量%以下とする。
更に、図5より、Ag含有量が5.5重量%以下で3.2重量%超では、接合部が100℃以上とならない電子装置の動作の間、Ag2Inの、γ−brass構造からHCP構造への完全な変態は起こらない。即ち、Ag2Inがγ−brass構造を採る相40から、HCP構造を採る相50への変態が起こらない。しかし、Ag2Inがγ−brass構造を採る相40から、γ−brass構造とHCP構造のAg2Inが共存する相60への変態は起こり得る。電子装置の動作時に、Ag2In含有Sn−Bi系半田のAg2Inが、全部ではないが一部、γ−brass構造からHCP構造に変態する場合でも、変態により発生する歪みで半田の回復、再結晶を促進し、結晶粒の粗大化を抑えることはできる。
但し、電子装置の動作時に、Ag2Inが全部、γ−brass構造からHCP構造に変態する場合の方が、発生する歪み量が多くなり、半田の回復、再結晶を促進する効果は大きくなり、結晶粒の粗大化を抑える効果は大きくなる。即ち、Ag2Inがγ−brass構造を採る相40から、γ−brass構造とHCP構造のAg2Inが共存する相60、更にAg2InがHCP構造を採る相50への変態が起こる場合の方が、半田の結晶粒の粗大化を抑える効果は大きくなる。Ag2Inが全部、γ−brass構造からHCP構造に変態し得るSn含有量は、3.2重量%以下である。
従って、電子装置の動作時に、それに含まれる接合部が100℃以上とならない場合には、Ag2In含有Sn−Bi系半田のAg含有量は、5.5重量%以下とし、更に、3.2重量%以下、或いは更に3重量%以下とすることが好ましい。
同様の観点から、電子装置の動作時に、それに含まれる接合部が100℃以上とならない場合、Ag2In含有Sn−Bi系半田のAg含有量は、0.35重量%超、好ましくは0.7重量%超とする。0.35重量%以下では、電子装置の動作時に、相50の状態しか採らないためである。0.35重量%超で0.7重量%以下では、電子装置の動作時に、相60と相50の間での変態が生じるが、相40と相50との間の変態が生じないためである。
また、Sn−Bi系半田にAgと共に含有されるInの含有量が3重量%を超えると、著しく固相線温度が低下し、それを用いた接合部を含む電子装置の動作時に溶融してしまい、電子装置の信頼性が低下する。Ag2In含有Sn−Bi系半田のIn含有量は、3重量%以下とすることが好ましい。
更に、第2の実施の形態に係るSn−Bi−Ag−In系計算状態図の一例を図6に示す。
図6は、Sn−Bi共晶半田にAg及びInを、Ag含有量>In含有量となる条件で含有させた時の計算状態図である。Ag含有量は3重量%以下とし、Ag及びInを2:1としている。図6において、横軸はAg含有量(>In含有量)[重量%]、縦軸は温度[℃]を表している。
図6の相40は、Sn及びBi、並びにγ−brass構造のAg2Inを含む相(Sn+Bi+Ag2In(γ−brass)相)である。相50は、Sn及びBi、並びにHCP構造のAg2Inを含む相(Sn+Bi+Ag2In(HCP)相)である。これらの間の相60は、Sn及びBi、並びにγ−brass構造とHCP構造のAg2Inが共存して含まれる相(Sn+Bi+Ag2In(γ−brass)+Ag2In(HCP)相)である。
図6より、In含有量がAg含有量よりも少ない場合には、γ−brass構造とHCP構造のAg2Inが共存して含まれる相60が現れる領域が広くなる。いずれのAg含有量においても、接合部が100℃以上とならない電子装置の動作の間、Ag2Inがγ−brass構造のみを採る相40から、Ag2InがHCP構造のみを採る相50への変態が起こらない。そのため、変態によって発生する歪みで半田の回復、再結晶を促進させて結晶粒の粗大化を抑える効果が小さくなる可能性がある。
Ag2In含有Sn−Bi系半田のIn含有量は、前述のように3重量%以下とすることが好ましく、更に、この図6の知見から、Ag含有量と同じか、又はAg含有量よりも多くすることが好ましい。
以上の図4〜図6のような知見から、所定量のSn、Ag及びInを含有し、残部がBi又はBiと不可避不純物である材料を、所定温度範囲における昇降温過程で結晶構造が可逆的に変化する物質を含有する半田として、用いることができる。
図4〜図6では、Ag2In含有Sn−Bi系半田が用いられた電子部品間接合部を含む電子装置の動作時に、接合部が100℃以上とならない場合を想定した時の、好ましいSn、Ag及びInの含有量の設定例を示している。電子装置の動作時の温度、それによって想定される接合部の温度が変われば、好ましいSn、Ag及びInの含有量も変わってくる。Ag2In含有Sn−Bi系半田のSn、Bi、Ag及びInの組成は、想定される接合部の温度に依存する。電子装置の動作に伴う昇温過程で、相40から相60への変態、或いは更に相50への変態が起こり、降温過程では、相50から相60への変態、或いは更に相40への変態が起こるように、Sn、Bi、Ag及びInの組成が設定される。
続いて、Ag2In含有Sn−Bi系半田について熱処理を行った結果について述べる。
第2の実施の形態に係るAg2In含有Sn−Bi系半田の走査型電子顕微鏡(Scanning Electron Microscope;SEM)像の一例を図7〜図9に示す。
図7(A)は、Sn−Bi共晶半田(Sn−Bi)を、120℃まで昇温し、120℃から室温まで冷却した後のSEM像である。図7(B)は、Sn−Bi共晶半田に1.5重量%のAg2Inを含有させたもの(Sn−Bi+Ag2In)を、120℃まで昇温し、120℃から室温まで冷却した後のSEM像である。図7(A)のSn−Bi共晶半田に比べて、図7(B)のAg2In含有Sn−Bi系半田の方が、微細な結晶粒が存在していることが分かる。
また、図8(A)は、Sn−Bi共晶半田(Sn−Bi)を、100℃で12時間熱処理し、室温まで冷却した後のSEM像である。図8(B)は、Sn−Bi共晶半田に1.5重量%のAg2Inを含有させたもの(Sn−Bi+Ag2In)を、100℃で12時間熱処理し、室温まで冷却した後のSEM像である。図8(A)のSn−Bi共晶半田では、結晶粒がおよそ2倍程度になり、粗大化が進行しているのに比べ、図8(B)のAg2In含有Sn−Bi系半田では、結晶粒の粗大化が抑えられ、微細な結晶粒が存在していることが分かる。
図9は、Ag2In含有Sn−Bi系半田の熱処理後の拡大SEM像である。変態したAg2In70の周囲に微細な結晶粒71が形成されていることが確認できる。
以上説明したように、Sn−Bi系半田に、電子装置の動作に伴う昇降温過程で結晶構造が可逆的に変化する物質としてAg2Inを含有させることで、その結晶構造の変化により発生する歪みで半田の回復、再結晶が促進され、結晶粒の粗大化が抑えられる。Ag2In含有Sn−Bi系半田を電子部品間接合部に用いることで、結晶粒の粗大化に起因した性質のばらつきやクラックの進展の容易化を抑え、優れた信頼性の接合部を実現することができる。更に、そのような接合部を有する、優れた信頼性の電子装置を実現することができる。
次に、第3の実施の形態について説明する。
図10は第3の実施の形態に係る電子部品の一例を示す図である。図10には、第3の実施の形態に係る電子部品の一例の要部断面を模式的に図示している。
図10に示す電子部品80は、半導体チップ、半導体パッケージ、回路基板等であり、その表面80aに、内部に設けられる図示しないトランジスタや導体部(配線、ビア等)に電気的に接続された電極81を有する。電極81には、例えばCuが用いられる。電極81は、その表層に、Ni等が用いられたバリアメタル層を有していてもよい。バリアメタル層にNiを用いる場合、例えば無電解めっきでNiを4μm〜6μm程度の厚さで形成する。この場合、形成されるNiのバリアメタル層は、めっき液に含まれるリン(P)を含有し得る。
電子部品80は更に、電極81上に設けられたバンプ100を有する。バンプ100には、上記のようなAg2In含有Sn−Bi系半田等、電子部品80が用いられる電子装置或いは電子機器の動作に伴う昇降温過程で結晶構造が可逆的に変化する物質102を含有する半田101が用いられる。
このようなバンプ100を有する電子部品80によれば、他の電子部品との接合時及び接合後において、半田101の結晶粒の粗大化を抑えることができる。
ここで、図11は第3の実施の形態に係る電子部品接合工程の一例を示す図である。図11(A)及び図11(B)にはそれぞれ、第3の実施の形態に係る電子部品接合工程の一例の要部断面を模式的に図示している。
図11(A)に示すように、電極81上にバンプ100が設けられた電子部品80と、電極81と対応する位置に電極91が設けられた電子部品90とが準備される。電子部品90は、半導体チップ、半導体パッケージ、回路基板等である。電極91には、例えばCuが用いられる。電極91は、その表層に、Ni等が用いられたバリアメタル層を有していてもよい。Niを用いたバリアメタル層は、これを無電解めっきで形成する際のめっき液に含まれるPを含有し得る。
準備された電子部品80及び電子部品90が、図11(A)に示すように、電極81側の表面80aと電極91側の表面90aとが対向され、電極81及び電極91の位置合わせが行われて、配置される。
その後、電子部品80及び電子部品90が加熱、加圧され、図11(B)に示すように、電子部品80のバンプ100と、電子部品90の電極91とが接合される。この接合時の加熱は、バンプ100の半田101の融点を上回る温度、例えば150℃〜200℃程度で、行われる。バンプ100は、加熱により溶融され、その後、例えば室温まで冷却されて、凝固される。
図11(B)に示すように、バンプ100と電極81との界面、及びバンプ100と電極91との界面には、それぞれ金属間化合物82及び金属間化合物92が形成され得る。バンプ100にAg2In含有Sn−Bi系半田を用い、電極81及び電極91にCuを用いている場合は、Sn、Bi、Ag、In及びCuのうちのいずれか2種以上を含む金属間化合物82及び金属間化合物92が形成され得る。バンプ100にAg2In含有Sn−Bi系半田を用い、電極81及び電極91の表面にNiのバリアメタル層を設けている場合は、Sn、Bi、Ag、In及びNiのうちのいずれか2種以上を含む金属間化合物82及び金属間化合物92が形成され得る。
バンプ100には、結晶構造が可逆的に変化する物質102を含有する半田101が用いられている。そのため、接合時の昇温過程では、物質102の結晶構造が変化する際の歪みによって、半田101の結晶粒の粗大化が抑えられ、降温過程でも同様に、物質102の結晶構造が変化する際の歪みによって、半田101の結晶粒の粗大化が抑えられる。これにより、微細な結晶粒の半田101を含む接合部100aで電子部品80と電子部品90とが接合された電子装置1aが得られる。
物質102を含有する半田101が用いられた、電子部品80と電子部品90との接合部100aは、その後、電子装置1a或いはそれが用いられる電子機器(電子装置)の動作に伴って昇温され、動作後に降温され得る。接合部100aの半田101は、電子装置1a等の動作時の昇温過程では、物質102の結晶構造の変化による歪みによって結晶粒の粗大化が抑えられ、動作後の降温過程でも同様に、物質102の結晶構造の変化による歪みによって結晶粒の粗大化が抑えられる。
これにより、結晶粒の粗大化に起因した性質のばらつきやクラックの進展の容易化を抑え、優れた信頼性の接合部100aを実現することができ、更に、そのような接合部100aを有する、優れた信頼性の電子装置1a等を実現することができる。
尚、第3の実施の形態において、電子部品80及び電子部品90には、対応する複数対の電極81及び電極91が設けられてよい。その場合、電子部品80には、複数の電極81上にそれぞれ、バンプ100が設けられる。
また、第3の実施の形態において、バンプ100によって接合する電子部品80と電子部品90の組合せとしては、例えば、半導体チップと回路基板の組合せ、半導体パッケージと回路基板の組合せ、半導体チップと半導体パッケージの組合せがある。このほかにも、例えば、半導体チップ同士の組合せ、半導体パッケージ同士の組合せ、回路基板同士の組合せがある。また、電子部品80と電子部品90は、個片化後の電子部品同士の組合せ、個片化前の電子部品と個片化後の電子部品の組合せ、或いは個片化前の電子部品同士の組合せであってもよい。
次に、第4の実施の形態について説明する。
図12は第4の実施の形態に係る電子装置の一例を示す図である。図12(A)には、第4の実施の形態に係る電子装置の第1構成例の要部断面を模式的に図示している。図12(B)には、第4の実施の形態に係る電子装置の第2構成例の要部断面を模式的に図示している。
例えば、上記第3の実施の形態では、電子部品80の電極81と、電子部品90の電極91とを、バンプ100(接合部100a)によって接合する場合を例示した。このほか、図12(A)に示すように、電子部品80の電極81上にポスト83を設け、このポスト83上に設けたバンプ100と、電子部品90の電極91とを接合してもよい。また、図12(B)に示すように、電子部品80の電極81上にポスト83を設け、電子部品90の電極91上にポスト93を設け、電子部品80のポスト83の上に設けたバンプ100と、電子部品90のポスト93とを接合してもよい。ポスト83及びポスト93には、Cu、Ni、Au等の各種導体材料を用いることができる。
このように、ポスト83と電極91との接合部100a(図12(A))、或いはポスト83とポスト93との接合部100a(図12(B))に、結晶構造が可逆的に変化する物質102を含有する半田101を用いてもよい。
次に、第5の実施の形態について説明する。
図13は第5の実施の形態に係る電子装置の一例を示す図である。図13には、第5の実施の形態に係る電子装置の一例の要部断面を模式的に図示している。
図13に示すような、チップコンデンサ等のチップ部品110(電子部品)と、他の電子部品120との接合に、結晶構造が可逆的に変化する物質132を含有する半田131を用いてもよい。チップ部品110の電極111と、電子部品120の電極121とが、物質132を含有する半田131で接合され、電子装置1bが形成される。
物質132を含有する半田131が用いられた、チップ部品110と電子部品120との接合部130は、これらを含む電子装置1b或いはそれが用いられる電子機器(電子装置)の動作に伴って昇温され、動作後に降温され得る。接合部130の半田131は、電子装置1b等の動作時の昇温過程及び動作後の降温過程で、物質132の結晶構造の変化による歪みによって結晶粒の粗大化が抑えられる。
これにより、優れた信頼性の接合部130が実現され、更に、そのような接合部130を有する、優れた信頼性の電子装置1b等が実現される。
尚、チップ部品110の電極111に、物質132を含有する半田131を用い、そのような物質132を含有する半田131を用いた電極111(端子)を、電子部品120の電極121と接合することもできる。
以上、第1〜第5の実施の形態で述べた電子部品10,20,80,90,120等には、半導体チップ、半導体パッケージ、擬似SoC(System on a Chip)、回路基板等を用いることができる。これらの構成例について、以下の図14〜図17を参照して説明する。
図14は半導体チップの構成例を示す図である。図14には、半導体チップの一例の要部断面を模式的に図示している。
図14に示す半導体チップ200は、トランジスタ等の回路素子が設けられた半導体基板210と、半導体基板210の表面210aに設けられた配線層220とを有する。
半導体基板210には、シリコン(Si)、ゲルマニウム(Ge)、シリコンゲルマニウム(SiGe)等の基板のほか、ガリウムヒ素(GaAs)、インジウムリン(InP)等の基板が用いられる。このような半導体基板210に、トランジスタ、容量、抵抗等の回路素子が設けられる。図14には一例として、MOS(Metal Oxide Semiconductor)トランジスタ230を図示している。
MOSトランジスタ230は、半導体基板210に設けられた素子分離領域211により画定された素子領域に設けられる。MOSトランジスタ230は、半導体基板210上にゲート絶縁膜231を介して形成されたゲート電極232と、ゲート電極232の両側の半導体基板210内に形成されたソース領域233及びドレイン領域234とを有する。ゲート電極232の側壁には、絶縁膜のスペーサ235(サイドウォール)が設けられる。
このようなMOSトランジスタ230等が設けられた半導体基板210上に、配線層220が設けられる。配線層220は、半導体基板210に設けられたMOSトランジスタ230等に電気的に接続された導体部221(配線、ビア等)と、導体部221を覆う絶縁部222とを有する。導体部221には、Cu等の各種導体材料が用いられる。絶縁部222には、SiO等の無機絶縁材料や、樹脂等の有機絶縁材料が用いられる。
配線層220には、導体部221に電気的に接続された端子221aが設けられる。端子221aは、電極(パッド)、或いは電極上に設けられるポストである。端子221a上には、バンプ240が設けられる。このバンプ240に、半導体チップ200が用いられる電子装置或いはその電子装置が用いられる電子機器の動作に伴う昇降温過程で結晶構造が可逆的に変化する物質242を含有する半田241が用いられる。
図15は半導体パッケージの構成例を示す図である。図15(A)及び図15(B)にはそれぞれ、半導体パッケージの一例の要部断面を模式的に図示している。
図15(A)に示す半導体パッケージ300A、図15(B)に示す半導体パッケージ300Bは、パッケージ基板310と、パッケージ基板310上に搭載された半導体チップ320と、半導体チップ320を封止する封止層330とを有する。
パッケージ基板310には、例えば、プリント基板が用いられる。パッケージ基板310は、導体部311(配線、ビア等)と、導体部311を覆う絶縁部312とを有する。導体部311には、Cu等の各種導体材料が用いられる。絶縁部312には、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂等の樹脂材料、そのような樹脂材料をガラス繊維や炭素繊維に含浸した複合樹脂材料等が用いられる。
図15(A)の半導体パッケージ300Aでは、パッケージ基板310の表面310aに、半導体チップ320が、樹脂や導電性ペースト等のダイアタッチ材341で接着、固定され、ワイヤ350でワイヤボンディングされる。半導体チップ320及びワイヤ350は、封止層330で封止される。また、図15(B)の半導体パッケージ300Bでは、パッケージ基板310の表面310aに、半導体チップ320が、半田等のバンプ321でフリップチップ接続される。パッケージ基板310と半導体チップ320との間には、アンダーフィル樹脂342が充填される。半導体チップ320は、封止層330で封止される。封止層330には、エポキシ樹脂等の樹脂材料、そのような樹脂材料に絶縁性フィラーを含有させた材料等が用いられる。
パッケージ基板310の裏面310bには、導体部311に電気的に接続された端子311aが設けられる。端子311aは、電極(パッド)、或いは電極上に設けられるポストである。端子311a上には、バンプ360が設けられる。このバンプ360に、半導体パッケージ300A又は半導体パッケージ300Bが用いられる電子装置或いはその電子装置が用いられる電子機器の動作に伴う昇降温過程で結晶構造が可逆的に変化する物質362を含有する半田361が用いられる。
尚、半導体パッケージ300Bの、半導体チップ320とパッケージ基板310とを接合するバンプ321にも同様に、電子装置或いは電子機器の動作に伴う昇降温過程で結晶構造が可逆的に変化する物質を含有する半田が用いられてもよい。
また、半導体パッケージ300A及び半導体パッケージ300Bのパッケージ基板310上には、同種又は異種の複数の半導体チップ320が搭載されてもよく、また、半導体チップ320のほか、チップコンデンサ等の他の電子部品が搭載されてもよい。
図16は半導体パッケージの別の構成例を示す図である。図16には、半導体パッケージの別例の要部断面を模式的に図示している。
図16に示す半導体パッケージ400は、樹脂層410と、樹脂層410に埋設された同種又は異種の複数(ここでは一例として2つ)の半導体チップ420と、樹脂層410の表面410aに設けられた配線層430(再配線層)とを有する。半導体パッケージ400は、擬似SoC(System on a Chip)等とも称される。
半導体チップ420は、その端子421の配設面が露出するように樹脂層410に埋設される。配線層430は、Cu等の導体部431(再配線、ビア等)と、導体部431を覆う樹脂材料等の絶縁部432とを有する。
配線層430には、導体部431に電気的に接続された端子431aが設けられる。端子431aは、電極(パッド)、或いは電極上に設けられるポストである。端子431a上には、バンプ440が設けられる。このバンプ440に、半導体パッケージ400が用いられる電子装置或いはその電子装置が用いられる電子機器の動作に伴う昇降温過程で結晶構造が可逆的に変化する物質442を含有する半田441が用いられる。
尚、半導体パッケージ400の樹脂層410には、1つの半導体チップ420、或いは同種又は異種の3つ以上の半導体チップ420が埋設されてもよく、また、半導体チップ420のほか、チップコンデンサ等の他の電子部品が埋設されてもよい。
図17は回路基板の構成例を示す図である。図17には、回路基板の一例の要部断面を模式的に図示している。
図17には、回路基板500として、複数の配線層を含む多層プリント基板を例示している。回路基板500は、Cu等の導体部511(配線、ビア等)と、導体部511を覆う樹脂材料等の絶縁部512とを有する。
回路基板500の表面には、導体部511に電気的に接続された端子511aが設けられる。端子511aは、電極(パッド)、或いは電極上に設けられるポストである。端子511a上には、バンプ520が設けられる。このバンプ520に、回路基板500が用いられる電子装置或いはその電子装置が用いられる電子機器の動作に伴う昇降温過程で結晶構造が可逆的に変化する物質522を含有する半田521が用いられる。
尚、ここでは、回路基板500の一面(下面)の端子511a上にバンプ520を設けたが、回路基板500の他面(上面)の端子511a上にバンプ520を設けてもよい。
また、多層プリント基板のほか、コア基板の表裏面に配線パターン及び絶縁層を積層するビルドアップ基板、コア基板にSi基板、有機基板、ガラス基板を用いるインターポーザでも同様に、表面の端子に上記のようなバンプ520を採用することが可能である。
図14に示す半導体チップ200、図15及び図16に示す半導体パッケージ300A,300B,400、並びに図17に示す回路基板500等の各種電子部品が、第1〜第5の実施の形態で述べた電子部品10,20,80,90,120等に採用される。
また、上記のような、結晶構造が可逆的に変化する物質を含有する半田を用いて接合された電子部品群を含む電子装置は、各種電子機器(電子装置)に用いることができる。例えば、コンピュータ(パーソナルコンピュータ、スーパーコンピュータ、サーバ等)、スマートフォン、携帯電話、タブレット端末、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に用いることができる。
電子機器の一例を図18に示す。
図18には一例として、上記第1の実施の形態で述べた電子装置1を搭載したコンピュータ2aを模式的に図示している。上記物質32を含有する半田31を用いる電子装置1は、このようにコンピュータ2aに搭載することができ、また、このようなコンピュータ2aに限らず、各種電子機器に搭載することができる。
第2〜第5の実施の形態で述べたような各種電子装置についても同様に、コンピュータ2aをはじめとする各種電子機器に搭載することができる。
上記物質を含有する半田を用いる技術を採用することにより、優れた信頼性を有する電子装置、電子機器が実現される。
以上説明した実施の形態に関し、更に以下の付記を開示する。
(付記1) 第1電子部品と、
前記第1電子部品と対向する第2電子部品と、
前記第1電子部品と前記第2電子部品とを接合する接合部と
を含み、
前記接合部が、動作に伴う昇降温過程で結晶構造が可逆的に変化する物質を含有する半田を含むことを特徴とする電子装置。
(付記2) 前記昇降温過程の温度範囲が0℃〜100℃であることを特徴とする付記1に記載の電子装置。
(付記3) 前記半田は、Sn及びBiを含有し、前記物質としてIn及びAgを含有することを特徴とする付記1又は2に記載の電子装置。
(付記4) 前記物質は、Ag2Inであることを特徴とする付記3に記載の電子装置。
(付記5) 前記半田は、39.5重量%超の前記Snと、前記物質として3重量%以下の前記In及び3重量%以下の前記Agを含有し、残部に前記Biを含有することを特徴とする付記3に記載の電子装置。
(付記6) 前記Inの含有量は、前記Agの含有量と同じか又は前記Agの含有量よりも多いことを特徴とする付記5に記載の電子装置。
(付記7) 前記半田の融点が227℃以下であることを特徴とする付記1乃至6のいずれかに記載の電子装置。
(付記8) 用いられる電子装置の動作に伴う昇降温過程で結晶構造が可逆的に変化する物質を含有する半田が設けられた端子を含むことを特徴とする電子部品。
(付記9) 前記昇降温過程の温度範囲が0℃〜100℃であることを特徴とする付記8に記載の電子部品。
(付記10) 前記半田は、Sn及びBiを含有し、前記物質としてIn及びAgを含有することを特徴とする付記8又は9に記載の電子部品。
(付記11) 用いられる電子装置の動作に伴う昇降温過程で結晶構造が可逆的に変化する物質を含有することを特徴とする半田。
(付記12) 前記昇降温過程の温度範囲が0℃〜100℃であることを特徴とする付記11に記載の半田。
(付記13) 前記半田は、Sn及びBiを含有し、前記物質としてIn及びAgを含有することを特徴とする付記11又は12に記載の半田。
1,1a,1b 電子装置
2 電子機器
2a コンピュータ
10,20,80,90,120 電子部品
10a,20a,80a,90a,210a,310a,410a 表面
11,21,81,91,111,121 電極
30,100a,130 接合部
31,101,131,241,361,441,521 半田
32,102,132,242,362,442,522 物質
40,50,60 相
70 Ag2In
71 結晶粒
82,92 金属間化合物
83,93 ポスト
100,240,321,360,440,520 バンプ
110 チップ部品
200,320,420 半導体チップ
210 半導体基板
211 素子分離領域
220,430 配線層
221,311,431,511 導体部
221a,311a,421,431a,511a 端子
222,312,432,512 絶縁部
230 MOSトランジスタ
231 ゲート絶縁膜
232 ゲート電極
233 ソース領域
234 ドレイン領域
235 スペーサ
300A,300B,400 半導体パッケージ
310 パッケージ基板
310b 裏面
330 封止層
341 ダイアタッチ材
342 アンダーフィル樹脂
350 ワイヤ
410 樹脂層
500 回路基板

Claims (4)

  1. 第1電子部品と、
    前記第1電子部品と対向する第2電子部品と、
    前記第1電子部品と前記第2電子部品とを接合する接合部と
    を含み、
    前記接合部が、動作に伴う昇降温過程で結晶構造が可逆的に変化する物質を含有する半田を含み、
    前記半田は、Sn、Bi、Ag及びInを含有し、前記物質としてAg Inを含有し、
    前記Ag Inは、動作に伴う昇温過程でγ−黄銅構造から六方最密充填構造に変態し、動作に伴う降温過程で六方最密充填構造からγ−黄銅構造に変態することを特徴とする電子装置。
  2. 前記昇降温過程の温度範囲が0℃〜100℃であることを特徴とする請求項1に記載の電子装置。
  3. 用いられる電子装置の動作に伴う昇降温過程で結晶構造が可逆的に変化する物質を含有する半田が設けられた端子を含み、
    前記半田は、Sn、Bi、Ag及びInを含有し、前記物質としてAg Inを含有し、
    前記Ag Inは、前記電子装置の動作に伴う昇温過程でγ−黄銅構造から六方最密充填構造に変態し、前記電子装置の動作に伴う降温過程で六方最密充填構造からγ−黄銅構造に変態することを特徴とする電子部品。
  4. Sn、Bi、Ag及びInを含有し、用いられる電子装置の動作に伴う昇降温過程で結晶構造が可逆的に変化する物質としてAg Inを含有し、前記Ag Inは、前記電子装置の動作に伴う昇温過程でγ−黄銅構造から六方最密充填構造に変態し、前記電子装置の動作に伴う降温過程で六方最密充填構造からγ−黄銅構造に変態することを特徴とする半田。
JP2015215475A 2015-11-02 2015-11-02 電子装置、電子部品及び半田 Expired - Fee Related JP6565609B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015215475A JP6565609B2 (ja) 2015-11-02 2015-11-02 電子装置、電子部品及び半田
US15/275,522 US9831199B2 (en) 2015-11-02 2016-09-26 Electronic device, electronic part, and solder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015215475A JP6565609B2 (ja) 2015-11-02 2015-11-02 電子装置、電子部品及び半田

Publications (2)

Publication Number Publication Date
JP2017092058A JP2017092058A (ja) 2017-05-25
JP6565609B2 true JP6565609B2 (ja) 2019-08-28

Family

ID=58637373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015215475A Expired - Fee Related JP6565609B2 (ja) 2015-11-02 2015-11-02 電子装置、電子部品及び半田

Country Status (2)

Country Link
US (1) US9831199B2 (ja)
JP (1) JP6565609B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115401357B (zh) * 2022-08-31 2024-01-30 昆明理工大学 一种含有原位合成纳米增强相的复合焊料合金及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09295184A (ja) 1996-05-09 1997-11-18 Omron Corp 半田およびこの半田を用いて電子部品が実装された回路基板,ならびに半田ペースト
JP2001024021A (ja) 1999-07-09 2001-01-26 Hitachi Ltd 半導体装置及びその製造方法
WO2007018288A1 (ja) * 2005-08-11 2007-02-15 Senju Metal Industry Co., Ltd. 鉛フリーソルダペーストとその応用
JP5923725B2 (ja) * 2012-05-15 2016-05-25 パナソニックIpマネジメント株式会社 電子部品の実装構造体

Also Published As

Publication number Publication date
US9831199B2 (en) 2017-11-28
US20170125366A1 (en) 2017-05-04
JP2017092058A (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
Mokhtari A review: Formation of voids in solder joint during the transient liquid phase bonding process-Causes and solutions
US7224067B2 (en) Intermetallic solder with low melting point
US7838954B2 (en) Semiconductor structure with solder bumps
US8633103B2 (en) Semiconductor device and manufacturing method of the same
JP4731495B2 (ja) 半導体装置
TWI273140B (en) Phase change lead-free super plastic solders
JP2001274195A (ja) 半導体装置及びその製造方法
TW201039395A (en) Doping of lead-free solder alloys and structures formed thereby
US20020092895A1 (en) Formation of a solder joint having a transient liquid phase by annealing and quenching
JP5169871B2 (ja) はんだ、はんだ付け方法及び半導体装置
JP5169354B2 (ja) 接合材料及びそれを用いた接合方法
US9831210B2 (en) Electronic device and electronic apparatus
JP2010003878A (ja) 回路基板及びその製造方法
JP6187226B2 (ja) 電子装置の製造方法
JP6565609B2 (ja) 電子装置、電子部品及び半田
JP6287310B2 (ja) 電子部品、電子部品の製造方法及び電子装置の製造方法
Suganuma Interconnection technologies
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
JP6447155B2 (ja) 電子装置及び電子装置の製造方法
US11239190B2 (en) Solder-metal-solder stack for electronic interconnect
JP2013093507A (ja) 半導体チップを3次元積層アセンブリへと多段に形成していく、はんだ接合プロセス
JP2017107955A (ja) 電子装置及び電子装置の製造方法
JP5630060B2 (ja) はんだ接合方法、半導体装置及びその製造方法
JP2002321084A (ja) 電子部品接合用はんだ合金
JP2008071792A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190625

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190625

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190715

R150 Certificate of patent or registration of utility model

Ref document number: 6565609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees