図1は、実施例1に係る波長可変レーザ100の全体構成を示すブロック図である。図1に示すように、波長可変レーザ100は、レーザデバイスとして、波長を制御可能な半導体レーザ30(チューナブル半導体レーザ)を備えている。本実施例の半導体レーザ30は、レーザ領域に連結してSOA(Semiconductor Optical Amplifier)となる領域が設けられている。このSOAは、光出力制御部として機能する。SOAは光出力の強度を任意に増減させることができる。また光出力の強度を実質的にゼロに制御することもできる。さらに波長可変レーザ100は、検知部50、メモリ60、コントローラ70などを備える。検知部50は、出力検知部および波長ロッカ部として機能する。コントローラ70は、波長可変レーザ100の制御を行うものであり、その内部にはRAM(Random Access Memory)を備えている。
図2は、本実施例における半導体レーザ30の全体構成を示す模式的断面図である。図2に示すように、半導体レーザ30は、SG−DFB(Sampled Grating Distributed Feedback)領域Aと、CSG−DBR(Chirped Sampled Grating Distributed Bragg Reflector)領域Bと、SOA(Semiconductor Optical Amplifier)領域Cとを備える。すなわち、半導体レーザ30は、半導体構造内に波長選択ミラーを有するレーザである。
一例として、半導体レーザ30において、フロント側からリア側にかけて、SOA領域C、SG−DFB領域A、CSG−DBR領域Bがこの順に配置されている。SG−DFB領域Aは、利得を有しサンプルドグレーティングを備える。CSG−DBR領域Bは、利得を有さずにサンプルドグレーティングを備える。SG−DFB領域AおよびCSG−DBR領域Bが図1のレーザ領域に相当し、SOA領域Cが図2のSOA領域に相当する。
SG−DFB領域Aは、基板1上に、下クラッド層2、活性層3、上クラッド層6、コンタクト層7、および電極8が積層された構造を有する。CSG−DBR領域Bは、基板上1に、下クラッド層2、光導波層4、上クラッド層6、絶縁膜9、および複数のヒータ10が積層された構造を有する。各ヒータ10には、電源電極11およびグランド電極12が設けられている。SOA領域Cは、基板1上に、下クラッド層2、光増幅層19、上クラッド層6、コンタクト層20、および電極21が積層された構造を有する。
SG−DFB領域A、CSG−DBR領域BおよびSOA領域Cにおいて、基板1、下クラッド層2、および上クラッド層6は、一体的に形成されている。活性層3、光導波層4、および光増幅層19は、同一面上に形成されている。SG−DFB領域AとCSG−DBR領域Bとの境界は、活性層3と光導波層4との境界と対応している。
SOA領域C側における基板1、下クラッド層2、光増幅層19および上クラッド層6の端面には、端面膜16が形成されている。本実施例では、端面膜16はAR(Anti Reflection)膜である。端面膜16は、半導体レーザ30のフロント側端面として機能する。CSG−DBR領域B側における基板1、下クラッド層2、光導波層4、および上クラッド層6の端面には、端面膜17が形成されている。本実施例では、端面膜17はAR膜である。端面膜17は、半導体レーザ30のリア側端面として機能する。
基板1は、例えば、n型InPからなる結晶基板である。下クラッド層2はn型、上クラッド層6はp型であり、それぞれ例えばInPによって構成される。下クラッド層2および上クラッド層6は、活性層3、光導波層4、および光増幅層19を上下で光閉込めしている。
活性層3は、利得を有する半導体により構成されている。活性層3は、例えば量子井戸構造を有しており、例えばGa0.32In0.68As0.92P0.08(厚さ5nm)からなる井戸層と、Ga0.22In0.78As0.47P0.53(厚さ10nm)からなる障壁層が交互に積層された構造を有する。光導波層4は、例えばバルク半導体層で構成することができ、例えばGa0.22In0.78As0.47P0.53によって構成することができる。本実施例においては、光導波層4は、活性層3よりも大きいエネルギギャップを有する。
光増幅層19は、電極21からの電流注入によって利得が与えられ、それによって光増幅をなす領域である。光増幅層19は、例えば量子井戸構造で構成することができ、例えばGa0.35In0.65As0.99P0.01(厚さ5nm)の井戸層とGa0.15In0.85As0.32P0.68(厚さ10nm)の障壁層が交互に積層された構造とすることができる。また、他の構造として、例えばGa0.44In0.56As0.95P0.05からなるバルク半導体を採用することもできる。なお、光増幅層19と活性層3とを同じ材料で構成することもできる。
コンタクト層7,20は、例えばp型Ga0.47In0.53As結晶によって構成することができる。絶縁膜9は、窒化シリコン膜(SiN)または酸化シリコン膜(SiO)からなる保護膜である。ヒータ10は、チタンタングステン(TiW)で構成された薄膜抵抗体である。ヒータ10のそれぞれは、CSG−DBR領域Bの複数のセグメントにまたがって形成されていてもよい。
電極8,21、電源電極11およびグランド電極12は、金(Au)等の導電性材料からなる。基板1の下部には、裏面電極15が形成されている。裏面電極15は、SG−DFB領域A、CSG−DBR領域BおよびSOA領域Cにまたがって形成されている。
端面膜16および端面膜17は、1.0%以下の反射率を有するAR膜であり、実質的にその端面が無反射となる特性を有する。AR膜は、例えばMgF2およびTiONからなる誘電体膜で構成することができる。なお、本実施例ではレーザの両端がAR膜であったが、端面膜17を有意の反射率を持つ反射膜で構成する場合もある。図2における端面膜17に接する半導体に光吸収層を備えた構造を設けた場合、端面膜17に有意の反射率を持たせることで、端面膜17から外部に漏洩する光出力を抑制することができる。有意の反射率としては、たとえば10%以上の反射率である。なお、ここで反射率とは、半導体レーザ内部に対する反射率を指す。
回折格子(コルゲーション)18は、SG−DFB領域AおよびCSG−DBR領域Bの下クラッド層2に所定の間隔を空けて複数箇所に形成されている。それにより、SG−DFB領域AおよびCSG−DBR領域Bにサンプルドグレーティングが形成される。SG−DFB領域AおよびCSG−DBR領域Bにおいて、下クラッド層2に複数のセグメントが設けられている。ここでセグメントとは、回折格子18が設けられている回折格子部と回折格子18が設けられていないスペース部とが1つずつ連続する領域のことをいう。すなわち、セグメントとは、両端が回折格子部によって挟まれたスペース部と回折格子部とが連結された領域のことをいう。回折格子18は、下クラッド層2とは異なる屈折率の材料で構成されている。下クラッド層2がInPの場合、回折格子を構成する材料として、例えばGa0.22In0.78As0.47P0.53を用いることができる。
回折格子18は、2光束干渉露光法を使用したパターニングにより形成することができる。回折格子18の間に位置するスペース部は、回折格子18のパターンをレジストに露光した後、スペース部に相当する位置に再度露光を施すことで実現できる。SG−DFB領域Aにおける回折格子18のピッチと、CSG−DBR領域Bにおける回折格子18のピッチとは、同一でもよく、異なっていてもよい。本実施例においては、一例として、両ピッチは同一に設定してある。また、各セグメントにおいて、回折格子18は同じ長さを有していてもよく、異なる長さを有していてもよい。また、SG−DFB領域Aの各回折格子18が同じ長さを有し、CSG−DBR領域Bの各回折格子18が同じ長さを有し、SG−DFB領域AとCSG−DBR領域Bとで回折格子18の長さが異なっていてもよい。
SG−DFB領域Aにおいては、各セグメントの光学長が実質的に同一となっている。CSG−DBR領域Bにおいては、少なくとも2つのセグメントの光学長が、互いに異なって形成されている。それにより、CSG−DBR領域Bの波長特性のピーク同士の強度は、波長依存性を有するようになる。SG−DFB領域Aのセグメントの平均光学長とCSG−DBR領域Bのセグメントの平均光学長は異なっている。このように、SG−DFB領域A内のセグメントおよびCSG−DBR領域Bのセグメントが半導体レーザ30内において共振器を構成する。
SG−DFB領域AおよびCSG−DBR領域Bそれぞれの内部においては、反射した光が互いに干渉する。SG−DFB領域Aには活性層3が設けられており、キャリア注入されると、ピーク強度がほぼ揃った、所定の波長間隔を有する離散的な利得スペクトルが生成される。また、CSG−DBR領域Bにおいては、ピーク強度が異なる、所定の波長間隔を有する離散的な反射スペクトルが生成される。SG−DFB領域AおよびCSG−DBR領域Bにおける波長特性のピーク波長の間隔は異なっている。これら波長特性の組み合わせによって生じるバーニア効果を利用して、発振条件を満たす波長を選択することができる。
図1に示すように、半導体レーザ30は、第1温度制御装置31上に配置されている。第1温度制御装置31は、ペルチェ素子を含み、TEC(Thermoelectric cooler)として機能する。第1サーミスタ32は、第1温度制御装置31上に配置されている。第1サーミスタ32は、第1温度制御装置31の温度を検出する。第1サーミスタ32の検出温度に基づいて、半導体レーザ30の温度を特定することができる。
波長可変レーザ100においては、検知部50が半導体レーザ30のフロント側に配置されている。検知部50が波長ロッカ部として機能することから、波長可変レーザ100は、フロントロッカタイプと呼ぶことができる。検知部50は、第1受光素子42、ビームスプリッタ51、エタロン52、第2温度制御装置53、第2受光素子54、および第2サーミスタ55を備える。
ビームスプリッタ41は、半導体レーザ30のフロント側からの出力光を分岐する位置に配置されている。ビームスプリッタ51は、ビームスプリッタ41からの光を分岐する位置に配置されている。第1受光素子42は、ビームスプリッタ51によって分岐された2つの光の一方を受光する位置に配置されている。エタロン52は、ビームスプリッタ51によって分岐された2つの光の他一方を透過する位置に配置されている。第2受光素子54は、エタロン52を透過した透過光を受光する位置に配置されている。
エタロン52は、入射光の波長に応じて透過率が周期的に変化する特性を有する。本実施例においては、エタロン52としてソリッドエタロンを用いる。なお、ソリッドエタロンの当該周期的な波長特性は、温度が変化することによって変化する。エタロン52は、ビームスプリッタ51によって分岐された2つの光の他方を透過する位置に配置されている。また、エタロン52は、第2温度制御装置53上に配置されている。第2温度制御装置53は、ペルチェ素子を含み、TEC(Thermoelectric cooler)として機能する。
第2受光素子54は、エタロン52を透過した透過光を受光する位置に配置されている。第2サーミスタ55は、エタロン52の温度を特定するために設けられている。第2サーミスタ55は、例えば第2温度制御装置53上に配置されている。本実施例では、第2温度制御装置53の温度を第2サーミスタ55で検出することで、エタロン52の温度を特定している。
メモリ60は、書換え可能な記憶装置である。書き換え可能な記憶装置としては、典型的にはフラッシュメモリが挙げられる。コントローラ70は、中央演算処理装置(CPU:Central Processing Unit)、RAM(Random Access Memory)、電源などを備える。RAMは、中央演算処理装置が実行するプログラム、中央演算処理装置が処理するデータなどを一時的に記憶するメモリである。
メモリ60は、波長可変レーザ100の各部の初期設定値およびフィードバック制御目標値をチャネルに対応させて記憶している。チャネルとは、半導体レーザ30の発振波長に対応する番号である。例えば、各チャネルは、ITU−T(International Telecommunication Union Telecommunication Standardization Sector)のグリッド波長に対応している。本実施例においては、各チャネルの波長が基本波長と定義される。
図3は、上記初期設定値およびフィードバック制御目標値を示す図である。図3に示すように、上記初期設定値は、SG−DFB領域Aの電極8に供給される初期電流値ILD、SOA領域Cの電極21に供給される初期電流値ISOA、半導体レーザ30の初期温度値TLD、エタロン52の初期温度値TEtalon、および各ヒータ10に供給される初期電力値PHeater1〜PHeater3を含む。これら初期設定値は、チャネルごとに定められている。上記フィードバック制御目標値は、コントローラ70のフィードバック制御を行う際の目標値である。フィードバック制御目標値は、第1受光素子42が出力する光電流の目標値Im1、および第1受光素子42が出力する光電流Im1に対する第2受光素子54が出力する光電流Im2の比の目標値Im2/Im1を含む。制御目標値も、チャネルごとに定められている。また、メモリ60には、温度補正係数C1が格納されている。温度補正係数C1の詳細については後述する。本実施例においては、温度補正係数C1は、各チャネルに共通の値である。なお、これらの各値は、波長可変レーザ100の出荷前に、波長計を使ったチューニングによって個体ごとに取得される。
本実施例に係る波長可変レーザ100は、要求波長が基本波長と一致しなくても、当該要求波長を出力することができる。基本波長と異なる波長での出力を可能とする制御のことを、以下、グリッドレス制御と称する。図4は、グリッドレス制御における要求波長と基本波長との関係を表す図である。図4に示すように、グリッドレス制御においては、要求波長は、基本波長と隣接する他の基本波長との間の波長である。なお、要求波長は、基本波長と一致していてもよい。
図5は、グリッドレス制御の原理を示す図である。図5において、横軸は波長を示し、縦軸は比Im2/Im1(エタロン52の透過率)の正規化値を示す。図5において、実線は、エタロン52の初期温度値TEtalonに対応する波長特性である。また、点線は、エタロン52の温度を第2温度制御装置53によって上昇させた場合の波長特性である。ここで、実線上の黒丸における比Im2/Im1がフィードバック目標値として採用されている場合、エタロン52が初期温度値TEtalonであると、基本波長で発振することになる。一方、エタロン52が点線で示される波長特性に対応した温度であると、比Im2/Im1が基本波長を得るための値(点線上の黒丸)であっても、実際の発振波長はエタロン特性の変更分だけ、その基本波長からシフトする。つまり、要求波長と基本波長との波長差だけエタロン特性をシフトすることで、フィードバック目標値である比Im2/Im1はそのままで、要求波長を実現することができる。すなわち、要求波長と基本波長との波長差分ΔFに基づき、エタロン温度を変更するための演算をし、これをエタロン温度として適用することで、要求波長を実現することができる。
上記したように、エタロン52の波長特性は、その温度にしたがってシフトする。エタロン52における周波数変動量/温度変化量[GHz/℃]を、エタロン52の温度補正係数C1と称する。なお、ここでは波長を周波数で表現している。温度補正係数C1は、波長可変レーザの駆動条件の波長変化に対する変化率に相当する。
要求波長の制御を実現するためのエタロン52の設定温度をTetln_A[℃]とする。またエタロン52の初期温度、すなわち選択された基本波長に対応したエタロン52の温度をTetln_B[℃]とする。Tetln_BはTEtalonに相当し、メモリ60から取得される。さらに、基本波長と要求波長との波長差分(絶対値)をΔF[GHz]とする。この場合、各パラメータの関係は、下記式(1)のように表すことができる。式(1)に基づいて要求波長を得るために必要な設定温度Tetln_Aを求めることができる。
Tetln_A=Tetln_B+ΔF/C1 (1)
第2温度制御装置53の温度を設定温度Tetln_Aに制御することによって、比Im2/Im1をそのまま利用して、要求波長を得ることが可能となる。
以上の動作を実行することにより、図5に示すように、エタロン52の特性がシフトした分だけ、基本波長からシフトした波長(要求波長)によって半導体レーザ30をレーザ発振させることができる。前述した要求波長は、メモリに記録された条件での発振によって得られる波長(基本波長)以外の波長である。しかしながら、要求波長での発振を得るためには、基本波長を出力する場合と同様、レーザ発振を停止させた状態から実行する必要がある。
一方、波長可変レーザの性能として、基本波長あるいは要求波長を問わず、一旦発振した出力波長を微調整(ファインチューニング)する機能を搭要した。たとえば、このファインチューニングを採用すれば、ユーザがそれぞれの通信回線で波長を最適化することができる。したがって、このファインチューニングには、波長可変レーザが発振状態を維持したままで、その発振波長を変更する動作が必要となる。
ファインチューニングを実現するためには、発振波長を示すパラメータの他に、ファインチューニングのためのパラメータが波長可変レーザに入力される必要がある。典型的な波長可変レーザの入力パラメータは、例えば、表1のように、指定された発振波長(基本波長あるいは要求波長)と、ファインチューニング値によって示される。ファインチューニング値は、指定された発振波長からの差分波長(ΔFine)によって示される。
そして、このファインチューニング値は、波長可変レーザが発振している間も変更可能であり、それに応じて、波長可変レーザはその発振波長を変更できる必要がある。
なお、ファインチューニング値の初期値はゼロとされ、また、ファインチューニング値の最大値、すなわち発振波長からの変化制御が可能な量は、±25.000GHz程度に制限される。ファインチューニングの最大値は、メモリに記録されているチャンネルの波長間隔(グリッド波長間隔)よりも小さく、また、グリッドレス制御による波長変化量(基本波長−目標波長)の上限よりも小さい。
ところで、グリッドレス制御においてエタロン52の温度を変更する際には、エタロン52の光透過特性を大きく変化させる必要がある。このタイプのエタロンは、温度をエタロンの波長特性の制御値として採用する。この温度制御にはペルチェ素子を有するエタロン温度制御用のTECが採用される。TECの温度制御には電力が必要である。したがって、温度変化量を抑えて低消費電力を実現するためには、温度依存性の大きいエタロンを使用することが好ましい。一方、ファインチューニングで波長を微調整する場合においても、エタロン温度を変化させることによって波長を変更することが考えられる。図6(a)は、この場合のファインチューニングを表す図である。しかしながら、温度依存性の大きいエタロンでは、波長を微調整する際に必要な温度変化量が微小になることから、高精度の温度制御が必要になる。高精度の温度制御のためには、温度検出や温度調整用の回路部品として高性能かつ高価なものを使用する必要がある。この場合、コストが上昇する。この問題は、エタロン52が液晶エタロンの場合も同様である。液晶エタロンは、エタロンの波長特性を温度ではなく液晶の屈折率変化によって制御するものである。液晶エタロンにおいても、その波長特性の可変幅を大きく取る場合には、微調整に適した小さな波長特性の制御は困難である。また、エタロンの波長特性を制御する他の方法としては、エタロンに熱的に結合したヒータを設ける方法もある。この場合も同様の問題が生じる。
そこで、本実施例においては、ファインチューニングの際にエタロン52の温度を変化させず(一定値に保持し)、AFC制御の光透過率ターゲットを変化させる。すなわち、フィードバック制御目標値の比Im2/Im1を変化させる。図6(b)は、フィードバック制御目標値の比Im2/Im1の変化を表す図である。この手法では、エタロン52の光透過率が大きい温度依存性を有していても、エタロン52の温度を変更する必要がないため、高精度の温度制御が不要となる。すなわち、グリッドレス制御を行う際のファインチューニングにおいて高精度の温度制御を不要とすることができる。また、微小な波長変更量に対してフィードバック制御目標値の比Im2/Im1の変動量が大きくなるため、エタロン52の温度を変化させる場合と比較して微調整が容易となる。
エタロン52の波長と透過率との関係を取得することによって、ファインチューニングにおける波長変化量に対する比Im2/Im1の変化量を求めることができる。例えば、エタロン52の波長と透過率との関係は、以下のように表すことができる。なお、AおよびBは係数であり、fは、現状の出力波長と、ファインチューニングにおける波長変化量との和を周波数に変換したものである。AおよびBは、チャネルごとに異なる値を有していてもよい。
比Im2/Im1=(1−B)2/{1+B2−2Bcos(Af)}
図7は、チャネルごとに係数A,Bが定められている場合のテーブルを表す図である。図7のテーブルは、メモリ60に格納されている。コントローラ70は、ファインチューニングの際に、メモリ60に格納されているテーブルから基本波長に対応するチャネルの係数A,Bを自身のRAMに読み込み、フィードバック制御目標値の比Im2/Im1を算出する。
ここで、ファインチューン範囲について整理する。図8は、ファインチューン範囲を表す図である。図8に示すように、例えば基本波長Ch1におけるグリッドレス範囲をCh1グリッドレス範囲とし、Ch2におけるグリッドレス範囲をCh2グリッドレス範囲とする。Ch1グリッドレス範囲とCh2グリッドレス範囲との境界は、基本波長Ch1と基本波長Ch2との中間の波長である。要求波長を実現するためのファインチューニングを行う際には、Ch1グリッドレス範囲ではCh1の近似式を用い、Ch2グリッドレス範囲ではCh2の近似式を用いる。
図9は、グリッドレス制御の概略を表すフローチャートの一例である。まず、コントローラ70は、外部から要求波長を示す情報を取得する(ステップS1)。コントローラ70は、要求波長を示す情報に基づいて、メモリ60から要求波長に最も近い基本波長を選択する(ステップS2)。続いて、コントローラ70は、要求波長と基本波長との波長差分ΔFに基づいて更新設定値を算出し、当該更新設定値を用いて半導体レーザ30にレーザ発振させる(ステップS3)。本実施例においては、更新設定値は、選択された基本波長の初期設定値およびフィードバック制御目標値において、エタロン52の初期温度値TEtalonが上述の算出された設定温度Tetln_Aに書き換えられたものである。
次に、コントローラ70は、更新設定値に含まれるフィードバック制御目標値を用いて、AFC制御を行う(ステップS4)。AFC制御とは、自動波長制御のことであり、フィードバック制御目標値のIm2/Im1が実現されるように、第1温度制御装置31を用いて半導体レーザ30の温度を制御することである。以上の処理により、要求波長が実現されることになる。ファインチューニングは、発振波長を更に微調整する場合に実施される。
図10は、ファインチューニングを行う際のフローチャートの一例である。図10に示すように、コントローラ70は、波長要求を受ける(ステップS11)。この要求波長は、図示しない外部入出力装置からの入力によるものである。典型的にはRS232C規格に対応した入出力装置が採用される。次に、コントローラ70は、一例として、要求波長に最も近い基本波長を選択する(ステップS12)。
次に、コントローラ70は、基本波長と要求波長との波長差分ΔFを算出する(ステップS13)。次に、コントローラ70は、更新設定値を算出する(ステップS14)。次に、コントローラ70は、更新設定値を自身のRAMに書き込む(ステップS15)。次に、コントローラ70は、RAMに書き込まれた更新設定値を用いて半導体レーザ30を駆動させる(ステップS16)。なお、SOA領域Cについては、この時点では半導体レーザ30から光が出力されないように制御する。
次に、コントローラ70は、第1サーミスタ32の検出温度TH1がTLDの範囲内にあるか否かを判定する(ステップS17)。ここでTLDの範囲とは、更新設定値の温度値TLDを中心とする所定範囲である。ステップS17において「No」と判定された場合、コントローラ70は、第1サーミスタ32の検出温度TH1が温度値TLD近づくように第1温度制御装置31に供給される電流値を変更する。
コントローラ70は、ステップS17と並行して、第2サーミスタ55の検出温度TH2が設定範囲内にあるか否かを判定する(ステップS18)。この場合の設定範囲は、更新設定値に含まれる設定温度Tetln_Aに基づいて決定される。例えば、上記設定範囲は、設定温度Tetln_Aを中心とする所定範囲とすることができる。ステップS18において「No」と判定された場合、コントローラ70は、第2サーミスタ55の検出温度TH2が設定温度Tetln_Aに近づくように第2温度制御装置53に供給される電流値を変更する。
コントローラ70は、ステップS17およびステップS18の両方で「Yes」と判定されるまで待機する。ステップS17およびステップS18の両方で「Yes」と判定された場合、コントローラ70は、シャッタオープンの動作を行う(ステップS19)。具体的には、SOA領域Cの電極21に供給される電流を初期電流値ISOAに制御する。それにより、半導体レーザ30から更新設定値に基づく更新波長のレーザ光が出力される。
次に、コントローラ70は、第1温度制御装置31による温度値TLDを制御目標とした温度制御を終了する(ステップS20)。次に、コントローラ70は、第1温度制御装置31によるAFC制御を開始する(ステップS21)。つまり、第1温度制御装置31の温度が、フィードバック制御目標値の比Im2/Im1を満たすようにフィードバック制御される。エタロン52の入力光と出力光の比(前後比)は、半導体レーザ30の発振波長を示している。また、第1温度制御装置31は半導体レーザ30の波長を制御するパラメータである。すなわちステップS21では、前後比がIm2/Im1になるように第1温度制御装置31の温度をフィードバック制御することで、半導体レーザ30の波長を制御する。それにより、要求波長が実現される。
コントローラ70は、比Im2/Im1がステップS2で選択された基本波長における目標値Im2/Im1を中心とする所定範囲内にあることを確認すると、AFCロックフラグを出力する(ステップS22)。続いて、コントローラ70は、出力波長の微調整を行うためのファインチューニングを開始する(ステップS23)。ファインチューニングにあたっては、ファインチューニングのための波長のシフト量が指定される。このシフト量の指定は、典型的には、ステップS22においてロックフラグが出力された後に入力される。もちろん、最初にステップS11において要求波長が指定される時に同時に入力することも可能である。ファインチューニングにあたっては、ステップS12で選択された基本波長に対応するチャネルの係数A,Bをメモリ60から自身のRAMに読み込み、指定されたシフト量と、上述した近似式を用いて比Im2/Im1を算出することで、新たな目標値を算出する。そして、当該比Im2/Im1が実現されるように第1温度制御装置31の温度を制御する。第1温度制御装置31の温度制御により、半導体レーザ30の発振波長が変化し、これが前記新たな目標値あるいはその値に対する所定の幅を持った範囲に入ることが確認されれば、コントローラ70は、AFCロックフラグを再度出力する(ステップS24)。その後、フローチャートの実行が終了する。
本実施例によれば、ファインチューニングの際にエタロン52の温度を変化させず、AFC制御の光透過率ターゲットを変化させる。この場合、エタロン52の光透過率が大きい温度依存性を有していても、エタロン52の温度を変更する必要がないため、高精度の温度制御が不要となる。また、微小な波長変更量に対してフィードバック制御目標値の比Im2/Im1の変動量が大きくなるため、エタロン52の温度を変化させる場合と比較して微調整が容易となる。
(変形例1)
図11は、ファインチューニングの最中に要求波長が切り替わった場合のフローチャートの例である。図10と異なる点について説明する。ステップS20の実行後、コントローラ70は、ステップS12で選択された基本波長に対応するチャネルの係数A,Bをメモリ60から自身のRAMに読み込み、上述した近似式を用いて比Im2/Im1を算出する(ステップS31)。その後、コントローラ70は、算出された比Im2/Im1を用いて、第1温度制御装置31によるAFC制御を開始する(ステップS32)。得られる波長が所望範囲内に入ることが確認されれば、コントローラ70は、ロックフラグを出力する(ステップS33)。その後、フローチャートの実行が終了する。変形例1では、フィードバック制御目標値を変更したうえでAFC制御が行われるため、ファインチューニングを継続することができる。
(変形例2)
ファインチューニング後の所望の波長での出力が実現された場合にシャッターを閉じて、再度同じ波長で出力する場合が考えられる。この場合、シャッターを開ける際に、図11のステップS19〜ステップS33を実行することで、同じ波長を容易に出力することができる。
上記各実施例では、エタロン52としてソリッドエタロンを採用したが、それ以外のエタロンを用いることもできる。例えば、ミラー間に液晶層が介在する液晶エタロンをエタロン52として用いてもよい。この場合、液晶に印加される電圧を制御することによって、液晶エタロンの波長特性をシフトさせることができる。また、印加電圧に応じてミラー間のギャップ長を変更可能なエアギャップエタロンをエタロン52として用いてもよい。この場合、印加電圧を制御することによって、エアギャップエタロンの波長特性をシフトさせることができる。これら液晶エタロンあるいはエアギャップエタロンのいずれの場合であっても、第2温度制御装置53によって温度制御がなされる。ただし、この場合の温度制御は波長特性のシフトのためではなく、温度要因による波長特性の変動を防止するためである。このため温度は一定に制御される。
なお、上記実施例において、基本波長を第1波長と称することができ、要求波長を第2波長と称することができ、更新設定値に含まれるフィードバック制御目標値の比Im2/Im1を第1目標値と称することができ、エタロン52の波長と透過率との関係から得られた波長の微調整用の比Im2/Im1を第2目標値と称することができる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。