JP2018088548A - 波長可変レーザ装置の試験方法および波長可変レーザ装置 - Google Patents

Abstract

【課題】エタロンの光透過特性の誤差を抑制することができる波長可変レーザ装置の試験方法および波長可変レーザ装置を提供する。【解決手段】波長可変レーザ装置の試験方法は、波長可変レーザと、エタロンを有する波長検知手段と、を備える波長可変レーザ装置の試験方法であって、エタロンの自由スペクトル領域間隔を測定する第１ステップと、自由スペクトル領域間隔のトップとボトムとの間に設けられた目標値に、波長をチューニングすることで、駆動条件を取得する第２ステップと、駆動条件をメモリに格納する第３ステップと、を含む。【選択図】図７

Description

本発明は、波長可変レーザ装置の試験方法および波長可変レーザ装置に関するものである。

出力波長を選択可能な波長可変レーザが開示されている（例えば、特許文献１参照）。

特開２００９−０２６９９６号公報

特許文献１の技術では、例えばＩＴＵ−Ｔグリッド波長を得るための駆動条件をメモリに格納し、この格納された駆動条件を基にＩＴＵ−Ｔグリッド波長の何れかで発振させる制御を実施する。出力波長を制御するための波長ロッカとして、エタロンの光透過特性を利用する方法が一般的である。しかしながら、エタロンの光透過特性には、部品ばらつきや組立工程によって発生する誤差があるため、温度制御で補正を行う必要がある。特に、グリッド波長以外の任意の波長に制御するグリッドレス制御において、誤差補正分に要する温度範囲が大きくなってしまう。

そこで、エタロンの光透過特性の誤差を抑制することができる波長可変レーザ装置の試験方法および波長可変レーザ装置を提供することを目的とする。

本発明に係る波長可変レーザ装置の試験方法は、波長可変レーザと、エタロンを有する波長検知手段と、を備える波長可変レーザ装置の試験方法であって、前記エタロンの自由スペクトル領域間隔を測定する第１ステップと、前記自由スペクトル領域間隔のトップとボトムとの間に設けられた目標値に、波長をチューニングすることで、駆動条件を取得する第２ステップと、前記駆動条件をメモリに格納する第３ステップと、を含む。

上記発明によれば、エタロンの光透過特性の誤差を抑制し、温度制御の範囲を小さくすることができる。

半導体レーザの全体構成を示すブロック図である。 実施例１に係る波長可変レーザ装置のシステム全体構成を示す図である。 温度制御装置を用いたＡＦＣ制御のフローチャートの一例を表す図である。 エタロンの光透過特性を表す図である。 ＩＴＵ−Ｔグリッドの低周波数端におけるエタロンの光透過特性を表す図である。 ＩＴＵ−Ｔグリッドの高周波数端におけるエタロンの光透過特性を表す図である。 グリッドレス制御を説明するための図である。 試験方法の詳細を表すフローチャートである。 設定値を表す図である。 設定値を表す図である。 エタロンの温度を４５℃としたときの、各チャネルの周波数範囲を表す。 メモリに格納された各チャネルの駆動条件の一例を表す図である。 得られた初期設定値を用いて要求周波数を実現する計算のフローチャートである。

[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。

本願発明は、（１）波長可変レーザと、エタロンを有する波長検知手段と、を備える波長可変レーザ装置の試験方法であって、前記エタロンの自由スペクトル領域間隔を測定する第１ステップと、前記自由スペクトル領域間隔のトップとボトムとの間に設けられた目標値に、波長をチューニングすることで、駆動条件を取得する第２ステップと、前記駆動条件をメモリに格納する第３ステップと、を含む、波長可変レーザ装置の試験方法である。この構成によれば、エタロンの温度制御の範囲を抑制することができる。
（２）前記駆動条件は、所定値で駆動させる第１駆動条件および前記波長検知手段の検知結果に基づいて、前記第１駆動条件で出力された波長とは異なる波長を出力する第２駆動条件が取得されてもよい。
（３）前記駆動条件は、前記波長検知手段の検知結果に基づいて、第１駆動条件および前記第１駆動条件で出力された波長とは異なる波長を出力する第２駆動条件が取得されてもよい。
（４）前記駆動条件は、自由スペクトル領域の２分の１の整数倍毎に取得される条件であってもよい。
（５）前記駆動条件は、自由スペクトル領域の４分の１の位置での駆動条件であってもよい。
（６）前記第１駆動条件および前記第２駆動条件の少なくとも一方における前記波長可変レーザの出力波長は、ＩＴＵ−Ｔグリッドと異なっていてもよい。
他の発明は、（７）波長可変レーザと、エタロンを有する波長検知手段と、前記波長可変レーザの基準周波数およびグリッド間隔からなる制御データ値を格納するメモリと、前記メモリに格納された制御データ値および前記波長検知手段の検知結果に応じて前記波長可変レーザの出力波長を制御するコントローラと、備え、前記コントローラは、入力する基準周波数およびグリッド間隔およびチャネルから求められる要求波長を前記メモリに格納してある前記基準周波数および前記グリッド間隔から演算する演算器を含む、波長可変レーザ装置である。この構成によれば、エタロンの温度制御の範囲を抑制することができる。

［本願発明の実施形態の詳細］
本発明の実施形態に係る波長可変レーザ装置の試験方法、波長可変レーザ装置、波長可変レーザ装置の制御データの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

図１は、実施例１に係る波長可変レーザ装置に用いることができる半導体レーザ１００の全体構成を示すブロック図である。半導体レーザ１００は、波長可変レーザである。図１に示すように、半導体レーザ１００は、ＳＧ−ＤＦＢ（Ｓａｍｐｌｅｄ Ｇｒａｔｉｎｇ Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ）領域Ａと、ＣＳＧ−ＤＢＲ（Ｃｈｉｒｐｅｄ Ｓａｍｐｌｅｄ Ｇｒａｔｉｎｇ Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）領域Ｂと、ＳＯＡ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｐｔｉｃａｌ Ａｍｐｌｉｆｉｅｒ）領域Ｃとを備える。すなわち、半導体レーザ１００は、半導体構造内に波長選択ミラーを有するレーザである。

一例として、半導体レーザ１００において、フロント側からリア側にかけて、ＳＯＡ領域Ｃ、ＳＧ−ＤＦＢ領域Ａ、ＣＳＧ−ＤＢＲ領域Ｂがこの順に配置されている。ＳＧ−ＤＦＢ領域Ａは、利得を有しサンプルドグレーティングを備える。ＣＳＧ−ＤＢＲ領域Ｂは、利得を有さずにサンプルドグレーティングを備える。

ＳＧ−ＤＦＢ領域Ａは、基板１上に、下クラッド層２、活性層３、上クラッド層６、コンタクト層７、および電極８が積層された構造を有する。ＣＳＧ−ＤＢＲ領域Ｂは、基板１上に、下クラッド層２、光導波層４、上クラッド層６、絶縁膜９、および複数のヒータ１０が積層された構造を有する。各ヒータ１０には、電源電極１１およびグランド電極１２が設けられている。ＳＯＡ領域Ｃは、基板１上に、下クラッド層２、光増幅層１９、上クラッド層６、コンタクト層２０、および電極２１が積層された構造を有する。

ＳＧ−ＤＦＢ領域Ａ、ＣＳＧ−ＤＢＲ領域ＢおよびＳＯＡ領域Ｃにおいて、基板１、下クラッド層２、および上クラッド層６は、一体的に形成されている。活性層３、光導波層４、および光増幅層１９は、同一面上に形成されている。ＳＧ−ＤＦＢ領域ＡとＣＳＧ−ＤＢＲ領域Ｂとの境界は、活性層３と光導波層４との境界と対応している。

ＳＯＡ領域Ｃ側における基板１、下クラッド層２、光増幅層１９および上クラッド層６の端面には、端面膜１６が形成されている。本実施例では、端面膜１６はＡＲ（Ａｎｔｉ Ｒｅｆｌｅｃｔｉｏｎ）膜である。端面膜１６は、半導体レーザ１００のフロント側端面として機能する。ＣＳＧ−ＤＢＲ領域Ｂ側における基板１、下クラッド層２、光導波層４、および上クラッド層６の端面には、端面膜１７が形成されている。本実施例では、端面膜１７はＡＲ膜である。端面膜１７は、半導体レーザ１００のリア側端面として機能する。

基板１は、例えば、ｎ型ＩｎＰからなる結晶基板である。下クラッド層２はｎ型、上クラッド層６はｐ型であり、それぞれ例えばＩｎＰによって構成される。下クラッド層２および上クラッド層６は、活性層３、光導波層４、および光増幅層１９を上下で光閉込めしている。

活性層３は、利得を有する半導体により構成されている。活性層３は、例えば量子井戸構造を有しており、例えばＧａ_０．３２Ｉｎ_０．６８Ａｓ_０．９２Ｐ_０．０８（厚さ５ｎｍ）からなる井戸層と、Ｇａ_０．２２Ｉｎ_０．７８Ａｓ_０．４７Ｐ_０．５３（厚さ１０ｎｍ）からなる障壁層が交互に積層された構造を有する。光導波層４は、例えばバルク半導体層で構成することができ、例えばＧａ_０．２２Ｉｎ_０．７８Ａｓ_０．４７Ｐ_０．５３によって構成することができる。本実施例においては、光導波層４は、活性層３よりも大きいエネルギギャップを有する。

光増幅層１９は、電極２１からの電流注入によって利得が与えられ、それによって光増幅をなす領域である。光増幅層１９は、例えば量子井戸構造で構成することができ、例えばＧａ_０．３５Ｉｎ_０．６５Ａｓ_０．９９Ｐ_０．０１（厚さ５ｎｍ）の井戸層とＧａ_０．１５Ｉｎ_０．８５Ａｓ_０．３２Ｐ_０．６８（厚さ１０ｎｍ）の障壁層が交互に積層された構造とすることができる。また、他の構造として、例えばＧａ_０．４４Ｉｎ_０．５６Ａｓ_０．９５Ｐ_０．０５からなるバルク半導体を採用することもできる。なお、光増幅層１９と活性層３とを同じ材料で構成することもできる。

コンタクト層７，２０は、例えばｐ型Ｇａ_０．４７Ｉｎ_０．５３Ａｓ結晶によって構成することができる。絶縁膜９は、窒化シリコン膜（ＳｉＮ）または酸化シリコン膜（ＳｉＯ）からなる保護膜である。ヒータ１０は、チタンタングステン（ＴｉＷ）で構成された薄膜抵抗体である。ヒータ１０のそれぞれは、ＣＳＧ−ＤＢＲ領域Ｂの複数のセグメントにまたがって形成されていてもよい。

電極８，２１、電源電極１１およびグランド電極１２は、金（Ａｕ）等の導電性材料からなる。基板１の下部には、裏面電極１５が形成されている。裏面電極１５は、ＳＧ−ＤＦＢ領域Ａ、ＣＳＧ−ＤＢＲ領域ＢおよびＳＯＡ領域Ｃにまたがって形成されている。

端面膜１６および端面膜１７は、１．０％以下の反射率を有するＡＲ膜であり、実質的にその端面が無反射となる特性を有する。ＡＲ膜は、例えばＭｇＦ_２およびＴｉＯＮからなる誘電体膜で構成することができる。なお、本実施例ではレーザの両端がＡＲ膜であったが、端面膜１７を有意の反射率を持つ反射膜で構成する場合もある。図１における端面膜１７に接する半導体に光吸収層を備えた構造を設けた場合、端面膜１７に有意の反射率を持たせることで、端面膜１７から外部に漏洩する光出力を抑制することができる。有意の反射率としては、たとえば１０％以上の反射率である。なお、ここで反射率とは、半導体レーザ内部に対する反射率を指す。

回折格子（コルゲーション）１８は、ＳＧ−ＤＦＢ領域ＡおよびＣＳＧ−ＤＢＲ領域Ｂの下クラッド層２に所定の間隔を空けて複数箇所に形成されている。それにより、ＳＧ−ＤＦＢ領域ＡおよびＣＳＧ−ＤＢＲ領域Ｂにサンプルドグレーティングが形成される。ＳＧ−ＤＦＢ領域ＡおよびＣＳＧ−ＤＢＲ領域Ｂにおいて、下クラッド層２に複数のセグメントが設けられている。ここでセグメントとは、回折格子１８が設けられている回折格子部と回折格子１８が設けられていないスペース部とが１つずつ連続する領域のことをいう。すなわち、セグメントとは、両端が回折格子部によって挟まれたスペース部と回折格子部とが連結された領域のことをいう。回折格子１８は、下クラッド層２とは異なる屈折率の材料で構成されている。下クラッド層２がＩｎＰの場合、回折格子を構成する材料として、例えばＧａ_０．２２Ｉｎ_０．７８Ａｓ_０．４７Ｐ_０．５３を用いることができる。

回折格子１８は、２光束干渉露光法を使用したパターニングにより形成することができる。回折格子１８の間に位置するスペース部は、回折格子１８のパターンをレジストに露光した後、スペース部に相当する位置に再度露光を施すことで実現できる。ＳＧ−ＤＦＢ領域Ａにおける回折格子１８のピッチと、ＣＳＧ−ＤＢＲ領域Ｂにおける回折格子１８のピッチとは、同一でもよく、異なっていてもよい。本実施例においては、一例として、両ピッチは同一に設定してある。また、各セグメントにおいて、回折格子１８は同じ長さを有していてもよく、異なる長さを有していてもよい。また、ＳＧ−ＤＦＢ領域Ａの各回折格子１８が同じ長さを有し、ＣＳＧ−ＤＢＲ領域Ｂの各回折格子１８が同じ長さを有し、ＳＧ−ＤＦＢ領域ＡとＣＳＧ−ＤＢＲ領域Ｂとで回折格子１８の長さが異なっていてもよい。

ＳＧ−ＤＦＢ領域Ａにおいては、各セグメントの光学長が実質的に同一となっている。ＣＳＧ−ＤＢＲ領域Ｂにおいては、少なくとも２つのセグメントの光学長が、互いに異なって形成されている。それにより、ＣＳＧ−ＤＢＲ領域Ｂの波長特性のピーク同士の強度は、波長依存性を有するようになる。ＳＧ−ＤＦＢ領域Ａのセグメントの平均光学長とＣＳＧ−ＤＢＲ領域Ｂのセグメントの平均光学長は異なっている。このように、ＳＧ−ＤＦＢ領域Ａ内のセグメントおよびＣＳＧ−ＤＢＲ領域Ｂのセグメントが半導体レーザ１００内において共振器を構成する。

ＳＧ−ＤＦＢ領域ＡおよびＣＳＧ−ＤＢＲ領域Ｂそれぞれの内部においては、反射した光が互いに干渉する。ＳＧ−ＤＦＢ領域Ａには活性層３が設けられており、キャリア注入されると、ピーク強度がほぼ揃った、所定の波長間隔を有する離散的な利得スペクトルが生成される。また、ＣＳＧ−ＤＢＲ領域Ｂにおいては、ピーク強度が異なる、所定の波長間隔を有する離散的な反射スペクトルが生成される。ＳＧ−ＤＦＢ領域ＡおよびＣＳＧ−ＤＢＲ領域Ｂにおける波長特性のピーク波長の間隔は異なっている。これら波長特性の組み合わせによって生じるバーニア効果を利用して、発振条件を満たす波長を選択することができる。

図２は、実施例１に係る波長可変レーザ装置２００のシステム全体構成を示す図である。波長可変レーザ装置２００は、コントローラ４１、温度制御装置４２，５０、サーミスタ４３，５１、ビームスプリッタ４４，４５、受光素子４６，４７、エタロン４８、メモリ４９などを備える。

コントローラ４１は、中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、電源などを備える。ＲＡＭは、中央演算処理装置が実行するプログラム、中央演算処理装置が処理するデータなどを一時的に記憶するメモリである。メモリ４９として、書き換え可能な記憶装置を用いることができる。書き換え可能な記憶装置としては、典型的にはフラッシュメモリが挙げられる。メモリ４９は、半導体レーザ１００の各部の初期設定値およびフィードバック制御目標値を各チャネルに対応させて記憶している。チャネルとは、半導体レーザ１００の各発振波長に対応する番号である。

温度制御装置４２は、例えば、半導体レーザ１００の全体の温度を制御する装置であり、例えばペルチェ素子を含み、ＴＥＣ（Ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ ｃｏｏｌｅｒ）として機能する。サーミスタ４３は、温度制御装置４２の温度を検出することによって、半導体レーザ１００の温度を間接的に検出する。なお、半導体レーザ１００、サーミスタ４３、ビームスプリッタ４４、および受光素子４６は、温度制御装置４２上に配置されている。温度制御装置５０は、例えば、エタロン４８の温度を制御する装置であり、例えばペルチェ素子を含み、ＴＥＣとして機能する。サーミスタ５１は、温度制御装置５０の温度を検出することによって、エタロン４８の温度を間接的に検出する。なお、ビームスプリッタ４５、エタロン４８、受光素子４７、およびサーミスタ５１は、温度制御装置５０上に配置されている。

コントローラ４１は、サーミスタ４３の温度を参照し、温度制御装置４２の各部品の搭載面の温度を一定に保持する。また、コントローラ４１は、サーミスタ５１の温度を参照し、温度制御装置５０の各部品の搭載面の温度を一定に保持する。コントローラ４１は、この状態で、半導体レーザ１００に制御データを入力する。それにより、半導体レーザ１００は、入力された制御データに基づいた波長にてレーザ発振する。なお、エタロン４８の温度は、この波長可変レーザ装置２００において必要とされる温度に制御される。すなわち、一定に温度保持される制御のほか、エタロン４８の特性を制御することで所望の動作を実現する場合には、その温度は変化することも許容される。

半導体レーザ１００の出力光は、ビームスプリッタ４４で分岐される。ビームスプリッタ４４の分岐によって得られる一方の分岐光は、受光素子４６に入射され、他方の分岐光はビームスプリッタ４５でさらに分岐される。ビームスプリッタ４５の分岐によって得られる一方の分岐光は、エタロン４８を介して受光素子４７に入射され、他方の分岐光は、外部に出力される。以上の構成により、受光素子４６は、半導体レーザ１００の出力光強度を測定する。受光素子４７は、エタロン４８の透過光強度を測定する。なお、エタロン４８は、光学的平面をもつ反射鏡，あるいは半透鏡２枚を，ある間隔で平行配置した光学素子である。

コントローラ４１は、受光素子４６の出力に基づいて、半導体レーザ１００の光出力強度を制御する。また、受光素子４６が検出する光強度と受光素子４７が検出する光強度との比によって示される波長情報に基づき、指定波長を維持する制御（ＡＦＣ制御：Ａｕｔｏｍａｔｉｃ Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｔｒｏｌ）を実施する。

図３は、温度制御装置４２を用いたＡＦＣ制御のフローチャートの一例を表す図である。図３に示すように、コントローラ４１は、要求波長に応じて、メモリ４９に格納された半導体レーザ１００の設定値を選択する（ステップＳ１）。次に、コントローラ４１は、選択した設定値を用いて半導体レーザ１００を駆動させる（ステップＳ２）。

次に、コントローラ４１は、サーミスタ４３が検出する温度Ｔｈ１が設定値の許容範囲内にあるか否かを判定する（ステップＳ３）。ステップＳ３で「Ｎｏ」と判定された場合、ステップＳ３が再度実行される。コントローラ４１は、ステップＳ３と並行して、サーミスタ４３が検出する温度Ｔｈ２が設定値の許容範囲内にあるか否かを判定する（ステップＳ４）。ステップＳ４で「Ｎｏ」と判定された場合、ステップＳ４が再度実行される。

ステップＳ３およびステップＳ４の両方で「Ｙｅｓ」と判定された場合、コントローラ４１は、シャッタを開ける（ステップＳ５）。次に、コントローラ４１は、温度制御装置４２の温度制御（温度Ｔｈ１を制御目標とする制御）を終了する（ステップＳ６）。これに引き続き、コントローラ４１は、温度制御装置４２によるＡＦＣ制御を開始する（ステップＳ７）。具体的には、コントローラ４１は、受光素子４６が検出する光強度と受光素子４７が検出する光強度との比を制御目標として、温度制御装置４２の温度制御を開始する。この制御は、目標値のみを与える方法、所定の許容レンジを目標値として与える方法のいずれであってもかまわない。このようにして温度制御装置４２の制御を実行した結果、前記光強度の比が目標値あるいは許容レンジ内に定まったことをもって、コントローラ４１は、ロックフラグを出力する（ステップＳ８）。

ここで、エタロン４８を用いた波長制御の詳細について説明する。図４は、エタロン４８の光透過特性を表す図である。図４の実線に示すように、エタロン４８は、入力された光周波数に対し周期的な透過特性を持っている。したがって、入力光と透過光との光強度比を測定し、当該光強度比を一定にするように制御することで光周波数を安定状態に保つことができる。透過特性のスロープは図４のようになっている。スロープとは、ピークとボトムとの間の正または負の傾きを持った領域である。このスロープの傾きが折り返す（傾きの符号が変化する）ピークおよびボトム付近の値は、ロック点として安定して使用することが困難である。そこで、スロープの傾きが比較的大きい範囲を波長制御可能範囲として用いることが好ましい。

一般的に、各チャネルは、ＩＴＵ−Ｔ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｏｎ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｔａｎｄａｒｄｉｚａｔｉｏｎ Ｓｅｃｔｏｒ）のグリッド波長に対応して設定される。

エタロン４８は、このＩＴＵ−Ｔで規定された特定周波数（１９１．６ＴＨｚ〜１９６．２ＴＨｚの５０ＧＨｚ、２５ＧＨｚ間隔等）での使用を考えた特性周期をもつように設計されている。すなわち、エタロン４８のＦＳＲ（自由スペクトル領域）の２分の１が、ＩＴＵ−Ｔのグリッド間隔となるように設計されている。しかしながら、エタロン４８自体の特性ばらつき、実装時の傾き、エタロン温度などのわずかな差で透過特性が変わってくる。そこで、通常、エタロン４８の温度を調整することによってスロープをシフトさせることで、ＩＴＵ−Ｔグリッドの全てのチャンネルでロック点（フィードバック制御目標値）が波長制御可能範囲に入るように設定されている。例えば、図４の破線で示すように、エタロン４８の温度を制御することによって、エタロン４８の光透過特性を周波数方向にシフトさせることができる。

例えば、図４の例では、波長制御不可能な周波数領域が約±９ＧＨｚ、温度によるシフト量が−１．８ＧＨｚ／℃とすると、９／１．８＝５℃補正すれば、ピークまたはボトムを挟んだ左右どちらかのスロープ範囲に引き込むことができる。一方、ＩＴＵ−Ｔグリッド間隔の２５ＧＨｚに対してエタロン周期に誤差があると、周波数の低い端（例えば１９１ＴＨｚ）でちょうどロック点を調整していても周波数の高い方の端に行くまでの間でＩＴＵ−Ｔグリッドがスロープのピークやボトムとなる可能性がある。そこで、ロック点を波長制御可能範囲に戻すため、チャネルごとにエタロン４８の温度を変えていく必要がある。

具体的には、所望のＩＴＵ−Ｔグリッドでロック点を定める際に、エタロン４８の温度を調整することによって、ロック点が当該ＩＴＵ−Ｔグリッドの波長位置となるように、エタロン４８の光透過特性をシフトさせる。このロック点が実現されるように、半導体レーザ１００の制御データを調整する。当該ロック点が実現される制御データをメモリ４９に記憶する。なお、グリッド間隔は、２５ＧＨｚで固定とし、グリッド間の周波数は隣のグリッドとの間で半分ずつ分担する。

図５Ａは、ＩＴＵ−Ｔグリッドの低周波数端におけるエタロン４８の光透過特性を表す図である。エタロン４８の温度はＴ０（＝４５℃）で一定に制御されているものとする。図５Ｂは、ＩＴＵ−Ｔグリッドの高周波数端におけるエタロン４８の光透過特性を表す図である。図５Ａに示すように、低周波数端でロック点を調整すれば、±５℃の補正でロック点を波長制御可能範囲内に収めることができる。エタロン４８の温度をＴ０に維持したままで、この低周波数端を基準として高周波数端までのロック点を定めると、誤差が大きくなる。図５Ｂの破線は、誤差が生じた光透過特性である。これを、実線の光透過特性にシフトさせるためには、エタロン４８の温度補正が必要となる。例えば、その誤差補正分として、約５℃が必要である。したがって、計±１０℃の温度補正が必要になる。

ここで、グリッドレス制御について説明する。グリッドレス制御とは、半導体レーザ１００の発振波長をグリッド波長間の任意の波長に調整する制御である。図６は、グリッドレス制御を説明するための図である。図６に示すように、グリッドレス制御においては、要求波長は、グリッド波長と隣接する他のグリッド波長との間の波長である。

このグリッドレス制御を行うためには、ＩＴＵ−Ｔグリッドの間の全ての波長を設定する必要がある。したがって、エタロン４８の温度を、±１２．５ＧＨｚ分シフト可能とする必要がある。また、ＩＴＬＡの規格としてファインチューニングという波長シフトを必要とする機能がある。このファインチューニングによる±１０ＧＨｚを追加して、±２２．５ＧＨｚの光周波数シフトを行う必要がある。これによるエタロン４８の温度のシフト量は２２．５／１．８＝±１２．５℃である。よって、上記誤差補正分の±１０℃に、グリッドレス制御の誤差補正分の±１２．５℃を足し合わせると、計２２．５℃のエタロン４８の温度補正が必要となる。

例えば、エタロン４８の温度の設計中心値を４５℃とすると、２２．５℃から６７．５℃の非常に広範囲でエタロン４８の温度を制御する必要がある。この場合、エタロン４８の温度制御に要する消費電力等の負荷が大きくなってしまう。また、ＩＴＵ−Ｔグリッド間隔（２５ＧＨｚ）に対してエタロン４８のグリッド間隔の誤差が大きくなるほど、引き戻すための温度補正が必要となる。例えば、この温度補正のためのマージンを５℃とする必要がある。しかしながら、誤差が大きくなるとマージンレスとなってしまい、さらに誤差が大きすぎると製品不良が発生し歩留まりに影響する。

そこで、本実施例においては、ＩＴＵ−Ｔグリッドに対応した制御データの設定を行わず、エタロン４８のエタロングリッド間隔（ＦＳＲ／２）および中心値を基準とした制御データの設定を行う。具体的には、エタロン４８の温度を一定（例えば４５℃）に制御する。この状態において、ピークとボトムとの間の各スロープにおけるロック点を定める。例えば、ピークから、または、ボトムからＦＳＲ／４の位置をロック点に定める。または、当該ロック点として、透過率＝０．５５の値を用いることができる。各ロック点を実現するための半導体レーザ１００の制御データをメモリ４９に記憶する。なお、グリッド間隔は、エタロンごとの個体差に応じて２５±αＧＨｚに設定する。グリッド間の周波数は隣のグリッドとの間で半分ずつ分担する。この手法では、各ロック点は、ＩＴＵ−Ｔグリッドと必ずしも一致するわけではない。

図７は、本実施例に係る試験方法の詳細を表すフローチャートである。以下の説明では、全ての処理をコントローラ４１が行っているが、ユーザがコントローラ４１を用いて部分的に手動で行ってもよい。図７に示すように、コントローラ４１は、波長制御範囲の低周波数端（一例としてＩＴＵＴ−Ｔの低周波数端）の周波数ｆ＿Ｌｏ（例えば１９１．３ＴＨｚ）が出力されるように、半導体レーザ１００の制御データを設定する（ステップＳ１１）。なお、この際には、コントローラ４１はエタロン４８を用いた波長のフィードバック制御等は行わないので、半導体レーザ１００の出力周波数は周波数ｆ＿Ｌｏと一致していなくてもよい。

次に、コントローラ４１は、エタロン４８の温度を固定の設定値（例えば４５℃）に制御する（ステップＳ１２）。次に、図８Ａに示すように、コントローラ４１は、半導体レーザ１００の出力周波数を低周波側にシフトさせつつ、受光素子４７の検出結果、または受光素子４６の検出結果と受光素子４７の検出結果との比をモニタすることによって、最も近いエタロン４８のピークＥｔｌｎ＿ｆ１を探索する（ステップＳ１３）。

次に、コントローラ４１は、波長制御範囲の高周波端の周波数ｆ＿Ｈｉ（例えば１９６．１ＴＨｚ）が出力されるように、半導体レーザ１００の制御データを設定する（ステップＳ１４）。なお、この際には、コントローラ４１はエタロン４８を用いた波長フィードバック制御等は行わないので、半導体レーザ１００の出力周波数は周波数ｆ＿Ｈｉと一致していなくてもよい。次に、図８Ｂに示すように、コントローラ４１は、半導体レーザ１００の出力波長を低周波側にシフトさせつつ、受光素子４７の検出結果、または受光素子４６の検出結果と受光素子４７の検出結果との比をモニタすることによって、エタロン４８のピークＥｔｌｎ＿ｆ２を探索する（ステップＳ１５）。

次に、コントローラ４１は、下記式（１）および下記式（２）に従って、エタロン４８のＦＳＲを算出する（ステップＳ１６）。なお、設計エタロンＦＳＲは、エタロン４８のＦＳＲの設計値であり、エタロンＦＳＲは、算出されるエタロン４８のＦＳＲである。
エタロンピーク数＝｛（設定チャネル数×設定チャネル間隔）／設計エタロンＦＳＲ｝−１ （１）
エタロンＦＳＲ＝｜Ｅｔｌｎ＿ｆ１−Ｅｔｌｎ＿ｆ２｜／エタロンピーク数 （２）

次に、コントローラ４１は、基準周波数ｆ０＿ｍｅｍを設定する（ステップＳ１７）。具体的には、コントローラ４１は、図８Ａに示すように、Ｅｔｌｎ＿ｆ１＋ＦＳＲ／４またはＥｔｌｎ＿ｆ１−ＦＳＲ／４を算出し、周波数ｆ＿Ｌｏを下回る方を基準周波数ｆ０＿ｍｅｍに設定する。次に、コントローラ４１は、下記式（３）に従って、真のチャネル数を算出する（ステップＳ１８）。下記式（３）を満たすチャネル数のうち最小のものが真のチャネル数である。
ｆ０＿ｍｅｍ＋｛ＦＳＲ／２×（チャネル数−１）｝＋ＦＳＲ／４≧ｆ＿Ｈｉ （３）

次に、コントローラ４１は、チャネル１からチャネルｎに至るまで、ｆｍ（ｍ＝１〜ｎ（＝チャネル数））＝ｆ０＿ｍｅｍ＋ＦＳＲ／２（ｍ−１）となるように半導体レーザ１００の制御データを調整し、駆動条件をメモリ４９に格納する（ステップＳ１９）。ｍが１からｎになるまで繰り返すことによって、各チャネルの駆動条件をメモリ４９に格納することができる。以上の工程を経て、本実施例に係る試験方法が完了する。

このようなチャネル設定を行うことによって、エタロン４８の温度の補正範囲を、一例として±約１２．５℃の範囲に抑えることができる。その詳細について説明する。表１に示すように、一例として中心温度を４５℃とする。本実施例に係るエタロン４８の光透過特性における１つのグリッドで対応する周波数範囲は、±１２．５ＧＨｚである。エタロン４８の温度補正係数Ｃ１＝−１．８ＧＨｚ／℃とすると、グリッドレス制御のための設定温度範囲は、±１２．５／１．８＝±６．９４℃（≒７）となる。したがって、表１において、グリッドレス制御における最小温度は３８℃であり、最大温度は５２℃である。次に、ファインチューニングの周波数範囲は、一例として±１０ＧＨｚとし、最大設計値を±１２．５ＧＨｚとする。この場合、ファインチューニングのための設定温度範囲は、±５．５５℃であり、最大設計値は±６．９４℃となる。図９は、エタロン４８の温度を４５℃としたときの、各チャネルの周波数範囲を表す。

図１０は、本実施例に係る試験方法によってメモリ４９に格納された制御データの一例を表す図である。制御データには、各チャネルの駆動条件が含まれている。駆動条件には、初期設定値およびフィードバック制御目標値が含まれている。図１０に示すように、初期設定値は、半導体レーザ３０の初期温度値（ＬＤ温度）、ＳＧ−ＤＦＢ領域Ａの電極８に供給される初期電流値ＤＦＢ、および各ヒータ１０に供給される初期電力値ＤＢＲ１〜ＤＢＲ３を含む。これら初期設定値は、チャネルごとに定められている。フィードバック制御目標値は、コントローラ４１のフィードバック制御を行う際の目標値である。フィードバック制御目標値は、受光素子４６が出力する光電流の目標値Ｉ_ｍ１、および受光素子４６が出力する光電流Ｉ_ｍ１に対する受光素子４７が出力する光電流Ｉ_ｍ２の比の目標値Ｉ_ｍ２／Ｉ_ｍ１を含む。制御目標値も、チャネルごとに定められている。また、メモリ４９には、エタロン４８の温度および温度補正係数Ｃ１が格納されている。温度補正係数Ｃ１は、エタロン４８の周波数変動量／温度変化量［ＧＨｚ／℃］である。

続いて、得られた初期設定値を用いて要求周波数を実現する計算方法について説明する。図１１は、この場合のフローチャートの一例である。まず、コントローラ４１は、下記式（４）に従って、入力されたチャネル番号ＣＨＮｏ、基準周波数ｆ０、グリッド間隔Ｇｒｉｄ等から、要求周波数ｆを算出する（ステップＳ２１）。
ｆ＝ｆ０＋（ＣＨＮｏ−１）×Ｇｒｉｄ （４）

次に、コントローラ４１は、下記式（５）に従って、図１０のデータを作成した際の、基準周波数ｆ０＿ｍｅｍおよびエタロン４８のグリッド間隔Ｇｒｉｄ＿ｍｅｍから、図１０のチャネル番号ＣＨＮｏ＿ｍｅｍを算出する（ステップＳ２２）。なお、小数点以下については切り捨てる。グリッド間隔Ｇｒｉｄ＿ｍｅｍはエタロン４８のＦＳＲ／２である。
ＣＨＮｏ＿ｍｅｍ＝｛（ｆ＋Ｇｒｉｄ＿ｍｅｍ／２）−ｆ０＿ｍｅｍ｝／Ｇｒｉｄ＿ｍｅｍ （５）

次に、コントローラ４１は、下記式（６）に従って、図１０のチャネル番号ＣＨＮｏ＿ｍｅｍの周波数からのズレ量Δｆを算出する（ステップＳ２３）。次に、コントローラ４１は、図１０のデータの中から、ＣＨＮｏ＿ｍｅｍのチャネルの駆動条件を読み込む（ステップＳ２４）。
Δｆ＝ｆ−｛ｆ０＿ｍｅｍ＋（ＣＨＮｏ＿ｍｅｍ−１）×Ｇｒｉｄ｝ （６）

次に、コントローラ４１は、下記式（７）に従って、フィードバック制御目標値ＨＴを算出する（ステップＳ２５）。下記式（７）において、ＨＴ０は、ＣＨＮｏ＿ｍｅｍのチャネルのフィードバック制御目標値である。Ｓｌｏｐｅは、エタロン４８の光波長透過特性の温度変動量の逆数である。なお、コントローラ４１は、ファインチューニングを行う場合には、下記式（８）に従って、エタロン４８の温度Ｔｅｔａを変更する。下記式（８）において、Ｔｅｔａ０は、ＣＨＮｏ＿ｍｅｍのチャネルのエタロン温度Ｔｅｔａｌｏｎであり、ＦＴＦは、ファインチューニングで変動させる周波数の変動量である。
ＨＴ＝ＨＴ０＋Ｓｌｏｐｅ×Δｆ （７）
Ｔｅｔａ＝Ｔｅｔａ０＋Ｓｌｏｐｅ×（Δｆ＋ＦＴＦ） （８）

本実施例によれば、予め定められているＩＴＵ−Ｔグリッドに対応するチャネルの駆動条件を設定する必要がないため、エタロン温度を一定に維持した状態で各チャネルの駆動条件を設定することができる。この場合、エタロン温度の変更に必要となる補正温度範囲が不要となる。それにより、エタロン温度の制御範囲を抑制することができる。また、温度制御範囲が狭くなることによって、温度制御装置の消費電力が低減される。また、エタロングリッド間隔（ＦＳＲ／２）をチャネル基準とするため、当該エタロングリッド間隔がＩＴＵ−Ｔグリッドの間隔と異なっていても、歩留まりに影響しない。また、エタロンの光透過特性のスロープにおいて、ロック点を任意に設定することができるため、最適な位置（例えばピークまたはボトムからＦＳＲ／４の位置）にロック点を定めることができる。それにより、ＡＦＣ引き込み範囲の最大値を保証することができ、ＡＦＣの精度も向上する。

本実施例においては、ＣＨＮｏ＿ｍｅｍのチャネルの駆動条件は、測定した基準周波数とグリッド間隔とチャネルを基に形成されている。しかしながら、実際に、レーザを駆動するためのレーザ装置に入力する基準周波数とグリッド間隔は、測定した基準周波数とグリッド間隔と異なる場合がある。この場合には、実際にレーザ装置に入力する基準周波数とグリッド間隔とチャネルを測定した基準周波数とグリッド間隔とチャネルに変換して読み替える。具体的には、測定した基準周波数を１９１．０３００［ＴＨｚ］、測定したグリッド間隔４９．０［ＧＨｚ］とした場合、要求波長として、レーザ装置に入力された基準周波数を１９１．００００［ＴＨｚ］、グリッド間隔を５０．０［ＧＨｚ］、チャネルをＣＨ２とすると、要求波長は、１９１．１０００［ＴＨｚ］となる。このときの要求波長を本実施例にした場合には、基準周波数を１９１．０３００［ＴＨｚ］、グリッド間隔を４９．０［ＧＨｚ］とすると、チャネルＣＨ２は、１９１．０７９０［ＴＨｚ］となり、測定から設定されたチャネルＣＨ２の基本波長と要求波長との波長差分ΔＦが２１［ＧＨｚ］となる。この波長差分ΔＦから図６のグリッドレス制御によって演算されることで、レーザ装置の駆動条件を求めることができる。以上により、本実施例においては、図示しないが、レーザ装置に入力する基準周波数とグリッド間隔とチャネルから求められる要求波長を測定した基準周波数とグリッド間隔とチャネルから演算する演算器を備えている。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１ 基板
２ 下クラッド層
３ 活性層
４ 光導波層
６ 上クラッド層
７ コンタクト層
８ 電極
９ 絶縁膜
１０ ヒータ
１１ 電源電極
１２ グランド電極
１５ 裏面電極
１６ 端面膜
１７ 端面膜
１８ 回折格子
１９ 光増幅層
２０ コンタクト層
２１ 電極
４１ コントローラ
４２，５０ 温度制御装置
４３，５１ サーミスタ
４４，４５ ビームスプリッタ
４６，４７ 受光素子
４８ エタロン
４９ メモリ
１００ 半導体レーザ
２００ 波長可変レーザ装置

Claims (5)

1. 波長可変レーザと、エタロンを有する波長検知手段と、を備える波長可変レーザ装置の試験方法であって、
   前記波長可変レーザの波長制御範囲の低周波端が出力されるように前記波長可変レーザの制御データを設定し、前記波長可変レーザの出力波長をシフトさせつつ最も近い第１エタロンピークを探索し、前記波長可変レーザの波長制御範囲の高周波端が出力されるように前記波長可変レーザの制御データを設定し、前記波長可変レーザの出力波長をシフトさせつつ最も近い第２エタロンピークを探索し、前記第１エタロンピークおよび前記第２エタロンピークとチャネル数とから前記エタロンの自由スペクトル領域を算出する第１ステップと、
   前記自由スペクトル領域のピークと前記ピークから±１／２自由スペクトル領域に位置するボトムとの間に設けられた波長可変レーザの目標波長を出力するための初期設定値と、前記目標波長を出力するためのフィードバック制御目標値と、を含むデータを調整する第２ステップと、
   前記第２ステップで調整された前記初期設定値と前記フィードバック制御目標値とを含むデータを駆動条件としてメモリに格納する第３ステップと、を含み、
   前記フィードバック制御目標値は、前記エタロン透過前に分岐された光を受光する受光素子が出力する光電流と、前記エタロン透過後の光を受光する受光素子が出力する光電流との比である、波長可変レーザ装置の試験方法。
2. 前記第１エタロンピークから±１／２自由スペクトル領域に位置するボトムとの間に設けられた目標波長を出力するための初期設定値と、当該目標波長を出力するためのフィードバック制御目標値とを第１駆動条件として取得し、前記第１駆動条件で出力された波長とは異なる波長を出力する第２駆動条件を取得する、請求項１記載の波長可変レーザ装置の試験方法。
3. 前記目標波長は、自由スペクトル領域の２分の１の整数倍毎に取得される条件である、請求項１記載の波長可変レーザ装置の試験方法。
4. 前記第１駆動条件および前記第２駆動条件の少なくとも一方における前記波長可変レーザの出力波長は、ＩＴＵ−Ｔグリッドと異なる、請求項２に記載の波長可変レーザ装置の試験方法。
5. 波長可変レーザと、
   エタロンを有する波長検知手段と、
   請求項１に記載の波長可変レーザ装置の試験方法によってメモリに格納された駆動条件および前記波長検知手段の検知結果に応じて前記波長可変レーザの出力波長を制御するコントローラと、備え、
   前記コントローラは、入力する基準周波数およびグリッド間隔およびチャネルから求められる要求波長を前記メモリに格納してある前記駆動条件および前記グリッド間隔から演算する演算器を含み、前記波長可変レーザの出力波長が前記演算器によって演算された要求波長となるように前記波長可変レーザを制御する、波長可変レーザ装置。

Images