JP6555551B2 - イメージセンサーの単位画素及びその受光素子 - Google Patents

Description

本発明はイメージセンサーの単位画素及び単位画素の受光素子に関するものであり、特に受光部として機能するゲートにかかる電圧を調節して、受光部の光感知感度を調節できるイメージセンサーの単位画素及び単位画素の受光素子に関するものである。

イメージセンサーは、光学的信号電気的映像信号に変換するセンサーのことをいう。イメージセンサーの単位画素内にある受光部に光が照射されると、各単位画素に入射した光とその量を感知して、光信号を電気信号に変換生成した後、映像を形成するためのアナログ及びデジタル回路部に電気的信号を伝達する役割を果たす。

イメージセンサーにおける単位画素の受光部に光が入射されると、入射する光子１つに対して１つの電子−正孔対（ＥＨＰ，ｅｌｅｃｔｒｏｎ−ｈｏｌｅ ｐａｉｒ）が生成され、該生成された電子及び正孔は、受光部であるフォトダイオードに蓄積される。

フォトダイオードの最大蓄積静電容量は、フォトダイオードの受光面積に比例する。特に、ＣＭＯＳイメージセンサーの場合、関連するトランジスターが配置される領域が、ＣＣＤイメージセンサーのそれに比べて相対的に広いため、受光面積を増やすには物理的な限界がある。また、イメージセンサーの受光部として主に使用されるフォトダイオードは、静電容量が相対的に少ないため、少ない光量にも飽和しやすく、信号をアナログ的に細分化し難い。

従って、ＣＭＯＳイメージセンサーの単位画素は、限られた受光領域で信号処理のための最小限の電荷を生成するには、相対的に長い光電荷蓄積時間が要求される。従って、これらの受光部を有する単位画素を用いては高密度／高速フレームのイメージセンサーを製作し難い。

かかる従来のイメージセンサーの限界を克服するために、２０１１年９月２日付で本願の出願人により出願された特許文献１の「ＵＮＩＴ ＰＩＸＥＬ ＯＦ ＩＭＡＧＥ ＳＥＮＳＯＲ ＡＮＤ ＰＨＯＴＯ ＤＥＴＥＣＴＯＲ ＴＨＥＲＥＯＦ」には、フローティングされたゲートでソース又はドレイン電極への電荷のトンネリング（ｔｕｎｎｅｌｉｎｇ）を用いて、チャンネル（ｃｈａｎｎｅｌ）のしきい電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を調節するイメージセンサーの単位画素が開示されている。本願の明細書では、特許文献１の明細書の全体に開示された技術を参考として援用する。

ところが、特許文献１の受光素子は、初期の製作工程において、フローティングゲートと素子分離用ウェルにドーピングされたイオンの濃度と極性によって、光電変換用のしきい電圧が決定され、従って、イメージセンサーの感度値も製作工程中にドーピングされたイオンの濃度と極性によって決定される。

結局、特許文献１の単位画素の光電流（ｐｈｏｔｏ ｃｕｒｒｅｎｔ）の大きさ、暗電流（ｄａｒｋ ｃｕｒｒｅｎｔ）の大きさ及び感度値が、製作工程で予め定められたフローティングゲートのドーピング濃度によって主に決定されるため、要求される仕様に合う最適のしきい電圧条件が満足されるまで、数回の反復的な製作過程が要求されるという不具合がある。

米国特許第８５６９８０６号明細書

本発明は、上記従来の問題点を解決するために案出されたもので、受光部として動作するゲートに電圧を印加して、チャンネルのしきい電圧を調節することによって、受光素子の光感度特性を制御できるイメージセンサーの単位画素を提供することにその目的がある。

また、本発明は、自動露出（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）及び電子シャッター（Ｅｌｅｃｔｒｉｃ Ｓｈｕｔｔｅｒ）のような機能を行えるイメージセンサーの単位画素を提供することにその目的がある。

前記目的を達成するために、本発明の一側面に係る感度調節受光素子は、光を吸収する受光部、酸化膜により前記受光部と離隔されるソース（ｓｏｕｒｃｅ）及びドレイン（ｄｒａｉｎ）、前記ソースとドレインとの間に形成され、前記ソースとドレインとの間に電流の流れを生成するチャンネル（ｃｈａｎｎｅｌ）、そして、前記受光部に電圧を印加する感度調節端子を含み、

前記受光部は第１型不純物でドーピングされ、前記ソース及びドレインは第２型不純物でドーピングされて、前記受光部に入射した光により励起された（ｅｘｃｉｔｅｄ）電子が、前記ソース又はドレインにトンネリング（ｔｕｎｎｅｌｉｎｇ）されることによる、前記受光部の電荷量変化に基づいて前記チャンネルの電流の流れが制御され、前記感度調節端子を通じて印加される電圧を制御して、前記チャンネルのしきい電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を調節する。

ここで、前記受光素子は、前記感度調節端子を通じて印加される電圧を調節することによって、前記チャンネルのフェルミ準位（ｆｅｒｍｉ ｌｅｖｅｌ）と真性準位（ｉｎｔｒｉｎｓｉｃ ｌｅｖｅｌ）との間隔が調節されて、前記しきい電圧が調節されることを特徴とする。

ここで、前記ソース及びドレインは、第１型不純物がドーピングされたウェル（ｗｅｌｌ）上に形成され、前記ウェルはフローティング状態でよい。

ここで、前記感度調節端子は、前記受光部に印加される電圧の大きさを調節して、前記受光部の感度を調節することができる。

ここで、前記トンネリングは、前記ソース及びドレインのうち何れか一つと前記受光部との間の酸化膜領域で発生するものでよい。

ここで、前記感度調節端子は、設定電圧以上の電圧を前記受光部に印加して、前記受光部をリセットさせることができる。

また、本発明の他の実施例に係る、イメージセンサーの単位画素は、入射した光による電荷量の変化を用いて、電流の流れを発生させる受光素子及び、前記受光素子で発生した電流を単位画素出力端に出力させる選択素子を含むものの、前記受光素子は、光を吸収する受光部と、酸化膜により前記受光部と離隔されるソース（ｓｏｕｒｃｅ）及びドレイン（ｄｒａｉｎ）と、前記ソース及びドレインの間に形成されて前記ソースとドレインとの間に電流の流れを生成するチャンネル（ｃｈａｎｎｅｌ）と、前記受光部に電圧を印加する感度調節端子とを含み、前記受光素子は、前記受光部に入射した光により励起された（ｅｘｃｉｔｅｄ）電子が、前記ソース又はドレインにトンネリング（ｔｕｎｎｅｌｉｎｇ）されることによる前記受光部の電荷量変化に基づいて前記チャンネルの電流の流れを制御し、前記感度調節端子を通じて印加される電圧を調節することによって、前記チャンネルのしきい電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を調節する。

ここで、前記選択素子は、前記受光素子及び単位画素出力端にそれぞれ連結されるドレイン及びソースと、外部から選択信号が印加されるゲートとを含み、前記印加された選択信号に基づいてスイッチング動作を行える。

ここで、前記受光素子は、前記感度調節端子を通じて印加される電圧を調節して、前記チャンネルのフェルミ準位（ｆｅｒｍｉ ｌｅｖｅｌ）と真性準位（ｉｎｔｒｉｎｓｉｃ ｌｅｖｅｌ）との間隔を調節することによって、しきい電圧を調節できる。

ここで、前記受光素子のソースと前記選択素子のドレインは、同一な活性領域上に形成されてもよい。

ここで、前記受光素子は、入射光量に基づいて前記感度調節端子への印加電圧を調節して、光電流量の急激な増加による映像飽和を抑制することができる。

なお、本発明の他の実施例に係る、イメージセンサーの単位画素は、入射した光による電荷量の変化を用いて電流の流れを発生させる受光素子、前記受光素子で発生した電流を単位画素出力端に出力させる選択素子及び、前記受光素子に残留された電荷を除去するリセット素子を含むものの、前記受光素子は、光を吸収する受光部と、酸化膜により前記受光部と離隔されるソース（ｓｏｕｒｃｅ）及びドレイン（ｄｒａｉｎ）と、前記ソース及びドレインの間に形成されて前記ソースとドレインとの間に電流の流れを生成するチャンネル（ｃｈａｎｎｅｌ）と、前記受光部に電圧を印加する感度調節端子とを含み、前記受光素子は、前記受光部に入射した光により励起された（ｅｘｃｉｔｅｄ）電子が、前記ソース又はドレインにトンネリング（ｔｕｎｎｅｌｉｎｇ）されることによる前記受光部の電荷量変化に基づいて前記チャンネルの電流の流れを制御し、前記受光素子は、前記感度調節端子を通じて印加される電圧を調節することによって、前記チャンネルのしきい電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を調節する。

ここで、前記リセット素子は、前記受光素子が形成された拡散領域（ｄｉｆｆｕｓｉｏｎ ｗｅｌｌ）内の残留電荷を除去することができる。

ここで、前記拡散領域は、前記受光素子の動作中にフローティング状態で保持されるとよい。

ここで、前記受光素子は、前記感度調節端子を通じて設定電圧以上の電圧を印加して、前記チャンネルのしきい電圧を上げることによって、前記単位画素をリセットさせることができる。

ここで、前記受光素子は、前記感度調節端子を通じて印加される電圧を調節して、前記チャンネルのフェルミ準位（ｆｅｒｍｉ ｌｅｖｅｌ）と真性準位（ｉｎｔｒｉｎｓｉｃ ｌｅｖｅｌ）との間隔を調節することによって、しきい電圧を調節することができる。

上記目的を達成するための具体的な事項は、添付した図面と共に詳細に後述される実施例を参照することで明確になるであろう。

本発明の実施例によれば、イメージセンサーの受光素子のしきい電圧をイオン注入によるドーピング濃度で調節する代わり、外部の電界を印加して調節することによって、最適の光応答特性を得ることができる。

また、印加電圧を調節して回路上で受光素子の感度特性を調節することができ、受光素子の光感度などの素子特性値に対する工程の依存性を減らすことができる。

なお、フォトダイオードに比べて、同一光量に対して格段と高い高感度特性を有する受光素子を具現することができて、低照度の環境でも高速の動画撮影が可能なイメージセンサーを製造することができる。

さらに、印加電圧を調節して、入射光量に応じる光電流の大きさを調節することができて、既存のアナログ回路上で別途に行っていた自動露出調節機能を各画素単位で行うことができる。

なおさら、感度値の調節用ゲートにリセット電圧を印加して各画素をリセットすることができ、別途のトランジスターを使用せずに電子シャッター機能を具現することができる。

本発明の一実施例に係る受光素子の斜視図である。 図１における受光受光素子の動作原理を説明するための断面図である。 本発明の一実施例に係る感度調節受光素子の構造を説明するための図面である。 図３における感度調節受光素子の感度調節原理を説明するための図面である。 図３における感度調節受光素子の動作過程を説明するための図面である。 図３における感度調節受光素子を用いた単位画素の回路図の一例である。 図６における感度調節受光素子を用いた単位画素の断面図である。 図３における感度調節受光素子を用いた単位画素の回路図の他の例である。 図８における感度調節受光素子を用いた単位画素の断面図である。

本発明は、種々の変更を加えることができ、様々な実施例を有することができるが、特定の実施例を図面に例示し、これを詳細な説明により詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変更、均等物ないし代替物を含むものと理解するべきである。

本発明を説明において、関連する公知技術についての具体的な説明が本発明の要旨を不明瞭にすると判断される場合は、その詳細な説明を省略する。また、本明細書の説明過程において用いられる数字（例えば、第１、第２など）は、一つの構成要素を他の構成要素と区別するための識別記号に過ぎない。

なお、本明細書において、一構成要素が他の構成要素と「連結される」又は「接続される」と言及されている場合は、前記一構成要素が前記他の構成要素と直接連結される又は直接接続される場合もあれば、特に反対の記載がない限り、両構成要素の間にさらに他の構成要素を介在して連結される又は接続される場合もあると理解すべきである。

以下の説明で使用される構成要素に対する接尾辞「モジュール」及び「部」は本明細書の作成の容易性のみを考慮して付与または混用されるものであって、その自体で互いに区別される意味又は役割を有するものではない。

以下では、添付した図面を参照して、本発明の感度調節、自動露出及び電子シャッター機能が可能なイメージセンサーの単位画素及び前記単位画素の受光素子を説明する。

・図１−受光素子の構造
図１は、本発明の一実施例に係るイメージセンサーの単位画素を構成する受光素子を示している。

図１を参照すれば、前記単位画素の受光素子は、従来のフォトダイオードの代わりにトンネル接合（ｔｕｎｎｅｌ ｊｕｎｃｔｉｏｎ）素子を用いて具現している。前記トンネル接合素子とは、二つの導体や半導体の間に薄い絶縁層を接合している構造のことで、前記絶縁層で発生するトンネリング効果を用いて動作する素子のことを指す。

前記受光素子１００は、例えばｎ−ＭＯＳＦＥＴ構造で具現するとよい。この場合、前記受光素子１００はＰ型基板１１０上に形成され、一般的なＮＭＯＳ電子素子においてソースに該当するＮ＋拡散層１２０と、ドレインに該当するＮ＋拡散層１３０とを含む。以下、Ｎ＋拡散層１２０，１３０を、それぞれ前記受光素子における「ソース」及び「ドレイン」と称する。

前記ソース１２０とドレイン１３０の上部には、外部ノードと連結される金属接点１２１，１３１が形成される。前記金属接点１２１，１３１はそれぞれ金属ライン１２２，１３２を通じて外部と連結される。

ソース１２０とドレイン１３０との間には薄い酸化膜１４０が形成され、酸化膜１４０の上部には、一般的なＮＭＯＳ構造においてゲートに該当するＰ型の不純物のドーピングされたポリシリコン（ｐｏｌｙ−ｓｉｌｉｃｏｎ）１５０が形成される。前記ポリシリコン１５０は、前記受光素子１００において光を吸収する受光部として機能する。以下、前記ポリシリコン１５０を「受光部」と称する。

前記受光部１５０は、酸化膜１４０により前記ソース１２０及びドレイン１３０と離隔される。前記受光部１５０と前記ソース１２０又はドレイン１３０との間で、トンネリング（ｔｕｎｎｅｌｉｎｇ）が発生する。この際、前記トンネリングの発生を容易にするために、酸化膜１４０の厚さは１０ｎｍ以下に形成するることが望ましい。

一般的なＭＯＳＦＥＴ素子のゲートとは異なり、前記受光素子１００において、前記受光部１５０の上部１５１を除いた残り領域の上部に遮光層１７０が形成される。

・図２−受光素子の動作原理
図２は、本発明の一実施例に係る受光素子の動作原理を説明するための断面図である。

図２を参照すれば、本発明の受光素子１００は、受光部１５０の上部を通じて光を受け入れる。入射した光により、ソース１２０及びドレイン１３０と受光部１５０との間に一定電界が形成され、入射した光により、ソース１２０とドレイン１３０との間にチャンネル１６０が形成される。具体的に、受光部１５０に入射した光により、電子−正孔対（ｅｌｅｃｔｒｏｎ−ｈｏｌｅ，ＥＨＰ）が生成され、該生成された電子−正孔対の電子は酸化膜１４０をトンネリング（ｔｕｎｎｅｌｉｎｇ）してソース１２０又はドレイン１３０に放出される。

受光部１５０における電子の消失に伴い、受光部１５０において正孔の電荷量が相対的に増加する。かかる電荷量の変化は、前記チャンネル１６０のしきい電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を下げて、チャンネルに電流が流れることとなる。

一方、前記受光素子１００は、ＬＤＤ（ｌｉｇｈｔ ｄｏｐｅｄ ｄｒａｉｎ）構造にしてもよい。ＬＤＤ工程を通じて受光素子１００を具現すれば、短チャンネル効果（ｓｈｏｒｔ ｃｈａｎｎｅｌ ｅｆｆｅｃｔ）によるホットキャリア（ｈｏｔ ｃａｒｒｉｅｒ）の発生を減らすことができる。

ＮＭＯＳ方式の受光素子１００を例に挙げれば、受光素子１００はＰ型基板１１０上に形成され、高濃度でドーピングされたＮ型拡散層からなるソース１２０及びドレイン１３０を含む。ソース１２０及びドレイン１３０間に、低濃度でドーピングされたＮ型拡散層であるＬＤＤ領域１２３，１３３が、それぞれソース１２０及びドレイン１３０と隣接して形成される。前記受光部１５０の長さは、ソースのＬＤＤ領域１２３とドレインのＬＤＤ領域１３３との間の長さと同じまたは長く形成することができる。

受光部１５０にドーピングされた不純物の結合エネルギー及びポリシリコンのバンドギャップ（ｂａｎｄ ｇａｐ）より大きいエネルギーを有する光が照射されると、受光部１５０に光励起により電子−正孔対が生成され、該生成された電子−正孔対は、再結合されるまで一定時間を電子と正孔の状態でそれぞれ存在する。

分離された電子は、受光部１５０であるポリシリコンのグレイン境界（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）の外部で自由に移動する。この際、ソース１２０又はドレイン１３０に電圧を印加すれば、電子は、ソース又はドレインのＬＤＤ領域１２３，１３３の境界（ｅｄｇｅ）付近に引き寄せられる。該引き寄せられた電子は、ＬＤＤ領域１２３，１３３に隣接した受光部１５０の境界付近に蓄積されながら電界を形成する。集束される電子数が増加するほど、相対的に強力な電界が形成される。これにより、受光部１５０の境界付近における電子の集束現象はさらに加速化される。受光部１５０に照射される光の強さが強いほど、さらに多くの電子−正孔対が生成され、さらに大きい電界が形成されることになる。

ソースのＬＬＤ領域１２３と受光部１５０との間の最短距離である境界付近１４１及び、ドレインのＬＤＤ領域１３３と受光部１５０との間の最短距離である境界付近１４２で、トンネリングが発生しやすい。前記境界付近１４１，１４２において、エネルギーの準位条件を満たす瞬間に電子のトンネリングが発生する。トンネリングによって、受光部１５０の境界付近１４１，１４２に集束されていた電子が、ソース１２０又はドレイン１３０に移動される。これによって、失われた電子の数だけ、正孔の電荷量は増加する効果が発生し、受光部１５０における電荷量の変化はチャンネルのしきい電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を下げる効果につながり、結局受光部１５０に入射した光により、受光素子１００のチャンネル１６０に電流が流れる。

かかる構造の受光素子は、従来のフォトダイオードに比べて、同一光量に対して数百〜数千倍以上の光電流の流れを発生させることができる。具体的に、フォトダイオードは、静電容量に蓄積された電荷量だけで明るさを区分する。その反面、前記受光素子１００は、光による受光部１５０の電荷量変化が電界効果として作用して、チャンネルの電流の流れを制御できる。また、必要な電荷は、ドレインを通じて無限に供給されるため、受光素子で自体的に信号を増幅させる効果がある。従って、別途の信号増幅素子を設計せずにイメージセンサーの単位画素を具現することができて、小型化が可能になる。

一方、前記受光素子１００は、ソース１２０及びドレイン１３０に外部電圧を印加しない状態で、前記チャンネル１６０がピンチオフ（ｐｉｎｃｈ ｏｆｆ）直前の状態になるように、製造工程過程で受光部１５０のドーピング濃度を調節して製造される。

この際、最適のしきい電圧条件を探すために、受光部１５０のドーピング濃度だけでなくゲートの縦横比（Ｗ／Ｌ）、ドーピングされるイオンの種類、酸化膜の厚さ、酸化膜の誘電率など他の特性を共に考慮して、受光素子１００を実験的に反復して製作する。具体的に、受光部１５０のドーピング濃度は、前記チャンネル１６０に該当するシリコン（Ｓｉ）表面のポテンシャルの変位に直接的に関係し、表面ポテンシャルの変位によりシリコン界面のフェルミ準位（Ｆｅｒｍｉ Ｌｅｖｅｌ）と真性準位（Ｉｎｔｒｉｎｓｉｃ Ｌｅｖｅｌ）との間隔が変わることによって、しきい電圧が調節される。

この場合、製造工程上で受光部１５０に不純物がたくさんドーピングされると、前記フェルミ準位と真性準位との間隔が、適宜な間隔に比べて過度に狭くなったり二つの準位が重なることがあり、これによって、光が入射しない状態でもチャンネル１６０に過度な暗電流（ｄａｒｋ ｃｕｒｒｅｎｔ）が流れることがある。

・図３−感度調節受光素子の構造
図３は、本発明の一実施例に係る感度調節受光素子の構造を示している。

図３を参照すれば、感度調節受光素子２００は、前記図１の受光素子１００と同様に、受光部２５０を通じて光を受光し、トンネリングを用いてチャンネルのしきい電圧を調節して、チャンネルに流れる光電流を発生させる。以下で、前記感度調節受光素子２００がＰＭＯＳ構造として形成される場合を例に挙げて説明する。もちろん、前記感度調節受光素子２００をＮＭＯＳ構造にできることも当然である。前記図１の受光素子と共通する説明は省略することにする。

前記感度調節受光素子２００は、Ｐ型基板２１０上に形成され、Ｐ型基板２１０にＮ型不純物を注入してＮウェル(ｗｅｌｌ)２１５を形成する。以後、該形成されたＮウェル２１５上に、高濃度のＰ型不純物を注入して、ソース２２０とドレイン２３０を形成する。ソース２２０とドレイン２３０の上部には薄い酸化膜２４０が形成され、前記酸化膜２４０の上部には、受光部２５０が酸化膜２４０を挟んで前記ソース２２０及びドレイン２３０と対向して形成される。

ソース２２０とドレイン２３０の上部には、外部ノードと連結される金属接点２２１，２３１が形成される。ソース２２０は、金属接点２２１と連結された金属ライン２２２を通じて外部と連結され、これと同様に、ドレイン２３０は、金属接点２３１と連結された金属ライン２３２を通じて外部と連結される。

前記Ｎウェル２１５は、フローティング（ｆｌｏａｔｉｎｇ）された構造で形成される。Ｎウェル２１５がフローティングされることで、光の入射により発生する受光部２５０内の電荷量の変化を、より容易に感知できる。

前記受光部２５０は、Ｎ型又はＰ型不純物のドーピングされたポリシリコンから形成されるとよい。前記受光部２５０の一側に、感度調節端子２５２が形成される。前記感度調節端子２５２は、受光部２５０において光を受けない領域に形成された金属端子２５１を通じて、前記受光部２５０と連結される。前記受光素子２００は、前記感度調節端子２５２を通じて印加される外部電圧を制御して、チャンネル２６０のしきい電圧を調節する。

前記受光部２５０の上部を除外した受光素子２００の余り領域には、その上部に遮光層２７０が形成される。前記遮光層２７０は、受光部２５０以外の領域において光の入射を遮断する。遮光層２７０に含まれた金属性不純物が、光による電子−正孔対の生成を難しくし、入射する光の相当量を反射させて、受光部２５０以外の領域において光が吸収されることを遮断する。これは、光を吸収した受光部２５０の光電荷が效率的にトンネリングするためのことである。また、与えられたチャンネル２６０以外の寄生電荷などの発生を抑制すると同時に、制御できる光電流を得るためのことである。前記遮光層２７０は、金属又はシリサイド（ｓｉｌｉｃｉｄｅ）工程を通して形成することができ、マスクを用いて受光部２５０の上部に遮光層２７０の形成を除外させることができる。

・図４、図５−感度調節原理
図４は、図３における感度調節受光素子の感度調節原理を説明するための図面であり、図５は、図３における感度調節受光素子の動作過程を説明するための図面である。以下で、前記感度調節受光素子がＰＭＯＳ構造である場合を例に挙げて説明する。

図４には、受光部２５０、酸化膜２４０、シリコンチャンネル２６０から構成された前記感度調節受光素子２００のエネルギーバンド（ｅｎｅｒｇｙ ｂａｎｄ）ダイアグラムが示されている。前記感度調節受光素子２００は、受光部２５０に連結された感度調節端子２５２を用いて、任意の外部電圧を印加してチャンネルのしきい電圧条件を調節する。

図４ａを見てみると、前記感度調節端子２５２を通じて、受光部２５０に設定電圧以上の外部電圧（Ｖｇ）(例えば、設定電圧が１．９Ｖである場合に、２．５Ｖを印加した場合）が印加されると、ＰＭＯＳチャンネルが形成できるシリコン界面のポテンシャル状態が、ピンチオフ（ｐｉｎｃｈ−ｏｆｆ）条件である「ＥＦ＝Ｅｉ」より大きいしきい電圧条件「ＥＦ＞Ｅｉ」となる。前記しきい電圧条件ではチャンネル２６０に電流が流れず、受光素子２００は、光の印加如何に関係なく受光素子として動作しない状態、すなわち、リセット状態となる。これは、図１におけるフローティングゲートの受光部１５０を備えた受光素子１００において、受光部１５０に不純物がドーピングされていない真性（ｉｎｔｒｉｎｓｉｃ）状態であるか又はＮ型イオンが弱くドーピングされている場合と類似である。

一方、上記のように設定電圧以上の外部電圧を、感度調節端子２５２を通じてイメージセンサーのあらゆる単位画素の受光部２５０に印加すると、電圧が印加されると同時に、あらゆる単位画素はリセット状態となる。これによって、別途のトランジスター素子を付加せずに電子シャッター機能を具現することができる。

図４ｂには、前記感度調節端子２５２を通じて、受光部２５０に設定電圧（例えば、図４ｂでは１．９Ｖ）が印加された場合のエネルギーバンドダイアグラムが示されている。この場合、シリコン界面のポテンシャルが「ＥＦ＝Ｅｉ」に近くなり、チャンネル２６０がピンチオフ（ｐｉｎｃｈ−ｏｆｆ）直前の状態となる。また、この状態では、受光部２５０に光が入射しないとチャンネル２６０に光電流が流れず、少しの光でも受光部２５０に入射すると光励起された電子がドレイン又はソースにトンネリングされ、これによってしきい電圧を下げてしまい、チャンネルに光電流が流れることとなる。これは、図１におけるフローティングゲートの受光部１５０を備えた受光素子１００において、シリコン界面におけるフェルミ準位と真性準位が近似するように、受光部１５０のＰ型不純物のドーピング濃度及び縦横比（Ｗ／Ｌ）を適切に調節して設計された場合と類似している。ただし、図１の受光素子１００とは異なり、前記感度調節受光素子２００は、チャンネルをピンチオフの直前状態に至らせるために、製造工程上で不純物のドーピング濃度やイオンの極性、縦横比などを細かく調節する必要がなく、感度調節端子２５２を通じて、適切な設定電圧を印加することによって、チャンネル２６０のしきい電圧を調節できるところに大きな違いがある。また、前記設定電圧が印加された状態で、受光素子に多量の光が短時間で入射されると、チャンネルに過度な光電流が流れて、映像が飽和状態になることがある。これを防止するために、多量の光が急に入射する場合に、前記設定電圧をやや高めに（例えば、１．９Ｖよりやや高く）設定して印加させることによって、受光素子における映像飽和を事前に防止できる自動露出機能を具現することができる。

図４ｃには、受光部２５０に、感度調節端子２５２を通じて外部電圧を０Ｖに印加した状態のエネルギーバンドダイアグラムが示されている。この場合、シリコン界面にはフェルミ準位と真性準位が重なってポテンシャル的に正孔蓄積領域（ｈｏｌｅ ａｃｃｕｍｕｌａｔｉｏｎ ｒｅｇｉｍｅ）が形成され、常にチャンネルには電流が流れる状態となる。この状態で、チャンネルに流れる電流のほとんどは暗電流から構成される。従って、感度調節端子２５２を通じて受光部２５０に印加される外部電圧を０Ｖ以上にすることによって、暗電流成分を減らして信号電流成分を増やして、容易に受光感知効率を増加させることができる。

このように、感度調節端子２５２を通じて受光部２５０に印加される外部電圧は、光感知性能だけでなく暗電流成分も考慮して設定する必要がある。なお、感度調節端子２５２を通じて印加される外部電圧は、受光部２５０にドーピングされる不純物の濃度やイオンの極性、縦横比などを適切に調節することによって、その大きさを減らすことができ、これによって、イメージセンサー全体の消費電力を節減することができる。

図５を参照すれば、前記感度調節受光素子２００は、感度調節端子２５２に印加される外部電圧を調節して、チャンネル２６０のしきい電圧を調節する。チャンネル２６０のしきい電圧が調節されると、前記チャンネル２６０がピンチオフの直前状態となり、前記ソース２２０、ドレイン２３０及びチャンネル２６０の周囲には空乏層２６１が形成される。

ピンチオフの直前状態で受光部２５０に光が照射されると、受光部２５０とソース２２０、又は受光部２５０とドレイン２３０との間の境界付近でトンネリング現象が持続的に発生する。この際、光の強さが強いほどドレイン２３０側のトンネリングがより主に作用し、光の強さが弱いほどソース２２０側のトンネリングがより主に作用することで、平衡状態を維持することができる。

・図６、図７−単位画素の実施例
次に、前記感度調節受光素子を用いて具現するイメージセンサーの単位画素の望ましい実施例について、図面を参照して説明する。

図６は、図３における感度調節受光素子を用いた単位画素の回路図の一例である。図６に示された単位画素は、一つの感度調節受光素子２００と一つの選択素子３００を含む。

この際、前記選択素子は多様な素子で具現できる。例えば、従来のＭＯＳＦＥＴ構造を用いて選択素子を形成することができる。この場合、感度調節受光素子２００と選択素子３００を単一のＭＯＳＦＥＴ製造工程を通じて一度に具現できて、製造コストが安価になり、製造工程が簡略化できる。

感度調節受光素子２００のドレイン２３０は電源電圧（ＶＤＤ）に連結され、ソース２２０は選択素子３００のドレイン３３０に連結される。前記感度調節受光素子２００の受光部２５０は、光が入射できるようにその上部が開放されており、受光部２５０の開放されていない領域に外部電圧の印加のための感度調節端子２５２が連結される。

感度調節受光素子２００のボディ２１０及び選択素子３００のボディ３１０は、フローティングされた構造で形成することができる。この場合、スイッチで動作する選択素子３００のゲート制御は、電源電圧（ＶＤＤ）に比べてやや高い電圧を印加する方式によって、スイッチング機能が保持できる。

選択素子３００のソース３２０は、単位画素出力端（Ｐｉｘｅｌ ｏｕｔ）に連結されて、感度調節受光素子２００の出力をスイッチング制御する。選択素子３００のオン−オフ制御のための制御信号（ｓｅｌｅｃｔ）は、ゲート３５０を通じて印加される。

前記単位画素は、アレイ状に配置されて、イメージセンサーを構成する。この際、それぞれの単位画素別に、感度調節端子に異なる電圧を印加して、それぞれ異なる感度値を有するセンサーとして駆動できる。また、単位画素別の感度調節を通じて、それぞれの単位画素別特性の不均一性を回路的に調節することによって、イメージセンサーの均一性を保障することもできる。

図７は、図６における感度調節受光素子２００と選択素子３００から構成された単位画素の断面図である。

図７に示すように、感度調節受光素子２００と選択素子３００は、すべて同一な基板をボディとしてフローティング構造で具現できる。この場合、感度調節受光素子２００のソース２１０と選択素子３００のドレイン３３０が同一な活性領域上に形成できて、単位画素の構造が簡略化できて単位画素の大きさも減らすことができる。

・図８、図９−単位画素の他の実施例
図８は、図３における感度調節受光素子を用いた単位画素の回路図の他の例を示している。図８に示した単位画素は、一つの感度調節受光素子４００と一つの選択素子５００、そして一つのリセット素子６００を含む。

前記感度調節受光素子４００及び選択素子５００と同様に、前記リセット素子６００はＭＯＳＦＥＴ構造で具現できる。これによって、単一の単位画素に含まれた感度調節受光素子４００、選択素子５００及びリセット素子６００を、単一のＭＯＳＦＥＴ製造工程を通じて一度に具現できて、製造コストが安価で製造工程が簡略化できる。

前記感度調節受光素子４００のドレインは電源電圧（ＶＤＤ）に連結され、ソースは選択素子５００のドレインに連結され、前記選択素子５００のソースは単位画素出力端（Ｐｉｘｅｌ ｏｕｔ）に連結される。

前記リセット素子６００のドレインは、前記感度調節受光素子４００のＮウェルボディに連結され、前記リセット素子６００のソースにはリセットのためのバイアス電圧が印加される。前記Ｎウェルは、隣接素子を分離する素子分離ウェルとして機能する。

アンセレクト（Ｕｎｓｅｌｅｃｔ）状態、すなわち、選択素子５００がオフ（ｏｆｆ）された状態で、単位画素は前記リセット素子６００によりリセットされる。具体的に、前記リセット素子６００のソースにバイアス電圧が印加されると、リセット素子６００のドレインに連結された感度調節受光素子４００のＮウェルに一定電圧が印加され、Ｎウェルの残留電荷を除去して感度調節受光素子４００を初期化させる。

リセット素子６００の初期化過程が終了すると、選択素子５００を動作させて感度調節受光素子４００を動作させる。感度調節受光素子４００の動作前にフローティングされたＮウェルに残っている電荷をすべて除去するので、残余電荷による暗電流の発生を抑制できる。

前記Ｎウェルには、前記リセット素子６００のドレインが連結されているが、リセット動作が完了した後、すなわち、選択素子５００がオン（ｏｎ)状態で感度調節受光素子４００が動作している状態では、前記Ｎウェルがフローティングされた状態と同一なので、光電流が消失されない。

図９は、図８の感度調節受光素子４００、選択素子５００及びリセット素子６００から構成された単位画素の断面図である。

図９に示したように、前記感度調節受光素子４００、選択素子５００及びリセット素子６００は、すべて同一な基板上に直接又はＮウェルを形成して具現され、前記Ｎウェルは、前述したように感度調節受光素子４００の動作過程でフローティングされた状態で保持される。この場合、前記単位画素は、ＭＯＳＦＥＴ構造である感度調節受光素子４００、選択素子５００、リセット素子６００のみで構成されるので構造が単純であり、単一のＭＯＳＦＥＴ製造工程を通じて単位画素を一度に具現できて、製造工程が簡略化できる。

以上の説明は、本発明の技術思想を例示的に説明したものに過ぎず、本発明が属する技術分野において通常の知識を有する者なら、本発明の本質的な特性から逸脱しない範囲で多様な修正及び変形が可能である。

従って、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであり、かかる実施例によって本発明の技術思想の範囲が限定されるものではない。

本発明の保護範囲は、下記の請求範囲によって解析されるべきであり、それと同等な範囲内にあるすべての技術思想は本発明の権利範囲に含まれるものと解釈されるべきである。

Claims (13)

1. 感度調節受光素子において、
   光を吸収する受光部；
   酸化膜により前記受光部と離隔されるソース（ｓｏｕｒｃｅ）及びドレイン（ｄｒａｉｎ）；
   前記ソースとドレインとの間に形成され、前記ソースとドレインとの間に電流の流れを生成するチャンネル（ｃｈａｎｎｅｌ）；及び
   前記受光部に電圧を印加する感度調節端子を含み、
   前記受光部は第１型不純物でドーピングされ、前記ソース及びドレインは第２型不純物でドーピングされて、
   前記受光部に入射された光により励起された（ｅｘｃｉｔｅｄ）電子が前記ソース又はドレインにトンネリング（ｔｕｎｎｅｌｉｎｇ）されることによる前記受光部の電荷量変化によって前記チャンネルの電流の流れが制御されて、
   前記感度調節端子を通じて印加される電圧を制御して前記チャンネルのしきい電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を調節し、
   前記受光部は、入射光量に基づいて前記感度調節端子への印加電圧を調節して、光電流量の急激な増加による映像飽和を抑制することを特徴とする、感度調節受光素子。
2. 前記感度調節端子を通じて印加される電圧を調節することによって、前記チャンネルのフェルミ準位（ｆｅｒｍｉ ｌｅｖｅｌ）と真性準位（ｉｎｔｒｉｎｓｉｃ ｌｅｖｅｌ）との間隔が調節され、前記しきい電圧が調節されることを特徴とする、請求項１に記載の感度調節受光素子。
3. 前記ソース及びドレインは、第１型不純物がドーピングされたウェル（ｗｅｌｌ）上に形成され、
   前記ウェルはフローティング状態であることを特徴とする、請求項１に記載の感度調節受光素子。
4. 前記トンネリングは、前記ソース及びドレインのうち何れか一つと前記受光部との間の酸化膜領域で発生される、請求項１に記載の感度調節受光素子。
5. 前記感度調節端子は、設定電圧以上の電圧を前記受光部に印加して、前記受光部をリセットさせる、請求項１に記載の感度調節受光素子。
6. イメージセンサーの単位画素において、
   入射された光による電荷量の変化を用いて、電流の流れを発生させる受光素子；及び
   前記受光素子で発生した電流を単位画素出力端に出力させる選択素子を含むものの、
   前記受光素子は、光を吸収する受光部と、酸化膜により前記受光部と離隔されるソース（ｓｏｕｒｃｅ）及びドレイン（ｄｒａｉｎ）と、前記ソース及びドレインの間に形成されて前記ソースとドレインとの間に電流の流れを生成するチャンネル（ｃｈａｎｎｅｌ）と、前記受光部に電圧を印加する感度調節端子を含み、
   前記受光素子は、前記受光部に入射された光により励起された（ｅｘｃｉｔｅｄ）電子が前記ソース又はドレインにトンネリング（ｔｕｎｎｅｌｉｎｇ）されることによる前記受光部の電荷量変化に基づいて前記チャンネルの電流の流れを制御し、
   前記受光素子は、前記感度調節端子を通じて印加される電圧を調節して、前記チャンネルのしきい電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を調節し、
   前記受光素子は、入射光量に基づいて前記感度調節端子への印加電圧を調節して、光電流量の急激な増加による映像飽和を抑制する、イメージセンサーの単位画素。
7. 前記選択素子は、
   前記受光素子及び単位画素出力端にそれぞれ連結されるドレイン及びソースと、外部から選択信号が印加されるゲートとを含み、前記印加された選択信号に基づいてスイッチング動作を行う、請求項６に記載のイメージセンサーの単位画素。
8. 前記受光素子のソースと前記選択素子のドレインは、同一な活性領域上に形成される、請求項６に記載のイメージセンサーの単位画素。
9. イメージセンサーの単位画素において、
   入射した光による電荷量の変化を用いて電流の流れを発生させる受光素子；
   前記受光素子で発生した電流を単位画素出力端に出力させる選択素子；及び
   前記受光素子に残留された電荷を除去するリセット素子を含むものの、
   前記受光素子は、光を吸収する受光部と、酸化膜により前記受光部と離隔されるソース（ｓｏｕｒｃｅ）及びドレイン（ｄｒａｉｎ）と、前記ソース及びドレインの間に形成されて前記ソースとドレインとの間に電流の流れを生成するチャンネル（ｃｈａｎｎｅｌ）と、前記受光部に電圧を印加する感度調節端子とを含み、
   前記受光素子は、前記受光部に入射された光により励起された（ｅｘｃｉｔｅｄ）電子が前記ソース又はドレインにトンネリング（ｔｕｎｎｅｌｉｎｇ）されることによる前記受光部の電荷量変化に基づいて前記チャンネルの電流の流れを制御し、
   前記受光素子は、前記感度調節端子を通じて印加される電圧を調節して、前記チャンネルのしきい電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を調節し、
   前記受光素子は、入射光量に基づいて前記感度調節端子への印加電圧を調節して、光電流量の急激な増加による映像飽和を抑制する、イメージセンサーの単位画素。
10. 前記リセット素子は、前記受光素子が形成された拡散領域（ｄｉｆｆｕｓｉｏｎ ｗｅｌｌ）内の残留電荷を除去する、請求項９に記載のイメージセンサーの単位画素。
11. 前記拡散領域は、前記受光素子の動作中にフローティング状態で保持される、請求項１０に記載のイメージセンサーの単位画素。
12. 前記感度調節端子は、設定電圧以上の電圧を前記受光素子に印加して、前記受光素子をリセットさせる、請求項９に記載のイメージセンサーの単位画素。
13. 前記受光素子は、
    前記感度調節端子を通じて印加される電圧を調節して、前記チャンネルのフェルミ準位（ｆｅｒｍｉ ｌｅｖｅｌ）と真性準位（ｉｎｔｒｉｎｓｉｃ ｌｅｖｅｌ）との間隔を調節することによって、しきい電圧を調節する、請求項９に記載のイメージセンサーの単位画素。