JP6540326B2 - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP6540326B2
JP6540326B2 JP2015146950A JP2015146950A JP6540326B2 JP 6540326 B2 JP6540326 B2 JP 6540326B2 JP 2015146950 A JP2015146950 A JP 2015146950A JP 2015146950 A JP2015146950 A JP 2015146950A JP 6540326 B2 JP6540326 B2 JP 6540326B2
Authority
JP
Japan
Prior art keywords
resin
sealing material
semiconductor device
base plate
case frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015146950A
Other languages
Japanese (ja)
Other versions
JP2017028159A (en
Inventor
谷口　克己
克己 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015146950A priority Critical patent/JP6540326B2/en
Publication of JP2017028159A publication Critical patent/JP2017028159A/en
Application granted granted Critical
Publication of JP6540326B2 publication Critical patent/JP6540326B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は半導体装置およびその製造方法に関し、特には、高電圧を扱う電力用のパワー半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a power semiconductor device for power handling high voltage and a method of manufacturing the same.

従来、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などのパワー半導体素子を搭載したパワー半導体モジュールにおいては、半導体素子材料として、主としてＳｉが用いられている。また、パワー半導体モジュールのパッケージ内で構成部材を封止する封止材としては、シリコーンゲルのような軟質樹脂が用いられている。   Conventionally, in a power semiconductor module on which a power semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor) is mounted, Si is mainly used as a semiconductor element material. Moreover, as a sealing material which seals a structural member in the package of a power semiconductor module, soft resin like silicone gel is used.

また、ＳｉＣやＧａＮ等を用いたワイドバンドギャップ（ＷＢＧ）半導体素子は、Ｓｉ半導体素子と比較して耐電圧特性が高い。そのため、ＷＢＧ半導体素子を適用すれば、より高い耐電圧を有するパワー半導体モジュールの実現が可能である。一方で、ＷＢＧ半導体素子を適用したパワー半導体モジュールでは、半導体素子以外の構成部材にも、高い耐電圧特性が必要となる。例えば、パワー半導体モジュールの定格電圧が１０ｋＶを超える場合、ＩＥＣ規格に準拠すると定格の１．５倍程度の耐破壊電圧が必要となる。さらに、構成部材にも定格電圧と同程度の部分放電耐性が必要となる。   In addition, a wide band gap (WBG) semiconductor element using SiC, GaN or the like has high withstand voltage characteristics as compared to a Si semiconductor element. Therefore, if a WBG semiconductor element is applied, it is possible to realize a power semiconductor module having a higher withstand voltage. On the other hand, in a power semiconductor module to which a WBG semiconductor element is applied, high withstand voltage characteristics are also required for constituent members other than the semiconductor element. For example, when the rated voltage of the power semiconductor module exceeds 10 kV, a breakdown voltage of about 1.5 times the rating is required in accordance with the IEC standard. Furthermore, the component members also require partial discharge resistance equal to the rated voltage.

特に、積層基板における回路層の周縁部と絶縁層との界面には電界が集中しやすい。そのため、電界が集中した箇所から積層基板の表面に沿って部分放電や絶縁破壊を起こしやすい。これに対し、特許文献１には、積層基板の周縁部を無機粒子を含有させたコーティング膜で被覆したパワー半導体装置が開示されている。しかし、パワー半導体モジュールの定格電圧が高くなると、このようなコーティング膜では耐電圧特性を維持することは難しい。   In particular, the electric field is likely to be concentrated at the interface between the peripheral portion of the circuit layer in the laminated substrate and the insulating layer. Therefore, partial discharge and dielectric breakdown are likely to occur along the surface of the laminated substrate from the place where the electric field is concentrated. On the other hand, Patent Document 1 discloses a power semiconductor device in which the peripheral portion of a laminated substrate is covered with a coating film containing inorganic particles. However, when the rated voltage of the power semiconductor module is increased, it is difficult to maintain the withstand voltage characteristics with such a coating film.

また、封止材として軟質樹脂を用いたパワー半導体モジュールにＷＢＧ半導体素子を適用すると、構成部材である軟質樹脂にも高い電圧が印加される。このような高い電圧下において軟質樹脂中に一旦放電が起こると、その放電電荷量が微小であっても放電トリーと呼ばれる樹枝状の破壊痕跡が発生する。そして放電電荷量が大きくなり、さらに放電トリーが進展することで、パワー半導体モジュールは絶縁破壊を起こしてしまう。   In addition, when a WBG semiconductor element is applied to a power semiconductor module using a soft resin as a sealing material, a high voltage is also applied to the soft resin as a component. Once a discharge occurs in the soft resin under such a high voltage, even if the amount of discharge charge is minute, dendritic destruction marks called discharge trees are generated. Then, the discharge charge amount is increased, and the discharge tree is further developed to cause the dielectric breakdown of the power semiconductor module.

これに対し、耐熱性および耐圧性の高い熱硬化性エポキシ樹脂等の硬質樹脂よりなる封止材を用いる技術が知られている。この場合、微小放電が発生しても放電トリーの進展が抑制されるため、絶縁破壊に対し十分な寿命が得られる。しかし、硬質樹脂を用いた封止材の場合、樹脂自体の熱硬化時の硬化収縮応力や、他の構成部材との熱膨張係数の差異に起因する残留応力が大きい。このため、硬化収縮応力や残留応力により、積層基板等の構成部材の割れが生じるおそれがあった。特に、積層基板の絶縁層がセラミックで構成される場合は、硬化収縮応力や残留応力により積層基板に割れが生じるおそれがあった。   On the other hand, a technique using a sealing material made of a hard resin such as a thermosetting epoxy resin having high heat resistance and high pressure resistance is known. In this case, even if a microdischarge occurs, the progress of the discharge tree is suppressed, and a sufficient lifetime against dielectric breakdown can be obtained. However, in the case of a sealing material using a hard resin, residual stress is large due to a cure shrinkage stress at the time of heat curing of the resin itself and a difference in thermal expansion coefficient with other component members. For this reason, there existed a possibility that the crack of structural members, such as a lamination | stacking board | substrate, may arise by hardening shrinkage stress or a residual stress. In particular, when the insulating layer of the laminated substrate is made of ceramic, there is a possibility that the laminated substrate may be cracked due to curing shrinkage stress or residual stress.

特開平１１−２９７８６９号公報Unexamined-Japanese-Patent No. 11-297869

本発明の目的は、積層基板の割れを抑制して、信頼性を向上した半導体装置およびその製造方法を提供することにある。   An object of the present invention is to provide a semiconductor device with improved reliability by suppressing cracking of a laminated substrate and a method of manufacturing the same.

上記課題を解決するために、本発明の半導体装置は、絶縁層および回路層を含む積層基板と、前記回路層に接合された半導体素子と、前記積層基板の、前記半導体素子が接合された側とは反対側の面に接合されたベース板と、前記積層基板の周囲を囲んで前記ベース板の周縁部に配置されたケース枠と、を備え、前記ケース枠の内部が、硬質樹脂からなる封止材で封止されている半導体装置であって、
前記ベース板および前記ケース枠の、前記封止材と対向する面に、前記硬質樹脂と接着しないコーティング膜が設けられていることを特徴とするものである。 In order to solve the above-mentioned subject, the semiconductor device of the present invention is a side of the laminated substrate including an insulating layer and a circuit layer, a semiconductor element joined to the circuit layer, and a side of the laminated substrate to which the semiconductor element is joined. And a case frame disposed on the periphery of the base plate so as to surround the periphery of the laminated substrate, and the inside of the case frame is made of a hard resin. A semiconductor device sealed with a sealing material,
A coating film which does not adhere to the hard resin is provided on the surface of the base plate and the case frame facing the sealing material.

また、本発明の半導体装置の製造方法は、前記封止材と、前記コーティング膜との間に、ゲル状樹脂が充填されている上記本発明の半導体装置の製造方法であって、
前記ケース枠の内部を前記硬質樹脂からなる封止材で封止した後に、前記ゲル状樹脂を、前記ケース枠内に真空中で注型することを特徴とするものである。 A method of manufacturing a semiconductor device of the present invention is the method of manufacturing a semiconductor device of the present invention, wherein a gel-like resin is filled between the sealing material and the coating film,
The inside of the case frame is sealed with a sealing material made of the hard resin, and then the gel resin is cast in the vacuum in the case frame.

本発明によれば、積層基板の割れを抑制して、信頼性の高い半導体装置およびその製造方法を実現することが可能となった。   According to the present invention, it has become possible to realize a highly reliable semiconductor device and a method of manufacturing the same by suppressing cracking of a laminated substrate.

本発明の実施形態１のパワー半導体モジュールを示す模式的な断面図である。It is a typical sectional view showing the power semiconductor module of Embodiment 1 of the present invention. 本発明の実施形態２のパワー半導体モジュールを示す模式的な断面図である。It is a typical sectional view showing the power semiconductor module of Embodiment 2 of the present invention. 参考例１のパワー半導体モジュールを示す模式的な断面図である。It is a typical sectional view showing the power semiconductor module of reference example 1.

以下、本発明の半導体装置の実施形態について、図面を参照しつつ具体的に説明する。
なお、本出願の記載に用いられている「電気的かつ機械的に接続されている」という用語は、対象物同士が直接接合により接続されている場合に限られず、はんだや金属焼結材などの導電性の接合材を介して対象物同士が接続されている場合も含むものとする。 Hereinafter, embodiments of the semiconductor device of the present invention will be specifically described with reference to the drawings.
In addition, the term "electrically and mechanically connected" used in the description of the present application is not limited to the case where the objects are directly connected to each other, and may be solder, sintered metal, or the like. This also includes the case where the objects are connected to each other via the conductive bonding material.

（実施形態１）
図１は、本発明の一実施形態に係るパワー半導体モジュールを示す模式的な断面図である。本実施形態のパワー半導体モジュール１０は、積層基板１１、半導体素子１２，１３、ベース板１４およびケース枠１５を備えており、ケース枠１５の内部が硬質樹脂からなる封止材１６で封止されている。また、図示するパワー半導体モジュール１０は、さらに、ボンディングワイヤ１７および外部端子１８を備えている。パワー半導体モジュール１０は、例えば、スイッチング素子と還流ダイオードが逆並列に接続された回路を有している。この場合、図１では半導体素子１２としてスイッチング素子を、半導体素子１３としてダイオードを示している。なお、半導体素子１２および半導体素子１３はそれぞれ、複数個よりなる場合もある。 (Embodiment 1)
FIG. 1 is a schematic cross-sectional view showing a power semiconductor module according to an embodiment of the present invention. The power semiconductor module 10 of the present embodiment includes the laminated substrate 11, the semiconductor elements 12 and 13, the base plate 14 and the case frame 15, and the inside of the case frame 15 is sealed with the sealing material 16 made of hard resin. ing. Further, the illustrated power semiconductor module 10 further includes a bonding wire 17 and an external terminal 18. The power semiconductor module 10 has, for example, a circuit in which a switching element and a free wheeling diode are connected in antiparallel. In this case, FIG. 1 shows a switching element as the semiconductor element 12 and a diode as the semiconductor element 13. The semiconductor element 12 and the semiconductor element 13 may be plural in number.

積層基板１１は、絶縁層１１ａと、回路層１１ｂと、を少なくとも含み、図示する例ではさらに、金属層１１ｃを有している。回路層１１ｂは、絶縁層１１ａのおもて面、換言すれば主面に配置されている。金属層１１ｃは、絶縁層１１ａの裏面に配置されている。すなわち、図示する積層基板１１は、回路層１１ｂ、絶縁層１１ａおよび金属層１１ｃが順次積層されてなる。積層基板１１は、例えば、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板やＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｌａｚｉｎｇ）基板等を用いることができる。   The laminated substrate 11 at least includes the insulating layer 11a and the circuit layer 11b, and further includes the metal layer 11c in the illustrated example. The circuit layer 11 b is disposed on the front surface of the insulating layer 11 a, in other words, the main surface. The metal layer 11c is disposed on the back surface of the insulating layer 11a. That is, in the illustrated laminated substrate 11, the circuit layer 11b, the insulating layer 11a and the metal layer 11c are sequentially laminated. For example, a DCB (Direct Copper Bonding) substrate, an AMB (Active Metal Blazing) substrate, or the like can be used as the multilayer substrate 11.

絶縁層１１ａは、酸化アルミニウム、窒化アルミニウム、窒化ケイ素等の絶縁性セラミックの他、樹脂材料よりなるものであってもよい。絶縁層が樹脂よりなる場合、高い耐電圧特性を実現するためには絶縁層の厚さを厚くする必要があり、その結果、半導体素子からベース板への放熱性が低くなる。そのため、絶縁層１１ａはセラミックが適している。   The insulating layer 11a may be made of a resin material in addition to an insulating ceramic such as aluminum oxide, aluminum nitride or silicon nitride. When the insulating layer is made of resin, it is necessary to increase the thickness of the insulating layer in order to realize high withstand voltage characteristics. As a result, the heat dissipation from the semiconductor element to the base plate is lowered. Therefore, ceramic is suitable for the insulating layer 11a.

回路層１１ｂおよび金属層１１ｃは、例えば、銅（Ｃｕ）やアルミニウム（Ａｌ）等の導電性金属よりなる。回路層１１ｂには、所定の回路パターンが形成されている。接合材との接合強度を高めるために、回路層１１ｂおよび金属層１１ｃの表面には、必要に応じてＮｉ−Ｐめっき、Ａｕめっき、Ａｇめっき等のめっき膜を形成してもよい。   The circuit layer 11 b and the metal layer 11 c are made of, for example, a conductive metal such as copper (Cu) or aluminum (Al). A predetermined circuit pattern is formed on the circuit layer 11b. In order to increase the bonding strength with the bonding material, a plating film of Ni-P plating, Au plating, Ag plating or the like may be formed on the surface of the circuit layer 11 b and the metal layer 11 c as necessary.

半導体素子１２、半導体素子１３は、おもて面に図示しない電極を有しており、裏面が回路層１１ｂに、接合材１９によって固定されている。接合材１９としては、例えば、鉛を含まない錫系のはんだ材を用いることができる。本実施形態では、半導体素子１２、半導体素子１３は、おもて面と裏面のそれぞれに電極が配置された縦型の半導体素子であり、裏面の電極が回路層１１ｂに電気的かつ機械的に接続されている。もっとも、半導体素子１２、半導体素子１３は、縦型のものに限られず、半導体素子１２、半導体素子１３のおもて面に複数種類の電極が配置された横型の半導体素子であってもよい。   The semiconductor element 12 and the semiconductor element 13 have electrodes (not shown) on the front surface, and the back surface is fixed to the circuit layer 11 b by the bonding material 19. As the bonding material 19, for example, a tin-based solder material containing no lead can be used. In the present embodiment, the semiconductor element 12 and the semiconductor element 13 are vertical semiconductor elements in which electrodes are disposed on the front surface and the back surface respectively, and the electrodes on the back surface are electrically and mechanically connected to the circuit layer 11b. It is connected. However, the semiconductor element 12 and the semiconductor element 13 are not limited to the vertical type, and may be a horizontal semiconductor element in which a plurality of types of electrodes are disposed on the front surfaces of the semiconductor element 12 and the semiconductor element 13.

半導体素子１２は、例えば、パワーＭＯＳＦＥＴやＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）である。半導体素子１３は、例えば、還流ダイオード（ＦＷＤ）やショットキーバリアダイオード（ＳＢＤ）である。半導体素子１２および半導体素子１３は、Ｓｉ半導体よりなるものでもよいし、炭化ケイ素（ＳｉＣ）等のＷＢＧ半導体よりなるものでもよい。特に、ＷＢＧ半導体を適用することにより、定格電圧が１０ｋＶ以上の高い耐電圧特性を備えたパワー半導体モジュールを実現できる。半導体素子１２がＩＧＢＴの場合、裏面の電極はコレクタ電極であり、おもて面の電極はエミッタ電極およびゲート電極である。半導体素子１２がパワーＭＯＳＦＥＴである場合は、裏面の電極はドレイン電極であり、おもて面の電極はソース電極およびゲート電極である。半導体素子１３では、裏面の電極はカソード電極であり、おもて面の電極はアノード電極である。   The semiconductor element 12 is, for example, a power MOSFET or an IGBT (insulated gate bipolar transistor). The semiconductor element 13 is, for example, a free wheeling diode (FWD) or a Schottky barrier diode (SBD). The semiconductor element 12 and the semiconductor element 13 may be made of a Si semiconductor, or may be made of a WBG semiconductor such as silicon carbide (SiC). In particular, by applying the WBG semiconductor, it is possible to realize a power semiconductor module having high withstand voltage characteristics with a rated voltage of 10 kV or more. When the semiconductor element 12 is an IGBT, the electrode on the back surface is a collector electrode, and the electrode on the front surface is an emitter electrode and a gate electrode. When the semiconductor element 12 is a power MOSFET, the electrode on the back surface is a drain electrode, and the electrode on the front surface is a source electrode and a gate electrode. In the semiconductor element 13, the electrode on the back surface is a cathode electrode, and the electrode on the front surface is an anode electrode.

配線部材であるボンディングワイヤ１７は、例えば、半導体素子１２および半導体素子１３のおもて面電極と、積層基板１１の回路層１１ｂとの間を、電気的に接続する。ボンディングワイヤ１７は、ＡｌやＣｕ等の金属よりなる。なお、パワー半導体モジュール１０の配線部材は、ボンディングワイヤ１７に限られず、例えば、ＡｌやＣｕ等よりなるリードフレームを用いて、はんだ接合により接続してもよい。また、パワー半導体モジュール１０の配線部材は、プリント基板と、複数の導電ポストとを組み合わせたものであってもよい。   The bonding wires 17 as wiring members electrically connect, for example, the front surface electrodes of the semiconductor element 12 and the semiconductor element 13 to the circuit layer 11 b of the laminated substrate 11. The bonding wire 17 is made of a metal such as Al or Cu. The wiring member of the power semiconductor module 10 is not limited to the bonding wire 17. For example, a lead frame made of Al, Cu, or the like may be used for connection by soldering. The wiring member of the power semiconductor module 10 may be a combination of a printed circuit board and a plurality of conductive posts.

外部への電極取出し用の外部端子１８は、その一端が、積層基板１１の回路層１１ｂに、はんだ接合、超音波接合またはレーザー溶接等により、電気的かつ機械的に接続されている。外部端子１８は、Ｃｕ等の金属よりなり、リード等の形状のものを用いることができる。この外部端子１８の接合にはんだ接合を用いる場合、ベース板１４と積層基板１１との接合あるいは積層基板１１と半導体素子１２，１３との接合の前、または、それらと同時に接合してもよい。また、外部端子１８を超音波接合またはレーザー溶接により接合する場合、ベース板１４と積層基板１１との接合あるいは積層基板１１と半導体素子１２，１３との接合の前に接合しておいてもよい。   One end of the external terminal 18 for extracting the electrode to the outside is electrically and mechanically connected to the circuit layer 11b of the laminated substrate 11 by solder bonding, ultrasonic bonding, laser welding or the like. The external terminal 18 is made of a metal such as Cu and may be in the form of a lead or the like. When solder bonding is used for bonding the external terminals 18, bonding may be performed before or simultaneously bonding the base plate 14 and the laminated substrate 11 or bonding the laminated substrate 11 and the semiconductor elements 12 and 13. When the external terminals 18 are joined by ultrasonic bonding or laser welding, they may be joined before joining the base plate 14 and the laminated substrate 11 or joining the laminated substrate 11 and the semiconductor elements 12 and 13. .

積層基板１１の金属層１１ｃには、ベース板１４が、接合材１９によって固定されている。接合材１９としては、例えば、回路層１１ｂと半導体素子１２および半導体素子１３との固定に用いられるのと同様の、鉛を含まない錫系のはんだ材を用いることができる。金属層１１ｃとベース板１４との接合は、回路層１１ｂと半導体素子１２および半導体素子１３との接合と同じ工程で行ってもよいし、また、別の工程で行ってもよい。   A base plate 14 is fixed to the metal layer 11 c of the laminated substrate 11 by a bonding material 19. As the bonding material 19, for example, a lead-free tin-based solder material similar to that used for fixing the circuit layer 11b to the semiconductor element 12 and the semiconductor element 13 can be used. The bonding between the metal layer 11c and the base plate 14 may be performed in the same step as the bonding between the circuit layer 11b and the semiconductor element 12 and the semiconductor element 13, or may be performed in another step.

ベース板１４は、例えば、ＣｕやＡｌ等の熱伝導性の高い金属、または、Ａｌ−ＳｉＣ等の金属−セラミック複合材よりなる。ベース板１４は、例えば、矩形状である。金属層１１ｃと接合するベース板１４の接合面には、必要に応じてＮｉ−Ｐめっき、Ａｕめっき、Ａｇめっき等のめっき膜を形成してもよい。これにより、接合材１９の接合強度を高めることができる。特に、Ａｌ−ＳｉＣ複合材は、はんだとの濡れ性が低いため、ベース板１４と金属層１１ｃとをはんだ接合する場合には、事前にめっき処理をすることが有効である。   The base plate 14 is made of, for example, a metal having high thermal conductivity such as Cu or Al, or a metal-ceramic composite material such as Al-SiC. The base plate 14 is, for example, rectangular. If necessary, a plating film of Ni—P plating, Au plating, Ag plating or the like may be formed on the bonding surface of the base plate 14 to be bonded to the metal layer 11 c. Thereby, the bonding strength of the bonding material 19 can be increased. In particular, since the Al-SiC composite material has low wettability with the solder, it is effective to perform a plating process in advance when the base plate 14 and the metal layer 11c are soldered to each other.

枠形状であるケース枠１５は、ベース板１４の周縁部に、図示しない接着剤により接着固定されて、積層基板１１の周囲を囲んでいる。ケース枠１５は、例えば、ＰＰＳ（ポリフェニレンサルファイド）樹脂等の耐熱性および耐トラッキング性が高い樹脂よりなる。また、ケース枠１５は、酸化アルミニウムなどのセラミックからなるものとしてもよい。ケース枠１５の外面には、ベース板１４と外部端子１８との間の沿面距離を確保して絶縁を図るために、ひだ状の凹凸を設けることができるが、図中ではこの凹凸を省略している。また、ケース枠１５の上部には、樹脂で形成された蓋を設けることができるが、図中ではこの蓋も省略している。   The case frame 15 having a frame shape is adhered and fixed to the peripheral edge of the base plate 14 with an adhesive (not shown) so as to surround the periphery of the laminated substrate 11. The case frame 15 is made of, for example, a resin having high heat resistance and tracking resistance, such as PPS (polyphenylene sulfide) resin. The case frame 15 may be made of ceramic such as aluminum oxide. In order to ensure a creeping distance between the base plate 14 and the external terminal 18 and to achieve insulation on the outer surface of the case frame 15, a corrugated unevenness may be provided, but this unevenness is omitted in the figure. ing. Moreover, although the lid formed with resin can be provided in the upper part of case frame 15, this lid is also abbreviate | omitted in the figure.

パワー半導体モジュール１０のケース枠１５の内部には、硬質樹脂よりなる封止材１６が注入されて、固化されている。この封止材１６が、内部に収容された積層基板１１、半導体素子１２、半導体素子１３、ボンディングワイヤ１７および外部端子１８と接して、これらを封止している。封止材１６を硬質樹脂からなるものとしたことで、シリコーンゲルよりなる封止材に比べて、パワー半導体モジュール１０の耐熱性、耐電圧特性を向上させることができる。   A sealing material 16 made of hard resin is injected into the inside of the case frame 15 of the power semiconductor module 10 and solidified. The sealing material 16 is in contact with the laminated substrate 11, the semiconductor element 12, the semiconductor element 13, the bonding wire 17 and the external terminal 18 accommodated in the inside, and seals them. By making the sealing material 16 of hard resin, the heat resistance and the withstand voltage characteristics of the power semiconductor module 10 can be improved as compared to the sealing material of silicone gel.

ここで、硬質樹脂としては、例えば、絶縁性および耐熱性が高いエポキシ系の熱硬化性樹脂を用いることができる。もっとも、硬質樹脂は、エポキシ系樹脂に限定されるものではなく、絶縁性および耐熱性を有し、パワー半導体モジュール１０における接合材１９以外の部材との密着強度が高い硬質樹脂であればよい。硬質樹脂としては、例えば、ポリイミド樹脂、シリコーン樹脂、フェノール樹脂、アミノ樹脂、マレイミド樹脂、シアネート系樹脂（シアネートエステル樹脂）やこれらの混合樹脂を用いることもできる。また、封止材１６の放熱性を高めるために、硬質樹脂中に熱伝導性の高い絶縁材料のフィラーを添加してもよい。フィラーとしては、例えば、アルミナや窒化ボロン等が適用できる。硬質樹脂としては、例えば、曲げ弾性率が１ＧＰａ以上の樹脂を用いることができる。   Here, as the hard resin, for example, an epoxy-based thermosetting resin having high insulation and heat resistance can be used. However, the hard resin is not limited to the epoxy resin, and may be a hard resin having insulation and heat resistance and having high adhesion strength with members other than the bonding material 19 in the power semiconductor module 10. As the hard resin, for example, a polyimide resin, a silicone resin, a phenol resin, an amino resin, a maleimide resin, a cyanate resin (cyanate ester resin), or a mixed resin thereof can also be used. Moreover, in order to improve the heat dissipation of the sealing material 16, you may add the filler of a heat conductive high insulating material in hard resin. As the filler, for example, alumina or boron nitride can be applied. As the hard resin, for example, a resin having a flexural modulus of 1 GPa or more can be used.

ベース板１４およびケース枠１５の、封止材１６と対向する面には、コーティング膜２０が設けられている。すなわち、ベース板１４の、積層基板１１が接合される側のおもて面のうち、積層基板１１が接合される領域およびケース枠１５を接着する領域以外の領域と、ケース枠１５の内周面のうち少なくとも封止材１６により封止される領域に、コーティング膜２０を設ける。このコーティング膜２０としては、封止材１６を構成する硬質樹脂と接着しないものを用いる。このようなコーティング膜２０を設けることで、ケース枠１５の内部を封止した際に、封止材１６がコーティング膜２０に接着しない。そのため、実質的に、封止材１６とベース板１４およびケース枠１５とが、未接着の状態となる。これにより、封止材１６を構成する硬質樹脂が熱硬化する際に、線膨張係数の異なるベース板１４やケース枠１５との接着による応力が発生せず、封止材１６内部の残留応力が低減できる。そのため、封止材１６の内部で封止されている積層基板１１の割れを抑制することができる。ここで、未接着部分の隙間は、接着されないために生ずる微小な隙間である。未接着部分の隙間の間隔としては、例えば、１００μｍ以下程度である。   A coating film 20 is provided on the surface of the base plate 14 and the case frame 15 facing the sealing material 16. That is, of the front surface of the base plate 14 on the side to which the laminated substrate 11 is joined, the region other than the region to which the laminated substrate 11 is joined and the region to which the case frame 15 is adhered The coating film 20 is provided in at least a region of the surface sealed by the sealing material 16. As the coating film 20, a film which does not adhere to the hard resin constituting the sealing material 16 is used. By providing such a coating film 20, the sealing material 16 does not adhere to the coating film 20 when the inside of the case frame 15 is sealed. Therefore, the sealing material 16, the base plate 14 and the case frame 15 are substantially unbonded. Thereby, when the hard resin constituting the sealing material 16 is thermally cured, no stress is generated due to adhesion with the base plate 14 and the case frame 15 having different linear expansion coefficients, and the residual stress in the sealing material 16 is It can be reduced. Therefore, it is possible to suppress the cracking of the laminated substrate 11 sealed inside the sealing material 16. Here, the gap in the unbonded portion is a minute gap that occurs due to non-bonding. The gap of the unbonded portion is, for example, about 100 μm or less.

コーティング膜２０としては、封止材１６を構成する硬質樹脂が接着しない材料であればよく、ポリテトラフルオロエチレン（ＰＴＦＥ）等のフッ素樹脂、ポリイミド樹脂などの有機材料でもよいし、セラミックや金属からなるものでもよい。コーティング膜２０としては、ベース板１４およびケース枠１５に対し高い密着強度を有するものを用いることが好ましい。コーティング膜２０は、例えば、ベース板１４およびケース枠１５の、封止材１６と対向する面に、ＰＴＦＥやポリイミド等からなるテープを貼付することにより形成することができる。コーティング膜２０の厚みについては、特に制限されず、例えば、１μｍ〜１００μｍ程度とすることができる。ベース板１４へのコーティング膜２０の形成は、積層基板１１をベース板１４に接合した後に行うことができる。また、コーティング膜２０の材料が耐熱性を有する場合には、積層基板１１をベース板１４に接合する前にコーティング膜２０を形成することも可能である。また、ケース枠１５には、あらかじめコーティング膜２０を形成しておく。そして、コーティング膜２０を形成したベース板１４に、このケース枠１５を接着材を用いて接着することにより、ベース板１４およびケース枠１５の、封止材１６と対向する面に、コーティング膜２０を設けることができる。   The coating film 20 may be any material to which the hard resin constituting the sealing material 16 does not adhere, and may be an organic material such as a fluorine resin such as polytetrafluoroethylene (PTFE), a polyimide resin, or the like from ceramic or metal It may be As the coating film 20, it is preferable to use one having high adhesion strength to the base plate 14 and the case frame 15. The coating film 20 can be formed, for example, by sticking a tape made of PTFE, polyimide or the like on the surface of the base plate 14 and the case frame 15 facing the sealing material 16. The thickness of the coating film 20 is not particularly limited, and can be, for example, about 1 μm to 100 μm. The formation of the coating film 20 on the base plate 14 can be performed after the laminated substrate 11 is bonded to the base plate 14. When the material of the coating film 20 has heat resistance, it is also possible to form the coating film 20 before bonding the laminated substrate 11 to the base plate 14. In addition, the coating film 20 is formed on the case frame 15 in advance. Then, the case frame 15 is adhered to the base plate 14 on which the coating film 20 is formed using an adhesive so that the coating film 20 is formed on the surface of the base plate 14 and the case frame 15 facing the sealing material 16. Can be provided.

（実施形態２）
図２は、実施形態２のパワー半導体モジュールを示す模式的な断面図である。本実施形態のパワー半導体モジュール３０は、封止材１６と、ベース板１４およびケース枠１５の表面のコーティング膜２０との間に、ゲル状樹脂２１が充填されている以外の点は、実施形態１のパワー半導体モジュール１０と同様の構成を有する。よって、共通する点の説明は省略し、以下ではゲル状樹脂２１に係る部分について重点的に説明する。 Second Embodiment
FIG. 2 is a schematic cross-sectional view showing the power semiconductor module of the second embodiment. The power semiconductor module 30 of the present embodiment is different from the embodiment in that the gel resin 21 is filled between the sealing material 16 and the coating film 20 on the surface of the base plate 14 and the case frame 15. It has the same configuration as that of the first power semiconductor module 10. Therefore, the description of the common points is omitted, and in the following, the part related to the gel-like resin 21 will be mainly described.

実施形態１において説明したように、図示するパワー半導体モジュール３０においては、ベース板１４およびケース枠１５の、封止材１６と対向する面に、コーティング膜２０が設けられている。そして、封止材１６と、ベース板１４およびケース枠１５とが、未接着の状態となっている。本実施形態においては、封止材１６とコーティング膜２０との間の、この未接着部分に存在する微小な隙間に、ゲル状樹脂２１が充填されている。未接着部分にゲル状樹脂２１を充填することで、未接着部分における封止材１６の酸化劣化を抑制することができる。この場合、ゲル状樹脂２１は、図２に示すように、封止材１６の表面全体を被覆していることが好ましい。これにより、封止材１６の酸化劣化の抑制効果をより確実に得ることができる。   As described in the first embodiment, in the illustrated power semiconductor module 30, the coating film 20 is provided on the surface of the base plate 14 and the case frame 15 facing the sealing material 16. Then, the sealing material 16, the base plate 14 and the case frame 15 are in the unbonded state. In the present embodiment, the gel resin 21 is filled in a minute gap between the sealing material 16 and the coating film 20 which is present in the unbonded portion. By filling the non-bonded portion with the gel resin 21, it is possible to suppress the oxidative degradation of the sealing material 16 in the non-bonded portion. In this case, as shown in FIG. 2, the gel resin 21 preferably covers the entire surface of the sealing material 16. Thus, the effect of suppressing the oxidation deterioration of the sealing material 16 can be obtained more reliably.

ゲル状樹脂２１としては、封止材１６とベース板１４およびケース枠１５との間の未接着部分に充填可能な熱硬化性の絶縁樹脂であって、硬化後において、封止材１６を構成する硬質樹脂よりも柔軟な材料であれば、いかなるものを用いてもよい。ゲル状樹脂２１としては、例えば、シリコーン系樹脂などの軟質樹脂を用いることができる。ゲル状樹脂２１としては、例えば、熱硬化によりゲル化させた際の貯蔵弾性率が１０００Ｐａ以下の樹脂を用いることができる。   The gel resin 21 is a thermosetting insulating resin that can be filled in the unbonded portion between the sealing material 16 and the base plate 14 and the case frame 15, and the sealing material 16 is configured after curing. Any material may be used as long as the material is softer than the hard resin to be used. For example, a soft resin such as a silicone resin can be used as the gel resin 21. As the gel-like resin 21, for example, a resin having a storage elastic modulus of 1,000 Pa or less when gelated by heat curing can be used.

本実施形態のパワー半導体モジュール３０は、実施形態１のパワー半導体モジュール１０を作製した後、封止材１６とコーティング膜２０との間の未接着部分にゲル状樹脂２１を充填することにより、製造することができる。この際、ゲル状樹脂２１の充填を真空中で行うと、未接着部分の空気が十分脱泡されるため、好ましい。具体的にはまず、作製された実施形態１のパワー半導体モジュール１０を、液体状態のゲル状樹脂２１とともに真空チャンバー内に載置する。次に、真空チャンバー内の真空度が好ましくは１０００Ｐａ以下、より好ましくは１００Ｐａ以下となるまで、真空引きを行う。次に、パワー半導体モジュールのケース枠１５内の封止材１６の表面に、液体状態のゲル状樹脂２１を注型する。次に、パワー半導体モジュールを真空チャンバーから取り出すか、または真空チャンバー内の圧力を上げる。すると、生じた圧力差により未接着部分の空気が十分脱泡されると同時に、この未接着部分に液体状態のゲル状樹脂２１が充填される。そして、パワー半導体モジュール全体を加熱することにより、液体状態のゲル状樹脂２１を、熱硬化によりゲル化させる。   The power semiconductor module 30 of this embodiment is manufactured by filling the unbonded portion between the sealing material 16 and the coating film 20 with the gel-like resin 21 after producing the power semiconductor module 10 of Embodiment 1. can do. At this time, it is preferable to perform the filling of the gel-like resin 21 in a vacuum, since the air in the non-adhered portion is sufficiently degassed. Specifically, first, the manufactured power semiconductor module 10 of Embodiment 1 is placed in a vacuum chamber together with the gel resin 21 in a liquid state. Next, evacuation is performed until the degree of vacuum in the vacuum chamber is preferably 1000 Pa or less, more preferably 100 Pa or less. Next, the gel resin 21 in a liquid state is cast on the surface of the sealing material 16 in the case frame 15 of the power semiconductor module. Next, the power semiconductor module is removed from the vacuum chamber or the pressure in the vacuum chamber is increased. Then, the air in the unbonded portion is sufficiently degassed by the generated pressure difference, and at the same time the unbonded portion is filled with the gel resin 21 in a liquid state. Then, by heating the entire power semiconductor module, the gel resin 21 in a liquid state is gelated by heat curing.

このように、ゲル状樹脂２１の充填を真空中で行うことで、ゲル状樹脂２１を大気中で注型した後に真空脱泡しただけでは十分に入り込まないような、未接着部分の微小な隙間に、液体状態のゲル状樹脂２１が確実に充填される。これにより、硬化後のゲル状樹脂２１内で微小ボイド等の空隙の発生が抑制されて、この空隙に起因する部分放電の発生を抑制することができる。   Thus, by filling the gel-like resin 21 in a vacuum, fine gaps in the non-adhered portion are such that the gel-like resin 21 is cast in the atmosphere and then vacuum degassing is not sufficient. In addition, the gel resin 21 in a liquid state is surely filled. Thereby, generation | occurrence | production of space | gaps, such as a micro void, is suppressed within the gel-like resin 21 after hardening, and generation | occurrence | production of the partial discharge resulting from this space | gap can be suppressed.

以上より、本発明の実施形態においては、封止材の硬質樹脂が硬化する際に、線膨張係数の異なるベース板やケース枠と接着されることによる応力が発生せず、封止材内部の残留応力等を低減できる。よって、本発明の実施形態は、特に、ＳｉＣなどのワイドバンドギャップ半導体素子を用いたパワー半導体装置において、定格電圧が１０ｋＶを超える場合でも信頼性の高い高耐圧なパワー半導体装置が実現できる点で有用である。   From the above, in the embodiment of the present invention, when the hard resin of the sealing material is cured, no stress is generated due to bonding with the base plate or case frame having different linear expansion coefficients, and the inside of the sealing material is Residual stress can be reduced. Therefore, the embodiment of the present invention can realize a highly reliable power semiconductor device with high withstand voltage even when the rated voltage exceeds 10 kV, particularly in a power semiconductor device using a wide band gap semiconductor element such as SiC. It is useful.

以下、実施例を用いて、本発明の実施形態をより具体的に説明する。   Hereinafter, the embodiments of the present invention will be more specifically described using examples.

（参考例１）
図３に、参考例であるパワー半導体モジュール１１０の模式的な断面図を示す。パワー半導体モジュール１１０は、積層基板１１１、半導体素子１１２，１１３、ベース板１１４、封止材１１７などから構成される。積層基板１１１は、セラミックからなる絶縁層１１１ａ、回路層１１１ｂおよび金属層１１１ｃよりなる。積層基板１１１の回路層１１１ｂには、半導体素子１１２，１１３および外部端子１１６が、導電性の接合材１１９により電気的かつ機械的に接続されている。また、金属板１１１ｃとベース板１１４とが、接合材１１９により接合されている。さらに、ベース板１１４にはケース枠１１８が接着固定され、この枠１１８内に封止材１１７が注入、固化されている。さらにまた、ボンディングワイヤ１１５により、半導体素子１１２，１１３のおもて面電極と回路層１１１ｂとの間が、電気的に接続されている。
絶縁層１１１ａとしては、セラミックを用いた。ベース板１１４にはＣｕを用い、ケース枠１１８にはＰＰＳ樹脂を用いた。半導体素子１１２，１１３としては、ＳｉＣよりなるスイッチング素子およびダイオードを用いた。封止材１１７としては、熱硬化性のエポキシ樹脂を用いた。 (Reference Example 1)
FIG. 3 shows a schematic cross-sectional view of a power semiconductor module 110 as a reference example. The power semiconductor module 110 includes the laminated substrate 111, the semiconductor elements 112 and 113, the base plate 114, the sealing material 117, and the like. The laminated substrate 111 is composed of an insulating layer 111a made of ceramic, a circuit layer 111b and a metal layer 111c. The semiconductor elements 112 and 113 and the external terminal 116 are electrically and mechanically connected to the circuit layer 111 b of the laminated substrate 111 by a conductive bonding material 119. Further, the metal plate 111 c and the base plate 114 are joined by the joining material 119. Further, a case frame 118 is adhesively fixed to the base plate 114, and a sealing material 117 is injected and solidified in the frame 118. Furthermore, the front surface electrodes of the semiconductor elements 112 and 113 and the circuit layer 111 b are electrically connected by the bonding wires 115.
Ceramic was used as the insulating layer 111a. Cu was used for the base plate 114, and PPS resin was used for the case frame 118. As the semiconductor elements 112 and 113, switching elements and diodes made of SiC were used. As the sealing material 117, a thermosetting epoxy resin was used.

パワー半導体モジュール全体を１８０℃で１２０分間加熱することにより、エポキシ樹脂を熱硬化させた。得られたパワー半導体モジュール１１０においては、封止材１１７のエポキシ樹脂と、ベース板１１４およびケース枠１１８とが接着されていた。   The epoxy resin was thermally cured by heating the entire power semiconductor module at 180 ° C. for 120 minutes. In the obtained power semiconductor module 110, the epoxy resin of the sealing material 117, and the base plate 114 and the case frame 118 are adhered.

（実施例１）
図１に示すような、実施形態１に記載のパワー半導体モジュール１０を作製した。絶縁層１１ａ、ベース板１４、ケース枠１５、半導体素子１２，１３および封止材１６の条件については、参考例１と同様とした。 Example 1
The power semiconductor module 10 described in Embodiment 1 as shown in FIG. 1 was produced. The conditions of the insulating layer 11 a, the base plate 14, the case frame 15, the semiconductor elements 12 and 13, and the sealing material 16 were the same as in the first embodiment.

また、ベース板１４およびケース枠１５の、封止材１６と対向する面には、耐熱性のＰＴＦＥテープ（厚み１００μｍ）を用いて、コーティング膜２０を形成した。得られたパワー半導体モジュール全体を１８０℃で１２０分間加熱することにより、エポキシ樹脂を熱硬化させた。得られたパワー半導体モジュール１０においては、封止材１６のエポキシ樹脂と、ベース板１４およびケース枠１５の表面のコーティング膜２０とが、未接着の状態となっていた。   Moreover, the coating film 20 was formed in the surface which opposes the sealing material 16 of the base plate 14 and the case frame 15 using a heat resistant PTFE tape (100 micrometers in thickness). The epoxy resin was thermally cured by heating the entire obtained power semiconductor module at 180 ° C. for 120 minutes. In the obtained power semiconductor module 10, the epoxy resin of the sealing material 16 and the coating film 20 on the surface of the base plate 14 and the case frame 15 are in the unbonded state.

（実施例２）
図２に示すような、実施形態２に記載のパワー半導体モジュール３０を作製した。絶縁層１１ａ、ベース板１４、ケース枠１５、半導体素子１２，１３、封止材１６およびコーティング膜２０については、実施例１と同様とした。 (Example 2)
A power semiconductor module 30 described in Embodiment 2 as shown in FIG. 2 was produced. The insulating layer 11 a, the base plate 14, the case frame 15, the semiconductor elements 12 and 13, the sealing material 16, and the coating film 20 were the same as in the first embodiment.

また、ケース枠１５内の封止材１６の表面に、真空中で、液体状態のゲル状樹脂（シリコーン樹脂）を注型した。具体的には、エポキシ樹脂である封止材１６を熱硬化させたパワー半導体モジュール３０を、液体状態のゲル状樹脂２１とともに真空チャンバー内に載置し、真空チャンバー内を真空引きして、内部の真空度を５０Ｐａとした。その後、ケース枠１５内の封止材１６の表面に、液体状態のゲル状樹脂２１を注型して、パワー半導体モジュール全体を真空チャンバーから取り出した。真空中から常圧下に戻されることで、液体状態のゲル状樹脂２１は、封止材１６の表面全体を被覆するとともに、封止材１６と、ベース板１４およびケース枠１５の表面のコーティング膜２０との間に浸入し、内部のエアが脱泡されるとともに、未接着部分に完全に充填された。その後、パワー半導体モジュール全体を１５０℃で３０分間加熱することで、ゲル状樹脂２１を、熱硬化によりゲル化させた。   In addition, a gel-like resin (silicone resin) in a liquid state was cast on the surface of the sealing material 16 in the case frame 15 in a vacuum. Specifically, the power semiconductor module 30 in which the sealing material 16 which is an epoxy resin is thermally cured is placed in a vacuum chamber together with the gel resin 21 in a liquid state, and the inside of the vacuum chamber is vacuumed. The degree of vacuum was 50 Pa. Thereafter, the gel resin 21 in a liquid state was cast on the surface of the sealing material 16 in the case frame 15, and the entire power semiconductor module was taken out of the vacuum chamber. The gel-like resin 21 in a liquid state covers the entire surface of the sealing material 16 by being returned to the normal pressure from under vacuum, and the coating film on the surface of the sealing material 16 and the base plate 14 and the case frame 15 20 and the inside air was defoamed and the unbonded portion was completely filled. Thereafter, the entire power semiconductor module was heated at 150 ° C. for 30 minutes to gelate the gel resin 21 by thermal curing.

上記で得られた各実施例のパワー半導体モジュールにおいては、いずれも、封止材内部の残留応力は低く、これに起因する絶縁層の割れや、封止材と他構成部材との間における界面剥離の発生はなかった。   In each of the power semiconductor modules of the respective embodiments obtained above, the residual stress in the inside of the sealing material is low, and the crack of the insulating layer resulting from this, the interface between the sealing material and other component members There was no occurrence of peeling.

また、上記で得られた各パワー半導体モジュールを用いて、熱冷サイクル（−４０℃〜１７５℃）前後で絶縁評価を行った。絶縁評価は、部分放電試験により行った。具体的には、ベース板を接地電位とし、外部端子間を短絡して、外部端子側に商用周波数６０Ｈｚの交流電圧を印加して実施した。交流電圧を０Ｖから徐々に１５ｋＶまで上昇させて、放電電荷量が１ｐＣ以上の部分放電の発生の有無により、評価を行った。   Moreover, insulation evaluation was performed before and behind a heat-cold cycle (-40 degreeC-175 degreeC) using each power semiconductor module obtained above. The insulation evaluation was performed by a partial discharge test. Specifically, the base plate was set to the ground potential, the external terminals were shorted, and an AC voltage of 60 Hz commercial frequency was applied to the external terminal side. The AC voltage was gradually raised from 0 V to 15 kV, and the evaluation was performed based on the presence or absence of the occurrence of partial discharge with a discharge charge amount of 1 pC or more.

結果は、印加電圧１５ｋＶで部分放電が生じない場合を○、放電電荷量１ｐＣ以上の部分放電が発生した場合を×で示し、部分放電が発生した段階で、熱冷サイクル試験を中止した。その結果を、下記の表１中に示す。   The results are shown by ○ when no partial discharge occurs at an applied voltage of 15 kV, and by × when a partial discharge occurs with a discharge charge of 1 pC or more, and the thermal cold cycle test was stopped when partial discharge occurred. The results are shown in Table 1 below.

Figure 0006540326
Figure 0006540326

参考例１の場合、１サイクル後に放電が発生した。調べたところ、ベース板１１４と硬質樹脂からなる封止材１１７とが剥離し、ベース板１１４と積層基板１１１とを接合しているはんだ材１１９および積層基板１１１の回路層１１１ｂの側面と、硬質樹脂からなる封止材１１７とが剥離していた。さらに、積層基板１１１における絶縁層１１１ａの端部に応力が集中し、セラミックからなる絶縁層１１１ａに割れが発生していた。   In the case of Reference Example 1, discharge occurred after one cycle. As a result of examination, the base plate 114 and the sealing material 117 made of hard resin are peeled off, and the side surface of the solder material 119 and the circuit layer 111 b of the laminated substrate 111 which bond the base plate 114 and the laminated substrate 111 It was separated from the sealing material 117 made of resin. Furthermore, stress is concentrated at the end portion of the insulating layer 111a in the laminated substrate 111, and a crack is generated in the insulating layer 111a made of ceramic.

これに対し、実施例１の構造では、１００サイクルまで部分放電発生がなく、本実施例の効果が確認できた。実施例１では、２００サイクルで部分放電が発生しているが、これは、硬質樹脂の表面で酸化劣化が進展し、ベース板１４と積層基板１１とを接合している接合材１９および積層基板１１の回路層１１ｂの側面と、硬質樹脂からなる封止材１６との間で、剥離が発生したことが原因と考えられる。   On the other hand, in the structure of Example 1, the partial discharge did not occur up to 100 cycles, and the effect of this example could be confirmed. In Example 1, the partial discharge occurs in 200 cycles, but the oxidative degradation progresses on the surface of the hard resin, and the bonding material 19 and the laminate substrate joining the base plate 14 and the laminate substrate 11 It is considered that the cause is peeling between the side surface of the circuit layer 11 b and the sealing material 16 made of hard resin.

また、実施例２の構造では、３００サイクルまで部分放電発生がなく、最も良好な効果が得られた。   Further, in the structure of Example 2, no partial discharge occurred up to 300 cycles, and the best effect was obtained.

１０，３０ パワー半導体モジュール
１１ 積層基板
１１ａ 絶縁層
１１ｂ 回路層
１１ｃ 金属層
１２，１３ 半導体素子
１４ ベース板
１５ ケース枠
１６ 封止材
１７ ボンディングワイヤ
１８ 外部端子
１９ 接合材
２０ コーティング膜
２１ ゲル状樹脂
10, 30 Power semiconductor module 11 laminated substrate 11a insulating layer 11b circuit layer 11c metal layer 12, 13 semiconductor element 14 base plate 15 case frame 16 sealing member 17 bonding wire 18 external terminal 19 bonding material 20 coating film 21 gel-like resin

Claims (8)

絶縁層および回路層を含む積層基板と、
前記回路層に接合された半導体素子と、
前記積層基板の、前記半導体素子が接合された側とは反対側の面に接合されたベース板と、
前記積層基板の周囲を囲んで前記ベース板の周縁部に配置されたケース枠と、
を備え、
前記ケース枠の内部が、硬質樹脂からなる封止材で封止されている半導体装置であって、
前記ベース板および前記ケース枠の、前記封止材と対向する面に、前記硬質樹脂と接着しないコーティング膜が設けられていることを特徴とする半導体装置。 A laminated substrate including an insulating layer and a circuit layer;
A semiconductor element bonded to the circuit layer;
A base plate joined to the surface of the laminated substrate opposite to the side to which the semiconductor element is joined;
A case frame disposed around the periphery of the base plate, surrounding the periphery of the laminated substrate;
Equipped with
A semiconductor device in which the inside of the case frame is sealed with a sealing material made of hard resin,
A semiconductor device characterized in that a coating film which does not adhere to the hard resin is provided on the surface of the base plate and the case frame facing the sealing material. 前記コーティング膜が、テープを貼付することにより形成されたものである請求項１記載の半導体装置。The semiconductor device according to claim 1, wherein the coating film is formed by applying a tape. 前記封止材と、前記コーティング膜との間に、ゲル状樹脂が充填されている請求項１又は２記載の半導体装置。 Wherein a sealing material, between said coating film, a semiconductor device according to claim 1 or 2, wherein the gel-like resin is filled. 前記ゲル状樹脂が、前記封止材の表面全体を被覆している請求項３記載の半導体装置。 The semiconductor device according to claim 3 , wherein the gel-like resin covers the entire surface of the sealing material. 前記絶縁層がセラミックからなる請求項１〜４のうちいずれか一項記載の半導体装置。 The semiconductor device according to any one of claims 1 to 4 , wherein the insulating layer is made of ceramic. 前記硬質樹脂が熱硬化性樹脂である請求項１〜５のうちいずれか一項記載の半導体装置。 The semiconductor device according to any one of claims 1 to 5 , wherein the hard resin is a thermosetting resin. 前記半導体素子が、ワイドバンドギャップ半導体よりなる請求項１〜６のうちいずれか一項記載の半導体装置。 The semiconductor device according to any one of claims 1 to 6 , wherein the semiconductor element is made of a wide band gap semiconductor. 請求項３〜７のうちいずれか一項に記載され、前記封止材と、前記コーティング膜との間に、ゲル状樹脂が充填されている半導体装置の製造方法であって、
前記ケース枠の内部を前記硬質樹脂からなる封止材で封止した後に、前記ゲル状樹脂を、前記ケース枠内に真空中で注型することを特徴とする半導体装置の製造方法。 Described in any one of claims 3-7, and the sealing member, between said coating film, a method of manufacturing a semiconductor device gel-like resin is filled,
A method of manufacturing a semiconductor device, wherein the inside of the case frame is sealed with a sealing material made of the hard resin, and then the gel resin is cast in the vacuum in the case frame.
JP2015146950A 2015-07-24 2015-07-24 Semiconductor device and method of manufacturing the same Active JP6540326B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015146950A JP6540326B2 (en) 2015-07-24 2015-07-24 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015146950A JP6540326B2 (en) 2015-07-24 2015-07-24 Semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2017028159A JP2017028159A (en) 2017-02-02
JP6540326B2 true JP6540326B2 (en) 2019-07-10

Family

ID=57949973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015146950A Active JP6540326B2 (en) 2015-07-24 2015-07-24 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP6540326B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170362A (en) * 2017-03-29 2018-11-01 株式会社東芝 Semiconductor module
JP6907697B2 (en) * 2017-05-18 2021-07-21 富士電機株式会社 Semiconductor devices and methods for manufacturing semiconductor devices
JP6848802B2 (en) 2017-10-11 2021-03-24 三菱電機株式会社 Semiconductor device
US20220301999A1 (en) * 2019-12-10 2022-09-22 Mitsubishi Electric Corporation Power semiconductor module, power conversion apparatus, and moving body
JP6854989B1 (en) * 2020-03-03 2021-04-07 三菱電機株式会社 Power semiconductor device
JP7409980B2 (en) * 2020-06-29 2024-01-09 株式会社日立産機システム mold electrical equipment
JP2022064191A (en) * 2020-10-13 2022-04-25 富士電機株式会社 Semiconductor module
WO2022270038A1 (en) * 2021-06-23 2022-12-29 富士電機株式会社 Semiconductor module and method for manufacturing same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238684A (en) * 2011-05-11 2012-12-06 Mitsubishi Electric Corp Power semiconductor device
JP2013229535A (en) * 2012-04-27 2013-11-07 Mitsubishi Electric Corp Semiconductor device
JP2014150203A (en) * 2013-02-04 2014-08-21 Mitsubishi Electric Corp Power module and manufacturing method of the same
JP6171844B2 (en) * 2013-10-28 2017-08-02 富士電機株式会社 Power semiconductor module
JP6057927B2 (en) * 2014-01-09 2017-01-11 三菱電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2017028159A (en) 2017-02-02

Similar Documents

Publication Publication Date Title
JP6540326B2 (en) Semiconductor device and method of manufacturing the same
JP6500567B2 (en) Semiconductor device
JP6398270B2 (en) Semiconductor device
JP5602077B2 (en) Semiconductor device
JP2007012831A (en) Power semiconductor device
US9578754B2 (en) Metal base substrate, power module, and method for manufacturing metal base substrate
JP2013219267A (en) Power module
US20120138946A1 (en) Semiconductor device and method of manufacturing the same
JP6676079B2 (en) Semiconductor device and manufacturing method thereof
WO2018194153A1 (en) Power semiconductor module, electronic component and method for producing power semiconductor module
JP2009252838A (en) Semiconductor device
JP5664475B2 (en) Semiconductor device
WO2018061517A1 (en) Power module, method for producing same and electric power converter
JP2011054607A (en) Resin sealing type semiconductor device, and method of manufacturing the same
JP2012015222A (en) Semiconductor device
JP6057927B2 (en) Semiconductor device
JP2014150203A (en) Power module and manufacturing method of the same
JP2010192591A (en) Power semiconductor device and method of manufacturing the same
JP2018110149A (en) Manufacturing method of semiconductor device
CN114078790A (en) Power semiconductor module device and method for manufacturing the same
JP2020115495A (en) Semiconductor device and manufacturing method for semiconductor device
JP7308791B2 (en) power semiconductor equipment
JP5826443B1 (en) Semiconductor device and manufacturing method thereof
US9397053B2 (en) Molded device with anti-delamination structure providing multi-layered compression forces
JP6157320B2 (en) Power semiconductor device, power semiconductor module, and method of manufacturing power semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190527

R150 Certificate of patent or registration of utility model

Ref document number: 6540326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250