JP6538524B2 - 回路基板および電子装置 - Google Patents
回路基板および電子装置 Download PDFInfo
- Publication number
- JP6538524B2 JP6538524B2 JP2015219552A JP2015219552A JP6538524B2 JP 6538524 B2 JP6538524 B2 JP 6538524B2 JP 2015219552 A JP2015219552 A JP 2015219552A JP 2015219552 A JP2015219552 A JP 2015219552A JP 6538524 B2 JP6538524 B2 JP 6538524B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- heat sink
- thickness
- insulating substrate
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
Description
回路基板として、絶縁基板の上面に、回路パターン状に形成された銅製の回路板が接合され、下面に、回路板に搭載された電子部品から発生する熱を放熱させるための銅製の放熱板が接合されたものが用いられている。回路板および放熱板は、活性金属を含むろう材等によって絶縁基板の上面または下面に接合されている(例えば、特許文献1参照)。
る熱膨張係数が、放熱板と絶縁基板とを接合している第2ろう材の熱膨張係数よりも大きいため、回路基板の外周部を反らせようとする力が生じる。この力は、放熱板と、放熱板よりも熱膨張係数が小さい絶縁基板との間に生じる熱応力と逆方向になる。そのため、これらの力が互いに打ち消し合い、回路基板全体に反りが生じる可能性が効果的に低減されている。したがって、回路基板全体の反りに起因する絶縁基板のクラック等の機械的な破壊が効果的に抑制された、長期信頼性の高い電子装置を製作することが可能な回路基板を提供することができる。
あり、回路基板1の大きさまたは用いる材料の熱伝導率または強度に応じて選択すればよい。絶縁基板2の大きさは、平面視で、たとえば、縦が30〜50mm程度であり、横が40〜60mm程度である。
これを窒素雰囲気等の非酸化性雰囲気にて1600〜2000℃の温度で焼成することによって製作される。
ている部分(上から見たときに回路板3に隠れずに見える部分)であるが、回路板3の外周よりも多少内側に位置している部分も上記構成であってよい。
付け時)等の加熱および放熱といった熱変化が生じるときにも、同様に力の打ち消し合いが可能である。したがって、回路基板1全体の反りに起因する絶縁基板2のクラック等の機械的な破壊が効果的に抑制される。
、モリブデンが3.7×10−61/K、チタンが8.6×10−61/K、ジルコニウムが5.4×10−61/Kである(理科年表、平成23年、第84刷より)。
〜80質量%、銀が15〜65質量%、チタンが1〜20質量%、モリブデンが0〜5質量%程度で
ある。第2ろう材6の組成は、例えば次のとおりである。すなわち、銅が15〜75質量%、銀が15〜65質量%、チタンが1〜20質量%、モリブデンが0〜5質量%程度である。
モリブデンが0.2%質量のものが挙げられる。また、第1ろう材5の外周部の組成がこの
値であるときに、第2ろう材6の組成については、銅が質量70%、銀が質量25.5%、チタンが質量4%、モリブデンが質量0.5%のものが挙げられる。
る含有率を下げるようにすればよい。
うにしてもよい。この場合には、第1ろう材5の全体において、第2ろう材6よりも熱膨張係数が大きくなる。
I(Large Scale Integrated circuit)、IGBT(Insulated Gate Bipolar Transistor)、またはMOS−FET(Metal Oxide Semiconductor - Field Effect Transistor)等の半導体素子である。
にTjが175℃になるようチップ発熱量を設定した場合に、チップ温度Tjが175℃以下という結果が得られたものを極めて良(◎)とし、Tjが205℃以下かつ175℃を超える温度となる結果が得られたものを良(○)とし、205℃を超える温度となる結果が得られたも
のを不良(×)としている。なお、上記良(○)の判定は、回路板3および放熱板4の厚みt1、t2がともに0.8mmのときのTjである。
上という結果が得られたものを極めて良(◎)とし、500サイクル以上700サイクル未満のものを良(○)とし、300サイクル以上500サイクル未満のものを可(△)とし、従来技術と同じ程度の信頼性である300サイクル未満で不良発生するものを不良(×)としている
。ここでの従来技術とは、従来技術の中で放熱性が良好な、回路板3および放熱板4の厚みt1、t2がそれぞれ0.8mmのサンプルである。
、信頼性が効果的に向上しているとともに、実用についてもより適した回路基板1であるとみなすことができる。
板2の下面に接合された金属製の放熱板4の厚みt2を3mm以上とし、回路板3の厚みt1と放熱板4の厚みt2との和を3.4mm以上とするように、回路板3および放熱板4
の厚みt1、t2を設定することで、コストを低減しつつ、放熱性をさらに高くすることができる。また、回路板3の厚みt1が0.8mm以下であり、放熱板4の厚みt2が3m
m以上であり、t1とt2との和が3.4mm以上であるものは、信頼性についても、いず
れも◎または○であり、良好な結果となっている。つまり、信頼性をさらに向上させることに関しても有効である。
に、高い放熱性および高い信頼性を有するとともに、大電流に確実に対応し得る回路基板1を実現することができる。
2・・絶縁基板
3・・回路板
4・・放熱板
5・・第1ろう材
6・・第2ろう材
7・・電子部品
8・・導電性接続材
10・・電子装置
Claims (5)
- 上面および下面を有する絶縁基板と、
前記絶縁基板の前記上面に第1ろう材を介して接合された金属製の回路板と、
前記絶縁基板の前記下面に第2ろう材を介して接合された金属製の放熱板とを有し、
前記放熱板の厚みが前記回路板の厚みの3.75倍以上であり、
前記第1ろう材は、少なくとも該第1ろう材の外周部における熱膨張係数が前記第2ろう材の熱膨張係数よりも大きいことを特徴とする回路基板。 - 前記第1ろう材の外周部の少なくとも一部が前記回路板の外周よりも外側に位置していることを特徴とする請求項1に記載の回路基板。
- 前記回路板の厚みが0.8mm以下であり、前記放熱板の厚みが3mm以上であり、前記回路板の厚みと前記放熱板の厚みとの和が3.4mm以上であることを特徴とする請求項1または請求項2に記載の回路基板。
- 前記放熱板の厚みが5mm以下であることを特徴とする請求項3に記載の回路基板。
- 請求項1〜4のいずれかに記載の回路基板と、
該回路基板の前記回路板に搭載された電子部品とを含むことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015219552A JP6538524B2 (ja) | 2015-11-09 | 2015-11-09 | 回路基板および電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015219552A JP6538524B2 (ja) | 2015-11-09 | 2015-11-09 | 回路基板および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017092211A JP2017092211A (ja) | 2017-05-25 |
JP6538524B2 true JP6538524B2 (ja) | 2019-07-03 |
Family
ID=58768319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015219552A Active JP6538524B2 (ja) | 2015-11-09 | 2015-11-09 | 回路基板および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6538524B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4077888B2 (ja) * | 1995-07-21 | 2008-04-23 | 株式会社東芝 | セラミックス回路基板 |
JP2008306134A (ja) * | 2007-06-11 | 2008-12-18 | Toyota Motor Corp | 半導体モジュール |
JP6319643B2 (ja) * | 2012-02-29 | 2018-05-09 | 日立金属株式会社 | セラミックス−銅接合体およびその製造方法 |
JP2014112732A (ja) * | 2012-03-30 | 2014-06-19 | Mitsubishi Materials Corp | ヒートシンク付パワーモジュール用基板及びパワーモジュール |
JP2015065313A (ja) * | 2013-08-28 | 2015-04-09 | 京セラ株式会社 | 回路基板および電子装置 |
JP5741971B2 (ja) * | 2013-09-30 | 2015-07-01 | Dowaメタルテック株式会社 | 金属−セラミックス接合回路基板の製造方法 |
-
2015
- 2015-11-09 JP JP2015219552A patent/JP6538524B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017092211A (ja) | 2017-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6276424B2 (ja) | 回路基板および電子装置 | |
JP6462730B2 (ja) | 回路基板および電子装置 | |
JP2008041752A (ja) | 半導体モジュールおよび半導体モジュール用放熱板 | |
JP4893096B2 (ja) | 回路基板およびこれを用いた半導体モジュール | |
JP4893095B2 (ja) | 回路基板およびこれを用いた半導体モジュール | |
JP2006269966A (ja) | 配線基板およびその製造方法 | |
JP5370460B2 (ja) | 半導体モジュール | |
JP5218621B2 (ja) | 回路基板およびこれを用いた半導体モジュール | |
WO2015022994A1 (ja) | 放熱回路基板及び電子デバイス | |
JP5902557B2 (ja) | 多層配線基板および電子装置 | |
JP2012074591A (ja) | 回路基板および電子装置 | |
JP6538524B2 (ja) | 回路基板および電子装置 | |
JP5812882B2 (ja) | 配線基板および電子装置 | |
JP2018006377A (ja) | 複合基板、電子装置および電子モジュール | |
JP6983119B2 (ja) | 放熱板、半導体パッケージおよび半導体装置 | |
JP2013229377A (ja) | 回路基板およびそれを用いた電子装置 | |
JP2012094697A (ja) | 回路基板および電子装置 | |
JP2013012687A (ja) | セラミック回路基板およびそれを用いた電子装置 | |
JPH10223809A (ja) | パワーモジュール | |
JP2016032032A (ja) | 回路基板、および電子装置 | |
JP6258635B2 (ja) | 回路基板および電子装置 | |
JP2023154281A (ja) | パワーモジュール用金属板及びパワーモジュール用基板 | |
JP5777456B2 (ja) | セラミック回路基板および電子装置 | |
EP2811512A1 (en) | Circuit board, and electronic device using same | |
JP2013021115A (ja) | セラミック回路基板およびそれを用いた電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6538524 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |