JP6532791B2 - Ad変換回路、パイプラインad変換器、及び無線通信装置 - Google Patents
Ad変換回路、パイプラインad変換器、及び無線通信装置 Download PDFInfo
- Publication number
- JP6532791B2 JP6532791B2 JP2015178185A JP2015178185A JP6532791B2 JP 6532791 B2 JP6532791 B2 JP 6532791B2 JP 2015178185 A JP2015178185 A JP 2015178185A JP 2015178185 A JP2015178185 A JP 2015178185A JP 6532791 B2 JP6532791 B2 JP 6532791B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- circuit
- amplifier
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 125
- 230000003321 amplification Effects 0.000 claims description 69
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 69
- 238000005070 sampling Methods 0.000 claims description 66
- 230000005540 biological transmission Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 18
- 238000012545 processing Methods 0.000 description 18
- 101710096660 Probable acetoacetate decarboxylase 2 Proteins 0.000 description 14
- 101710096655 Probable acetoacetate decarboxylase 1 Proteins 0.000 description 10
- 230000000875 corresponding effect Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 3
- 101150102866 adc1 gene Proteins 0.000 description 3
- 101150042711 adc2 gene Proteins 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
- H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
- H03M1/185—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter the determination of the range being based on more than one digital output value, e.g. on a running average, a power estimation or the rate of change
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
第1実施形態に係るAD変換回路について、図1〜図4を参照して説明する。図1は、本実施形態に係るAD変換回路の一例を示す図である。図1に示すように、本実施形態に係るAD変換回路は、増幅回路1と、第1サンプリング回路2と、第1AD変換器3と、第2サンプリング回路4と、DA変換器5と、減算器6と、第2AD変換器7と、を備える。以下では、AD変換回路の入力信号が電圧信号である場合を例に説明するが、入力信号は電流信号であってもよい。
増幅回路1の第1の実施例について、図5及び図6を参照して説明する。図5は、本実施例に係る増幅回路1の一例を示す図である。図5に示すように、増幅回路1は、オペアンプを備えた逐次比較増幅器であり、オペアンプ13と、帰還容量CFと、スイッチSW1と、比較器14と、論理回路15と、DAC16と、を備える。比較器14と、論理回路15と、DAC16と、により逐次比較回路が構成される。
増幅回路1の第2の実施例について、図7及び図8を参照して説明する。図7は、本実施例に係る増幅回路1の一例を示す図である。図7に示すように、増幅回路1は、オペアンプを備えたCLS(Correlated Level Shifting)増幅器であり、オペアンプ13と、帰還容量CFと、レベルシフト容量CCLSと、スイッチSW1〜SW3と、を備える。オペアンプ13、スイッチSW1、及び帰還容量CFは、第1の実施例と同様である。
増幅回路1の第3の実施例について、図9及び図10を参照して説明する。第1及び第2の実施例では、増幅回路1は、2つの増幅フェーズを有し、入力信号Vinを2段階で増幅するものであった。これに対して、本実施例では、増幅回路1は、入力信号Vinを1段階で増幅する一般的な反転増幅器である。
増幅回路1の第4の実施例について、図11を参照して説明する。第1〜第3の実施例では、増幅回路1は、1つの増幅器(オペアンプ)を備えた。これに対して、本実施例では、増幅回路1は、2つの増幅器を備える。図11は、本実施例に係る増幅回路1の一例を示す図である。図11に示すように、増幅回路1は、増幅器17,18を備える。
第2実施形態に係るAD変換回路について、図12及び図13を参照して説明する。図12は、本実施形態に係るAD変換回路の一例を示す図である。図12に示すように、本実施形態に係るAD変換回路は、制御回路19を備える。他の構成は、第1実施形態と同様である。
第3実施形態に係るAD変換器について、図14を参照して説明する。本実施形態では、第1AD変換器3と、第2AD変換器7と、が共用されたAD変換回路について説明する。図14は、本実施形態に係るAD変換回路の一例を示す図である。図14に示すように、このAD変換回路は、スイッチSWを備え、第2AD変換器7を備えない。他の構成は、第1実施形態と同様である。以下、第1実施形態との相違点を中心に説明する。
第4実施形態に係るAD変換回路について、図15及び図16を参照して説明する。本実施形態では、第2AD変換器7が冗長性を有するAD変換回路について説明する。
第5実施形態に係る無線通信装置について、図17を参照して説明する。本実施形態に係る無線通信装置は、第1実施形態に係るAD変換回路を備える。図17は本実施形態に係る無線通信装置の一例を示す図である。図17に示すように、本実施形態に係る無線通信装置は、BB集積回路110と、RF集積回路120と、アンテナ130と、を備える。
Claims (14)
- 入力信号を増幅させた第1増幅信号と、前記第1増幅信号よりも前記入力信号の理想的な増幅信号との信号レベルの誤差が小さく、かつ前記誤差を所定の値以内に収束させた第2増幅信号と、を出力する増幅回路と、
前記第1増幅信号をサンプルする第1サンプリング回路と、
前記第1サンプリング回路がサンプルした前記第1増幅信号をAD変換し、第1デジタル信号を出力する第1AD変換器と、
前記第2増幅信号をサンプルする第2サンプリング回路と、
前記第1デジタル信号をDA変換し、第1アナログ信号を出力するDA変換器と、
前記第2サンプリング回路がサンプルした前記第2増幅信号から前記第1アナログ信号を減算し、第2アナログ信号を出力する減算器と、
前記第2アナログ信号をAD変換し、第2デジタル信号を出力する第2AD変換器と、を備えるAD変換回路。 - 前記第1サンプリング回路が前記第1増幅信号をサンプルする動作フェーズと、前記第2サンプリング回路が前記第2増幅信号をサンプルする動作フェーズと、が異なる
請求項1に記載のAD変換回路。 - 前記増幅回路は、オペアンプを備えた逐次比較増幅器である
請求項1又は請求項2に記載のAD変換回路。 - 前記第1増幅信号は、前記逐次比較増幅器の逐次比較動作前の出力信号であり、
前記第2増幅信号は、前記逐次比較増幅器の逐次比較動作後の出力信号である、
請求項3に記載のAD変換回路。 - 前記増幅回路は、オペアンプを備えたCLS増幅器である
請求項1又は請求項2に記載のAD変換回路。 - 前記第1増幅信号は、前記CLS増幅器のレベルシフト前の出力信号であり、
前記第2増幅信号は、前記CLS増幅器のレベルシフト後の出力信号である、
請求項5に記載のAD変換回路。 - 前記増幅回路は、オペアンプを備えた反転増幅器である
請求項1又は請求項2に記載のAD変換回路。 - 前記増幅回路は、第1の増幅器と、第2の増幅器と、を備え、
前記第1増幅信号は、前記第1の増幅器の出力信号であり、
前記第2増幅信号は、前記第2の増幅器の出力信号である、
請求項1又は請求項2に記載のAD変換回路。 - 前記増幅回路の動作回数及び駆動電力の少なくとも一方は、前記第1デジタル信号により制御される
請求項1乃至請求項8のいずれか1項に記載のAD変換回路。 - 前記第1AD変換器は、前記第2AD変換器と共用される
請求項1乃至請求項9のいずれか1項に記載のAD変換回路。 - 前記第1AD変換器の入力端子を、前記第1サンプリング回路の出力端子及び前記減算器の出力端子に接続可能なスイッチを備える
請求項10に記載のAD変換回路。 - 前記第2AD変換器は冗長性を有する
請求項1乃至請求項11のいずれか1項に記載のAD変換回路。 - 請求項1乃至請求項12のいずれか1項に記載のAD変換回路を備えるパイプラインAD変換器。
- 請求項1乃至請求項12のいずれか1項に記載のAD変換回路を備える無線通信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015178185A JP6532791B2 (ja) | 2015-09-10 | 2015-09-10 | Ad変換回路、パイプラインad変換器、及び無線通信装置 |
US15/261,536 US9608657B1 (en) | 2015-09-10 | 2016-09-09 | A/D converter circuit, pipeline A/D converter, and wireless communication device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015178185A JP6532791B2 (ja) | 2015-09-10 | 2015-09-10 | Ad変換回路、パイプラインad変換器、及び無線通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017055276A JP2017055276A (ja) | 2017-03-16 |
JP6532791B2 true JP6532791B2 (ja) | 2019-06-19 |
Family
ID=58260051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015178185A Active JP6532791B2 (ja) | 2015-09-10 | 2015-09-10 | Ad変換回路、パイプラインad変換器、及び無線通信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9608657B1 (ja) |
JP (1) | JP6532791B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3240197A1 (en) * | 2016-04-28 | 2017-11-01 | Nxp B.V. | Receiver circuits with feedforward signal path |
KR102597604B1 (ko) * | 2016-10-19 | 2023-11-10 | 삼성전자주식회사 | 아날로그-디지털 변환기 및 이를 포함하는 이미지 센서 |
US10326957B2 (en) * | 2016-12-05 | 2019-06-18 | Tech Idea Co., Ltd. | A/D converter and sensor device using the same |
JP6847904B2 (ja) * | 2018-10-15 | 2021-03-24 | 東芝情報システム株式会社 | 逐次型a/d変換回路及び逐次型a/d変換方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4308524A (en) * | 1979-06-05 | 1981-12-29 | Harrison Systems, Inc. | Fast high resolution predictive analog-to-digital converter with error correction |
US6828927B1 (en) | 2002-11-22 | 2004-12-07 | Analog Devices, Inc. | Successive approximation analog-to-digital converter with pre-loaded SAR registers |
JP2006086981A (ja) * | 2004-09-17 | 2006-03-30 | Fujitsu Ltd | スイッチトキャパシタ回路およびパイプラインa/d変換回路 |
JP4302672B2 (ja) * | 2005-07-14 | 2009-07-29 | シャープ株式会社 | Ad変換器 |
US7649487B2 (en) * | 2005-09-16 | 2010-01-19 | Panasonic Corporation | A/D converter and A/D conversion method |
JP4445995B2 (ja) * | 2007-12-10 | 2010-04-07 | 株式会社半導体理工学研究センター | パイプライン型a/d変換装置 |
JP5072607B2 (ja) * | 2008-01-07 | 2012-11-14 | 株式会社東芝 | A/d変換装置 |
DE102008010882A1 (de) * | 2008-02-25 | 2009-09-03 | IAD Gesellschaft für Informatik, Automatisierung und Datenverarbeitung mbH | Vorrichtung und Verfahren zur Richtungsschätzung und/oder Decodierung von Sekundärradarsignalen |
FR2935076A1 (fr) * | 2008-08-18 | 2010-02-19 | St Microelectronics Sa | Convertisseur analogique-numerique |
US20100060494A1 (en) * | 2008-09-09 | 2010-03-11 | Atmel Corporation | Analog to Digital Converter |
US20100073206A1 (en) * | 2008-09-24 | 2010-03-25 | Mediatek Inc. | Analog-to-digital conversion circuits and method for calibrating thereof |
US7924203B2 (en) | 2009-06-12 | 2011-04-12 | Analog Devices, Inc. | Most significant bits analog to digital converter, and an analog to digital converter including a most significant bits analog to digital converter |
JP5336348B2 (ja) * | 2009-12-28 | 2013-11-06 | 旭化成エレクトロニクス株式会社 | A/d変換器 |
JP5422401B2 (ja) * | 2010-01-07 | 2014-02-19 | 川崎重工業株式会社 | レゾルバ信号変換装置及び方法 |
JP5224297B2 (ja) * | 2010-03-30 | 2013-07-03 | 旭化成エレクトロニクス株式会社 | パイプライン型a/dコンバータ |
KR101685011B1 (ko) * | 2010-12-09 | 2016-12-14 | 한국전자통신연구원 | 파이프라인 아날로그 디지털 변환기 |
JP2015103856A (ja) * | 2013-11-21 | 2015-06-04 | 株式会社東芝 | アナログ/ディジタル変換器及びアナログ/ディジタル変換方法 |
JP2015109543A (ja) * | 2013-12-04 | 2015-06-11 | 株式会社東芝 | 半導体集積回路およびイメージセンサ回路 |
-
2015
- 2015-09-10 JP JP2015178185A patent/JP6532791B2/ja active Active
-
2016
- 2016-09-09 US US15/261,536 patent/US9608657B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170077940A1 (en) | 2017-03-16 |
JP2017055276A (ja) | 2017-03-16 |
US9608657B1 (en) | 2017-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9660662B2 (en) | Successive approximation sigma delta analog-to-digital converters | |
US7551114B2 (en) | Reducing power consumption in the early stages of a pipeline sub-ADC used in a time-interleaved ADC | |
US9654135B2 (en) | AD converter including a capacitive DAC | |
US8040271B2 (en) | A/D conversion apparatus, A/D conversion method, and communication apparatus | |
JP6532791B2 (ja) | Ad変換回路、パイプラインad変換器、及び無線通信装置 | |
US20140184434A1 (en) | Analog/digital converter | |
JP2016225840A (ja) | 増幅回路、ad変換器、無線通信装置、及びセンサシステム | |
KR101435978B1 (ko) | 이중채널 sar 및 플래쉬 adc를 이용한 하이브리드 파이프라인 adc | |
US8581769B2 (en) | Multiplying digital-to-analog converter configured to maintain impedance balancing | |
US7956780B2 (en) | Filter with capacitive forward coupling | |
Hershberg et al. | A 4-GS/s 10-ENOB 75-mW ringamp ADC in 16-nm CMOS with background monitoring of distortion | |
US7576668B2 (en) | Reducing the time to convert an analog input sample to a digital code in an analog to digital converter (ADC) | |
JP2021184649A (ja) | 増幅回路、ad変換器、無線通信装置、及びセンサシステム | |
KR101960180B1 (ko) | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | |
US10615815B2 (en) | High-linearity flash analog to digital converter | |
JP6478896B2 (ja) | 増幅回路、パイプラインadc、及び無線通信装置 | |
JP2016213641A (ja) | 増幅回路 | |
CN101964661A (zh) | 用于管线式模拟数字转换器的比较器及相关信号取样方法 | |
Roy et al. | A 9-Bit 50 MSPS quadrature parallel pipeline ADC for communication receiver application | |
US10911058B2 (en) | Switched capacitor comparator | |
Eo et al. | A 1 V 200 kS/s 10-bit Successive Approximation ADC for a Sensor Interface | |
Hwang et al. | A range-scaled 13b 100MS/s 0.13 μm CMOS SHA-free ADC based on a single reference | |
Park et al. | A 12b 100 MS/s Three-Step Hybrid Pipeline ADC Based on Time-Interleaved SAR ADCs | |
KR101662688B1 (ko) | 파이프라인 아날로그-디지털 변환기 | |
JP4121969B2 (ja) | アナログデジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190522 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6532791 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |