JP6526815B2

JP6526815B2 - アナログ−デジタル・コンバータ保護回路、アナログ−デジタル・コンバータ保護回路を制御する方法、及びコントローラ

Info

Publication number: JP6526815B2
Application number: JP2017534953A
Authority: JP
Inventors: 奇文魏; 奇程; ▲衛▼国李
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2014-12-30
Filing date: 2014-12-30
Publication date: 2019-06-05
Anticipated expiration: 2034-12-30
Also published as: WO2016106544A1; EP3229385B1; CN105934898A; US9923567B2; CN105934898B; US20170373699A1; EP3229385A4; AU2014416014B2; JP2018506887A; AU2014416014A1; EP3229385A1

Description

本発明は、電子テクノロジの分野に、具体的には、アナログ−デジタル・コンバータ保護回路、アナログ−デジタル・コンバータ保護回路を制御する方法、及びコントローラに関連している。

ＦＴＴＨ（Fiber To The Home，ファイバー・トゥ・ザ・ホーム）システムにおいて、アクセス・ファイバー・リンクの品質は、ユーザ経験にとって非常に重要である。ユーザは、通常、ＯＮＵのＲＳＳＩ（Received Signal Strength Indication，受信信号強度表示）を使用することによってＯＮＵの受光パワーの大きさを求め、更には、アクセス・ファイバー・リンクの品質を決定する。

今のところ、図１に示される、ＯＮＵにおける受光パワーの大きさを検出する回路は、アナログ−デジタル・コンバータ及びサンプリング回路を含む。サンプリング回路は、並列に接続されているフィルタ・キャパシタＣ及びサンプリング抵抗Ｒを含む。サンプリング抵抗Ｒの一端は、アナログ−デジタル・コンバータの入力端へ接続されており、ＢＯＳＡ（Bi-Directional Optical Sub-Assembly，双方向光サブアセンブリ）の出力端へ接続されるよう構成され、サンプリング抵抗Ｒの他端は、アナログ−デジタル・コンバータの接地端へ接続されており、接地されるよう構成される。フィルタ・キャパシタＣの一端は、ＢＯＳＡの出力端へ接続されるよう構成され、フィルタ・キャパシタＣの他端は、接地されるよう構成される。図１に示される回路の原理は、次の通りである：ＢＯＳＡは、受信した光信号を光電流に変換し、光電流を、アナログ電圧を形成するようサンプリング回路へ入力する。アナログ−デジタル・コンバータは、アナログ電圧に対してアナログ−デジタル変換を実施し、デジタル電圧を出力する。実際の用途では、ＯＮＵは、５つの異なったデジタル電圧を得るよう、図１に示される回路を使用することによって、異なった光パワーを有している５つの光信号に対してサンプリングを実施する。次いで、ＯＮＵは、デジタル電圧と光パワーとの間の対応曲線を得るよう、光パワー及び光パワーに対応するデジタル電圧に対して曲線あてはめを実施する。このようにして、ＯＮＵは、アナログ−デジタル・コンバータによって出力されるデジタル電圧及び対応曲線に従って、受信した光信号の光パワーの大きさを計算することができる。

しかし、ＢＯＳＡによって受信される光信号の光パワーが過度に大きい場合に、サンプリング回路へ入力される光電流も過度に大きい。結果として、サンプリング抵抗の２つの端子間のアナログ電圧は、アナログ−デジタル・コンバータのサンプリング電圧範囲を越えて、アナログ−デジタル・コンバータへのダメージを引き起こす。

本発明の実施形態は、アナログ−デジタル・コンバータがアナログ−デジタル・コンバータのサンプリング電圧範囲内でアナログ電圧をサンプリングすることができるように、アナログ−デジタル・コンバータ保護回路、アナログ−デジタル・コンバータ保護回路を制御する方法、及びコントローラを開示する。

本発明の実施形態の第１態様は、アナログ−デジタル・コンバータ保護回路であって、アナログ・スイッチ、アナログ−デジタル・コンバータ、コントローラ、及び直列回路を含み、前記直列回路は、直列に接続されている少なくとも２つの抵抗を含み；前記直列回路のヘッドエンドは、双方向光サブアセンブリＢＯＳＡの出力端へ接続されるよう構成され、前記直列回路のテイルエンドは、接地されるよう構成され、前記直列回路における夫々の抵抗の接地遠位端は、前記アナログ・スイッチの異なるサンプリング端へ接続され、前記アナログ・スイッチの出力端は、前記アナログ−デジタル・コンバータの入力端へ接続され、前記アナログ−デジタル・コンバータの出力端は、前記コントローラの入力端へ接続され、前記コントローラの第１出力端は、前記アナログ・スイッチの制御端へ接続され；前記直列回路は、前記ＢＯＳＡによって出力された光電流をアナログ電圧に変換するよう構成され、前記異なるサンプリング端は、前記直列回路によって出力された前記アナログ電圧をサンプリングするよう構成され、前記アナログ・スイッチは、該アナログ・スイッチの導通サンプリング端によってサンプリングされたアナログ電圧を前記アナログ−デジタル・コンバータへ出力するよう構成され、第１サンプリング端は、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働き；前記アナログ−デジタル・コンバータは、デジタル電圧を生成するよう前記導通サンプリング端によってサンプリングされた前記アナログ電圧に対してアナログ−デジタル変換を実施し、前記デジタル電圧を前記コントローラへ出力するよう構成され；且つ、前記コントローラは、前記デジタル電圧が第１プリセット電圧閾値以上であるとき、第１制御信号を前記アナログ・スイッチへ出力し、前記第１制御信号が、前記アナログ・スイッチをトリガし、第２サンプリング端を制御して、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働くようにするために使用され、前記第２サンプリング端によってサンプリングされたアナログ電圧が、前記第１サンプリング端によってサンプリングされたアナログ電圧よりも小さく、前記デジタル電圧が前記第１プリセット電圧閾値よりも小さいとき、前記デジタル電圧を出力するよう前記コントローラの第２出力端を制御し、前記第１プリセット電圧閾値が、前記アナログ−デジタル・コンバータのサンプリング電圧範囲内にあるよう構成される、アナログ−デジタル・コンバータ保護回路を開示する。

本発明の実施形態の第１態様の第１のとり得る実施様態において、前記デジタル電圧が前記第１プリセット電圧閾値よりも小さいとき、前記コントローラが、前記デジタル電圧を出力するよう前記コントローラの第２出力端を制御することは、具体的に：前記デジタル電圧が前記第１プリセット電圧閾値よりも小さく、且つ、前記デジタル電圧が第２プリセット電圧閾値よりも大きいとき、前記デジタル電圧を出力するよう前記コントローラの前記第２出力端を制御し、前記第２プリセット電圧閾値が、前記サンプリング電圧範囲内にあることであり；且つ、前記コントローラは、前記デジタル電圧が前記第２プリセット電圧閾値以下であるとき、前記アナログ・スイッチへ第２制御信号を出力し、前記第２制御信号が、前記アナログ・スイッチをトリガし、第３サンプリング端を制御して、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働くようにするために使用され、前記第３サンプリング端によってサンプリングされたアナログ電圧が、前記第１サンプリング端によってサンプリングされたアナログ電圧よりも大きいよう更に構成される。

本発明の実施形態の第１態様又は本発明の実施形態の第１態様の第１のとり得る実施様態に関連して、本発明の実施形態の第１態様の第２のとり得る実施様態において、前記アナログ・スイッチが、該アナログ・スイッチの出力端へ導かれる前記導通サンプリング端を制御し変更するとき、前記アナログ・スイッチの出力端へ導かれる前記導通サンプリング端と前記直列回路の前記テイルエンドとの間の抵抗量の変化は、少なくとも１である。

本発明の実施形態の第１態様又は本発明の実施形態の第１態様の前述のとり得る実施様態のうちのいずれか１つに関連して、本発明の実施形態の第１態様の第３のとり得る実施様態において、前記アナログ・スイッチの出力端へ導かれる最初の導通サンプリング端は、前記直列回路のテイル抵抗の接地遠位端へ接続されているサンプリング端であり；且つ
前記直列回路の前記テイル抵抗の抵抗値と前もってセットされた光電流閾値との積は、前記サンプリング電圧範囲内にある。

本発明の実施形態の第１態様又は本発明の実施形態の第１態様の前述のとり得る実施様態のうちのいずれか１つに関連して、本発明の実施形態の第１態様の第４のとり得る実施様態において、前記直列回路の全ての抵抗の総抵抗値と前記前もってセットされた光電流閾値との積は、前記アナログ−デジタル・コンバータのサンプリング精度以上である。

本発明の実施形態の第１態様又は本発明の実施形態の第１態様の前述のとり得る実施様態のうちのいずれか１つに関連して、本発明の実施形態の第１態様の第５のとり得る実施様態において、前記コントローラは、双方向光サブアセンブリ駆動チップである。

本発明の実施形態の第１態様又は本発明の実施形態の第１態様の前述のとり得る実施様態のうちのいずれか１つに関連して、本発明の実施形態の第１態様の第６のとり得る実施様態において、前記アナログ・スイッチは、集積アナログ・スイッチ部品、ディスクリート部品、又はリレーのうちのいずれか１つを含む。

本発明の実施形態の第２態様は、アナログ−デジタル・コンバータ保護回路を制御する方法であって、前記アナログ−デジタル・コンバータ保護回路は、アナログ・スイッチ、アナログ−デジタル・コンバータ、コントローラ、及び直列回路を含み、前記直列回路は、直列に接続されている少なくとも２つの抵抗を含み、前記直列回路のヘッドエンドは、ＢＯＳＡの出力端へ接続されるよう構成され、前記直列回路のテイルエンドは、接地されるよう構成され、前記直列回路における夫々の抵抗の接地遠位端は、前記アナログ・スイッチの異なるサンプリング端へ接続され、前記アナログ・スイッチの出力端は、前記アナログ−デジタル・コンバータの入力端へ接続され、前記アナログ−デジタル・コンバータの出力端は、前記コントローラの入力端へ接続され、前記コントローラの第１出力端は、前記アナログ・スイッチの制御端へ接続され、当該方法は：前記コントローラによって、前記アナログ−デジタル・コンバータによって出力されたデジタル電圧を受け、該デジタル電圧は、前記アナログ・スイッチの導通サンプリング端によってサンプリングされたアナログ電圧に対してアナログ−デジタル変換を実施することによって前記アナログ−デジタル・コンバータによって得られたデジタル電圧であり、第１サンプリング端は、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働き；前記デジタル電圧が第１プリセット電圧閾値以上であるとき、前記コントローラによって、第１制御信号を前記アナログ・スイッチへ出力し、前記第１制御信号が、前記アナログ・スイッチをトリガし、第２サンプリング端を制御して、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働くようにするために使用され、前記第２サンプリング端によってサンプリングされたアナログ電圧が、前記第１サンプリング端によってサンプリングされたアナログ電圧よりも小さく、前記第１プリセット電圧閾値が、前記アナログ−デジタル・コンバータのサンプリング電圧範囲内にあり；且つ、前記デジタル電圧が前記第１プリセット電圧閾値よりも小さいとき、前記コントローラによって、前記デジタル電圧を出力するよう前記コントローラの第２出力端を制御することを含む、方法を開示する。

本発明の実施形態の第２態様の第１のとり得る実施様態において、前記デジタル電圧が前記第１プリセット電圧閾値よりも小さいとき、前記コントローラによって、前記デジタル電圧を出力するよう前記コントローラの第２出力端を制御することは：前記デジタル電圧が前記第１プリセット電圧閾値よりも小さく、且つ、前記デジタル電圧が第２プリセット電圧閾値よりも大きいとき、前記コントローラによって、前記デジタル電圧を出力するよう前記コントローラの前記第２出力端を制御し、前記第２プリセット電圧閾値が、前記サンプリング電圧範囲内にあること；及び前記デジタル電圧が前記第２プリセット電圧閾値以下であるとき、前記コントローラによって、前記アナログ・スイッチへ第２制御信号を出力し、前記第２制御信号が、前記アナログ・スイッチをトリガし、第３サンプリング端を制御して、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働くようにするために使用され、前記第３サンプリング端によってサンプリングされたアナログ電圧が、前記第１サンプリング端によってサンプリングされたアナログ電圧よりも大きいことを含む。

本発明の実施形態の第２態様又は本発明の実施形態の第２態様の第１のとり得る実施様態に関連して、本発明の実施形態の第２態様の第２のとり得る実施様態において、前記アナログ・スイッチが、該アナログ・スイッチの出力端へ導かれる前記導通サンプリング端を制御し変更するとき、前記アナログ・スイッチの出力端へ導かれる前記導通サンプリング端と前記直列回路の前記テイルエンドとの間の抵抗量の変化は、少なくとも１である。

本発明の実施形態の第２態様又は本発明の実施形態の第２態様の前述のとり得る実施様態のうちのいずれか１つに関連して、本発明の実施形態の第２態様の第３のとり得る実施様態において、前記アナログ・スイッチの出力端へ導かれる最初の導通サンプリング端は、前記直列回路のテイル抵抗の接地遠位端へ接続されているサンプリング端であり；且つ、前記直列回路の前記テイル抵抗の抵抗値と前もってセットされた光電流閾値との積は、前記サンプリング電圧範囲内にある。

本発明の実施形態の第２態様又は本発明の実施形態の第２態様の前述のとり得る実施様態のうちのいずれか１つに関連して、本発明の実施形態の第２態様の第４のとり得る実施様態において、前記直列回路の全ての抵抗の総抵抗値と前記前もってセットされた光電流閾値との積は、前記アナログ−デジタル・コンバータのサンプリング精度以上である。

本発明の実施形態の第２態様又は本発明の実施形態の第２態様の前述のとり得る実施様態のうちのいずれか１つに関連して、本発明の実施形態の第２態様の第５のとり得る実施様態において、前記コントローラは、双方向光サブアセンブリ駆動チップである。

本発明の実施形態の第２態様又は本発明の実施形態の第２態様の前述のとり得る実施様態のうちのいずれか１つに関連して、本発明の実施形態の第２態様の第６のとり得る実施様態において、前記アナログ・スイッチは、集積アナログ・スイッチ部品、ディスクリート部品、又はリレーのうちのいずれか１つを含む。

本発明の実施形態の第３態様は、アナログ−デジタル・コンバータ保護回路の中のコントローラであって：プロセッサ、メモリ、入力ポート、第１出力ポート、及び第２出力ポートを含み、前記アナログ−デジタル・コンバータ保護回路は、アナログ・スイッチ、アナログ−デジタル・コンバータ、前記コントローラ、及び直列回路を含み、前記直列回路は、直列に接続されている少なくとも２つの抵抗を含み、前記直列回路のヘッドエンドは、ＢＯＳＡの出力端へ接続されるよう構成され、前記直列回路のテイルエンドは、接地されるよう構成され、前記直列回路における夫々の抵抗の接地遠位端は、前記アナログ・スイッチの異なるサンプリング端へ接続され、前記アナログ・スイッチの出力端は、前記アナログ−デジタル・コンバータの入力端へ接続され、前記アナログ−デジタル・コンバータの出力端は、前記入力ポートへ接続され、前記第１出力ポートは、前記アナログ・スイッチの制御端へ接続され；前記入力ポートは、前記アナログ−デジタル・コンバータによって出力されたデジタル電圧を受けるよう構成され、該デジタル電圧は、前記アナログ・スイッチの導通サンプリング端によってサンプリングされたアナログ電圧に対してアナログ−デジタル変換を実施することによって前記アナログ−デジタル・コンバータによって得られたデジタル電圧であり、第１サンプリング端は、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働き；前記メモリは、プログラム・コードの組を記憶し、前記プロセッサは、前記メモリに記憶されている前記プログラム・コードを呼び出して、次の動作：前記デジタル電圧が第１プリセット電圧閾値以上であるかどうかを判定し、該第１プリセット電圧閾値が前記アナログ−デジタル・コンバータのサンプリング電圧範囲内にあることを実施するよう構成され；前記第１出力ポートは、前記デジタル電圧が前記第１プリセット電圧閾値以上であるとき、第１制御信号を前記アナログ・スイッチへ出力するよう構成され、前記第１制御信号が、前記アナログ・スイッチをトリガし、第２サンプリング端を制御して、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働くようにするために使用され、前記第２サンプリング端によってサンプリングされたアナログ電圧が、前記第１サンプリング端によってサンプリングされたアナログ電圧よりも小さく；且つ、前記第２出力ポートは、前記デジタル電圧が前記第１プリセット電圧閾値よりも小さいとき、前記デジタル電圧を出力するよう構成される、コントローラを開示する。

本発明の実施形態の第３態様の第１のとり得る実施様態において、前記プロセッサは、前記メモリに記憶されている前記プログラム・コードを呼び出して、次の動作：前記デジタル電圧が第２プリセット電圧閾値よりも大きいかどうかを判定し、該第２プリセット電圧閾値が前記サンプリング電圧範囲内にあることを更に実施するよう構成され；
前記第２出力ポートは、具体的に、前記デジタル電圧が前記第１プリセット電圧閾値よりも小さく、且つ、前記デジタル電圧が前記第２プリセット電圧閾値よりも大きいとき、前記デジタル電圧を出力するよう構成され；且つ、前記第１出力ポートは、前記デジタル電圧が前記第２プリセット電圧閾値以下であるとき、前記アナログ・スイッチへ第２制御信号を出力するよう更に構成され、前記第２制御信号が、前記アナログ・スイッチをトリガし、第３サンプリング端を制御して、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働くようにするために使用され、前記第３サンプリング端によってサンプリングされたアナログ電圧が、前記第１サンプリング端によってサンプリングされたアナログ電圧よりも大きい。

本発明の実施形態の第３様態又は本発明の実施形態の第３態様の第１のとり得る実施様態に関連して、本発明の実施形態の第３態様の第２のとり得る実施様態において、前記アナログ・スイッチが、該アナログ・スイッチの出力端へ導かれる前記導通サンプリング端を制御し変更するとき、前記アナログ・スイッチの出力端へ導かれる前記導通サンプリング端と前記直列回路の前記テイルエンドとの間の抵抗量の変化は、少なくとも１である。

本発明の実施形態の第３様態又は本発明の実施形態の第３態様の前述のとり得る実施様態のうちのいずれか１つに関連して、本発明の実施形態の第３態様の第３のとり得る実施様態において、前記アナログ・スイッチの出力端へ導かれる最初の導通サンプリング端は、前記直列回路のテイル抵抗の接地遠位端へ接続されているサンプリング端であり；且つ、前記直列回路の前記テイル抵抗の抵抗値と前もってセットされた光電流閾値との積は、前記サンプリング電圧範囲内にある。

本発明の実施形態の第３様態又は本発明の実施形態の第３態様の前述のとり得る実施様態のうちのいずれか１つに関連して、本発明の実施形態の第３態様の第４のとり得る実施様態において、前記直列回路の全ての抵抗の総抵抗値と前記前もってセットされた光電流閾値との積は、前記アナログ−デジタル・コンバータのサンプリング精度以上である。

本発明の実施形態の第３様態又は本発明の実施形態の第３態様の前述のとり得る実施様態のうちのいずれか１つに関連して、本発明の実施形態の第３態様の第５のとり得る実施様態において、当該コントローラは、双方向光サブアセンブリ駆動チップである。

本発明の実施形態の第３様態又は本発明の実施形態の第３態様の前述のとり得る実施様態のうちのいずれか１つに関連して、本発明の実施形態の第３態様の第６のとり得る実施様態において、前記アナログ・スイッチは、集積アナログ・スイッチ部品、ディスクリート部品、又はリレーのうちのいずれか１つを含む。

本発明の実施形態において、アナログ−デジタル・コンバータ保護回路は、アナログ・スイッチ、アナログ−デジタル・コンバータ、コントローラ、及び直列に接続された少なくとも２つの抵抗を含む直列回路を含む。直列回路は、光電流をアナログ電圧に変換するよう構成される。アナログ・スイッチは、該アナログ・スイッチの導通サンプリング端によってサンプリングされたアナログ電圧をアナログ−デジタル・コンバータへ出力するよう構成される。第１サンプリング端は、アナログ・スイッチの出力端へ導くよう導通サンプリング端として働く。アナログ−デジタル・コンバータは、デジタル電圧を生成するよう導通サンプリング端によってサンプリングされたアナログ電圧に対してアナログ−デジタル変換を実施し、デジタル電圧をコントローラへ出力するよう構成される。コントローラは、デジタル電圧がプリセット電圧閾値以上であるとき、制御信号をアナログ・スイッチへ出力するよう構成され、制御信号は、アナログ・スイッチをトリガし、第２サンプリング端を制御して、アナログ・スイッチの出力端へ導くよう導通サンプリング端として働くようにするために使用され、第２サンプリング端によってサンプリングされたアナログ電圧は、第１サンプリング端によってサンプリングされたアナログ電圧よりも小さい。コントローラは、デジタル電圧がプリセット電圧閾値よりも小さいとき、デジタル電圧を出力するよう構成される。以上のように、本発明の実施形態において、アナログ−デジタル・コンバータによって出力されるデジタル電圧がプリセット電圧閾値以上であるとき、コントローラは、アナログ・スイッチによって出力されるアナログ電圧を下げるために、アナログ・スイッチの出力端へ導くよう導通サンプリング端として働くようにアナログ・スイッチの第２サンプリング端を制御し、それにより、アナログ−デジタル・コンバータが、アナログ−デジタル・コンバータのサンプリング電圧範囲内でアナログ電圧をサンプリングすることができるようにする。従って、アナログ電圧がアナログ−デジタル・コンバータのサンプリング電圧範囲を越えることによるアナログ−デジタル・コンバータへのダメージの問題は、回避される。

より明らかに本発明の実施形態における技術的解決方法を記載するよう、以下は、実施形態について説明するために必要とされる添付の図面について簡潔に説明する。明らかに、以下の説明における添付の図面は、単に本発明のいくつかの実施形態を示し、当業者は、創造的な取り組みなしでそれら添付の図面から他の図面を依然として導き出し得る。

本発明の実施形態に従って受光パワーの大きさを検出するための回路の略構造図である。

本発明の実施形態に従うアナログ−デジタル・コンバータ保護回路の略構造図である。

本発明の実施形態に従ってコントローラがアナログ・スイッチを制御することを示す略構造図である。

本発明の実施形態に従ってアナログ−デジタル・コンバータ保護回路を制御する方法の略フローチャートである。

本発明の実施形態に従うアナログ−デジタル・コンバータ保護回路のコントローラの略構造図である。

以下は、本発明の実施形態における添付の図面に関連して、本発明の実施形態における技術的解決法を明りょうに且つ完全に記載する。明らかに、記載される実施形態は、本発明の実施形態の単に一部であり、全てではない。創造的な取り組みなしで本発明の実施形態に基づき当業者によって手に入れられる全ての他の実施形態は、本発明の保護範囲内にあるべきである。

本発明の実施形態は、アナログ−デジタル・コンバータ保護回路が、アナログ−デジタル・コンバータのサンプリング電圧範囲内でアナログ電圧をサンプリングすることができるように、アナログ−デジタル・コンバータ保護回路、アナログ−デジタル・コンバータ保護回路を制御する方法、及びコントローラを開示する。従って、アナログ電圧がアナログ−デジタル・コンバータのサンプリング電圧範囲を越えることによるアナログ−デジタル・コンバータへのダメージの問題は、回避される。

図２を参照すると、図２は、本発明の実施形態に従うアナログ−デジタル・コンバータ保護回路の略構造図である。図２に示されるように、アナログ−デジタル・コンバータ保護回路は、アナログ・スイッチ、アナログ−デジタル・コンバータ、コントローラ、及び直列回路を含む。直列回路は、直列に接続されている少なくとも２つの抵抗、例えば、図２に示されるＲ１乃至ＲＮを含む。なお、Ｎは、２以上の整数である。

直列回路のヘッドエンドは、双方向光サブアセンブリＢＯＳＡの出力端へ接続されるよう構成される。直列回路のテイルエンドは、接地されるよう構成される。直列回路における夫々の抵抗の接地遠位端は、アナログ・スイッチの異なるサンプリング端へ接続されている。アナログ・スイッチの出力端は、アナログ−デジタル・コンバータの入力端へ接続されている。アナログ−デジタル・コンバータの出力端は、コントローラの入力端へ接続されている。コントローラの第１出力端は、アナログ・スイッチの制御端へ接続されている。

直列回路は、ＢＯＳＡによって出力された光電流をアナログ電圧に変換するよう構成される。異なるサンプリング端は、直列回路によって出力されたアナログ電圧をサンプリングするよう構成される。アナログ・スイッチは、アナログ・スイッチの導通サンプリング端によってサンプリングされたアナログ電圧をアナログ−デジタル・コンバータへ出力するよう構成され、第１サンプリング端は、アナログ・スイッチの出力端へ導くよう導通サンプリング端として働く。

アナログ−デジタル・コンバータは、デジタル電圧を生成するよう、導通サンプリング端によってサンプリングされたアナログ電圧に対してアナログ−デジタル変換を実施し、そして、デジタル電圧をコントローラへ出力するよう構成される。

コントローラは、デジタル電圧が第１プリセット電圧閾値以上であるとき、第１制御信号をアナログ・スイッチへ出力するよう構成される。第１制御信号は、アナログ・スイッチをトリガし、第２サンプリング端を制御して、アナログ・スイッチの出力端へ導くよう導通サンプリング端として働くようにするために使用される。第２サンプリング端によってサンプリングされるアナログ電圧は、第１サンプリング端によってサンプリングされるアナログ電圧よりも小さい。コントローラは、デジタル電圧が第１プリセット電圧閾値よりも小さいとき、デジタル電圧を出力するようにコントローラの第２出力端を制御するよう構成される。第１プリセット電圧閾値は、アナログ−デジタル・コンバータのサンプリング電圧範囲内にある。

本発明のこの実施形態において、アナログ・スイッチは、アナログ・スイッチの出力端へ導かれる導通サンプリング端を切り替えるよう、コントローラによって得られたデジタル電圧とコントローラで保持されている第１プリセット電圧閾値との間の関係に従って制御され、それにより、アナログ−デジタル・コンバータが、アナログ−デジタル・コンバータのサンプリング電圧範囲内でアナログ電圧をサンプリングすることができるようにする。従って、アナログ電圧がアナログ−デジタル・コンバータのサンプリング電圧範囲を超えることによるアナログ−デジタル・コンバータへのダメージの問題は、回避される。

任意の実施様態において、デジタル電圧が第１プリセット電圧閾値よりも小さいとき、コントローラが、デジタル電圧を出力するようコントローラの第２出力端を制御することは、具体的に：
デジタル電圧が第１プリセット電圧閾値よりも小さく、且つ、デジタル電圧が第２プリセット電圧閾値よりも大きいとき、デジタル電圧を出力するようコントローラの第２出力端を制御することであり、第２プリセット電圧閾値は、サンプリング電圧範囲内にある。

コントローラは、デジタル電圧が第２プリセット電圧閾値以下であるとき、第２制御信号をアナログ・スイッチへ出力するよう更に構成される。第２制御信号は、アナログ・スイッチをトリガし、第３サンプリング端を制御して、アナログ・スイッチの出力端へ導くよう導通サンプリング端として働くようにするために使用される。第３サンプリング端によってサンプリングされるアナログ電圧は、第１サンプリング端によってサンプリングされるアナログ電圧よりも大きい。

以上のように、デジタル電圧が第１プリセット電圧閾値よりも小さく、且つ、第２プリセット電圧閾値よりも大きいとき、コントローラの第２出力端は、デジタル電圧を出力するよう構成される。コントローラによって受け取られるデジタル電圧が第２プリセット電圧閾値以下であるとき、コントローラは、アナログ・スイッチの出力端へ導かれる導通サンプリング端を制御し変更するようアナログ・スイッチをトリガするために、制御信号をアナログ・スイッチへ出力する。アナログ−デジタル・コンバータによって出力されるデジタル電圧（すなわち、コントローラによって受け取られるデジタル電圧）は、アナログ・スイッチの出力端へ導かれる導通サンプリング端を変更することによって、増大される。これは、アナログ−デジタル・コンバータがアナログ−デジタル・コンバータのサンプリング電圧範囲内でアナログ電圧をサンプリングすることができることを確かにするだけでなく、アナログ−デジタル・コンバータのサンプリング精度も確保して、コントローラによって出力されるデジタル電圧が有効スケール内にあるようにする。

第１プリセット電圧閾値及び第２プリセット電圧閾値は、前もってセットされた計算規則及びアナログ−デジタル・コンバータのサンプリング電圧範囲に従ってコントローラによって計算され得るか、あるいは、ユーザの要件及びアナログ−デジタル・コンバータのサンプリング電圧範囲に従ってユーザによって設定され得る、前もってセットされた電圧閾値である点が留意されるべきである。これは、本発明のこの実施形態に制限されない。

任意の実施様態において、アナログ・スイッチが、アナログ・スイッチの出力端へ導かれる導通サンプリング端を制御し変更するとき、アナログ・スイッチの出力端へ導かれる導通サンプリング端と直列回路のテイルエンドとの間の抵抗量の変化は、少なくとも１である。すなわち、アナログ・スイッチの出力端へ導かれる導通サンプリング端が第１サンプリング端から第２サンプリング端へ変わるとき、第１サンプリング端と直列回路のテイルエンドとの間の抵抗量と、第２サンプリング端と直列回路のテイルエンドとの間の抵抗量との間の差は、１以上の整数であり、アナログ・スイッチの出力端へ導かれる導通サンプリング端が第１サンプリング端から第３サンプリング端へ変わるとき、第３サンプリング端と直列回路のテイルエンドとの間の抵抗量と、第１サンプリング端と直列回路のテイルエンドとの間の抵抗量との間の差は、１以上の整数である。これは、制御信号を生成する根拠をコントローラへ与える。

本発明のこの実施形態において、アナログ・スイッチの出力端へ導かれる最初の導通サンプリング端は、直列回路のテイル抵抗の接地遠位端へ接続されているサンプリング端である。すなわち、図２に示されるアナログ−デジタル・コンバータ保護回路がサンプリング作業を終えた後、又はアナログ−デジタル・コンバータ保護回路がサンプリングを開始する前に、コントローラは、アナログ・スイッチの出力端へ導かれる導通サンプリング端を最初の導通サンプリング端へ切り替えるようにアナログ・スイッチをトリガするよう、制御信号をアナログ・スイッチへ出力する。このようにして、図２に示されるアナログ−デジタル・コンバータ保護回路がサンプリングを開始するとき、アナログ−デジタル・コンバータによって受け取られるアナログ電圧がアナログ−デジタル・コンバータのサンプリング電圧範囲を越えることによるアナログ−デジタル・コンバータへのダメージの問題は、回避され得る。

任意に、直列回路の全ての抵抗の総抵抗値と前もってセットされた光電流閾値との積は、アナログ−デジタル・コンバータのサンプリング精度以上であり、直列回路のテイル抵抗の抵抗値と前もってセットされた光電流閾値との積は、サンプリング電圧範囲内にあり、前もってセットされた光電流閾値は、ＢＯＳＡによって出力される光電流の最小値である。これは、アナログ−デジタル・コンバータのサンプリング精度を確保するだけでなく、アナログ−デジタル・コンバータがアナログ−デジタル・コンバータのサンプリング電圧範囲内でアナログ電圧をサンプリングすることができることも確かにする。

本発明のこの実施形態において、アナログ−デジタル・コンバータのサンプリング精度は、Ｍがアナログ−デジタル・コンバータのビットの量であるとして、２のＭ乗に対するアナログ−デジタル・コンバータの最大サンプリング電圧（すなわち、サンプリング電圧スケール）の比に等しい。このようにして、アナログ−デジタル・コンバータは、正確なデジタル電圧を出力することができる。例えば、２Ｖのサンプリング電圧スケールを有している１０ビットのアナログ−デジタル・コンバータについて、サンプリング精度は２／２^１０Ｖに等しい。

本発明のこの実施形態において、デジタル電圧が、第２プリセット電圧閾値よりも大きく、且つ、第１プリセット電圧閾値よりも小さいとき、コントローラは、如何なる制御信号もアナログ・スイッチへ出力しない。すなわち、アナログ・スイッチは、導通サンプリング端とアナログ信号の出力端との間の導通を維持する。この場合に、コントローラは、第２プリセット電圧閾値よりも大きく且つ第１プリセット電圧閾値よりも小さいデジタル電圧を出力するよう、コントローラの第２出力端を制御する。

任意に、コントローラは、双方向光サブアセンブリ駆動チップであってよい。

本発明のこの実施形態において、コントローラは、現在のＯＮＵにおける双方向光サブアセンブリ駆動チップであってよい。このようにして、アナログ−デジタル・コンバータ保護回路のハードウェア費用は、削減され得る。

任意に、アナログ・スイッチは、集積アナログ・スイッチ部品、ディスクリート部品、又はリレーのうちのいずれか１つを含んでよいが、それらに制限されない。

図３に示されるように、コントローラが導通サンプリング端を選択する方法が、例を使用することによって記載される。前述の直列回路において３つの抵抗が存在するとして、コントローラがアナログ・スイッチを制御することを示す略構造図が、図３において示され得る。図３は、本発明の実施形態に従ってコントローラがアナログ・スイッチを制御することを示す略構造図である。図３において、直列回路における３つの抵抗は、夫々Ｒ１、Ｒ２、及びＲ３である。アナログ・スイッチは３つのサンプリング端を有している。３つのサンプリング端は、夫々サンプリング端１、サンプリング端２、及びサンプリング端３である。Ｒ１の接地遠位端はサンプリング端１へ接続され、Ｒ２の接地遠位端はサンプリング端２へ接続され、Ｒ３の接地遠位端はサンプリング端３へ接続されている。図３において、サンプリング端１は、アナログ・スイッチの出力端へ導くよう最初の導通サンプリング端として働く。アナログ−デジタル・コンバータのサンプリング電圧範囲は０Ｖから２Ｖである（すなわち、アナログ−デジタル・コンバータのサンプリング電圧スケールは２Ｖである。）。第１プリセット電圧閾値は、アナログ−デジタル・コンバータのサンプリング電圧スケールの３／４、すなわち、１．５０Ｖである。第２プリセット電圧閾値は、アナログ−デジタル・コンバータのサンプリング電圧スケールの１／４、すなわち、０．５０Ｖである。光電流は、０．０５ｍＡから１ｍＡの値域を有している。前もってセットされた光電流閾値は、光電流の最小値、すなわち。０．０５ｍＡである。Ｒ１、Ｒ２、及びＲ３の抵抗値は、夫々１Ｋ、１．８Ｋ、及び５Ｋである。（１＋１．８＋５）×０．０５は２／２^１０よりも大きく、１×０．０５は、アナログ−デジタル・コンバータの０Ｖから２Ｖのサンプリング電圧範囲内にある。

直列回路によって受け取られる光電流が５０μＡ以上であり、且つ、１７８μＡ以下であるとき、サンプリング端１によってサンプリングされるアナログ電圧は、０．０５Ｖ以上であり、且つ、０．１８Ｖ以下である。アナログ電圧に対してアナログ−デジタル変換を実施した後、アナログ−デジタル・コンバータは、０．０５Ｖ以上且つ０．１８Ｖ以下であるデジタル電圧をコントローラへ出力する。０．１８Ｖは、０．５Ｖの第２プリセット電圧閾値よりも小さいので、コントローラは、アナログ・スイッチをトリガし、サンプリング端２を制御して、アナログ・スイッチの出力端へ導くよう導通サンプリング端として働くようにするために、制御信号をアナログ・スイッチへ出力する。そして、サンプリング端１は、アナログ・スイッチの出力端へ導かれない。この場合に、５０μＡ以上且つ１７８μＡ以下の光電流について、アナログ−デジタル・コンバータは、０．１４Ｖ以上且つ０．５０Ｖ以下のデジタル電圧をコントローラへ出力する。０．５０Ｖは、０．５Ｖの第２プリセット電圧閾値に等しいので、コントローラは、アナログ・スイッチをトリガし、サンプリング端３を制御して、アナログ・スイッチの出力端へ導くよう導通サンプリング端として働くようにするために、制御信号をアナログ・スイッチへ出力する。そして、サンプリング端２は、アナログ・スイッチの出力端へ導かれない。

同様に、直列回路によって受け取られる光電流が１７８μＡよりも大きく、且つ、１９２μＡ以下であるとき、コントローラは、如何なる制御信号もアナログ・スイッチへ出力しない。すなわち、アナログ・スイッチは、サンプリング端３とアナログ・スイッチの出力端との間の導通を維持する。直列回路によって受け取られる光電流が１９２μＡよりも大きく、且つ、２５６μＡ以下であるとき、サンプリング端３はアナログ・スイッチの出力端へ導かれており、且つ、コントローラによって受け取られるアナログ電圧は１．５０Ｖよりも大きいので、コントローラは、アナログ・スイッチをトリガし、サンプリング端２を制御して、アナログ・スイッチの出力端へ導くよう導通サンプリング端として働くようにするために、制御信号をアナログ・スイッチへ出力する。直列回路によって受け取られる光電流が２５６μＡよりも大きく、且つ、５３６μＡ以下であるとき、コントローラは、如何なる制御信号もアナログ・スイッチへ出力しない。すなわち、アナログ・スイッチは、サンプリング端２とアナログ・スイッチの出力端との間の導通を維持する。直列回路によって受け取られる光電流が５３６μＡよりも大きく、且つ、７１４μＡ以下であるとき、コントローラは、アナログ・スイッチをトリガし、サンプリング端１を制御して、アナログ・スイッチの出力端へ導くよう導通サンプリング端として働くようにするために、制御信号をアナログ・スイッチへ出力する。直列回路によって受け取られる光電流が７１４μＡよりも大きく、且つ、１０００μＡ以下であるとき、コントローラは、如何なる制御信号もアナログ・スイッチへ出力しない。すなわち、アナログ・スイッチは、サンプリング端１とアナログ・スイッチの出力端との間の導通を維持する。

上記のことに基づき、図３においてコントローラがアナログ・スイッチを制御することを示す略構造図で、直列回路によって受け取られる光電流が５０μＡ以上であり、且つ、１９２μＡ以下であるとき、アナログ・スイッチのサンプリング端３は、アナログ・スイッチの出力端へ導くよう導通サンプリング端として働く。直列回路によって受け取られる光電流が１９２μＡよりも大きく、且つ、５３６μＡ以下であるとき、アナログ・スイッチのサンプリング端２は、アナログ・スイッチの出力端へ導くよう導通サンプリング端として働く。直列回路によって受け取られる光電流が５３６μＡよりも大きく、且つ、１０００μＡ以下であるとき、アナログ・スイッチのサンプリング端１は、アナログ・スイッチの出力端へ導くよう導通サンプリング端として働く。これは、受け取られる光電流が０．０５ｍＡから１ｍＡの範囲内にあるときにアナログ−デジタル・コンバータがアナログ−デジタル・コンバータの０Ｖから２Ｖのサンプリング電圧範囲内でアナログ電圧をサンプリングすることができることを確かにし、アナログ−デジタル・コンバータのサンプリング精度を確保し、そして、アナログ電圧がアナログ−デジタル・コンバータのサンプリング電圧範囲を越えることによるアナログ−デジタル・コンバータへのダメージの問題を回避する。

図４を参照すると、図４は、本発明の実施形態に従ってアナログ−デジタル・コンバータ保護回路を制御する方法の略フローチャートである。図４に示される方法は、図２に示されるアナログ−デジタル・コンバータ保護回路に適用可能であり、図２に示されるアナログ−デジタル・コンバータ保護回路の中のコントローラによって実行される。図４に示されるように、アナログ−デジタル・コンバータ保護回路を制御する方法は、次のステップを含んでよい：

Ｓ４０１：コントローラは、アナログ−デジタル・コンバータによって出力されたデジタル電圧を受ける。

本発明のこの実施形態において、アナログ−デジタル・コンバータによって出力されたデジタル電圧は、アナログ・スイッチの導通サンプリング端によってサンプリングされたアナログ電圧に対してアナログ−デジタル変換を実施することによってアナログ−デジタル・コンバータによって得られたデジタル電圧であり、そして、第１サンプリング端は、アナログ・スイッチの出力端へ導くよう導通サンプリング端として働く。

Ｓ４０２：デジタル電圧が第１プリセット電圧閾値以上であるかどうかを判定する。

本発明のこの実施形態において、ステップＳ４０２での判定の結果がはいである場合には、コントローラはステップＳ４０３を実施し、ステップＳ４０２での判定の結果がいいえである場合には、コントローラはＳ４０４を実施する。

Ｓ４０３：コントローラは、第１制御信号をアナログ・スイッチへ出力する。

本発明のこの実施形態において、第１プリセット電圧閾値は、アナログ−デジタル・コンバータのサンプリング電圧範囲内にある。コントローラは、アナログ・スイッチの出力端へ導かれる導通サンプリング端を第１サンプリング端から第２サンプリング端へ切り替えるようアナログ・スイッチをトリガするために、第１制御信号をアナログ・スイッチへ出力する。第２サンプリング端によってサンプリングされるアナログ電圧は、第１サンプリング端によってサンプリングされるアナログ電圧よりも小さい。アナログ・スイッチの出力端へ導かれる導通サンプリング端の量は、１である。すなわち、アナログ・スイッチの全てのサンプリング端の中のただ１つのサンプリング端が、アナログ・スイッチの出力端へ導かれる。

Ｓ４０４：コントローラは、デジタル電圧を出力するようコントローラの第２出力端を制御する。

本発明のこの実施形態において、デジタル電圧が第１プリセット電圧閾値よりも小さいとき、コントローラは、デジタル電圧を出力するようコントローラの第２出力端を制御する。

任意の実施様態において、デジタル電圧が第１プリセット電圧閾値よりも小さいとき、ステップＳ４０４より前に、アナログ−デジタル・コンバータ保護回路を制御する方法は、次のステップ：
コントローラによって、デジタル電圧が第２プリセット電圧閾値よりも大きいかどうかを判定すること
を更に含んでよい。

コントローラがデジタル電圧を出力するようコントローラの第２出力端を制御することは、具体的に：
デジタル電圧が第１プリセット電圧閾値よりも小さく、且つ、デジタル電圧が第２プリセット電圧閾値よりも大きいとき、コントローラによって、デジタル電圧を出力するようコントローラの第２出力端を制御すること
であってよく、第２プリセット電圧閾値は、サンプリング電圧範囲内にある。

本発明のこの実施形態において、アナログ−デジタル・コンバータ保護回路を制御する方法は、次のステップ：
デジタル電圧が第２プリセット電圧閾値以下であるとき、コントローラによって、第２制御信号をアナログ・スイッチへ出力すること
を更に含んでよい。第２制御信号は、アナログ・スイッチの出力端へ導かれる導通サンプリング端を第１サンプリング端から第３サンプリング端へ切り替えるようアナログ・スイッチをトリガするために使用され、第３サンプリング端によってサンプリングされるアナログ電圧は、第１サンプリング端によってサンプリングされるアナログ電圧よりも大きい。

以上のように、デジタル電圧が、第１プリセット電圧閾値よりも小さく、且つ、第２プリセット電圧閾値よりも大きいとき、コントローラの第２出力端は、デジタル電圧を出力するよう制御される。コントローラによって受け取られるデジタル電圧が第２プリセット電圧閾値以下であるとき、コントローラは、アナログ・スイッチの出力端へ導かれる導通サンプリング端を制御し変更するようアナログ・スイッチをトリガするために、制御信号をアナログ・スイッチへ出力する。アナログ−デジタル・コンバータによって出力されるデジタル電圧（すなわち、コントローラによって受け取られるデジタル電圧）は、アナログ・スイッチの出力端へ導かれる導通サンプリング端を変更することによって、増大される。これは、アナログ−デジタル・コンバータがアナログ−デジタル・コンバータのサンプリング電圧範囲内でアナログ電圧をサンプリングすることができることを確かにするだけでなく、アナログ−デジタル・コンバータのサンプリング精度も確保して、コントローラによって出力されるデジタル電圧が有効スケール内にあるようにする。

本発明のこの実施形態において、アナログ・スイッチの出力端へ導かれる最初の導通サンプリング端は、直列回路のテイル抵抗の接地遠位端へ接続されているサンプリング端である。すなわち、図２に示されるアナログ−デジタル・コンバータ保護回路がサンプリング作業を終えた後、又は前もってセットされた運転期間の後に、コントローラは、アナログ・スイッチの出力端へ導かれる導通サンプリング端を最初の導通サンプリング端へ切り替えるようにアナログ・スイッチをトリガするよう、制御信号をアナログ・スイッチへ出力する。このようにして、図２に示されるアナログ−デジタル・コンバータ保護回路が運転を開始するとき、アナログ−デジタル・コンバータによって受け取られるアナログ電圧がアナログ−デジタル・コンバータのサンプリング電圧範囲を越えることによるアナログ−デジタル・コンバータへのダメージの問題は、回避され得る。

図５を参照すると、図５は、本発明の実施形態に従うアナログ−デジタル・コンバータ保護回路のコントローラの略構造図である。図５に示されるコントローラ５００は、図２におけるアナログ−デジタル・コンバータ保護回路の中のコントローラである。図５に示されるように、アナログ−デジタル・コンバータ保護回路のコントローラ５００は、例えばＣＰＵのような少なくとも１つのプロセッサ５０１、入力ポート５０２、第１出力ポート５０３、第２出力ポート５０４、メモリ５０５、及び少なくとも１つの通信バス５０６を含んでよい。メモリ５０５は、高速ＲＡＭメモリであってよく、あるいは、不揮発性メモリ（non-volatile memory）、例えば、少なくとも１つの磁気ディスクストレージであってよい。任意に、メモリ５０５は、プロセッサ５０１から遠く隔たった少なくとも１つの記憶装置であってよい。

通信バス５０６は、コンポーネント間の接続及び通信を実装するよう構成される。

入力ポート５０２は、アナログ−デジタル・コンバータによって出力されたデジタル電圧を受けるよう構成される。

メモリ５０５は、プログラム・コードの組を記憶し、プロセッサ５０１は、メモリ５０５に記憶されているプログラム・コードを呼び出して、次の動作：
デジタル電圧が、アナログ−デジタル・コンバータのサンプリング電圧範囲内にある第１プリセット電圧閾値以上であるかどうかを判定し、デジタル電圧が第１プリセット電圧閾値以上であるとき、第１制御信号を生成すること
を実施するよう構成される。

第１出力ポート５０３は、第１制御信号をアナログ・スイッチへ出力するよう構成される。第１制御信号は、アナログ・スイッチの出力端へ導かれる導通サンプリング端を第１サンプリング端から第２サンプリング端へ切り替えるようアナログ・スイッチをトリガするために使用される。第２サンプリング端によってサンプリングされるアナログ電圧は、第１サンプリング端によってサンプリングされるアナログ電圧よりも小さい。アナログ・スイッチの出力端へ導かれる導通サンプリング端の量は、１である。すなわち、アナログ・スイッチの全てのサンプリング端の中のただ１つのサンプリング端が、アナログ・スイッチの出力端へ導かれる。

第２出力ポート５０４は、デジタル電圧が第１プリセット電圧閾値よりも小さいとプロセッサ５０１が決定するとき、デジタル電圧を出力するよう構成される。

本発明のこの実施形態において、コントローラ５００は、入力ポート５０２によって受け取られたデジタル電圧とコントローラで保持されている第１プリセット電圧閾値との間の関係に従って、アナログ・スイッチの出力端へ導かれる導通サンプリング端を切り替えるようアナログ・スイッチを制御し、それにより、アナログ−デジタル・コンバータが、アナログ−デジタル・コンバータのサンプリング電圧範囲内でアナログ電圧をサンプリングすることができるようにする。従って、アナログ電圧がアナログ−デジタル・コンバータのサンプリング電圧範囲を超えることによるアナログ−デジタル・コンバータへのダメージの問題は、回避される。

実施形態において、プロセッサ５０１は、メモリ５０５に記憶されているプログラム・コードを呼び出して、次の動作：
デジタル電圧が、第１プリセット電圧閾値よりも小さく、且つ、サンプリング電圧範囲内にある第２プリセット電圧閾値よりも大きいかどうかを判定し、デジタル電圧が第２プリセット電圧閾値よりも大きくない（すなわち、それ以下である）とき、第２制御信号を生成すること
を更に実施するよう構成される。

第２出力ポート５０４は、具体的に、デジタル電圧が第１プリセット電圧閾値よりも小さく、且つ、デジタル電圧が第２プリセット電圧閾値よりも大きいとき、デジタル電圧を出力するよう構成される。

第１出力ポート５０３は、第２制御信号をアナログ・スイッチへ出力するよう更に構成され得る。第２制御信号は、アナログ・スイッチの出力端へ導かれる導通サンプリング端を第１サンプリング端から第３サンプリング端へ切り替えるようアナログ・スイッチをトリガするために使用され、第３サンプリング端によってサンプリングされるアナログ電圧は、第１サンプリング端によってサンプリングされるアナログ電圧よりも大きい。

以上のように、入力ポート５０２によって受け取られるデジタル電圧が、第１プリセット電圧閾値よりも小さく、且つ、第２プリセット電圧閾値よりも大きいとき、第２出力ポート５０４はデジタル電圧を出力する。入力ポート５０２によって受け取られるデジタル電圧が第２プリセット電圧閾値以下であるとき、第１出力ポート５０３は、アナログ・スイッチの出力端へ導かれる導通サンプリング端を制御し変更するようアナログ・スイッチをトリガするために、制御信号をアナログ・スイッチへ出力する。アナログ−デジタル・コンバータによって出力されるデジタル電圧（すなわち、コントローラによって受け取られるデジタル電圧）は、アナログ・スイッチの出力端へ導かれる導通サンプリング端を変更することによって、増大される。これは、アナログ−デジタル・コンバータがアナログ−デジタル・コンバータのサンプリング電圧範囲内でアナログ電圧をサンプリングすることができることを確かにするだけでなく、アナログ−デジタル・コンバータのサンプリング精度も確保して、第２出力ポート５０４によって出力されるデジタル電圧が有効スケール内にあるようにする。

任意の実施様態において、アナログ・スイッチが、アナログ・スイッチの出力端へ導かれる導通サンプリング端を制御し変更するとき、アナログ・スイッチの出力端へ導かれる導通サンプリング端と直列回路のテイルエンドとの間の抵抗量の変化は、少なくとも１である。これは、制御信号を生成する根拠をコントローラへ与える。

実施形態において、アナログ・スイッチの出力端へ導かれる最初の導通サンプリング端は、直列回路のテイル抵抗の接地遠位端へ接続されているサンプリング端であり、直列回路のテイル抵抗の抵抗値と前もってセットされた光電流閾値との積は、サンプリング電圧範囲内にある。これは、アナログ−デジタル・コンバータがアナログ−デジタル・コンバータのサンプリング電圧範囲内でアナログ電圧をサンプリングすることができることを確かにする。

実施形態において、直列回路の全ての抵抗の総抵抗値と前もってセットされた光電流閾値との積は、アナログ−デジタル・コンバータのサンプリング精度以上であり、前もってセットされた光電流閾値は、ＢＯＳＡによって出力される光電流の最小値である。これは、アナログ−デジタル・コンバータのサンプリング精度を確保する。

任意に、コントローラ５００は、双方向光サブアセンブリ駆動チップであってよい。

本発明のこの実施形態において、コントローラ５００は、現在のＯＮＵにおける双方向光サブアセンブリ駆動チップであってよい。このようにして、アナログ−デジタル・コンバータ保護回路のハードウェア費用は、削減され得る。

前述の実施形態に関与する第１サンプリング端、第２サンプリング端、第３サンプリング端は、アナログ・スイッチの全てのサンプリング端が順に配置された後に得られる第１サンプリング端、第２サンプリング端、及び第３サンプリング端に相当するのではなく、３つの異なったサンプリング端に相当する点が留意されるべきである。

前述の実施形態において、実施形態の記載は、各々の焦点を有している点が留意されるべきである。実施形態において詳細に記載されていない部分について、他の実施形態における関連する記載が参照され得る。加えて、当業者はまた、明細書中で記載されている全ての実施形態が例となる実施形態であって、関連する動作が必ずしも本発明にとって必須でない点を十分理解すべきである。

本発明の実施形態の方法におけるステップは、実際の要件に従って、並べ替えられ、まとめられ、又は削除されてよい。

当業者は、実施形態における方法のプロセスの全て又は一部が、コンピュータ・プログラムが関連するハードウェアに指示することによって実装されてよいことを理解し得る。プログラムは、コンピュータ読み出し可能な記憶媒体において記憶され得る。プログラムが実行されるとき、実施形態における方法のプロセスは実施される。前述の記憶媒体は、磁気ディスク、光ディスク、リード・オンリー・メモリ（Read-Only Memory，ＲＯＭ）、又はランダム・アクセス・メモリ（Random Access Memory，ＲＡＭ）を含んでよい。

本発明の実施形態において開示されるアナログ−デジタル・コンバータ保護回路、アナログ−デジタル・コンバータ保護回路を制御する方法、及びコントローラは、詳細に上述されている。本明細書において、具体例は、本発明の原理及び実施様態について説明するために使用され、実施形態の記載は、本発明及び本発明の核となるアイデアを理解するのを助けることのみを目的とする。その一方で、当業者は、本発明のアイデアに基づき、具体的に実施様態及び適用範囲に対して変更をなし得る。従って、本明細書の内容は、本発明への限定として解釈されるべきではない。

Claims

アナログ−デジタル・コンバータ保護回路であって、
アナログ・スイッチ、アナログ−デジタル・コンバータ、コントローラ、及び直列回路を有し、前記直列回路は、直列に接続されている少なくとも２つの抵抗を有し；
前記直列回路のヘッドエンドは、双方向光サブアセンブリ（ＢＯＳＡ）の出力端へ接続されるよう構成され、前記直列回路のテイルエンドは、接地されるよう構成され、前記直列回路における夫々の抵抗の接地遠位端は、前記アナログ・スイッチの異なるサンプリング端へ接続され、前記アナログ・スイッチの出力端は、前記アナログ−デジタル・コンバータの入力端へ接続され、前記アナログ−デジタル・コンバータの出力端は、前記コントローラの入力端へ接続され、前記コントローラの第１出力端は、前記アナログ・スイッチの制御端へ接続され；
前記直列回路は、前記ＢＯＳＡによって出力された光電流をアナログ電圧に変換するよう構成され、前記異なるサンプリング端は、前記直列回路によって出力された前記アナログ電圧をサンプリングするよう構成され、前記アナログ・スイッチは、該アナログ・スイッチの導通サンプリング端によってサンプリングされたアナログ電圧を前記アナログ−デジタル・コンバータへ出力するよう構成され、第１サンプリング端は、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働き；
前記アナログ−デジタル・コンバータは、デジタル電圧を生成するよう前記導通サンプリング端によってサンプリングされた前記アナログ電圧に対してアナログ−デジタル変換を実施し、前記デジタル電圧を前記コントローラへ出力するよう構成され；且つ
前記コントローラは、
前記デジタル電圧が第１プリセット電圧閾値以上であるとき、第１制御信号を前記アナログ・スイッチへ出力し、前記第１制御信号が、前記アナログ・スイッチをトリガし、第２サンプリング端を制御して、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働くようにするために使用され、前記第２サンプリング端によってサンプリングされたアナログ電圧が、前記第１サンプリング端によってサンプリングされたアナログ電圧よりも小さく、
前記デジタル電圧が前記第１プリセット電圧閾値よりも小さいとき、前記デジタル電圧を出力するよう前記コントローラの第２出力端を制御し、前記第１プリセット電圧閾値が、前記アナログ−デジタル・コンバータのサンプリング電圧範囲内にある
よう構成される、
アナログ−デジタル・コンバータ保護回路。
前記デジタル電圧が前記第１プリセット電圧閾値よりも小さいとき、前記コントローラが、前記デジタル電圧を出力するよう前記コントローラの第２出力端を制御することは：
前記デジタル電圧が前記第１プリセット電圧閾値よりも小さく、且つ、前記デジタル電圧が第２プリセット電圧閾値よりも大きいとき、前記デジタル電圧を出力するよう前記コントローラの前記第２出力端を制御し、前記第２プリセット電圧閾値が、前記サンプリング電圧範囲内にある
ことであり；且つ
前記コントローラは、
前記デジタル電圧が前記第２プリセット電圧閾値以下であるとき、前記アナログ・スイッチへ第２制御信号を出力し、前記第２制御信号が、前記アナログ・スイッチをトリガし、第３サンプリング端を制御して、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働くようにするために使用され、前記第３サンプリング端によってサンプリングされたアナログ電圧が、前記第１サンプリング端によってサンプリングされたアナログ電圧よりも大きい
よう更に構成される、
請求項１に記載のアナログ−デジタル・コンバータ保護回路。
前記直列回路は、前記テイルエンドと前記ヘッドエンドとの間に前記直列に接続されている少なくとも２つの抵抗を有し、
前記アナログ・スイッチが、該アナログ・スイッチの出力端へ導かれる前記導通サンプリング端を変更するとき、前記直列回路に含まれる前記少なくとも２つの抵抗のうち、前記アナログ・スイッチの出力端へ導かれる前記導通サンプリング端と前記直列回路の前記テイルエンドとの間にある抵抗の数の変化は、少なくとも１である、
請求項１又は２に記載のアナログ−デジタル・コンバータ保護回路。
前記アナログ・スイッチの出力端へ導かれる最初の導通サンプリング端は、前記直列回路に含まれる前記少なくとも２つの抵抗のうち接地された前記テイルエンドにあるテイル抵抗の接地遠位端へ接続されているサンプリング端であり；且つ
前記直列回路の前記テイル抵抗の抵抗値と前もってセットされた光電流閾値との積は、前記サンプリング電圧範囲内にある、
請求項１乃至３のうちいずれか一項に記載のアナログ−デジタル・コンバータ保護回路。
前記直列回路の全ての抵抗の総抵抗値と前もってセットされた光電流閾値との積は、前記アナログ−デジタル・コンバータのサンプリング精度以上である、
請求項１乃至４のうちいずれか一項に記載のアナログ−デジタル・コンバータ保護回路。
アナログ−デジタル・コンバータ保護回路を制御する方法であって、
前記アナログ−デジタル・コンバータ保護回路は、アナログ・スイッチ、アナログ−デジタル・コンバータ、コントローラ、及び直列回路を有し、前記直列回路は、直列に接続されている少なくとも２つの抵抗を有し、前記直列回路のヘッドエンドは、ＢＯＳＡの出力端へ接続されるよう構成され、前記直列回路のテイルエンドは、接地されるよう構成され、前記直列回路における夫々の抵抗の接地遠位端は、前記アナログ・スイッチの異なるサンプリング端へ接続され、前記アナログ・スイッチの出力端は、前記アナログ−デジタル・コンバータの入力端へ接続され、前記アナログ−デジタル・コンバータの出力端は、前記コントローラの入力端へ接続され、前記コントローラの第１出力端は、前記アナログ・スイッチの制御端へ接続され、当該方法は：
前記コントローラによって、前記アナログ−デジタル・コンバータによって出力されたデジタル電圧を受け、該デジタル電圧は、前記アナログ・スイッチの導通サンプリング端によってサンプリングされたアナログ電圧に対してアナログ−デジタル変換を実施することによって前記アナログ−デジタル・コンバータによって得られたデジタル電圧であり、第１サンプリング端は、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働き；
前記デジタル電圧が第１プリセット電圧閾値以上であるとき、前記コントローラによって、第１制御信号を前記アナログ・スイッチへ出力し、前記第１制御信号が、前記アナログ・スイッチをトリガし、第２サンプリング端を制御して、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働くようにするために使用され、前記第２サンプリング端によってサンプリングされたアナログ電圧が、前記第１サンプリング端によってサンプリングされたアナログ電圧よりも小さく、前記第１プリセット電圧閾値が、前記アナログ−デジタル・コンバータのサンプリング電圧範囲内にあり；且つ
前記デジタル電圧が前記第１プリセット電圧閾値よりも小さいとき、前記コントローラによって、前記デジタル電圧を出力するよう前記コントローラの第２出力端を制御する
ことを有する、
方法。
前記デジタル電圧が前記第１プリセット電圧閾値よりも小さいとき、前記コントローラによって、前記デジタル電圧を出力するよう前記コントローラの第２出力端を制御することは：
前記デジタル電圧が前記第１プリセット電圧閾値よりも小さく、且つ、前記デジタル電圧が第２プリセット電圧閾値よりも大きいとき、前記コントローラによって、前記デジタル電圧を出力するよう前記コントローラの前記第２出力端を制御し、前記第２プリセット電圧閾値が、前記サンプリング電圧範囲内にある
ことを有し、
当該方法は：
前記デジタル電圧が前記第２プリセット電圧閾値以下であるとき、前記コントローラによって、前記アナログ・スイッチへ第２制御信号を出力し、前記第２制御信号が、前記アナログ・スイッチをトリガし、第３サンプリング端を制御して、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働くようにするために使用され、前記第３サンプリング端によってサンプリングされたアナログ電圧が、前記第１サンプリング端によってサンプリングされたアナログ電圧よりも大きい
ことを更に有する、
請求項６に記載の方法。
前記直列回路は、前記テイルエンドと前記ヘッドエンドとの間に前記直列に接続されている少なくとも２つの抵抗を有し、
前記アナログ・スイッチが、該アナログ・スイッチの出力端へ導かれる前記導通サンプリング端を制御し変更するとき、前記直列回路に含まれる前記少なくとも２つの抵抗のうち、前記アナログ・スイッチの出力端へ導かれる前記導通サンプリング端と前記直列回路の前記テイルエンドとの間にある抵抗の数の変化は、少なくとも１である、
請求項６又は７に記載の方法。
前記アナログ・スイッチの出力端へ導かれる最初の導通サンプリング端は、前記直列回路に含まれる前記少なくとも２つの抵抗のうち接地された前記テイルエンドにあるテイル抵抗の接地遠位端へ接続されているサンプリング端であり；且つ
前記直列回路の前記テイル抵抗の抵抗値と前もってセットされた光電流閾値との積は、前記サンプリング電圧範囲内にある、
請求項６乃至８のうちいずれか一項に記載の方法。
前記直列回路の全ての抵抗の総抵抗値と前もってセットされた光電流閾値との積は、前記アナログ−デジタル・コンバータのサンプリング精度以上である、
請求項６乃至９のうちいずれか一項に記載の方法。
アナログ−デジタル・コンバータ保護回路の中のコントローラであって：
プロセッサ、メモリ、入力ポート、第１出力ポート、及び第２出力ポートを有し、
前記アナログ−デジタル・コンバータ保護回路は、アナログ・スイッチ、アナログ−デジタル・コンバータ、前記コントローラ、及び直列回路を有し、前記直列回路は、直列に接続されている少なくとも２つの抵抗を有し、前記直列回路のヘッドエンドは、ＢＯＳＡの出力端へ接続されるよう構成され、前記直列回路のテイルエンドは、接地されるよう構成され、前記直列回路における夫々の抵抗の接地遠位端は、前記アナログ・スイッチの異なるサンプリング端へ接続され、前記アナログ・スイッチの出力端は、前記アナログ−デジタル・コンバータの入力端へ接続され、前記アナログ−デジタル・コンバータの出力端は、前記入力ポートへ接続され、前記第１出力ポートは、前記アナログ・スイッチの制御端へ接続され；
前記入力ポートは、前記アナログ−デジタル・コンバータによって出力されたデジタル電圧を受けるよう構成され、該デジタル電圧は、前記アナログ・スイッチの導通サンプリング端によってサンプリングされたアナログ電圧に対してアナログ−デジタル変換を実施することによって前記アナログ−デジタル・コンバータによって得られたデジタル電圧であり、第１サンプリング端は、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働き；
前記メモリは、プログラム・コードの組を記憶し、前記プロセッサは、前記メモリに記憶されている前記プログラム・コードを呼び出して、次の動作：
前記デジタル電圧が第１プリセット電圧閾値以上であるかどうかを判定し、該第１プリセット電圧閾値が前記アナログ−デジタル・コンバータのサンプリング電圧範囲内にあること
を実施するよう構成され；
前記第１出力ポートは、前記デジタル電圧が前記第１プリセット電圧閾値以上であるとき、第１制御信号を前記アナログ・スイッチへ出力するよう構成され、前記第１制御信号が、前記アナログ・スイッチをトリガし、第２サンプリング端を制御して、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働くようにするために使用され、前記第２サンプリング端によってサンプリングされたアナログ電圧が、前記第１サンプリング端によってサンプリングされたアナログ電圧よりも小さく；且つ
前記第２出力ポートは、前記デジタル電圧が前記第１プリセット電圧閾値よりも小さいとき、前記デジタル電圧を出力するよう構成される、
コントローラ。
前記プロセッサは、前記メモリに記憶されている前記プログラム・コードを呼び出して、次の動作：
前記デジタル電圧が第２プリセット電圧閾値よりも大きいかどうかを判定し、該第２プリセット電圧閾値が前記サンプリング電圧範囲内にあること
を更に実施するよう構成され、
前記第２出力ポートは、前記デジタル電圧が前記第１プリセット電圧閾値よりも小さく、且つ、前記デジタル電圧が前記第２プリセット電圧閾値よりも大きいとき、前記デジタル電圧を出力するよう構成され；且つ
前記第１出力ポートは、前記デジタル電圧が前記第２プリセット電圧閾値以下であるとき、前記アナログ・スイッチへ第２制御信号を出力するよう更に構成され、前記第２制御信号が、前記アナログ・スイッチをトリガし、第３サンプリング端を制御して、前記アナログ・スイッチの出力端へ導くよう前記導通サンプリング端として働くようにするために使用され、前記第３サンプリング端によってサンプリングされたアナログ電圧が、前記第１サンプリング端によってサンプリングされたアナログ電圧よりも大きい、
請求項１１に記載のコントローラ。
前記直列回路は、前記テイルエンドと前記ヘッドエンドとの間に前記直列に接続されている少なくとも２つの抵抗を有し、
前記アナログ・スイッチが、該アナログ・スイッチの出力端へ導かれる前記導通サンプリング端を制御し変更するとき、前記直列回路に含まれる前記少なくとも２つの抵抗のうち、前記アナログ・スイッチの出力端へ導かれる前記導通サンプリング端と前記直列回路の前記テイルエンドとの間にある抵抗の数の変化は、少なくとも１である、
請求項１１又は１２に記載のコントローラ。
前記アナログ・スイッチの出力端へ導かれる最初の導通サンプリング端は、前記直列回路に含まれる前記少なくとも２つの抵抗のうち接地された前記テイルエンドにあるテイル抵抗の接地遠位端へ接続されているサンプリング端であり；且つ
前記直列回路の前記テイル抵抗の抵抗値と前もってセットされた光電流閾値との積は、前記サンプリング電圧範囲内にある、
請求項１１乃至１３のうちいずれか一項に記載のコントローラ。
前記直列回路の全ての抵抗の総抵抗値と前もってセットされた光電流閾値との積は、前記アナログ−デジタル・コンバータのサンプリング精度以上である、
請求項１１乃至１４のうちいずれか一項に記載のコントローラ。