JP6520576B2 - メモリ、情報処理システムおよびメモリの制御方法 - Google Patents
メモリ、情報処理システムおよびメモリの制御方法 Download PDFInfo
- Publication number
- JP6520576B2 JP6520576B2 JP2015168204A JP2015168204A JP6520576B2 JP 6520576 B2 JP6520576 B2 JP 6520576B2 JP 2015168204 A JP2015168204 A JP 2015168204A JP 2015168204 A JP2015168204 A JP 2015168204A JP 6520576 B2 JP6520576 B2 JP 6520576B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- memory
- memory cell
- threshold voltage
- conductive state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 144
- 230000010365 information processing Effects 0.000 title claims description 11
- 230000008859 change Effects 0.000 claims description 80
- 238000001514 detection method Methods 0.000 claims description 23
- 238000012937 correction Methods 0.000 claims description 22
- 230000004044 response Effects 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000012545 processing Methods 0.000 description 233
- 230000008569 process Effects 0.000 description 91
- 238000005516 engineering process Methods 0.000 description 86
- 238000010586 diagram Methods 0.000 description 36
- 230000000694 effects Effects 0.000 description 16
- 238000005259 measurement Methods 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 7
- 238000003860 storage Methods 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0059—Security or protection circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0061—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
Description
1.第1の実施の形態(メモリセルの閾値電圧を参照素子の参照閾値電圧により推定する場合の例)
2.第2の実施の形態(読出しデータに対する誤り検出等の結果に基づいて参照閾値電圧による推定を行う場合の例)
3.第3の実施の形態(ページ毎に2つの参照素子を備える場合の例)
4.第4の実施の形態(セットにおける半選択行メモリセルおよび半選択列メモリセルの閾値電圧を参照閾値電圧により推定する場合の例)
5.第5の実施の形態(セットおよびリセットにおける半選択行メモリセルおよび半選択列メモリセルの閾値電圧を参照閾値電圧により推定する場合の例)
6.第6の実施の形態(単一方向性の抵抗変化素子および制御素子により構成されたメモリセルを使用する場合の例)
7.第7の実施の形態(単一の素子により構成されたメモリセルを使用する場合の例)
[情報処理システムの構成]
図1は、本技術の実施の形態における情報処理システムの構成例を示す図である。同図の情報処理システムは、ホストコンピュータ10と、メモリコントローラ20と、メモリ30とを備える。
メモリコントローラ20は、ホストコンピュータインターフェース21と、メモリアクセス制御部22と、誤り検出訂正部23と、メモリインターフェース24とを備える。
メモリ30は、メモリコントローラインターフェース100と、アクセス制御部200と、メモリアレイ300とを備える。
図2は、本技術の第1の実施の形態におけるアクセス制御部200の構成例を示す図である。このアクセス制御部200は、書込データ保持部210と、読出データ保持部220と、オペレーションコード保持部230と、メモリアクセス処理部240と、印加電圧生成部250とを備える。
図3は、本技術の第1の実施の形態におけるメモリアレイ300の構成例を示す図である。このメモリアレイ300は、メモリアレイユニット#1(310)乃至#8(380)と、参照アレイユニット390とを備える。
図4は、本技術の第1の実施の形態におけるメモリアレイユニット310の構成例を示す図である。このメモリアレイユニット310は、アレイ駆動部311と、行信号線312と、列信号線313と、メモリセル314乃至317とを備える。便宜上、同図のメモリアレイユニット310は、4個のメモリセルとそれぞれ2本の行信号線312および列信号線313を備えることを想定する。なお、メモリアレイユニット#2(320)乃至#8(380)は同図のメモリアレイユニット310と同じ構成であるため、説明を省略する。
図5は、本技術の第1の実施の形態における参照アレイユニット390の構成例を示す図である。この参照アレイユニット390は、アレイ駆動部391と、行信号線392と、列信号線393と、参照セル394乃至397とを備える。
図6は、本技術の第1の実施の形態におけるメモリセルおよび参照セルの構成例を示す図である。同図におけるaはメモリセルの構成例を表したものであり、直列に接続された制御素子301および抵抗変化素子302により構成されるメモリセルの例を表したものである。
図7は、本技術の第1の実施の形態における抵抗変化素子302の特性の一例を示す図である。同図は、抵抗変化素子302の抵抗値の分布を表したグラフである。同図において、グラフ501はLRSの場合の分布を表し、グラフ502はHRSの場合の分布を表す。同図に記載された点線は、LRSおよびHRSを分離する閾値を表す。抵抗変化素子302の抵抗がこの閾値に相当する抵抗値より高い場合および低い場合にそれぞれHRSおよびLRSと判断することができる。抵抗変化素子302は、これらLRSおよびHRSを論理値に対応させて1ビットのデータを記憶する。例えば、同図に表したように、LRSおよびHRSを値「1」および「0」にそれぞれ対応させることができる。また、例えば、LRSおよびHRSを値「0」および「1」にそれぞれ対応させることも可能である。本技術の実施の形態では、LRSおよびHRSを値「1」および「0」にそれぞれ対応させることを想定する。
図8は、本技術の第1の実施の形態における制御素子301の特性の一例を示す図である。同図は、制御素子301の印加電圧と流れる電流との関係を表したグラフである。前述のように、制御素子301は双方向素子であり、逆極性の電圧を印加した場合の特性は、同図の特性曲線の符号のみを負にしたグラフと等価である。同図は、この第3象限の記載を省略している。同図に表したように、制御素子301は、非導通状態および導通状態に可逆的に変化する。以下、非導通状態から導通状態への変化をオンと称し、導通状態から非導通状態への変化をオフと称する。閾値電圧は、制御素子301がオンする電圧であり、例えば、制御素子301に流れる電流が同図に表した所定の電流であるIthに達する電圧を閾値電圧にすることができる。
図9は、本技術の実施の形態における行信号線および列信号線の印加電圧を示す図である。同図は、図4において説明したメモリアレイユニット310における行信号線312および列信号線313に印加される電圧とメモリセル314等に印加される電圧との関係を表したものである。アレイ駆動部311は、入力されたアドレスに基づいて行信号線312および列信号線313を選択して電圧を印加する。同図においては、メモリセル315に対してアクセスする場合を想定する。この場合、「RL0」が付された行信号線312および「CL1」が付された列信号線313がそれぞれ選択行信号線および選択列信号線としてアレイ駆動部311によって選択され、書込み電圧等が印加される。ここで選択行信号線および選択列信号線には、それぞれ選択行電圧Vrおよび選択列電圧Vcが印加される。一方、「RL1」が付された行信号線312および「CL0」が付された列信号線313は、それぞれ非選択行信号線および非選択列信号線に該当する。アレイ駆動部311は、これら非選択行信号線および非選択列信号線に対してそれぞれ非選択行電圧Vurおよび非選択列電圧Vucを印加する。
図10は、本技術の第1の実施の形態におけるメモリセルの印加電圧を示す図である。同図におけるaは、書込みを行う場合の選択メモリセル、半選択行メモリセルおよび半選択列メモリセルの印加電圧の関係を表したものである。選択列電圧Vcおよび選択行電圧Vrにそれぞれ高レベル書込み電圧(Vpgm_H)および低レベル書込み電圧(Vpgm_L)が印加される。これにより、選択メモリセルには、これらの差分の電圧に相当する書込み電圧(Vpgm)が印加される。一方、非選択行電圧Vurおよび非選択列電圧Vucには、Vpgm_HおよびVpgm_Lの中点に相当する電圧を印加する。この電圧は、(Vpgm_H+Vpgm_L)/2に相当する電圧である。これにより、半選択行メモリセルおよび半選択列メモリセルには、Vpgm/2に相当する電圧が印加される。ここで、半選択行メモリセルおよび半選択列メモリセルの制御素子301は、Vpgm/2に相当する電圧が印加された場合においてオンしないことを想定する。なお、非選択行電圧Vurおよび非選択列電圧Vucに同じ電圧が印加されるため、非選択メモリセルの印加電圧は、0Vになる(不図示)。
図11は、本技術の第1の実施の形態におけるオペレーションコードを示す図である。同図は、オペレーションコードおよびイネーブル信号とメモリセルへの印加電圧の関係を表したものである。オペレーションコードは、書込み(セットおよびリセット)および読出しについてのメモリアレイユニット310に対する指示を表すものであり、例えば、2ビットの値により表すことができる。
(R[n]、W[n])=(0、1); オペレーションコード=2b01(セット)
(R[n]、W[n])=(1、0); オペレーションコード=2b10(リセット)
(R[n]、W[n])=(0、0); オペレーションコード=2b00(ノーオペレーション)
(R[n]、W[n])=(1、1); オペレーションコード=2b00(ノーオペレーション)
ただし、R[n]は、プレリードデータにおけるn番目のビット値を表す。また、nは、自然数を表す。また、W[n]は、書込みデータにおけるn番目のビット値を表す。
図12は、本技術の第1の実施の形態における印加電圧生成部250の出力電圧を示す図である。同図は、印加電圧生成部250の出力電圧とメモリアクセス処理部240が出力する制御コードとの関係を表したものである。同図のグラフ507は、制御コードとVref_Hとの関係を表すグラフである。グラフ508は、制御コードとVref_Lとの関係を表すグラフである。グラフ511は、制御コードとVsns_Hとの関係を表すグラフである。グラフ512は、制御コードとVsns_Lとの関係を表すグラフである。制御コードは、0を含む自然数により表される。制御コードが値「0」の場合には、Vref_HおよびVsns_Hは最も低い電圧となり、Vref_LおよびVsns_Lは最も高い電圧となる。制御コードに比例してVref_HおよびVsns_Hは上昇し、Vref_LおよびVsns_Lは低下する。すなわち、制御コードの増加に伴って参照セルおよびメモリセルに印加される電圧は上昇する。また、制御コードが等しい場合、Vsns_HはVref_Hに対してマージンに相当する電圧だけ高く、Vsns_LはVref_Lに対してマージンに相当する電圧だけ低くなる。
図13は、本技術の第1の実施の形態における読出し処理の処理手順の一例を示す図である。同図の処理は、読出しリクエストがメモリコントローラインターフェース100を介して入力された際に実行される。まず、メモリアクセス処理部240は、読出しリクエストを解釈して読出し先のアドレスを設定し、メモリアレイ300に対して出力する(ステップS902)。次に、メモリアクセス処理部240は、メモリアレイユニット読出し処理を行う(ステップS910)。これにより、メモリアレイユニット#1(310)乃至#8(380)に対する読出しが行われる。最後に、メモリアクセス処理部240は、読出しデータをメモリコントローラ20に対して出力し(ステップS909)、読出し処理を終了する。
図14は、本技術の第1の実施の形態におけるメモリアレイユニット読出し処理(ステップS910)の処理手順の一例を示す図である。同図は、図13において説明したメモリアレイユニット読出し(ステップS910)の処理を表したものである。まず、メモリアクセス処理部240は、制御コードVG_codeを0に初期化する(ステップS911)。次に、メモリアクセス処理部240は、参照アレイユニット390のオペレーションコードを設定する(ステップS913)。これは、参照アレイユニット390のオペレーションコードとして値「2b11」をオペレーションコード保持部230に保持させることにより行うことができる。次に、メモリアクセス処理部240は、参照アレイユニット390のイネーブル信号を値「1」にして参照セル394等に読出し電圧を印加する(ステップS914)。これにより、参照セル394等には、Vref_HおよびVref_Lが印加される。次にメモリアクセス処理部240は、参照セル394等の読出しデータが値「1」であるか否かについて判断する(ステップS915)。
図15は、本技術の第1の実施の形態におけるメモリセル読出し処理(ステップS920)の処理手順の一例を示す図である。この処理は、図14において説明したメモリセル読出し(ステップS920)の処理を表したものである。まず、メモリアクセス処理部240は、メモリアレイユニット#1(310)等のオペレーションコードを設定する(ステップS923)。これは、メモリアレイユニット#1(310)乃至#8(380)のオペレーションコードとして値「2b11」をオペレーションコード保持部230に保持させることにより行うことができる。
図16は、本技術の第1の実施の形態における書込み処理の処理手順の一例を示す図である。同図の処理は、書込みリクエストがメモリコントローラインターフェース100を介して入力された際に実行される。まず、メモリアクセス処理部240は、書込みリクエストを解釈して書込みデータを書込データ保持部210に保持する(ステップS931)。次に、メモリアクセス処理部240は、書込み先のアドレスを設定し、メモリアレイ300に対して出力する(ステップS932)。次に、メモリアクセス処理部240は、メモリアレイユニット読出し処理を行う(ステップS910)。この処理はプレリードに該当し、メモリアクセス処理部240は図14において説明したステップS910の処理を実行する。次に、メモリアクセス処理部240は、メモリアレイユニット書込み処理を行う(ステップS940)。これにより、メモリアレイユニット#1(310)乃至#8(380)に対する書込みが行われる。その後、メモリアクセス処理部240は、書込み処理を終了する。
図17は、本技術の第1の実施の形態におけるメモリアレイユニット書込み処理(ステップS940)の処理手順の一例を示す図である。この処理は、図16において説明したメモリアレイユニット書込み(ステップS940)の処理を表したものである。まず、メモリアクセス処理部240は、変数loopおよび制御コードVG_codeを値「0」にして初期化する(ステップS941)。次に、メモリアクセス処理部240は、メモリアレイユニット#1(310)乃至#8(380)のオペレーションコードを設定する(ステップS943)。これは、プレリードデータおよび書込みデータに基づいてメモリアレイユニット#1(310)等のオペレーションコードを設定し、オペレーションコード保持部230に保持させることにより行うことができる。次に、メモリアクセス処理部240は、この保持されたオペレーションコードからセットを指示するオペレーションコードおよびリセットを指示するオペレーションコードの合計(NSetReset)を算出する(ステップS948)。
図18は、本技術の第1の実施の形態におけるメモリセルの印加電圧と電流との関係を示す図である。同図は、LRSのメモリセルおよびHRSのメモリセルについて、経過時間毎の印加電圧と電流との関係を表したものである。同図のうち上側はLRSの場合を表し、下側はHRSの場合を表している。また、同図の点線は、それぞれの閾値電圧を判断する電流値(Ith)を表している。同図のグラフ532および542は経過時間1μsの場合の特性を表し、グラフ533および543は経過時間1msの場合の特性を表し、グラフ534および544は経過時間1sの場合の特性を表している。また、同図のグラフ535および545は、経過時間10年の場合の特性を表している。
上述の第1の実施の形態では、参照セル394等がメモリセルと同様にアレイ状に配置され、選択行信号線および選択列信号線により1つの参照セルが選択されていた。これに対し、複数の参照セル394等の1つが、セレクタ等によりアドレスに基づいて選択される方式を採用してもよい。アドレスに基づくメモリセルとこれに対応する参照セルとが選択されることにより、参照閾値電圧によるメモリセルの閾値電圧の推定が可能なためである。
上述の第1の実施の形態では、読出しの際に参照閾値電圧の計測に関する処理とメモリセルからの読出しに関する処理とを順次実行していた。すなわち、図14において説明したメモリアレイユニット読出し処理(ステップS910)において、ステップS912乃至S918の処理とステップS920の処理とを順次実行していた。これに対し、読出し処理が連続する場合に、これらの処理を同時並列に行う、すなわちパイプライン処理の形式にして実行することもできる。これにより、複数のアドレスにわたる読出しに要する時間を短縮することができる。
上述の第1の実施の形態では、書込みの際にプレリードデータおよび書込みデータに基づいてメモリセルのオペレーションコードを設定していたが、書込みデータのみに基づいてオペレーションコードを設定し、書込みを行ってもよい。具体的には、書込みデータが値「0」のビットにはオペレーショコードとして値「2b10」(リセット)を設定し、書込みデータが値「1」のビットにはオペレーショコードとして値「2b01」(セット)を設定して書込みを行う。プレリードを省略することができ、書込み処理を簡略化することができる。この場合、書込み処理の後にページにおいてHRSのメモリセルが存在する場合には、当該ページのLRSのメモリセルにおける制御素子301および対応する参照セルの参照素子303をオンさせる必要がある。これらメモリセルの制御素子301および参照素子303における経過時間を略等しいかまたは短い状態にして参照閾値電圧によりメモリセルの閾値電圧を推定するためである。
上述の第1の実施の形態では、読出しデータにおける誤り検出および誤り訂正を行っていたが、誤り検出および誤り訂正の結果に基づいてメモリセル等の制御素子301をオン状態にしてもよい。ReRAMにおいては、読出しの際に流れる電流がノイズ(RTN:Random Telegraph Noise)の影響により、大きく変動する現象が知られている。このRTNにより、制御素子301が誤動作し、抵抗変化素子302に記憶されたデータとは異なるデータが読出しデータとしてメモリコントローラ20に対して出力される場合がある。このRTNによる制御素子301の誤動作は、誤り検出訂正部23により誤りが訂正されたか否かにより判断することができる。
上述の第1の実施の形態では、読出しの際、常に参照閾値電圧を計測し、メモリセルの制御素子301の閾値電圧の推定を行っていた。これに対し、本技術の第2の実施の形態では、読出しデータにおける誤り検出および誤り訂正の結果に基づいて、参照閾値電圧の計測等を行う。これにより、読出しに要する時間を短縮する。
本技術の第2の実施の形態における読出し処理は、以下の手順により行われる。まず、メモリコントローラ20が要求した読出しリクエストに基づいて、メモリアクセス処理部240が読出しを行う。この際、メモリアクセス処理部240は、参照閾値電圧の計測を省略してメモリセルに対して読出しを行う。アクセス制御部200は、制御コードとして値「0」を印加電圧生成部250に対して出力し、最小の読出し電圧を生成させてメモリセルに印加する。その後、読出しデータがメモリコントローラ20に対して出力されると、読出しデータに対する誤り検出および誤りの訂正が誤り検出訂正部23により行われる。検出された誤りが所定のビット数を超えた場合または誤りの訂正ができなかった場合、メモリコントローラ20は、2回目の読出しリクエストを要求する。この2回目の読出しリクエストに基づいてアクセス制御部200は、参照閾値電圧の計測を行い、この参照閾値電圧によりメモリセルの制御素子301の閾値電圧の推定を行う。
図19は、本技術の第2の実施の形態におけるメモリアレイユニット読出し処理(ステップS910)の処理手順の一例を示す図である。同図の処理は、図14において説明した処理と比較して、ステップS911およびS913の間にステップS912を追加した点が異なっている。ステップS912において、メモリアクセス処理部240は、読出しリクエストが2回目の読出しリクエストであるか否かについて判断する(ステップS912)。その結果、2回目の読出しリクエストである場合には(ステップS912:Yes)、メモリアクセス処理部240は、ステップS913の処理に移行する。一方、2回目の読出しリクエストではない場合には(ステップS912:No)、メモリアクセス処理部240は、ステップS913乃至S918の処理をスキップしてステップS920の処理に移行する。
上述の第1の実施の形態では、ページ毎に1つの参照素子303を配置していた。これに対し、本技術の第3の実施の形態では、ページ毎に2つの参照素子303を配置して、メモリセルの制御素子301の閾値電圧を推定する。これにより、参照素子303の特性がばらついた場合においても、記憶データの信頼性を向上させる。
図20は、本技術の第3の実施の形態におけるメモリアレイ300の構成例を示す図である。このメモリアレイ300は、メモリアレイユニット#1(310)乃至#8(380)と、参照アレイユニット#1(390)および#2(490)とを備える。同図のメモリアレイ300は、参照アレイユニットを2つ備える点で、図3において説明したメモリアレイ300と異なっている。
上述の第3の実施の形態では、ページ毎に2つの参照素子303を配置していたが、3つ以上の参照素子303を配置してもよい。多くの参照閾値電圧の平均値を用いることにより、より正確な閾値電圧の推定が可能になるためである。なお、その際、参照閾値電圧の平均値に替えて参照閾値電圧の最頻値を使用して閾値電圧の推定を行うことも可能である。
上述の第1の実施の形態では、参照閾値電圧により選択メモリセルの制御素子301の閾値電圧を推定していた。これに対し、本技術の第5の実施の形態では、書込み時における半選択行メモリセルおよび半選択列メモリセルの制御素子301の閾値電圧を推定し、半選択行メモリセルおよび半選択列メモリセルに電圧を印加する。これにより、書込みの際の半選択行メモリセル等の制御素子301の導通状態への変化を防止し、記憶データの信頼性を向上させる。
図21は、本技術の第4の実施の形態におけるアクセス制御部200の構成例を示す図である。このアクセス制御部200は、非選択行印加電圧生成部260および非選択列印加電圧生成部270をさらに備える点で、図2において説明したアクセス制御部200と異なる。
図22は、本技術の第4の実施の形態におけるメモリセルの印加電圧を示す図である。同図は、セットの際の選択メモリセル、半選択行メモリセルおよび半選択列メモリセルの印加電圧の関係を表したものである。非選択行電圧Vurおよび非選択列電圧Vucには、それぞれ高レベル非選択電圧(VpgmU_H)および低レベル非選択電圧(VpgmU_L)が印加される。このため、半選択列メモリセルには、Vpgm_HおよびVpgmU_Hの差分に相当する電圧であるVpgmUが印加される。また、半選択行メモリセルには、VpgmU_LおよびVpgm_Lの差分に相当する電圧であるVpgmU'が印加される。さらに、非選択メモリセルには、VpgmU_HおよびVpgmU_Lの差分に相当する電圧であるΔVが印加される。
図23は、本技術の第4の実施の形態におけるオペレーションコードを示す図である。同図のオペレーションコードは、セットの際のVucおよびVurとしてVpgmU_LおよびVpgmU_Hを印加する点で、図11において説明したオペレーションコードと異なる。
図24は、本技術の第4の実施の形態における非選択行印加電圧生成部260および非選択列印加電圧生成部270の出力電圧を示す図である。同図におけるaは、非選択行印加電圧生成部260の出力電圧と制御コードとの関係を表したものである。同図におけるbは、非選択列印加電圧生成部270の出力電圧と制御コードとの関係を表したものである。
図25は、本技術の第4の実施の形態におけるメモリアレイユニット読出し処理(ステップS960)の処理手順の一例を示す図である。本技術の第4の実施の形態におけるアクセス制御部200は、図13において説明した読出し処理のうち、ステップS910に替えて同図の処理(ステップS960)を実行する。
図26は、本技術の第4の実施の形態における書込み処理の処理手順の一例を示す図である。まず、メモリアクセス処理部240は、書込みデータを書込データ保持部210に保持する(ステップS971)。次に、メモリアクセス処理部240は、書込みアドレスを設定する(ステップS972)。次に、メモリアクセス処理部240は、非選択ラインセット電圧設定処理を行う(ステップS980)。次に、メモリアクセス処理部240は、図25において説明したメモリアレイユニット読出し処理を行う(ステップS960)。最後に、メモリアクセス処理部240は、メモリアレイユニット書込み処理を行い(ステップS810)、書込み処理を終了する。
図27は、本技術の第4の実施の形態における非選択ラインセット電圧設定処理(ステップS980)の処理手順の一例を示す図である。同図は、図26において説明した非選択ラインセット電圧設定処理(ステップS980)を表したものである。まず、メモリアクセス処理部240は、制御コードVGur_code_sおよびVGuc_code_sを値「0」にして初期化する(ステップS981)。次に、メモリアクセス処理部240は、参照アレイユニット(390)にオペレーションコードとして値「2b01」を設定する(ステップS983)。次にメモリアクセス処理部240は、セット時のコード設定処理を行い(ステップS990)、制御コードVGur_code_sおよびVGuc_code_sを保持する。
図28は、本技術の第4の実施の形態におけるセット時のコード設定処理(ステップS990)の処理手順の一例を示す図である。同図は、図27において説明したセット時のコード設定(ステップS990)の処理を表したものである。まず、メモリアクセス処理部240は、選択および非選択電圧の設定を行う(ステップS991)。具体的には、メモリアクセス処理部240は、印加電圧生成部250に対して選択列電圧Vc(Vpgm_H)および選択行電圧Vr(Vcal_H)をそれぞれ生成させる。同時に、メモリアクセス処理部240は、非選択列印加電圧生成部270に対して非選択列電圧Vuc(Vcal_H)を生成させ、非選択行印加電圧生成部260に対して非選択行電圧Vur(Vref_H)を生成させる。次に、メモリアクセス処理部240は、参照アレイユニット390のイネーブル信号を値「1」にして、参照セル394等に電圧を印加する(ステップS992)。
図29は、本技術の第4の実施の形態におけるメモリアレイユニット書込み処理(ステップS810)の処理手順の一例を示す図である。この処理は、図26において説明したメモリアレイユニット書込み(ステップS810)の処理を表したものである。まず、メモリアクセス処理部240は、変数loopを値「0」にして初期化する(ステップS811)。次に、メモリアクセス処理部240は、メモリアレイユニット#1(310)乃至#8(380)のオペレーションコードを設定する(ステップS813)。これは、プレリードデータおよび書込みデータに基づいてメモリアレイユニット#1(310)等のオペレーションコードを設定し、オペレーションコード保持部230に保持させることにより行う。次に、メモリアクセス処理部240は、NSetResetを算出する(ステップS818)。
上述の第4の実施の形態では、セットの際に参照閾値電圧による半選択行メモリセルおよび半選択列メモリセルの制御素子301の閾値電圧の推定を行っていた。これに対し、本技術の第5の実施の形態では、セットおよびリセットの際に参照閾値電圧による半選択行メモリセルおよび半選択列メモリセルの制御素子301の閾値電圧の推定を行う。これにより、セットおよびリセットにおいて半選択行メモリセルおよび半選択列メモリセルの制御素子301の導通状態への変化を防止する。半選択行メモリセル等の抵抗変化素子302に印加される電圧を低減し、記憶データの信頼性を向上させる。
図30は、本技術の第5の実施の形態におけるオペレーションコードを示す図である。同図のオペレーションコードは、リセット動作のVucおよびVurとしてVpgmU_HおよびVpgmU_Lを印加する点で、図23において説明したオペレーションコードと異なる。このように、本技術の第5の実施の形態では、セットおよびリセットの両方において半選択行メモリセル等にVpgmU_HおよびVpgmU_Lを印加する。
図31は、本技術の第5の実施の形態における非選択行印加電圧生成部260および非選択列印加電圧生成部270の出力電圧を示す図である。同図は、リセット時の非選択行印加電圧生成部260および非選択列印加電圧生成部270の出力電圧と制御コードとの関係を表したものである。同図におけるaは非選択行印加電圧生成部260の出力電圧を表し、同図におけるbは非選択列印加電圧生成部270の出力電圧を表す。なお、セット時の非選択行印加電圧生成部260および非選択列印加電圧生成部270の出力電圧と制御コードとの関係は、図24において説明した非選択行印加電圧生成部260の出力電圧と制御コードとの関係等と同様であるため、説明を省略する。
図32は、本技術の第5の実施の形態における書込み処理の処理手順の一例を示す図である。まず、メモリアクセス処理部240は、書込みデータを書込データ保持部210に保持する(ステップS831)。次に、メモリアクセス処理部240は、書込みアドレスを設定する(ステップS832)。次に、メモリアクセス処理部240は、図27において説明した非選択ラインセット電圧設定(ステップS980)の処理を行う。次に、メモリアクセス処理部240は、非選択ラインリセット電圧設定(ステップS840)の処理を行う。次に、メモリアクセス処理部240は、図25において説明したメモリアレイユニット読出し(ステップS960)の処理を行う。最後に、メモリアクセス処理部240は、図29において説明したメモリアレイユニット書込み(ステップS810)の処理を行い、書込み処理を終了する。
図33は、本技術の第5の実施の形態における非選択ラインリセット電圧設定処理(ステップS840)の処理手順の一例を示す図である。同図は、図32において説明した非選択ラインリセット電圧設定(ステップS840)の処理を表したものである。まず、メモリアクセス処理部240は、制御コードVGur_code_rおよびVGuc_code_rを値「0」にして初期化する(ステップS841)。次に、メモリアクセス処理部240は、参照アレイユニット390にオペレーションコードとして値「2b10」を設定する(ステップS843)。次に、メモリアクセス処理部240は、リセット時のコード設定処理(ステップS850)を行い、制御コードVGur_code_rおよびVGuc_code_rを取得する。
図34は、本技術の第5の実施の形態におけるリセット時のコード設定処理(ステップS850)の処理手順の一例を示す図である。同図は、図33において説明したリセット時のコード設定(ステップS850)の処理を表したものである。まず、メモリアクセス処理部240は、選択および非選択電圧の設定を行う(ステップS851)。具体的には、メモリアクセス処理部240は、印加電圧生成部250に対して選択列電圧Vc(Vpgm_L)および選択行電圧Vr(Vcal_L)をそれぞれ生成させる。同時に、メモリアクセス処理部240は、非選択列印加電圧生成部270に対して非選択列電圧Vuc(Vcal_L)を生成させ、非選択行印加電圧生成部260に対して非選択行電圧Vur(Vref_L)を生成させる。次に、メモリアクセス処理部240は、参照アレイユニット390のイネーブル信号を値「1」にして、参照セル394等に電圧を印加する(ステップS852)。
上述の本技術の第5の実施の形態では、セットおよびリセットの際に参照閾値電圧の計測を行っていた。これに対し、セット時に計測した参照閾値電圧によりリセット時の半選択行メモリセル等の制御素子301の閾値電圧を推定し、半選択行メモリセル等に電圧を印加してもよい。具体的には、セット時に取得した制御コードVGur_code_sおよびVGuc_code_sと同じ値の制御コードVGur_code_rおよびVGuc_code_rを使用してリセット時の非選択行印加電圧Vur等を設定してもよい。印加される電圧の極性が異なる場合の制御素子301の特性に大きな差異がない場合には、セットおよびリセットにおいて同じ制御コードを使用することができる。これにより、リセットの際の参照閾値電圧の計測を省略することが可能になる。
上述の第1の実施の形態では、双方向に電圧を印加する形式の抵抗変化素子302および制御素子301により構成されたメモリセルを使用していた。これに対し、本技術の第6の実施の形態では、単一方向に電圧を印加する形式の抵抗変化素子および制御素子により構成されたメモリセルを採用し、メモリシステムを簡略化する。
図35は、本技術の第6の実施の形態におけるメモリセルおよび参照セルの構成例を示す図である。同図は、直列に接続された制御素子304および抵抗変化素子305により構成されるメモリセルおよび参照セルの例を表したものである。制御素子304には、例えば、ダイオードを使用することができる。また、抵抗変化素子305には、例えば、PCRAMにより構成された抵抗変化素子305を使用することができる。この抵抗変化素子305は、書込みの際に書込み電流の大きさ等を制御して抵抗変化素子305を非結晶状態および結晶状態に可逆的に変化させる抵抗変化素子である。非結晶状態および結晶状態がそれぞれHRSおよびLRSに該当する。このような構成のメモリにおいて、参照メモリセルを配置して参照閾値電圧の計測を行う。計測した参照閾値電圧により制御素子304の閾値電圧を推定し、メモリセルに電圧を印加する。単一方向に電圧を印加する形式のメモリセルを使用した場合には、印加電圧の極性を変更する必要がないため、双方向に電圧を印加する形式のメモリセルを使用するシステムと比較して、アレイ駆動部311等の構成を簡略化することができる。また、単一方向性の制御素子304は、双方向性の制御素子301と比べて簡単な構成にすることができる。
上述の第1の実施の形態では、抵抗変化素子302および制御素子301により構成されたメモリセルを使用していた。これに対し、本技術の第7の実施の形態では、単一の素子により構成されたメモリセルを採用し、メモリシステムを簡略化する。
図36は、本技術の第7の実施の形態におけるメモリセルおよび参照セルの構成例を示す図である。同図は、素子306により構成されるメモリセルおよび参照セルの例を表したものである。素子306は、印加された電圧に応じて非導通状態から導通状態に閾値電圧を境として変化するとともに導通状態の時に印加された電圧に応じて高抵抗状態および低抵抗状態に変化する素子である。このような構成のメモリセルにおいて、参照メモリセルを配置して参照閾値電圧の計測を行う。計測した参照閾値電圧により素子306の閾値電圧を推定しメモリセルに電圧を印加する。
(1)印加された電圧に応じて非導通状態から導通状態に閾値電圧を境として変化するとともに前記導通状態の時に印加された電圧に応じて高抵抗状態および低抵抗状態に変化するメモリセルと、
印加された電圧に応じて非導通状態から導通状態に参照閾値電圧を境として変化する参照素子を備える参照セルと、
前記参照セルにおいて計測された参照閾値電圧を前記メモリセルの閾値電圧と推定して前記メモリセルのアクセスの際に前記メモリセルに電圧を印加するアクセス制御部と
を具備するメモリ。
(2)前記メモリセルは、印加された電圧に応じて前記非導通状態から前記導通状態に前記閾値電圧を境として変化する制御素子と印加された電圧に応じて前記高抵抗状態および前記低抵抗状態に変化する抵抗変化素子とを備える前記(1)に記載のメモリ。
(3)前記アクセス制御部は、読出しを行う際に前記参照素子を前記非導通状態から前記導通状態に変化させて前記参照閾値電圧の計測を行う前記(1)または(2)に記載のメモリ。
(4)前記データセルは、ページサイズにより分割されたページを単位としてアクセスされ、
前記参照セルは、前記ページ毎に配置され、
前記アクセス制御部は、前記ページ毎に前記参照閾値電圧を前記メモリセルの閾値電圧と推定して前記メモリセルに電圧を印加する
前記(1)から(3)に記載のメモリ。
(5)前記参照セルは、前記ページ毎に複数配置され、
前記アクセス制御部は、前記複数の参照セルにおける参照閾値電圧により前記メモリセルの閾値電圧を推定する
前記(4)に記載のメモリ。
(6)前記アクセス制御部は、前記ページにおける読出しを行う際に前記参照素子を前記非導通状態から前記導通状態に変化させて前記参照閾値電圧の計測を行う前記(4)に記載のメモリ。
(7)前記アクセス制御部は、前記ページにおける書込みの後に前記高抵抗状態の前記メモリセルが存在する場合に前記ページの前記低抵抗状態の前記メモリセルを前記導通状態に変化させて当該変化後の経過時間を前記高抵抗状態の前記メモリセルと略等しいかまたは短い状態にして前記参照閾値電圧を前記ページにおける前記メモリセルの閾値電圧と推定する前記(6)に記載のメモリ。
(8)XYマトリクス状に配置された複数の行信号線および複数の列信号線をさらに具備し、
前記メモリセルは、前記複数の行信号線および前記複数の列信号線の交点に複数配置されて前記交点における前記複数の行信号線のうちの一つと前記交点における前記複数の列信号線のうちの一つとにそれぞれ接続され、
前記参照セルは、前記複数のメモリセル毎に配置され、
前記アクセス制御部は、前記複数のメモリセル毎に配置された前記参照セルの参照閾値電圧を前記メモリセルの閾値電圧と推定して前記メモリセル毎に電圧を印加する
前記(1)に記載のメモリ。
(9)前記アクセス制御部は、前記複数の行信号線のうちの一つと前記複数の列信号線のうちの一つとを選択して前記アクセスを行う前記(8)に記載のメモリ。
(10)前記アクセス制御部は、前記複数の行信号線のうちの一つである選択行信号線と前記複数の列信号線のうちの一つである選択列信号線との間に接続された前記メモリセルの書込みを行う際に前記選択行信号線と前記選択列信号線を除く前記列信号線との間に接続された前記メモリセルである半選択行メモリセルの閾値電圧および前記選択列信号線と前記選択行信号線を除く前記行信号線との間に接続された前記メモリセルである半選択列メモリセルの閾値電圧を前記参照閾値電圧により推定して前記半選択行メモリセルおよび前記半選択列メモリセルに電圧を印加する前記(9)に記載のメモリ。
(11)前記アクセスに係る読出しデータの誤り検出および誤り訂正を行う誤り検出訂正部をさらに具備し、
前記アクセス制御部は、前記誤り検出訂正部において前記読出しデータの誤りが検出された際に前記参照閾値電圧を前記メモリセルの閾値電圧と推定して前記メモリセルに電圧を印加する
前記(1)に記載のメモリ。
(12)印加された電圧に応じて非導通状態から導通状態に閾値電圧を境として変化するとともに前記導通状態の時に印加された電圧に応じて高抵抗状態および低抵抗状態に変化するメモリセルと、
印加された電圧に応じて非導通状態から導通状態に参照閾値電圧を境として変化する参照素子を備える参照セルと、
前記参照セルにおいて計測された参照閾値電圧を前記メモリセルの閾値電圧と推定して前記メモリセルのアクセスの際に前記メモリセルに電圧を印加するアクセス制御部と
を備えるメモリと、
前記メモリにアクセスするホストコンピュータと
を具備する情報処理システム。
(13)印加された電圧に応じて非導通状態から導通状態に参照閾値電圧を境として変化する参照素子を備える参照セルにおいて計測された前記参照閾値電圧を印加された電圧に応じて非導通状態から導通状態に閾値電圧を境として変化するとともに前記導通状態の時に印加された電圧に応じて高抵抗状態および低抵抗状態に変化するメモリセルの前記閾値電圧と推定して前記メモリセルのアクセスの際に前記メモリセルに電圧を印加するアクセス制御手順を具備するメモリの制御方法。
20 メモリコントローラ
21 ホストコンピュータインターフェース
22 メモリアクセス制御部
23 誤り検出訂正部
24 メモリインターフェース
30 メモリ
100 メモリコントローラインターフェース
200 アクセス制御部
210 書込データ保持部
220 読出データ保持部
230 オペレーションコード保持部
240 メモリアクセス処理部
250 印加電圧生成部
260 非選択行印加電圧生成部
270 非選択列印加電圧生成部
300 メモリアレイ
301、304 制御素子
302、305 抵抗変化素子
303 参照素子
306 素子
310〜380 メモリアレイユニット
311、391 アレイ駆動部
312、392 行信号線
313、393 列信号線
314〜317 メモリセル
390、490 参照アレイユニット
394〜397 参照セル
Claims (12)
- 印加された電圧に応じて非導通状態から導通状態に閾値電圧を境として変化するとともに前記導通状態の時に印加された電圧に応じて高抵抗状態および低抵抗状態に変化するメモリセルと、
印加された電圧に応じて非導通状態から導通状態に参照閾値電圧を境として変化する参照素子を備える参照セルと、
前記参照セルにおいて計測された参照閾値電圧を前記メモリセルの閾値電圧と推定して前記メモリセルのアクセスの際に前記メモリセルに電圧を印加するアクセス制御部と
を具備し、
前記アクセス制御部は、読出しを行う際に前記参照素子を前記非導通状態から前記導通状態に変化させて前記参照閾値電圧の計測を行い、
前記閾値電圧は、前記メモリセルが前記非導通状態から前記導通状態に変化したときからの経過時間に応じて変化し、
前記参照セルは、前記メモリセルと同じ構成の素子を有する
メモリ。 - 前記メモリセルは、印加された電圧に応じて前記非導通状態から前記導通状態に前記閾値電圧を境として変化する制御素子と印加された電圧に応じて前記高抵抗状態および前記低抵抗状態に変化する抵抗変化素子とを備える請求項1記載のメモリ。
- 前記メモリセルは、ページサイズにより分割されたページを単位としてアクセスされ、
前記参照セルは、前記ページ毎に配置され、
前記アクセス制御部は、前記ページ毎に前記参照閾値電圧を前記メモリセルの閾値電圧と推定して前記メモリセルに電圧を印加する
請求項1記載のメモリ。 - 前記参照セルは、前記ページ毎に複数配置され、
前記アクセス制御部は、前記複数の参照セルにおける参照閾値電圧により前記メモリセルの閾値電圧を推定する
請求項3記載のメモリ。 - 前記アクセス制御部は、前記ページにおける読出しを行う際に前記参照素子を前記非導通状態から前記導通状態に変化させて前記参照閾値電圧の計測を行う請求項3記載のメモリ。
- 前記アクセス制御部は、前記ページにおける書込みの後に前記高抵抗状態の前記メモリセルが存在する場合に前記ページの前記低抵抗状態の前記メモリセルを前記導通状態に変化させて当該変化後の経過時間を前記高抵抗状態の前記メモリセルと略等しいかまたは短い状態にして前記参照閾値電圧を前記ページにおける前記メモリセルの閾値電圧と推定する請求項5記載のメモリ。
- XYマトリクス状に配置された複数の行信号線および複数の列信号線をさらに具備し、
前記メモリセルは、前記複数の行信号線および前記複数の列信号線の交点に複数配置されて前記交点における前記複数の行信号線のうちの一つと前記交点における前記複数の列信号線のうちの一つとにそれぞれ接続され、
前記参照セルは、前記複数のメモリセル毎に配置され、
前記アクセス制御部は、前記複数のメモリセル毎に配置された前記参照セルの参照閾値電圧を前記メモリセルの閾値電圧と推定して前記メモリセル毎に電圧を印加する
請求項1記載のメモリ。 - 前記アクセス制御部は、前記複数の行信号線のうちの一つと前記複数の列信号線のうちの一つとを選択して前記アクセスを行う請求項7記載のメモリ。
- 前記アクセス制御部は、前記複数の行信号線のうちの一つである選択行信号線と前記複数の列信号線のうちの一つである選択列信号線との間に接続された前記メモリセルの書込みを行う際に前記選択行信号線と前記選択列信号線を除く前記列信号線との間に接続された前記メモリセルである半選択行メモリセルの閾値電圧および前記選択列信号線と前記選択行信号線を除く前記行信号線との間に接続された前記メモリセルである半選択列メモリセルの閾値電圧を前記参照閾値電圧により推定して前記半選択行メモリセルおよび前記半選択列メモリセルに電圧を印加する請求項8記載のメモリ。
- 前記アクセスに係る読出しデータの誤り検出および誤り訂正を行う誤り検出訂正部をさらに具備し、
前記アクセス制御部は、前記誤り検出訂正部において前記読出しデータの誤りが検出された際に前記参照閾値電圧を前記メモリセルの閾値電圧と推定して前記メモリセルに電圧を印加する
請求項1記載のメモリ。 - 印加された電圧に応じて非導通状態から導通状態に閾値電圧を境として変化するとともに前記導通状態の時に印加された電圧に応じて高抵抗状態および低抵抗状態に変化するメモリセルと、
印加された電圧に応じて非導通状態から導通状態に参照閾値電圧を境として変化する参照素子を備える参照セルと、
前記参照セルにおいて計測された参照閾値電圧を前記メモリセルの閾値電圧と推定して前記メモリセルのアクセスの際に前記メモリセルに電圧を印加するアクセス制御部と
を備えるメモリと、
前記メモリにアクセスするホストコンピュータと
を具備し、
前記アクセス制御部は、読出しを行う際に前記参照素子を前記非導通状態から前記導通状態に変化させて前記参照閾値電圧の計測を行い、
前記閾値電圧は、前記メモリセルが前記非導通状態から前記導通状態に変化したときからの経過時間に応じて変化し、
前記参照セルは、前記メモリセルと同じ構成の素子を有する
情報処理システム。 - 印加された電圧に応じて非導通状態から導通状態に参照閾値電圧を境として変化する参照素子を備える参照セルにおいて計測された前記参照閾値電圧を印加された電圧に応じて非導通状態から導通状態に閾値電圧を境として変化するとともに前記導通状態の時に印加された電圧に応じて高抵抗状態および低抵抗状態に変化するメモリセルの前記閾値電圧と推定して前記メモリセルのアクセスの際に前記メモリセルに電圧を印加するアクセス制御手順を具備し、
前記アクセス制御手順において、読出しを行う際に前記参照素子を前記非導通状態から前記導通状態に変化させて前記参照閾値電圧の計測を行い、
前記閾値電圧は、前記メモリセルが前記非導通状態から前記導通状態に変化したときからの経過時間に応じて変化し、
前記参照セルは、前記メモリセルと同じ構成の素子を有する
メモリの制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015168204A JP6520576B2 (ja) | 2015-08-27 | 2015-08-27 | メモリ、情報処理システムおよびメモリの制御方法 |
PCT/JP2016/067623 WO2017033534A1 (ja) | 2015-08-27 | 2016-06-14 | メモリ、情報処理システムおよびメモリの制御方法 |
US15/749,624 US11081178B2 (en) | 2015-08-27 | 2016-06-14 | Memory, information processing system, and method of controlling memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015168204A JP6520576B2 (ja) | 2015-08-27 | 2015-08-27 | メモリ、情報処理システムおよびメモリの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017045493A JP2017045493A (ja) | 2017-03-02 |
JP6520576B2 true JP6520576B2 (ja) | 2019-05-29 |
Family
ID=58099919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015168204A Expired - Fee Related JP6520576B2 (ja) | 2015-08-27 | 2015-08-27 | メモリ、情報処理システムおよびメモリの制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11081178B2 (ja) |
JP (1) | JP6520576B2 (ja) |
WO (1) | WO2017033534A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016053808A (ja) * | 2014-09-03 | 2016-04-14 | ソニー株式会社 | 記憶制御装置、記憶装置、および、記憶制御方法 |
US10290327B2 (en) * | 2017-10-13 | 2019-05-14 | Nantero, Inc. | Devices and methods for accessing resistive change elements in resistive change element arrays |
WO2019116932A1 (ja) * | 2017-12-11 | 2019-06-20 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
US10761754B2 (en) * | 2018-08-07 | 2020-09-01 | Micron Technology, Inc. | Adjustment of a pre-read operation associated with a write operation |
US11170853B2 (en) * | 2020-03-04 | 2021-11-09 | Micron Technology, Inc. | Modified write voltage for memory devices |
TWI768939B (zh) * | 2021-05-31 | 2022-06-21 | 力晶積成電子製造股份有限公司 | 記憶體裝置 |
CN113409839A (zh) * | 2021-06-28 | 2021-09-17 | 芯天下技术股份有限公司 | 存储单元门限电压读取方法、装置、电子设备及存储介质 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2853217B2 (ja) * | 1989-11-21 | 1999-02-03 | 日本電気株式会社 | 半導体メモリ |
JP4890016B2 (ja) * | 2005-03-16 | 2012-03-07 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
KR20090126587A (ko) | 2008-06-04 | 2009-12-09 | 삼성전자주식회사 | 상 변화 메모리 장치 및 그것의 읽기 방법 |
JP4940287B2 (ja) * | 2009-08-06 | 2012-05-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR101802448B1 (ko) * | 2010-10-12 | 2017-11-28 | 삼성전자주식회사 | 상변화 메모리 장치 및 상변화 메모리 장치의 리라이트 동작 방법 |
US8719647B2 (en) * | 2011-12-15 | 2014-05-06 | Micron Technology, Inc. | Read bias management to reduce read errors for phase change memory |
WO2013094169A1 (ja) * | 2011-12-19 | 2013-06-27 | パナソニック株式会社 | 不揮発性記憶装置及びその製造方法 |
KR20140028480A (ko) * | 2012-08-29 | 2014-03-10 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 및 그것의 동작 방법 |
-
2015
- 2015-08-27 JP JP2015168204A patent/JP6520576B2/ja not_active Expired - Fee Related
-
2016
- 2016-06-14 US US15/749,624 patent/US11081178B2/en active Active
- 2016-06-14 WO PCT/JP2016/067623 patent/WO2017033534A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2017045493A (ja) | 2017-03-02 |
US11081178B2 (en) | 2021-08-03 |
US20180226125A1 (en) | 2018-08-09 |
WO2017033534A1 (ja) | 2017-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6520576B2 (ja) | メモリ、情報処理システムおよびメモリの制御方法 | |
US8493770B2 (en) | Non-volatile semiconductor storage device with concurrent read operation | |
US8560923B2 (en) | Semiconductor memory device | |
TWI690922B (zh) | 記憶體裝置、記憶體系統及記憶體控制方法 | |
US9257167B2 (en) | Resistance change memory | |
WO2017048411A1 (en) | Cross point memory control | |
JP6891817B2 (ja) | メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法 | |
CN103631724A (zh) | 存储控制装置、存储装置、信息处理系统及存储控制方法 | |
US10031865B2 (en) | Memory system, storage device, and method for controlling memory system | |
WO2016143170A1 (en) | Semiconductor storage device | |
US20170372797A1 (en) | Method for screening bad column in data storage medium | |
JP6202576B2 (ja) | 不揮発性記憶装置およびその制御方法 | |
US20140219014A1 (en) | Nonvolatile Memory Device and Writing Method Thereof | |
WO2017138235A1 (ja) | メモリコントローラ、不揮発性メモリおよびメモリコントローラの制御方法 | |
CN103578527A (zh) | 写入驱动器电路、使用其的半导体装置以及存储系统 | |
US11024376B2 (en) | Memory apparatus and method of controlling memory apparatus | |
US20150261602A1 (en) | Resistance change memory | |
US20190080757A1 (en) | Semiconductor memory device | |
US20140025907A1 (en) | Storage control apparatus, storage apparatus, and processing methods thereof | |
US10310742B2 (en) | Memory controller, storage apparatus, information processing system, and method for controlling nonvolatile memory | |
JP6599494B2 (ja) | 半導体記憶装置 | |
US20180322940A1 (en) | Memory system and operation method of the same | |
CN106158015A (zh) | 阻变式存储器装置、读/写电路单元及其操作方法 | |
US11262936B2 (en) | Memory controller, storage device, information processing system, and memory control method | |
JPWO2020031435A1 (ja) | 記憶制御装置、記憶装置および記憶制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190415 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6520576 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |