JP6520204B2

JP6520204B2 - オーディオデータ処理装置

Info

Publication number: JP6520204B2
Application number: JP2015035504A
Authority: JP
Inventors: 博宣成田
Original assignee: Teac Corp
Current assignee: Teac Corp
Priority date: 2015-02-25
Filing date: 2015-02-25
Publication date: 2019-05-29
Anticipated expiration: 2035-02-25
Also published as: CN105913862A; US9568991B2; US20160246361A1; CN105913862B; JP2016157000A

Description

本発明はオーディオデータ処理装置に関し、特に入力端子、スルー端子、及び出力端子を備えた装置におけるスルー出力の処理に関する。

入力端子、スルー端子及び出力端子を備えた録音装置や電子楽器等が知られている。

特許文献１には、ノイズ等がＭＩＤＩケーブル上にのりやすくなる問題に鑑み、効率的に電子機器同士のネットワークを構築することを目的として、出力端子とスルー端子を共通化した電子楽器が記載されている。

特許文献２には、演奏データを出力する機能を備えた電子楽器においてソフトスルーの切替の操作を簡単化することを目的として、出力端子とスルー端子を共通化するとともに、入力データと内部データの出力状態に応じて自動的に内部出力とスルー出力を切り替える技術が記載されている。

特許第２６５０４８１号特開平６−２６６３５３号公報

ところで、入力端子、スルー端子及び出力端子を備えた録音装置や電子楽器等のデータ記録装置において、装置の電源がオフした場合にもスルー端子から入力信号をスルー出力するためには、入力端子とスルー端子を接続する必要がある。しかしながら、電源オフ時の入力端子とスルー端子の接続切替によりスルー出力に切替ノイズが生じることとなり、外部機器にスルー出力する信号の品質が低下してしまう。

本発明の目的は、装置の電源がオン状態からオフ状態に切り替わった場合においても、スルー出力に切替ノイズが生じないオーディオデータ処理装置を提供することにある。

本発明は、外部からの第１のオーディオデータが入力される入力端子と、前記第１のオーディオデータを外部に出力するスルー端子と、前記入力端子からの前記第１のオーディオデータを信号処理する信号処理部と、前記信号処理部で信号処理された第２のオーディオデータを外部に出力する出力端子と、電源スイッチと、前記入力端子と前記スルー端子との接続／遮断、及び前記スルー端子と前記信号処理部との接続／遮断を切り替えるリレー回路と、を備え、前記信号処理部は、前記電源スイッチがオン状態の場合に前記入力端子からの前記第１のオーディオデータをそのまま前記スルー端子に出力し、かつ、前記電源スイッチがオフ状態の場合にも前記入力端子からの前記第１のオーディオデータをそのまま前記スルー端子に出力し、前記リレー回路は、前記電源スイッチがオン状態及びオフ状態のいずれの場合にも前記入力端子と前記スルー端子を遮断するとともに前記スルー端子と前記信号処理部を接続し、外部電源喪失の場合に前記入力端子と前記スルー端子を接続するとともに前記スルー端子と前記信号処理部を遮断する、ことを特徴とする。

本発明では、電源スイッチがオフ状態であっても、オン状態の場合と同様に、信号処理部が入力端子からの第１のオーディオデータをそのままスルー端子に出力する。従って、電源オン時とオフ時とで、スルー出力の経路が切り替わることがなく同一の信号経路で出力されるので、切替に伴うノイズがスルー出力に生じることはない。通常、電源オフ状態では信号処理部の動作は停止するが、本発明では、信号処理部の少なくともスルー機能は電源オフ時にもそのまま動作し続ける。

本発明の１つの実施形態では、前記信号処理部は、前記電源スイッチがオン状態の場合に前記入力端子からの前記第１のオーディオデータをそのまま前記スルー端子に出力し、かつ、前記電源スイッチがオフ状態の場合にも前記入力端子からの前記第１のオーディオデータをそのまま前記スルー端子に出力する第１信号処理部と、前記電源スイッチがオン状態の場合に前記入力端子からの前記第１のオーディオデータを信号処理して記録媒体に記録し、かつ、前記電源スイッチがオフ状態の場合に動作を停止する第２信号処理部とを備える。

本発明の他の実施形態では、前記信号処理部に動作用電力を供給する電力供給部をさらに備え、前記電力供給部は、前記電源スイッチがオン状態の場合に前記第１信号処理部及び前記第２信号処理部に前記動作用電力を供給し、前記電源スイッチがオフ状態の場合に前記第１信号処理部に前記動作用電力を供給し続け前記第２信号処理部には供給しない。

本発明のさらに他の実施形態では、前記入力端子、出力端子及びスルー端子は、ＭＡＤＩインタフェースカードとして装着されるものであり、前記電力供給部は、装着されたＭＡＤＩインタフェースカードに前記スルー端子が存在しないことを検知した場合に、前記電源スイッチがオフ状態のときに前記第１信号処理部に前記動作用電力を供給しない。

本発明によれば、装置の電源がオン状態からオフ状態に切り替わった場合においても、スルー出力に切替ノイズが生じず、高品質出力を維持できる。

実施形態の構成ブロック図である。実施形態の電源オン時の動作説明図である。実施形態の電源オフ時の動作説明図である。実施形態の外部電源喪失時の動作説明図である。実施形態のリレー回路の構成図である。

以下、図面に基づき本発明の実施形態について、オーディオデータ処理装置としてオーディオ信号を処理して複数トラックに記録するマルチトラックレコーダ（ＭＴＲ）を例にとり説明する。

図１は、ＭＴＲ１０の構成ブロック図である。ＭＴＲ１０は、ＡＣ電源１２ａ，１２ｂ、電源ユニット１４ａ，１４ｂ、電源スイッチ（ＳＷ）１８、ＤＣ電源生成回路２０、ＦＰＧＡ（Field Programmable Gate Array）２２、入力回路２４、出力回路２６，２８、ＣＰＵ３２を備え、さらに入力端子ＩＮ端子、スルー端子ＴＨＲＵ端子、出力端子ＯＵＴ端子を備える。

ＭＴＲ１０は、これ以外に制御プログラムを記憶するフラッシュＲＯＭ、信号処理したオーディオデータを記録するための記憶媒体、ＴＦＴ等の表示ディスプレイ、ＵＳＢコネクタ、アナログ音声出力端子、ＤＡＣ（Digital Analog Converter）等を備えるが、これらはマルチトラックレコーダとして公知であるためその説明は省略する。

ＩＮ端子、ＴＨＲＵ端子、ＯＵＴ端子、入力回路２４、出力回路２６，２８、及びＦＧＰＡ２２は、例えばＭＡＤＩ（Multi-channel Audio Digital Interface）インタフェースカード１１に設けられ、ＭＴＲ１０本体の所定のスロットに装着することでＭＴＲ１０に搭載される。より詳細には、ＦＰＧＡ２２は、インタフェースカード側のＦＰＧＡ２２ａと、ＭＴＲ１０の本体側のＦＰＧＡ２２ｂから構成され、インタフェースカード１１がスロットに装着されることでコネクタを介してＦＰＧＡ２２ａとＦＰＧＡ２２ｂが接続される。

ＡＣ電源１２ａ，１２ｂは、外部のＡＣ電源と電源コードを介して接続される。ＡＣ電源１２ａ、１２ｂは、それぞれＡＣ／ＤＣ電源ユニット１４ａ、１４ｂ、及びダイオード１６ａ、１６ｂに接続される。

ＡＣ電源１２ａ，ＡＣ／ＤＣ電源ユニット１４ａ及びダイオード１６ａと、ＡＣ電源１２ｂ，ＡＣ／ＤＣ電源ユニット１４ｂ及びダイオード１６ｂは、２重系あるいは冗長系を構成し、ダイオード１６ａ、１６ｂからのＤＣ電力はＤＣ電源生成回路２０に供給される。
一方の外部ＡＣ電源あるいは電源系に異常が生じた場合でもいずれかの電源系からの電力で装置を継続駆動できる。

電源スイッチ（ＳＷ）１８は、装置のフロントパネル等に設けられ、装置の電源オン／オフを切り替える。電源スイッチ１８の操作信号は、ＤＣ電源生成回路２０に供給される。

ＤＣ電源生成回路２０は、冗長系の電源回路からのＤＣ電力を受け、装置各部に動作用電力を供給する。

ＦＰＧＡ（Field Programmable Gate Array）２２は、インタフェースカード側のＦＰＧＡ２２ａと本体側のＦＰＧＡ２２ｂから構成される。ＦＰＧＡ２２は、信号処理部として機能し、ＤＣ電源生成回路２０からの動作用電力の供給を受けて動作し、入力信号に対して各種エフェクト処理、イコライジング処理、ミキシング処理等を施して記憶媒体に記録する。より詳細には、本体側のＦＰＧＡ２２ｂが入力信号に対して各種エフェクト処理、イコライジング処理、ミキシング処理等を施して記憶媒体に記録する。本実施形態では、入力信号を処理して６４トラックにオーディオデータを記録する。６４トラックの全てがステレオトラックでもよく、一部はモノラルトラックでもよい。また、ステレオとモノラルを適宜切替可能であってもよい。記憶媒体は、例えばＳＤカード等の半導体メモリであるがこれに限定されない。また、ＦＰＧＡ２２は、記憶媒体に記憶されたオーディオデータを読み出して出力端子ＯＵＴ端子から外部機器に出力する。さらに、ＦＰＧＡ２２は、入力信号をそのまま外部にスルー出力するスルー機能を有する。より詳細には、インタフェースカード１１側のＦＰＧＡ２２ａが入力信号をそのまま外部にスルー出力する。すなわち、
ＦＰＧＡ２２＝ＦＰＧＡ２２ａ＋ＦＰＧＡ２２ｂ
ＦＰＧＡ２２ａ：入力信号をそのまま外部にスルー出力
ＦＰＧＡ２２ｂ：入力信号に対して各種処理を施して記憶媒体に記録
である。

入力端子であるＩＮ端子は、外部からオーディオ信号を入力し、リレー回路３０を介して入力回路２４に供給する。入力回路２４は、入力信号をＦＰＧＡ２２に供給する。

スルー端子であるＴＨＲＵ端子は、リレー回路３０を介して出力回路２６に接続される。ＦＰＧＡ２２は、スルー機能を実行する場合には出力回路２６及びリレー回路３０を介して入力信号をそのままスルー端子ＴＨＲＵ端子から出力する。

出力端子であるＯＵＴ端子は、出力回路２８に接続される。ＦＰＧＡ２２は、各種処理済みのオーディオデータを出力回路２８を介して出力端子ＯＵＴ端子から出力する。

ＣＰＵ３２は、フラッシュＲＯＭに記憶された制御プログラムに従い、ＭＴＲ１０の各部動作を制御する。ＣＰＵ３２は、フロントパネルに設けられた各種操作ボタンの操作信号に応じて各部の動作、特にＦＰＧＡ２２の動作を制御する。また、ＣＰＵ３２は、電源スイッチ（ＳＷ）１８の操作信号に応じてＤＣ電源生成回路２０の動作を制御する。

すなわち、ＣＰＵ３２は、電源スイッチ（ＳＷ）１８がオンされた場合、このオン信号に応じてＤＣ電源生成回路２０を制御し、ＭＴＲ１０の各部、具体的にはＦＰＧＡ２２、入力回路２４、出力回路２６，２８、リレー回路３０に動作用電力を供給する。このとき、リレー回路３０は、ＣＰＵ３２からの指令により、ＩＮ端子とＴＨＲＵ端子の接続を遮断し、出力回路２６とＴＨＲＵ端子を接続する。従って、ＩＮ端子からの入力信号は、ＦＰＧＡ２２、より詳細にはＦＰＧＡ２２ａを介してのみＴＨＲＵ端子から出力される。

また、ＣＰＵ３２は、電源スイッチ（ＳＷ）１８がオフされた場合、このオフ信号に応じてＤＣ電源生成回路２０を制御し、ＦＰＧＡ２２、入力回路２４、出力回路２６及びリレー回路３０への電力供給を維持し、これらを動作状態に維持する。より詳細には、ＦＰＧＡ２２ａへの電力供給を維持し、ＦＰＧＡ２２ｂへの電力供給を遮断する。従って、たとえ電源オフ状態であっても、ＩＮ端子からの入力信号は、ＦＰＧＡ２２ａを介してＴＨＲＵ端子から出力される。電源オン時と電源オフ時でスルー出力の経路は同一であることに留意されたい。すなわち、本実施形態では、電源のオン／オフ切替に伴うスルー出力の切替が生じず、スルー出力に切替ノイズが生じない。また、ＩＮ端子からの入力信号は、入力回路２４と出力回路２６を通ることによりバイアスされるため、伝送ケーブルで生じる信号レベルの損失が補償される。

なお、電源オフ時もＦＰＧＡ２２ａには動作用電力が供給されるが、これはＩＮ端子からの入力信号をそのまま出力回路２６を介してＴＨＲＵ端子に出力するためであり、ＦＰＧＡ２２ｂには動作用電力が供給されず電源オン時のような入力信号に対する各種エフェクト処理やイコライジング処理、ＳＤカードへの書き込み処理等は実行しない。従って、電源オフ時における電力消費も最小限に抑制される。

また、本実施形態では、上記のように電源系が２重系あるいは冗長系であるため、外部電源の異常があってもＭＴＲ１０は動作を継続することが可能であるが、仮に、２重系のいずれにも異常が生じて外部電力が遮断された場合、ＣＰＵ３２はこれを検知してリレー回路３０に指令し、ＩＮ端子とＴＨＲＵ端子を接続し、ＴＨＲＵ端子と出力回路２６を遮断する。これにより、ＩＮ端子からの入力信号をそのままＴＨＲＵ端子に出力することが可能である。

次に、本実施形態における動作について、電源オン時、電源オフ時、外部電源喪失時に分けて詳細に説明する。

＜電源オン時＞
図２は、電源オン時の動作状態を示す。リレー回路３０は、ＩＮ端子とＴＨＲＵ端子を遮断し、ＴＨＲＵ端子と出力回路２６を接続する。

ＩＮ端子からの入力信号は、
ＩＮ端子→リレー回路３０→入力回路２４→ＦＰＧＡ２２ａ→ＦＰＧＡ２２ｂ
と供給される。ＦＰＧＡ２２ｂは、入力信号を処理して記憶媒体に記憶する。また、ＦＰＧＡ２２ａは、入力信号を処理せずそのまま出力回路２６に出力する。さらに、ＦＰＧＡ２２ａ、２２ｂは、操作ボタンからの操作信号に応じ、ＣＰＵ３２の指令に従い処理済みのオーディオデータを出力回路２８に出力する。

従って、スルー出力に関しては、
ＩＮ端子→リレー回路３０→入力回路２４→ＦＰＧＡ２２ａ→出力回路２６
→リレー回路３０→ＴＨＲＵ端子
と信号が供給される。図において、スルー出力の経路を破線１００で示す。なお、処理済みのオーディオデータは、
ＦＰＧＡ２２ｂ→ＦＰＧＡ２２ａ→出力回路２８→ＯＵＴ端子
と供給される。図において、この出力信号の経路も別の破線２００で示す。

＜電源オフ時＞
図３は、電源オフ時の動作状態を示す。リレー回路３０は、電源オン時と同様の状態にある。すなわち、ＩＮ端子とＴＨＲＵ端子を遮断し、ＴＨＲＵ端子と出力回路２６を接続する。

ＩＮ端子からの入力信号は、
ＩＮ端子→リレー回路３０→入力回路２４→ＦＰＧＡ２２ａ
と供給される。ＦＰＧＡ２２ａには、電源オフ時にもＤＣ電源生成回路２０から動作用電力が供給されて動作状態が維持され、入力信号をそのまま出力回路２６に出力する。

従って、スルー出力に関しては、
ＩＮ端子→リレー回路３０→入力回路２４→ＦＰＧＡ２２ａ→出力回路２６
→リレー回路３０→ＴＨＲＵ端子
と信号が供給される。電源オン時と電源オフ時のスルー出力経路は全く同一である。

なお、電源スイッチ（ＳＷ）１８の状態は、通常、スイッチ近傍に設けられたＬＥＤの点灯／消灯状態で表示される。電源スイッチ（ＳＷ）１６がオフされた場合、ＦＰＧＡ２２ａには動作用電力が供給され続けるが、ＭＴＲ１０全体としては動作を停止するのでＬＥＤは消灯状態となる。従って、ユーザは電源オフ時にもＦＰＧＡ２２ａに電力が供給され動作状態にあることを意識しない。ＦＰＧＡ２２ａは、電源オフ後にもバックグラウンドでスルー処理を維持するといえる。

＜外部電源喪失時＞
ＡＣ電源１２ａ，１２ｂのいずれか一方に異常が生じた場合でも、正常な他方から電力供給を受けることができるので、上記の電源オン時及び電源オフ時の動作を維持できる。

図４は、ＡＣ電源１２ａ，１２ｂの両方に異常が生じた場合の動作状態である。リレー回路３０は、ＣＰＵ３２からの指令により、ＩＮ端子とＴＨＲＵ端子を接続し、ＴＨＲＵ端子と出力回路２６を遮断する。

ＩＮ端子からの入力信号は、
ＩＮ端子→リレー回路３０→ＴＨＲＵ端子
と供給される。

ＡＣ電源１２ａ，１２ｂからの電力供給がないためＦＰＧＡ２２も動作を停止し、スルー機能を実行することができないが、リレー回路３０によりＩＮ端子とＴＨＲＵ端子が接続されているので、スルー機能自体は維持される。

図５は、リレー回路３０の一つの構成例である。リレー回路３０は、切替スイッチ３４から構成される。切替スイッチ３４は、ＣＰＵ３２からの指令により接点ａ及び接点ｂとの間で選択的に切り替えられる。接点ａは出力回路２６に接続され、接点ｂはＩＮ端子に接続される。

切替スイッチ３４は、電源オン時及び電源オフ時においていずれも接点ａに切り替えられる。これにより、ＩＮ端子とＴＨＲＵ端子は遮断され、ＴＨＲＵ端子と出力回路２６は接続される。また、切替スイッチ３４は、ＡＣ電源喪失時には接点ｂに切り替えられる。これにより、ＩＮ端子とＴＨＲＵ端子は接続され、ＴＨＲＵ端子と出力回路２６は遮断される。

以上のように、本実施形態では、電源オン状態からオフ状態に切り替わっても、スルー出力の経路はそのまま維持されるため、スルー出力に切替ノイズが生じることはなく、スルー出力の信号品質を維持することができる。また、入力回路２４と出力回路２６により入力信号レベルの損失が補償されるため、スルー出力の信号品質を高レベルに維持することができる。また、外部電源に異常が生じても、スルー機能を維持して外部機器にスルー出力することができる。

本実施形態では、ＩＮ端子、ＴＨＲＵ端子及びＯＵＴ端子を備えたＭＴＲ１０について説明したが、ＭＴＲ１０のスロットに装着されるインタフェースカードによっては、ＩＮ端子及びＯＵＴ端子のみで、ＴＨＲＵ端子が存在しない場合もあり得る。この場合、ＣＰＵ３２は、装着されたインタフェースカードのＩＤからＴＨＲＵ端子が存在しないことを検知し、電源オフ時にはＦＰＧＡ２２ａ等に動作用電力を供給せずその動作を停止することが望ましい。すなわち、ＣＰＵ３２は、ＭＴＲ１０にＴＨＲＵ端子が存在するか否かを判定し、ＴＨＲＵ端子が存在する場合のみ、電源オフ時においてもＦＰＧＡ２２ａに電力を供給し続けるように制御するのが望ましい。

また、本実施形態では、ＩＮ端子、ＴＨＲＵ端子、ＯＵＴ端子、入力回路２４、出力回路２６，２８、ＦＰＧＡ２２ａがＭＡＤＩインタフェースカードに搭載され、このインタフェースカードをＭＴＲ１０の本体スロットに装着する構成であるが、ＭＴＲ１０の本体に当初からこれらの部材が組み込まれていてもよい。

また、本実施形態では、ＦＰＧＡ２２がＦＰＧＡ２２ａとＦＰＧＡ２２ｂから構成されているが、単一のＦＰＧＡ２２であってもよい。この場合、単一のＦＰＧＡ２２は、電源スイッチ（ＳＷ）１８がオン状態においてＩＮ端子からの入力信号に対して所定の信号処理を施して記録媒体に記録するとともに入力信号をそのままＴＨＲＵ端子に出力し、電源スイッチ（ＳＷ）１８がオフ状態になるとＩＮ端子からの入力信号をそのままＴＨＲＵ端子に出力する。ＤＣ電源生成回路２０は、電源オフ状態でも単一のＦＰＧＡ２２への動作用電力を供給し続ける。

また、本実施形態では、入力回路２４を介して入力信号を入力し、出力回路２６を介してスルー出力しているが、スルー出力に切替ノイズを生じさせないことのみを目的とするのであれば、リレー回路３０とＦＰＧＡ２２との間に入力回路２４と出力回路２６のいずれか一方あるいは両方が存在しない信号経路にも適用可能である。

１０マルチトラックレコーダ（ＭＴＲ）、１２ａ，１２ｂＡＣ電源、１４ａ，１４ｂＡＣ／ＤＣ電源ユニット、１６ａ，１６ｂダイオード、１８電源スイッチ（ＳＷ）、２０ＤＣ電源生成回路、２２ＦＰＧＡ、２２ａインタフェースカード側ＦＰＧＡ、２２ｂ本体側ＦＰＧＡ、２４入力回路、２６，２８出力回路、３０リレー回路。

Claims

外部からの第１のオーディオデータが入力される入力端子と、
前記第１のオーディオデータを外部に出力するスルー端子と、
前記入力端子からの前記第１のオーディオデータを信号処理する信号処理部と、
前記信号処理部で信号処理された第２のオーディオデータを外部に出力する出力端子と、
電源スイッチと、
前記入力端子と前記スルー端子との接続／遮断、及び前記スルー端子と前記信号処理部との接続／遮断を切り替えるリレー回路と、
を備え、
前記信号処理部は、前記電源スイッチがオン状態の場合に前記入力端子からの前記第１のオーディオデータをそのまま前記スルー端子に出力し、かつ、前記電源スイッチがオフ状態の場合にも前記入力端子からの前記第１のオーディオデータをそのまま前記スルー端子に出力し、
前記リレー回路は、前記電源スイッチがオン状態及びオフ状態のいずれの場合にも前記入力端子と前記スルー端子を遮断するとともに前記スルー端子と前記信号処理部を接続し、外部電源喪失の場合に前記入力端子と前記スルー端子を接続するとともに前記スルー端子と前記信号処理部を遮断する、
ことを特徴とするオーディオデータ処理装置。
前記信号処理部は、
前記電源スイッチがオン状態の場合に前記入力端子からの前記第１のオーディオデータをそのまま前記スルー端子に出力し、かつ、前記電源スイッチがオフ状態の場合にも前記入力端子からの前記第１のオーディオデータをそのまま前記スルー端子に出力する第１信号処理部と、
前記電源スイッチがオン状態の場合に前記入力端子からの前記第１のオーディオデータを信号処理して記録媒体に記録し、かつ、前記電源スイッチがオフ状態の場合に動作を停止する第２信号処理部と、
を備えることを特徴とする請求項１に記載のオーディオデータ処理装置。
前記信号処理部に動作用電力を供給する電力供給部をさらに備え、
前記電力供給部は、前記電源スイッチがオン状態の場合に前記第１信号処理部及び前記第２信号処理部に前記動作用電力を供給し、前記電源スイッチがオフ状態の場合に前記第１信号処理部に前記動作用電力を供給し続け前記第２信号処理部には供給しない
ことを特徴とする請求項２に記載のオーディオデータ処理装置。
前記入力端子、出力端子及びスルー端子は、ＭＡＤＩインタフェースカードとして装着されるものであり、
前記電力供給部は、装着されたＭＡＤＩインタフェースカードに前記スルー端子が存在しないことを検知した場合に、前記電源スイッチがオフ状態のときに前記第１信号処理部に前記動作用電力を供給しない
ことを特徴とする請求項３に記載のオーディオデータ処理装置。