次に、本発明の実施の形態について、図面を参照しつつ説明する。
図1は、本発明の一実施形態に係る画像伝送システムの概略構成の一例を示す図である。同図に示すように、本実施形態に係る画像伝送システム1は、例えば、送信装置10と、受信装置20とを含んで構成される。
送信装置10は、例えばeDP(embedded DisplayPort)のソース機器であるが、これに限られず、所定の形式で画像データを伝送するソース機器であれば良い。本実施形態では、送信装置10は、受信装置20によって出力される画像情報を有する画像データを2つのデータ信号に分割し、該分割したデータ信号をそれぞれ入力信号IDATA(1)及びIDATA(2)として送信回路11(1)及び11(2)から受信装置20に出力する。
受信装置20は、例えばeDPのシンク機器であるが、これに限られず、所定の形式で画像データを受信するシンク機器であれば良い。本実施形態の受信装置20は、入力信号IDATA(1)とIDATA(2)との間にスキューが存在していたとしても、該スキューを補償した出力信号ODATA(1)とODATA(2)を出力する。受信装置20は、例えば、制御回路21と、複数の半導体集積回路22と、出力部23と、抵抗Rとを含んで構成される。
制御回路21は、設定信号SETに従って、複数の半導体集積回路22の一方をマスタとして設定し、他方をスレーブとして設定する。本例では、半導体集積回路22(1)がマスタとして設定され、半導体集積回路22(2)がスレーブとして設定されているものとする。制御回路21及び抵抗Rは、半導体集積回路22に内蔵されても良い。
半導体集積回路22(1)及び22(2)は、それぞれ、入力された入力信号IDATA(1)及びIDATA(2)に対して所定の処理を行って、出力信号ODATA(1)及びODATA(2)に変換し、出力部23に出力する。併せて、半導体集積回路22(1)及び22(2)は、互いに相まって、出力信号ODATA(1)とODATA(2)との間のスキューを補償するための処理を行う。半導体集積回路22(1)と22(2)とは、調停信号線W_ABT及び同期信号線W_SYNCを介して、相互に接続される。調停信号線W_ABTは、抵抗Rを介して電源線VDDに接続されることによってプルアップされている。半導体集積回路22(1)及び22(2)の内部構成は同じであり得るが、マスタとして機能するか又はスレーブとして機能するかによって、その動作は異なる。
マスタとして機能する半導体集積回路22(1)は、所定の処理を行った入力信号IDATA(1)を内部のデータバッファ(図2を参照)によりラッチするとともに、半導体集積回路22(2)から供給される調停信号線W_ABTを介した調停信号ABTの電位に従って入力信号IDATA(2)に対するIDATA(1)の位相の遅早を検出し、該検出した結果に従って、入力信号IDATA(1)に基づく出力信号ODATA(1)を出力するタイミングを決定し、出力する。決定されたタイミングは、同期信号SYNCとして半導体集積回路22(2)に出力される。同期信号SYNCは、出力信号ODATAの出力タイミングを規定する信号である。同期信号SYNCの一例としては、例えば、水平同期信号である。
半導体集積回路22(2)は、所定の処理を行った入力信号IDATA(2)を内部のデータバッファ(図2を参照)によりラッチするとともに、調停信号ABTの電位を接地線の電位(すなわち“L”)として半導体集積回路22(1)に出力する。また、半導体集積回路22(2)は、半導体集積回路22(1)から出力される同期信号SYNCに従って、ラッチされた所定の処理を行った入力信号IDATA(2)に基づく出力信号ODATA(2)を出力部23に出力する。
抵抗Rは、例えばディスクリート抵抗器であるが、これに限られない。抵抗Rは、調停信号線W_ABTと電源線VDDとの間に設けられる。抵抗Rは、半導体集積回路22から電位を“L”とする調停信号ABTが出力されていない場合、調停信号線W_ABTの電位を“H”に決定する。これに対して、抵抗Rは、半導体集積回路22から電位を“L”とする調停信号ABTが出力されている場合、自身の電圧降下によって調停信号線W_ABTの電位を“L”に決定する。
出力部23は、例えば液晶ディスプレイやプラズマディスプレイパネル、有機エレクトロルミネッセンス表示パネルであるが、これに限られない。出力部23は、半導体集積回路22(1)及び22(2)から出力される出力信号ODATA(1)及びODATA(2)を1つの画像信号に統合し該画像信号に従う画像を表示する。
以上のように構成される受信装置20では、スレーブとして機能する半導体集積回路22(2)は、入力信号IDATA(2)の受信により、調停信号ABTを“L”としてマスタの半導体集積回路22(1)に出力する一方、マスタとして機能する半導体集積回路22(1)は、調停信号ABTの電位に基づいて、入力信号IDATA(2)に対する入力信号IDATA(1)の位相の遅早を検出して、出力信号ODATA(1)の出力タイミングを決定し、該出力タイミングを同期信号SYNCとして半導体集積回路22(2)に出力する。これにより、出力信号ODATA(1)とODATA(2)との間のスキューが補償される。
図2は、本発明の一実施形態に係る半導体集積回路の構成の一例を示す図である。上述したように、複数の半導体集積回路22は、同じ回路構成であり得る。同図に示すように、半導体集積回路22は、信号処理部221と、イネーブル信号検出部222と、バッファ制御部223と、双方向バッファ224(1)及び224(2)と、同期信号生成部225と、データバッファ226(1)及び226(2)と、リード選択信号生成部227と、選択回路228とを含んで構成される。本例では、データバッファ226は、書き込み動作及び読み出し動作を同時に実行可能な2ポートRAMで構成されるバッファであり、2個設けられているものとするが、これに限られるものではない。例えば、1回の動作で書き込み動作又は読み出し動作のいずれかを実行する1ポートRAMが用いられても良く、この場合、3個設けられる。
信号処理部221は、送信装置10から受信した入力信号IDATAに対して所定の処理を行って、出力すべき画像の情報を示すデータ信号DATAと画像出力が有効となる期間を示すデータイネーブル信号ENとを生成する。データ信号DATAは、バッファ制御部223に出力される一方、データイネーブル信号ENは、イネーブル信号検出部222に出力される。データイネーブル信号ENは、同期信号SYNCを生成するための信号の一つであり、同期信号SYNCの1サイクルにおける第1の状態及び第2の状態の期間を示す。なお、同期信号SYNCが第1の状態である場合、半導体集積回路22は、出力部23に対して、出力信号ODATAに従う画像の出力を行わせ、同期信号SYNCが第2の状態である場合、半導体集積回路22は、出力部23に対して、該画像の出力を停止させる。データイネーブル信号ENは、例えば1サイクルの間に第1の状態から第2の状態に遷移する。
イネーブル信号検出部222は、信号処理部221から出力されるデータイネーブル信号ENを検出し、該信号の立ち上がりエッジに従うパルスを有する正側データイネーブル信号ENPと立ち下がりエッジに従うパルスを有する負側データイネーブル信号ENNとを生成し、正側データイネーブル信号ENPをバッファ制御部223と同期信号生成部223に出力し、負側データイネーブル信号ENNをバッファ制御部223に出力する。また、イネーブル信号検出部222は、データイネーブル信号ENを検出すると、双方向バッファ224(1)の出力を有効にするための出力調停信号OABTを生成し、双方向バッファ224(1)に出力する。なお、イネーブル信号検出部222は、後述する双方向バッファ224(1)とともに調停信号生成部を構成し、生成した調停信号ABTを、他方の半導体集積回路22に送信する。
バッファ制御部223は、信号処理部221から受け取ったデータ信号DATAをデータバッファ226(1)及び226(2)のいずれに出力するかに関する制御を行う。バッファ制御部223は、例えばライト選択信号生成部2231と、分配回路2232とを含んで構成される。
ライト選択信号生成部2231は、イネーブル信号検出部222から出力される負側データイネーブル信号ENNに従ってライト選択信号WSELを生成し、出力する。具体的には、ライト選択信号生成部2231は、負側データイネーブル信号ENNの立ち下がりエッジごとに交番するライト選択信号WSELを生成し、分配回路2232に出力する。
分配回路2232は、例えばデマルチプレクサであるが、これに限られない。分配回路2232は、ライト選択信号生成部2231から出力されるライト選択信号WSELに従って、データバッファ226(1)及び226(2)のいずれかを選択し、イネーブル信号検出部222から出力される正側データイネーブル信号ENPの立ち下がりエッジで、信号処理部221から出力されるデータ信号DATAを該選択したデータバッファ226のデータ入力端子dに出力する。
双方向バッファ224(1)は、調停端子abtに入力される調停信号ABTを入力調停信号IABTとして同期信号生成部225に入力する。また、双方向バッファ224(1)は、出力調停信号OABTに従って、調停端子abtから接地信号GNDを調停信号ABTとして出力する。双方向バッファ224は、例えば、スリーステートバッファ2241とバッファ2242とを含んで構成される。双方向バッファ224(2)は、同期端子syに入力される同期信号SYNCを入力同期信号ISYNCとしてリード選択信号生成部227及びデータバッファ226に出力する。また、双方向バッファ224(2)は、設定信号SETに従って、出力同期信号OSYNCを同期信号SYNCとして同期端子syから出力する。
スリーステートバッファ2241は、制御端子に入力される信号に従って、入力端子に入力される信号を出力端子から出力する。具体的には、スリーステートバッファ2241(1)は、制御端子に入力される出力調停信号OABTの状態が“1”である場合、入力端子に入力される接地信号GNDを出力端子から出力する。また、制御端子に入力される出力調停信号OABTの状態が“0”である場合、スリーステートバッファ2241は、接地信号GNDの出力を停止する。スリーステートバッファ2241(2)は、制御端子に入力される設定信号SETの状態が“0”=“マスタ”である場合、入力端子に入力される出力同期信号OSYNCを出力端子から出力する。これに対して、制御端子に入力される設定信号SETの状態が“1”=“スレーブ”である場合、スリーステートバッファ2241(2)は、出力同期信号OSYNCの出力を停止する。
バッファ2242は、前段に接続される回路の影響が後段の回路に伝搬しないように、該影響を遮断するために設けられている。バッファ2242(1)は、入力される調停信号ABTを入力調停信号IABTとして同期信号生成部225に出力する。また、バッファ2242(2)は、自身に入力される同期信号SYNCを入力同期信号ISYNCとしてリード選択信号生成部227とデータバッファ226に出力する。
同期信号生成部225は、入力調停信号IABTの電位に従って、出力同期信号OSYNCを生成し、双方向バッファ224(2)に出力する。具体的には、同期信号生成部225は、イネーブル信号検出部222から出力される正側データイネーブル信号ENPの立ち上がりエッジに基づいて、双方向バッファ224(1)から入力される入力調停信号IABTの電位を判定し、その結果、入力調停信号IABTの電位が“H”である場合、入力信号IDATAの位相が対になる半導体集積回路22に入力される入力信号IDATAに対して進んでいると判断し、正側データイネーブル信号ENPの2サイクル目の立ち上がりエッジで出力同期信号OSYNCを生成し、該双方向バッファ224(2)に出力する。これに対して、入力調停信号IABTの電位が“L”である場合、同期信号生成部225は、入力信号IDATAの位相が対になる半導体集積回路22に入力される入力信号IDATAに対して遅れていると判断し、正側データイネーブル信号ENPの1サイクル目の立ち上がりエッジで出力同期信号OSYNCを生成し、双方向バッファ224(2)に出力する。同期信号生成部225は、制御回路21から出力される設定信号SETが“マスタ”を示す場合に動作し、“スレーブ”を示す場合にその動作を停止する。
なお、出力同期信号OSYNCは、上述したように、半導体集積回路22が、出力部23に対して出力信号ODATAの出力を行う第1の状態と、該信号の出力を停止する第2の状態との2つの状態を有する。出力同期信号OSYNCの状態は、1サイクルの間に第1の状態から第2の状態に遷移する。
データバッファ226は、2ポートRAMタイプのラインバッファであり、ライトクロック端子wckに入力されるライトクロックWCLKに基づいて、データ入力端子dに入力される信号をラッチする。また、データバッファ226は、制御端子ctに入力される入力同期信号ISYNCの状態が“1”である場合、リードクロック端子rclkに入力されるリードクロックRCLKに基づいて、ラッチした信号をデータ出力端子qからバッファ出力信号BDATAとして選択回路228に出力する。これに対して、入力同期信号ISYNCの状態が“0”である場合、データバッファ226は、バッファ出力信号BDATAの出力を停止する。
リード選択信号生成部227は、双方向バッファ224(2)から入力される入力同期信号ISYNCに従ってリード選択信号RSELを生成する。具体的には、リード選択信号生成部227は、入力同期信号ISYNCの立ち下がりエッジに従って交番するリード選択信号RSELを生成し、選択回路228に出力する。
選択回路228は、例えばマルチプレクサであるが、これに限られない。選択回路228は、選択端子SLに入力されるリード選択信号RSELに従って、データバッファ226(1)及び226(2)から出力されるバッファ出力信号BDATA(1)及びBDATA(2)のうちいずれかを選択し、該選択した信号を出力信号ODATAとして出力する。
以上のように構成される半導体集積回路22は、制御回路21から入力される設定信号SETに従って、自身がマスタであるかスレーブであるか判断する。一の半導体集積回路22は、自身がマスタであると判断する場合、入力信号IDATAの受信タイミングで、対となる他の半導体集積回路22から調停信号ABTを受信したか否かを判断する。該一の半導体集積回路22は、該判断したタイミングで同期信号SYNCを生成し、該他の半導体修正回路22に出力し、同期信号SYNCに従って入力信号IDATAに従う出力信号ODATAを出力する。
これに対して、一の半導体集積回路22は、自身がスレーブであると判断する場合、入力信号IDATAの受信タイミングで調停信号ABTを、対となる他の半導体集積回路22に出力し、該他の半導体集積回路22から出力される同期信号SYNCに従って、入力信号IDATAに従う出力信号ODATAを出力する。
これにより、半導体集積回路22は、対となる半導体集積回路22に入力される入力信号IDATAと自身に入力される入力信号との間の位相の遅早(位相進み及び位相遅れ)に応じたデータバッファを必要としないため、データバッファの段数を削減することができる。
図3は、本発明の一実施形態に係る受信装置における半導体集積回路の動作を示すフローチャートである。同図に示すように、本実施形態に係る半導体集積回路22は、まず、送信装置10から送信される入力信号IDATAを受信し、該入力信号IDATAに従うデータをデータバッファ226にラッチする(S301)。
このとき、半導体集積回路22は、制御回路21から出力される設定信号SETの電位を判定する(S302)。半導体集積回路22は、設定信号SETの電位が“H”であると判定する場合(S302のYes)、自身をマスタの半導体集積回路22であると認識して(S306)、ステップS307の処理に進む。これに対して、半導体集積回路22は、設定信号SETの電位が“L”であると判定する場合(S302のNo)、自身をスレーブの半導体集積回路22であると認識し(S303)、調停信号ABTの電位を“L”に決定し(S304)、同期信号SYNCを受信して(S305)、ステップS312の処理に進む。
マスタとして動作する半導体集積回路22は、調停信号ABTの電位を判断する(S307)。半導体集積回路22は、調停信号ABTの電位が“H”である場合(S307のYes)、入力される入力信号IDATA(1)の位相が対になる半導体集積回路22に入力される入力信号IDATA(2)よりも進んでいると判断し、したがって、同期信号SYNCの出力タイミングを入力信号IDATA(1)に従うサイクルの2サイクル目に決定する(S308)。これに対して、半導体集積回路22は、調停信号ABTの電位が“L”であると判断する場合(S307のNo)、入力される入力信号IDATA(1)の位相が対になる半導体集積回路22に入力される入力信号IDATA(2)よりも遅れていると判断し、したがって、同期信号SYNCの出力タイミングを入力信号IDATA(1)に従うサイクルの1サイクル目に決定する(S309)。半導体集積回路22は、ステップS308又は309の処理において決定したタイミングで、調停信号ABTの電位を“L”に決定する。(S310)。続いて、半導体集積回路22は、同期信号SYNCを出力する。出力された同期信号SYNCは、上述したように、自身の内部での処理に用いられるとともに、対となる半導体集積回路22に供給される。(S311)。
半導体集積回路22は、ステップS305の処理で受信したか又はステップS310の処理で出力した同期信号SYNCに基づいて、データバッファ226にラッチしたデータを出力信号ODATAとして出力する(S312)。
上述したように、半導体集積回路22は、設定信号SETの電位に従って、自身がマスタ又はスレーブのいずれであるかを判断する。半導体集積回路22は、自身がマスタであると判断する場合、調停信号ABTの電位に従って、対になる半導体集積回路22に入力される入力信号IDATAに対する自身に入力される入力信号IDATAの位相の遅早を検出し、該検出に結果に従って、同期信号SYNCの出力タイミングを決定し、該出力タイミングに従って同期信号SYNCを自身と対になる半導体集積回路22とに出力する。そして、半導体集積回路22は、調停信号ABTの電位を“L”に決定し、同期信号SYNCに基づいて、出力信号ODATAを出力する。これにより、半導体集積回路22は、対になる半導体集積回路22に入力される入力信号IDATAに対する自身に入力される入力信号IDATAの位相の遅早に関して、両方のケースを考慮する必要がないため、最小限の数のデータバッファ226によって入力信号IDATA間のスキューを補償することができる。
次に、受信装置20における出力信号ODATAに対するスキュー補償の動作例について説明する。図4乃至図7は、本発明の一実施形態に係る受信装置における各種の信号のタイミングチャートである。
図4は、本発明の一実施形態に係る受信装置における各種の信号のタイミングチャートであり、具体的には、マスタの半導体集積回路に入力される入力信号がスレーブの半導体集積回路に入力される入力信号よりも位相が遅れている場合において、出力信号間の位相が調整される様子を示している。本例では、マスタの半導体集積回路22(1)に入力される入力信号IDATA(1)が、スレーブの半導体集積回路22(2)に入力される入力信号IDATA(2)よりも1サイクル分(即ち、画像データの1ライン分)位相が遅れているものとしている。また、送信装置10が入力信号IDATAの状態を遷移させた時刻を時刻t401乃至t408とする。
時刻t401乃至t407で、スレーブの半導体集積回路22(2)は、受信した入力信号IDATA(2)をデータブロックD1乃至D6としてラッチするとともに、データイネーブル信号ENを生成する。また、時刻t401では、半導体集積回路22(2)は、生成したデータイネーブル信号ENに従って、出力調整信号OABTを“0”とし、接地信号GNDを調停信号ABTとして出力する。これにより、例えば、時刻t408以降において、入力信号IDATA(1)の状態が“L”になってから所定の期間経過した時刻である時刻t409まで調停信号ABTの電位は“L”となる。
一方、マスタの半導体集積回路22(1)は、時刻t402乃至t408で、受信した入力信号IDATA(1)をデータブロックD1乃至D6としてラッチするとともに、データイネーブル信号ENを生成する。半導体集積回路22(1)は、生成したデータイネーブル信号ENに基づいて、正側データイネーブル信号ENPと負側データイネーブル信号ENNとを生成し、また、負側データイネーブル信号ENNに基づいてライト選択信号WSELを生成する。
時刻t402、t404及びt406のそれぞれの時刻から最初に正側データイネーブル信号ENPが立ち下がる時刻で、半導体集積回路22(1)は、ライト選択信号WSELに従って、データバッファ226(1)を選択し、データブロックD1、D3及びD5を該データバッファ226(1)にそれぞれ書き込む。また、時刻t403、t405及びt407のそれぞれの時刻から最初に正側データイネーブル信号ENPが立ち下がる時刻で、半導体集積回路22(1)は、ライト選択信号WSELに従って、データバッファ226(2)を選択し、データブロックD2、D4及びD6を該データバッファ226(2)にそれぞれ書き込む。
また、時刻t402で、半導体集積回路22(1)は、調停信号ABTの電位が“L”であると判定すると、半導体集積回路22(1)は、入力信号IDATA(1)の位相が入力信号IDATA(2)の位相よりも遅れていると判断する。半導体集積回路22(1)は、該判断の結果に従って、時刻t402から最初に正側データイネーブル信号ENPが立ち下がる時刻で、同期信号SYNCを生成し、スレーブの半導体集積回路22(2)に出力する。
時刻t401、t403及びt405のそれぞれの時刻から最初に正側データイネーブル信号ENPが立ち下がる時刻で、スレーブの半導体集積回路22(2)は、ライト選択信号WSELに従って、データバッファ226(1)を選択し、データブロックD1、D3及びD5を該データバッファ226(1)にそれぞれ書き込む。また、時刻t402、t404、t406のそれぞれの時刻から最初に正側データイネーブル信号ENPが立ち下がる時刻で、スレーブの半導体集積回路22(2)は、ライト選択信号WSELに従って、データバッファ226(2)を選択し、データブロックD2、D4及びD6を該データバッファ226(2)にそれぞれ書き込む。
また、半導体集積回路22(1)及び22(2)は、時刻t402乃至t408で、同期信号SYNCに従って、リード選択信号RSELを生成する。マスタ及びスレーブの半導体集積回路22は、時刻t402、t404及びt406で、リード選択信号RSELに従ってデータバッファ226(1)を選択し、時刻t403、t405及びt407で、リード選択信号RSELに従ってデータバッファ226(2)を選択し、同期信号SYNCの状態が第1の状態の間、該選択したデータバッファ226の出力を出力信号ODATA(1)及びODATA(2)として出力する。
上述したように、入力信号IDATA(2)に対して入力信号IDATA(1)の位相が遅れており、該位相の遅れが1サイクル以内である場合、スレーブとして機能する半導体集積回路22(2)は、入力信号IDATA(2)を受信すると、調停信号ABTの電位を“L”にする。マスタとして機能する半導体集積回路22(1)は、入力信号IDATA(1)を受信すると、調停信号ABTの電位を判定し、該電位が“L”であることから該位相の遅れを検出する。半導体集積回路22(1)は、該位相の遅れを検出すると、同期信号SYNCの出力タイミングをマスタ側のデータイネーブル信号ENの1サイクル目(すなわち、スレーブ側のデータイネーブル信号ENの2サイクル目)に決定する。これにより、マスタとして動作する半導体集積回路22(1)は、出力信号ODATA(1)の位相と出力信号ODATA(2)の位相とを互いに同期させることができるため、入力信号IDATA(1)とIDATA(2)との間のスキューを補償することができる。
図5は、本発明の一実施形態に係る画像伝送システムにおける各種の信号のタイミングチャートである。具体的には、マスタの半導体集積回路に入力される入力信号がスレーブの半導体集積回路に入力される入力信号よりも位相が進んでいる場合において、出力信号間の位相が調整される様子を示している。同図において、送信装置10が入力信号IDATAの状態を遷移させる時刻を時刻t501乃至t508とする。本例では、マスタの半導体集積回路22(1)に入力される入力信号IDATA(1)は、スレーブの半導体集積回路22(2)に入力される入力信号IDATA(2)よりも1サイクル進んだ位相を有するものとする。なお、本例では、正側のデータイネーブル信号ENP、負側のデータイネーブル信号ENN、ライト選択信号WSEL及びリード選択信号RSELの説明に関しては、簡略化のため省略し、データバッファ226(1)及び226(2)の記憶内容は、データイネーブル信号ENに同期するものとする。
時刻t501乃至t507で、マスタの半導体集積回路22(1)は、入力信号IDATA(1)を受信し、該信号が示すデータブロックD1乃至D6をラッチするとともに、データイネーブル信号ENを生成する。時刻t501で、マスタの半導体集積回路22(1)は、調停信号ABTの電位が“H”であると判定すると、半導体集積回路22(1)は、入力信号IDATA(1)の位相が、入力信号IDATA(2)の位相よりも進んでいると判断する。マスタの半導体集積回路22(1)は、該判断の結果に従って、同期信号SYNCを生成し、マスタのデータイネーブル信号ENの2サイクル目で、同期信号SYNCをスレーブの半導体集積回路22(2)に出力する。また、時刻t501で、マスタの半導体集積回路22(1)は、データイネーブル信号ENに従って、接地信号GNDを調停信号ABTとして出力する。これにより、例えば、時刻t508以降において、入力信号IDATA(1)の状態が“L”になってから所定の期間が経過した時刻である時刻t509まで、調停信号ABTの電位は“L”となる。
時刻t501、t503及びt505で、マスタの半導体集積回路22(1)は、データブロックD1、D3及びD5をデータバッファ226(1)にそれぞれ書き込む。また、時刻t502、t504及びt506で、マスタの半導体集積回路22(1)は、データブロックD2、D4及びD6をデータバッファ226(2)にそれぞれ書き込む。
時刻t502、t504、t506で、スレーブの半導体集積回路22(2)は、データブロックD1、D3及びD5をデータバッファ226(1)にそれぞれ書き込む。また、時刻t503、t505及びt507で、スレーブの半導体集積回路22(1)は、データブロックD2、D4及びD6をデータバッファ226(2)にそれぞれ書き込む。
時刻t502、t504及びt506で、マスタ及びスレーブの半導体集積回路22は、データバッファ226(1)を選択し、時刻t503、t504及びt506でデータバッファ226(2)を選択し、同期信号SYNCの状態が第1の状態の間、該選択したデータバッファ226の出力を出力信号ODATA(1)及びODATA(2)として出力する。
上述したように、入力信号IDATA(2)に対して入力信号IDATA(1)の位相が進んでおり、該進みが1サイクル以内である場合、マスタの半導体集積回路22(1)は、送信装置10から入力信号IDATA(1)を受信すると、調停信号ABTの電位“H”を検出し、該位相の進みを検出する。マスタの半導体集積回路22(1)は、該位相の進みの検出に基づいて、同期信号SYNCの出力タイミングをマスタのデータイネーブル信号ENの2サイクル目(すなわち、スレーブのデータイネーブル信号ENの1サイクル目)に決定する。これにより、マスタの半導体集積回路22(1)は、出力信号ODATA(1)及びODATA(2)の位相を互いに同期させることができるため、入力信号IDATA(1)とIDATA(2)との間のスキューを補償することができる。
図6は、本発明の一実施形態に係る画像伝送システムにおける各種の信号のタイミングチャートである。具体的には、マスタの半導体集積回路22に入力される入力信号がスレーブの半導体集積回路22に入力される入力信号よりも位相が遅れている場合において、出力信号間の位相が調整される様子を示している。同図において、送信装置10が入力信号IDATAの状態を遷移させる時刻を時刻t601乃至t608とする。また、同図において、半導体集積回路22が調停信号ABTの出力を停止する時刻を時刻t609とする。また、同図において、マスタの半導体集積回路22(1)に入力される入力信号IDATA(1)は、スレーブの半導体集積回路22(2)に入力される入力信号IDATA(2)よりも1サイクル遅れた位相を有するものとする。なお、本例では、データバッファ226は1ポートRAMタイプのラインバッファであり、半導体集積回路22は、データバッファ226を3個有するものとする。
時刻t601で、スレーブの半導体集積回路22(2)は、入力信号IDATA(2)を受信し、該信号が示すデータブロックD1乃至D6をラッチするとともに、データイネーブル信号ENを生成する。また、時刻t601で、半導体集積回路22(2)は、接地信号GNDを調停信号ABTとして出力する。これにより、例えば、時刻t608以降において、入力信号IDATA(1)の状態が“L”になってから所定の期間が経過した時刻である時刻t509まで調停信号ABTの電位を“L”にする。
一方、マスタの半導体集積回路22(1)は、時刻t602乃至t607で受信した入力信号IDATA(1)をデータブロックD1乃至D6としてラッチするとともに、データイネーブル信号ENを生成する。また、時刻t602で、マスタの半導体集積回路22(1)は、調停信号ABTの電位が“L”であると判定すると、半導体集積回路22(1)は、入力信号IDATA(1)の位相が入力信号IDATA(2)の位相よりも遅れていると判断する。半導体集積回路22(1)は、該判断の結果に従って、同期信号SYNCを生成し、マスタのデータイネーブル信号ENの2サイクル目で、同期信号SYNCをスレーブの半導体集積回路22(2)に出力する。
時刻t602及びt605で、マスタの半導体集積回路22(1)は、データブロックD1及びD4のそれぞれをデータバッファ226(1)に書き込む。また、時刻t603及びt606で、マスタの半導体集積回路22(1)は、データブロックD2及びD5のそれぞれをデータバッファ226(2)に書き込む。また、時刻t604及びt607でマスタの半導体集積回路22(1)は、データブロックD3及びD6のそれぞれをデータバッファ226(3)に書き込む。
時刻t601及びt604で、スレーブの半導体集積回路22(2)は、データブロックD1及びD4のそれぞれをデータバッファ226(1)に書き込む。また、時刻t602及びt605で、スレーブの半導体集積回路22(2)は、データブロックD2及びD5のそれぞれをデータバッファ226(2)に書き込む。また、時刻t603及びt606でマスタの半導体集積回路22(1)は、データブロックD3及びD6のそれぞれをデータバッファ226(3)に書き込む。
時刻t603及びt606で、マスタ及びスレーブの半導体集積回路22は、データバッファ226(1)を選択し、時刻t604及びt607でデータバッファ226(2)を選択し、時刻t605及びt608でデータバッファ226(3)を選択し、該選択したデータバッファ226の出力を出力信号ODATAとして出力する。
上述したように、データバッファ226が1ポートRAMタイプのラインバッファであって、入力信号IDATA(2)に対して入力信号IDATA(1)の位相が遅れており、かつ該遅れが1サイクル以内である場合、マスタの半導体集積回路22(1)は入力信号IDATA(1)を受信すると、調停信号ABTの電位を判定し、該電位が“L”であることから、該位相の遅れを検出することができる。マスタの半導体集積回路22(1)は、該位相の遅れを検出すると、同期信号SYNCの出力タイミングをマスタのデータイネーブル信号ENの2サイクル目(すなわち、スレーブのデータイネーブル信号ENの3サイクル目)に決定する。これにより、マスタの半導体集積回路22(1)は、出力信号ODATA(1)及びODATA(2)の位相を互いに同期させることができるため、入力信号IDATA(1)とIDATA(2)との間のスキューを補償することができる。
図7は、本発明の一実施形態に係る画像伝送システムにおける各種の信号のタイミングチャートである。具体的には、マスタの半導体集積回路22に入力される入力信号がスレーブの半導体集積回路22に入力される入力信号よりも位相が進んでいる場合において、出力信号間の位相が調整される様子を示している。同図において、送信装置10が入力信号IDATAの状態を遷移させる時刻を時刻t701乃至t708とする。また、同図において、半導体集積回路22が調停信号ABTの出力を停止する時刻を時刻t709とする。また、同図において、マスタの半導体集積回路22(1)に入力される入力信号IDATA(1)は、スレーブの半導体集積回路22(2)に入力される入力信号IDATA(2)よりも1サイクル進んだ位相を有するものとする。なお、本例では、データバッファ226は1ポートRAMタイプのラインバッファであり、半導体集積回路22は、データバッファ226を3個有するものとする。
時刻t701乃至t707で、マスタの半導体集積回路22(1)は、入力信号IDATA(1)を受信し、該信号が示すデータブロックD1乃至D6をラッチするとともに、データイネーブル信号ENを生成する。時刻t701で、マスタの半導体集積回路22(1)は、調停信号ABTの電位が“H”であると判定すると、半導体集積回路22(1)は、入力信号IDATA(1)の位相が入力信号IDATA(2)の位相よりも進んでいると判断する。マスタの半導体集積回路22(1)は、該判断の結果に従って、同期信号SYNCを生成し、マスタのデータイネーブル信号ENの3サイクル目で、同期信号SYNCをスレーブの半導体集積回路22(2)に出力する。また、時刻t701で、マスタの半導体集積回路22(1)は、データイネーブル信号ENに従って、接地信号GNDを調停信号ABTとして出力する。これにより、例えば、時刻t708以降において、入力信号IDATA(1)の状態が“L”になってから所定の期間が経過した時刻である時刻t709まで、調停信号ABTの電位は“L”となる。
時刻t701及びt704で、マスタの半導体集積回路22(1)は、データブロックD1及びD4のそれぞれをデータバッファ226(1)に書き込む。また、時刻t702及びt705で、マスタの半導体集積回路22(1)は、データブロックD2及びD5のそれぞれをデータバッファ226(2)に書き込む。また、時刻t703及びt706でマスタの半導体集積回路22(1)は、データブロックD3及びD6のそれぞれをデータバッファ226(3)に書き込む。
時刻t702及びt705で、スレーブの半導体集積回路22(2)は、データブロックD1及びD4のそれぞれをデータバッファ226(1)に書き込む。また、時刻t703及びt706で、スレーブの半導体集積回路22(2)は、データブロックD2及びD5のそれぞれをデータバッファ226(2)に書き込む。また、時刻t704及びt707でマスタの半導体集積回路22(1)は、データブロックD3及びD6のそれぞれをデータバッファ226(3)に書き込む。
時刻t703及びt706で、マスタ及びスレーブの半導体集積回路22は、データバッファ226(1)を選択し、時刻t704及びt707でデータバッファ226(2)を選択し、時刻t705及びt708でデータバッファ226(3)を選択し、同期信号SYNCの状態が第1の状態の間、該選択したデータバッファ226の出力を出力信号ODATAとして出力する。
上述したように、データバッファ226が1ポートRAMタイプのラインバッファであって、入力信号IDATA(2)に対して入力信号IDATA(1)の位相が進んでおり、かつ、該進みが1サイクル以内である場合、マスタの半導体集積回路22(1)は、送信装置10から入力信号IDATA(1)を受信すると、調停信号ABTの電位“H”を検出し、該位相の進みを検出する。マスタの半導体集積回路22(1)は、該位相の進みの検出に基づいて、同期信号SYNCの出力タイミングをマスタのデータイネーブル信号ENの3サイクル目(すなわち、スレーブのデータイネーブル信号ENの2サイクル目)に決定する。これにより、マスタの半導体集積回路22(1)は、出力信号ODATA(1)及びODATA(2)の位相を互いに同期させることができるため、入力信号IDATA(1)及びIDATA(2)の間のスキューを補償することができる。
図8は、本発明の一実施形態に係る受信装置における半導体集積回路の他の構成例を示す図である。同図に示すように、本実施形態に係る半導体集積回路22Aは、半導体集積回路22に対して、同期信号生成部225の代わりに同期信号生成部225Aを含んで構成され、さらにレジスタ229を含んで構成される。なお、同図における半導体集積回路22の構成要素と同じ構成要素に関しては、簡単のため、その説明を省略する。
半導体集積回路22Aは、半導体集積回路22に対して、同期信号生成部225の代わりに同期信号生成部225Aを含んで構成される。同期信号生成部225Aは、双方向バッファ224(1)から入力される調停信号IABTと、レジスタ229から出力されるブランク信号BLKとに従うタイミングで、出力同期信号OSYNCを生成し、該生成した信号を双方向バッファ224(2)に出力する。
同期信号生成部225Aは、正側データイネーブル信号ENPに基づいて、入力調停信号IABTの電位を判断し、該判断の結果と、レジスタ229から出力されるブランク信号BLKとに従って出力同期信号OSYNCを生成し、該信号を双方向バッファ224(2)に出力する。具体的には、同期信号生成部225Aは、イネーブル信号検出部222から出力される正側データイネーブル信号ENPの立ち上がりエッジに基づいて、双方向バッファ224(1)から入力される入力調停信号IABTの電位を判断する。同期信号生成部225Aは、入力調停信号IABTの電位が“H”であると判断する場合、入力信号IDATAの位相が対になる半導体集積回路22に入力される入力信号IDATAに対して進んでいると判断し、正側データイネーブル信号ENPの2サイクル目の立ち下がりエッジからブランク信号BLKに示される遅延時間分遅れたタイミングで、出力同期信号OSYNCを生成し、該信号を双方向バッファ224(2)に出力する。
一方、同期信号生成部225Aは、入力調停信号IABTの電位が“L”であると判断する場合、入力信号IDATAの位相が対になる半導体集積回路22に入力される入力信号に対して遅れていると判断し、正側データイネーブル信号ENPの1サイクル目の立ち下がりエッジで出力同期信号OSYNCを生成し、該信号を双方向バッファ224(2)に出力する。なお、同期信号生成部225Aは、制御回路21から出力される設定信号SETが“マスタ”を示す場合動作する一方で、該信号が“スレーブ”を示す場合その動作を停止する。
なお、同期信号生成部225Aは、入力調停信号IABTの電位が“H”であると判断する場合に、正側データイネーブル信号ENPに従うタイミングからブランク信号BLKに示される遅延時間分遅れたタイミングで、出力同期信号OSYNCを生成するが、これに限られるものではない。同期信号生成部225Aは、別の所定の条件が満たされる場合に、正側データイネーブル信号ENPに従うタイミングからブランク信号BLKに示される遅延時間分遅れたタイミングで、出力同期信号OSYNCを生成しても良い。
レジスタ229は、同期信号生成部225Aが同期信号SYNCを生成するタイミングをいくら遅延させるかを示すブランク信号BLKを生成し、該信号を同期信号生成部225Aに出力する。具体的には、レジスタ229は、データイネーブル信号ENの状態が第2の状態となる1サイクルあたりの時間(すなわちブランキング時間)以下の所定の遅延時間を予め記憶する。レジスタ229は、同期信号生成部225Aが同期信号SYNCの示す信号を遅延させる時間を該所定の遅延時間に対応付け、該対応付けた時間を示す信号をブランク信号BLKとして同期信号生成部225Aに出力する。
以上のように構成される半導体集積回路22Aは、自身がマスタであって、かつスレーブの半導体集積回路22Aに入力される入力信号IDATAよりも自身に入力される入力信号IDATAの位相が進んでいる場合、データイネーブル信号ENの2サイクル目の立ち上がりエッジからブランク信号BLKに示される時間遅れたタイミングで出力同期信号OSYNCを生成する。これにより、半導体集積回路22Aは、自身がマスタである場合、自身に入力される入力信号IDATAの位相に対するスレーブの半導体集積回路22Aに入力される入力信号IDATAの位相の遅れを、1サイクルに加えてブランキング時間分まで補償することができる。
図9は、本発明の一実施形態に係る画像伝送システムにおける各種の信号に関するタイミングチャートである。具体的には、マスタの半導体集積回路22Aに入力される入力信号がスレーブの半導体集積回路22Aに入力される入力信号よりも位相が進んでいる場合において、出力信号間の位相が調整される様子を示している。同図において、送信装置10が入力信号IDATAの状態を遷移させる時刻を時刻t901乃至t908として、時刻t902乃至t907からブランキング時間経過した時刻をそれぞれ時刻t902’乃至t907’とする。また、同図において、マスタの半導体集積回路22A(1)に入力される入力信号IDATA(1)は、スレーブの半導体集積回路22A(2)に入力される入力信号IDATA(2)よりも1サイクル進んだ位相を有するものとする。
時刻t901乃至t907で、マスタの半導体集積回路22A(1)は、入力信号IDATA(1)を受信し、該信号が示すデータブロックD1乃至D6をラッチするとともに、データイネーブル信号ENを生成する。時刻t901で、マスタの半導体集積回路22A(1)は、調停信号ABTの電位が“H”であると判定すると、半導体集積回路22(1)は、入力信号IDATA(1)の位相が入力信号IDATA(2)の位相よりも進んでいると判断する。マスタの半導体集積回路22A(1)は、該判断の結果に従って、マスタのデータイネーブル信号ENの2サイクル目の開始からブランキング時間以下の所定の遅延時間が経過した時刻(すなわち、時刻t902’)で、同期信号SYNCをスレーブの半導体集積回路22A(2)に出力する。また、時刻t901で、マスタの半導体集積回路22A(1)は、データイネーブル信号ENに従って、接地信号GNDを調停信号ABTとして出力する。これにより、例えば、時刻t908以降において、入力信号IDATA(1)の状態が“L”になってから所定の期間が経過した時刻である時刻909まで、調停信号ABTの電位は“L”となる。
時刻t901、t903及びt905で、マスタの半導体集積回路22A(1)は、データブロックD1、D3及びD5のそれぞれをデータバッファ226(1)に書き込む。また、時刻t902、t904及びt906で、マスタの半導体集積回路22A(1)は、データブロックD2、D4及びD6のそれぞれをデータバッファ226(2)に書き込む。
時刻t902、t904及びt906で、スレーブの半導体集積回路22A(2)は、データブロックD1、D3及びD5のそれぞれをデータバッファ226(1)に書き込む。また、時刻t903、t905及びt907で、スレーブの半導体集積回路22A(2)は、データブロックD2、D4及びD6のそれぞれをデータバッファ226(2)に書き込む。
時刻t902’、t904’及びt906’で、マスタ及びスレーブの半導体集積回路22Aは、データバッファ226(1)を選択し、時刻t903’、t905’及びt907’でデータバッファ226(2)を選択し、同期信号SYNCの状態が第1の状態の間、該選択したデータバッファ226の出力を出力信号ODATA(1)及びODATA(2)として出力する。
上述したように、入力信号IDATA(2)に対して入力信号IDATA(1)の位相が進んでおり、かつ、該進みが1サイクルに加えてブランキング時間以内である場合、マスタの半導体集積回路22A(1)は、送信装置10から入力信号IDATA(1)を受信すると、調停信号ABTの電位“H”を検出し、該位相の進みを検出する。マスタの半導体集積回路22A(1)は、該位相の進みの検出に基づいて、同期信号SYNCの出力タイミングをマスタのデータイネーブル信号ENの2サイクル目の開始からブランキング時間以下の所定の遅延時間が経過したタイミング(すなわち、スレーブのデータイネーブル信号ENの1サイクル目の開始から所定の遅延時間が経過したタイミング)に決定する。これにより、半導体集積回路22Aは、自身がマスタである場合、自身に入力される入力信号IDATA(1)の位相に対するスレーブの半導体集積回路22Aに入力される入力信号IDATA(2)の位相の遅れを、1サイクルに加えてブランキング時間分まで補償することができる。
図10は、本発明の一実施形態に係る受信装置における半導体集積回路の他の構成例を示す図である。同図に示すように、本実施形態に係る半導体集積回路22Bは、半導体集積回路22Aに対して、イネーブル信号検出部222の代わりにイネーブル信号検出部222Bを含み、同期信号生成部225Aの代わりに同期信号生成部255Bを含んで構成される。また、半導体集積回路22Bは、半導体集積回路22Aに対して設定端子stが除外されて構成される。なお、同図における半導体集積回路22及び22Aの構成要素と同じ構成要素に関しては、簡単のため、その説明を省略する。
イネーブル信号検出部222Bは、イネーブル信号検出部222と同様の動作に加えて、さらに、データイネーブル信号ENが1サイクルの間に第2の状態となる時間であるブランキング時間を測定し、該測定の結果をブランク信号BLKとして同期信号生成部225Bに出力する。
半導体集積回路22Bは、半導体集積回路22Aに対して、同期信号生成部225Aの代わりに同期信号生成部225Bを含んで構成される。同期信号生成部225Bは、双方向バッファ224(1)から入力される調停信号IABTと、イネーブル信号検出部222Bから出力されるブランク信号BLKとに従うタイミングで、出力同期信号OSYNCを生成し、該生成した信号を双方向バッファ224(2)に出力する。また、同期信号生成部225Bは、調停信号IABTの電位に従って、半導体集積回路22Bがマスタ又はスレーブのいずれであるかを示す設定信号SETを生成し、該信号を双方向バッファ224(2)に出力する。
同期信号生成部225Bは、同期信号生成部225Aの動作に加えて、さらに、双方向バッファ224(1)から入力される入力調停信号IABTの電位に従って、半導体集積回路22Bがマスタ又はスレーブのいずれであるかを判断する。具体的には、同期信号生成部225Bは、入力調停信号ABTの電位が“H”である場合、半導体集積回路22Bがマスタであると判断する一方で、入力信号ABTの電位が“L”である場合、半導体集積回路22Bがスレーブであると判断する。同期信号生成部225Bは、該判断の結果(すなわち、“マスタ”又は“スレーブ”)を示す設定信号SETを生成し、該信号を双方向バッファ224(2)に出力する。
以上のように構成される半導体集積回路22Bは、調停信号ABTの電位に従って、自身がマスタ又はスレーブのいずれであるかを判断し、自身がマスタであると判断する場合、ブランキング時間を測定し、該ブランキング時間に従って同期信号SYNCの出力タイミングを決定し、該出力タイミングに従って同期信号SYNCを自身と対になる半導体集積回路22Bとに出力する。そして、半導体集積回路22Bは、調停信号ABTの電位を“L”に決定し、同期信号SYNCに基づいて、出力信号ODATAを出力する。これにより、半導体集積回路22Bは、自身がマスタであるかスレーブであるかを判断するのに外部からの信号を必要とせず、また、1サイクルごとにブランキング時間を測定することによって、同期信号SYNCの出力タイミングを高精度で決定することができる。
図11は、本発明の一実施形態に係る受信装置における半導体集積回路の動作を示すフローチャートである。同図に示すように、本実施形態に係る半導体集積回路22Bは、まず、送信装置10から送信される入力信号IDATAを受信し、該入力信号IDATAに従うデータをデータバッファ226にラッチする(S1101)。
半導体集積回路22Bは、調停信号ABTの電位を判断する(S1102)。半導体集積回路22Bは、調停信号ABTの電位が“L”であると判断する場合(S1102のNo)、自身をスレーブとして認識し(S1103)、同期信号SYNCを受信する(S1104)。
これに対して、半導体集積回路22Bは、調停信号ABTの電位が“H”であると判断する場合(S1102のYes)、自身をマスタとして認識し(S1105)、データイネーブル信号ENが1サイクルの間に第2の状態となるブランキング時間を測定する(S1106)。続いて、半導体集積回路22Bは、同期信号SYNCの出力タイミングを入力信号IDATA(1)に従うサイクルの2サイクル目の開始からブランキング時間が経過したタイミングに決定し(S1107)、調停信号ABTの電位を“L”に決定し(S1108)、該決定したタイミングで同期信号SYNCを出力し(1109)、ステップS1110の処理に進む。
続いて、半導体集積回路22Bは、ステップS1104の処理で受信したか又はステップS1108の処理で出力した同期信号SYNCに基づいて、データバッファ226にラッチしたデータを出力信号ODATAとして出力する(S1110)。
上述したように、半導体集積回路22Bは、調停信号ABTの電位に従って、自身がマスタ又はスレーブのいずれであるかを判断する。半導体集積回路22Bは、自身がマスタであると判断する場合、ブランキング時間の測定を行い、ブランキング時間に従って同期信号SYNCの出力タイミングを決定し、該出力タイミングに従って同期信号SYNCを自身と対になる半導体集積回路22Bとに出力する。そして、半導体集積回路22Bは、調停信号ABTの電位を“L”に決定し、同期信号SYNCに基づいて、出力信号ODATAを出力する。これにより、半導体集積回路22Bは、自身がマスタであるかスレーブであるかを判断するのに外部からの信号を必要とせず、また、1サイクルごとにブランキング時間を測定することによって、同期信号の出力タイミングを高精度で決定することができる。
図12は、本発明の一実施形態に係る画像伝送システムにおける各種の信号に関するタイミングチャートである。具体的には、マスタの半導体集積回路22Bに入力される入力信号がスレーブの半導体集積回路22Bに入力される入力信号よりも位相が進んでいる場合において、出力信号間の位相が調整される様子を示している。同図において、送信装置10が入力信号IDATAの状態を遷移させる時刻を時刻t1201乃至t1208として、時刻t1202乃至t1207からそれぞれブランキング時間b1乃至b6が経過した時刻をそれぞれ時刻t1202’乃至t1207’とする。また、同図において、マスタの半導体集積回路22B(1)に入力される入力信号IDATA(1)は、スレーブの半導体集積回路22B(2)に入力される入力信号IDATA(2)よりも1サイクル進んだ位相を有するものとする。
時刻t1201乃至t1207で、マスタの半導体集積回路22B(1)は、入力信号IDATA(1)を受信し、該信号が示すデータブロックD1乃至D6をラッチするとともに、データイネーブル信号ENを生成する。マスタの半導体集積回路22B(1)は、時刻t1201乃至t1207で、データイネーブル信号ENが1サイクルの間の第2の状態となるブランキング時間をそれぞれ測定し、該測定の結果b1乃至b6を記憶する。
時刻t1201で、マスタの半導体集積回路22B(1)は、調停信号ABTを判断し、自身がマスタであると判断する。マスタの半導体集積回路22B(1)は、該判断の結果に従って、入力信号IDATA(2)に対する入力信号IDATA(1)の位相の進みを検出する。マスタの半導体集積回路22B(1)は、該検出の結果に従って、同期信号SYNCを生成し、マスタのデータイネーブル信号ENの2サイクル目の開始からブランキング時間b1が経過した時刻(すなわち、時刻t1202’)で、同期信号SYNCをスレーブの半導体集積回路22B(2)に出力する。時刻t1203’時刻t1207’で、マスタの半導体集積回路22B(1)は、時刻t1202’と同様に、同期信号SYNCを生成して出力する。
時刻t1201、t1203及びt1205で、マスタの半導体集積回路22B(1)は、データブロックD1、D3及びD5のそれぞれをデータバッファ226(1)に書き込む。また、時刻t1202、t1204及びt1206で、マスタの半導体集積回路22B(1)は、データブロックD2、D4及びD6のそれぞれをデータバッファ226(2)に書き込む。
時刻t1202、t1204及びt1206で、スレーブの半導体集積回路22B(2)は、データブロックD1、D3及びD5のそれぞれをデータバッファ226(1)に書き込む。また、時刻t1203、t1205及びt1207で、スレーブの半導体集積回路22B(2)は、データブロックD2、D4及びD6のそれぞれをデータバッファ226(2)に書き込む。
時刻t1202’、t1204’及びt1206’で、マスタ及びスレーブの半導体集積回路22Bは、データバッファ226(1)を選択し、時刻t1203’、t1205’及びt1207’でデータバッファ226(2)を選択し、同期信号SYNCの状態が第1の状態の間、該選択したデータバッファ226の出力を出力信号ODATAとして出力する。
上記各実施形態は、本発明を説明するための例示であり、本発明をこれらの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない限り、さまざまな形態で実施することができる。
例えば、本明細書に開示される方法においては、その結果に矛盾が生じない限り、ステップ、動作又は機能を並行して又は異なる順に実施しても良い。説明されたステップ、動作及び機能は、単なる例として提供されており、ステップ、動作及び機能のうちのいくつかは、発明の要旨を逸脱しない範囲で、省略でき、また、互いに結合させることで一つのものとしてもよく、また、他のステップ、動作又は機能を追加してもよい。
また、本明細書では、さまざまな実施形態が開示されているが、一の実施形態における特定のフィーチャ(技術的事項)を適宜改良しながら、他の実施形態に追加し、又は該他の実施形態における特定のフィーチャと置換することができ、そのような形態も本発明の要旨に含まれる。