JP6499059B2 - 半導体装置の製造方法および化学機械研磨用スラリ - Google Patents

半導体装置の製造方法および化学機械研磨用スラリ Download PDF

Info

Publication number
JP6499059B2
JP6499059B2 JP2015219680A JP2015219680A JP6499059B2 JP 6499059 B2 JP6499059 B2 JP 6499059B2 JP 2015219680 A JP2015219680 A JP 2015219680A JP 2015219680 A JP2015219680 A JP 2015219680A JP 6499059 B2 JP6499059 B2 JP 6499059B2
Authority
JP
Japan
Prior art keywords
polishing
film
ppm
polishing step
slurry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015219680A
Other languages
English (en)
Other versions
JP2017092215A (ja
Inventor
川崎 貴彦
貴彦 川崎
松井 之輝
之輝 松井
健次 岩出
健次 岩出
聡文 側瀬
聡文 側瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2015219680A priority Critical patent/JP6499059B2/ja
Priority to US15/228,369 priority patent/US20170133238A1/en
Publication of JP2017092215A publication Critical patent/JP2017092215A/ja
Application granted granted Critical
Publication of JP6499059B2 publication Critical patent/JP6499059B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00Brightening metals by chemical means
    • C23F3/04Heavy metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step

Description

本発明の実施形態は、半導体装置の製造方法および化学機械研磨用スラリに関する。
半導体プロセスにおいて、化学機械研磨(hemical echanical olishing:以下、単に「CMP」という)は、配線溝やビア(Via)ホールなどに埋め込まれた膜、例えば絶縁膜、金属膜、多結晶珪素膜などの平坦化に使用される。
CMPにより、例えばタングステン膜などの金属材料による埋め込み膜を研磨する際は、タングステンのバルク膜を研磨する第1研磨工程と、タングステン膜と、その周囲の膜、例えば酸化膜とを同時に研磨する第2研磨工程とが実施される。第1研磨工程でタングステンのバルク膜を高速に研磨し、仕上げ工程となる第2研磨工程でタングステン膜と酸化膜とを同じ選択比で除去することで平坦性の確保を行うという技術が一般的に使用されている。
しかしながら、例えばブランケットウェーハでは平坦性が確保されても、実際のパターンウェハではパターンの粗密にばらつきがあるため、研磨を実行した結果、金属膜の占有率が局所的に高いパターンで大きなディッシングが確認されるなど、必ずしも良好な平坦性を得ることができないという問題がある。
特開P2010−73953号公報 特開P2010−245148号公報
本発明が解決しようとする課題は、金属膜の占有率に局所的なばらつきがある被研磨膜についても良好な平坦化性能を得ることができる半導体製造方法および化学機械研磨用スラリを提供することである。
実施の一形態による半導体装置の製造方法は、(A)カチオン性水溶性重合体と(B)硝酸鉄と(C)砥粒とを含有するスラリを用い、絶縁膜と前記絶縁膜内に設けられた溝または孔を埋め込む第1タングステン膜とを含む被研磨膜を化学機械研磨する工程を持つ。前記化学機械研磨工程は、前記第1タングステン膜を研磨する第1研磨工程と、第1研磨工程後に実施され、前記第1タングステン膜と前記絶縁膜をともに研磨する第2研磨工程を有する。(A)成分の含有量をMA[質量ppm]、(B)成分の含有量をMB[質量ppm]とすると、前記第1研磨工程では、
MA/MB≦0.05 ・・・式(1)となるスラリを使用し、前記第2研磨工程では、
0.07≦MA/MB<300 ・・・式(2)となるスラリを使用する。前記第2研磨工程で使用される前記スラリ中の(A)成分の含有量は300ppm未満であり、かつ(B)成分の含有量は100ppm以下である。
研磨対象となる金属膜が設けられた基板の一例を示す部分断面図の一例。 実施形態1による半導体装置の製造方法を実行するためのCMP装置の一例を示す略示斜視図の一例。 実施形態1による半導体装置の製造方法を説明するための部分断面図の一例。 実施形態1による半導体装置の製造方法を説明するための部分断面図の一例。 実施形態1による半導体装置の製造方法を説明するための部分断面図の一例。 ブランケットウェーハについて得られた、硝酸第二鉄の濃度と、タングステン/シリコン酸化膜の選択比との関係を示すグラフの一例。 金属膜の占有率に局所的なばらつきがあるパターンレイアウトの一例を示す模式図の一例。 硝酸第二鉄濃度の制御下で図5に示すレイアウトの研磨膜を研磨した結果の過剰研磨の一例を示すグラフの一例。 金属膜の占有率に局所的なばらつきがあるパターンレイアウトの他の一例を示す模式図の一例。 硝酸第二鉄濃度の制御下で図7に示すレイアウトの研磨膜を研磨した結果の過剰研磨の一例を示すグラフの一例。 金属膜密集部における過研磨の要因を説明するための略示断面図の一例。 図9Aに示す要因により金属膜密集部で発生した過研磨の一例を示す略示断面図の一例。 スラリ内材料の組成比率の変更による金属膜密集部での過研磨防止を説明するための略示断面図の一例。 第1研磨工程におけるPEI添加量と金属膜研磨レートとの関係の一例を示すグラフの一例。 70ppmのPEI添加量で第2研磨工程を実行した場合の硝酸第二鉄添加量と金属膜ディッシング量との関係の一例を示すグラフの一例。 140ppmのPEI添加量で第2研磨工程を実行した場合の硝酸第二鉄添加量と金属膜ディッシング量との関係の一例を示すグラフの一例。 発泡ポリウレタンパッドの一例を示す模式図の一例。 単位面積あたりの気泡数と研磨レートとの関係の一例を示す表の一例。 図15に示す3種類の研磨パッドによる研磨レートの例を示すグラフの一例。
以下、実施の形態のいくつかについて図面を参照しながら説明する。図面において、同一の部分には同一の参照番号を付し、その重複説明は適宜省略する。また、添付の図面は、それぞれ発明の説明とその理解を促すためのものであり、各図における形状や寸法、比などは実際の装置と異なる個所がある点に留意されたい。
本願明細書において、説明中の上下等の方向を示す用語は、後述する基板の被加工面側、より具体的には基板表面のうちで配線溝やビアホールなどが形成される面側を上とした場合の相対的な方向を指し示す。そのため、重力加速度方向を基準とした現実の方向と異なる場合がある。
(1)実施形態1
(a)被研磨膜の準備
まず、研磨対象を準備する。
研磨対象となる金属膜が設けられた基板の一例を図1の略示断面図に示す。図1に示す研磨対象は、例えばシリコンウェーハWの素子形成面にシリコン酸化膜40を成膜して配線用のトレンチまたはビアホールを形成し、バリアメタルをスパッタリングなどにより成膜してバリアメタル膜42とした後に、上記トレンチまたはホールが埋め込まれるように全面に金属膜、例えばタングステン膜44を成膜することにより準備可能である。タングステン膜44は、トレンチまたはホール内のタングステン膜44aと、タングステン膜44a上およびシリコン酸化膜40上のタングステン膜44bとを含む。なお、タングステン膜44b上には酸化タングステン(WOx)膜46が形成される。
本実施形態においてシリコンウェーハWは例えば基板に対応する。基板としてはシリコンウェーハに限るものでは勿論なく、例えばガラス基板やセラミック基板なども含まれる。
(b)スラリの準備
次に、スラリSL(図2参照)を準備する。本実施形態では、タングステンのバルク膜44bを研磨する第1研磨工程と、タングステン膜44a、バリアメタル膜42およびシリコン酸化膜42を同時に研磨する第2研磨工程との両方に亘って、同一材料を含むスラリを用いる。ただし、後述するように、含有する材料間の組成比率を第1研磨工程と第2研磨工程とで変更する。
具体的には、カチオン性水溶性重合体(以下、適宜「(A)成分」という)と、硝酸鉄(以下、適宜「(B)成分」という)と、砥粒(以下、適宜「(C)成分」という)とを含有するスラリであって、(A)成分の含有量をMA[質量ppm]、(B)成分の含有量をMB[質量ppm]とすると、第1研磨工程では
MA/MB≦0.05 ・・・式(1)
となるスラリSLを使用し、この一方、第2研磨工程では
0.07≦MA/MB<300 ・・・式(2)
となるスラリSLを使用する。
上記範囲の構成比の根拠については後に詳述する。
本実施形態では、カチオン性水溶性重合体としてポリエチレンイミン(olythylenmine;以下、単に「PEI」と称する)を使用し、硝酸鉄として硝酸第二鉄を使用し、砥粒としてコロイダルシリカ粒子を使用する。
(c)CMP装置の準備
次いで、CMP装置を準備する。前述した通り、本実施形態では、同一材料で構成されるスラリSLを用いるので、途中で組成比率を変更できさえすれば、単一のCMP装置を用いて第1研磨工程から第2研磨工程まで連続して実施することが可能である。このようなCMP装置の一例を図2の略示斜視図に示す。
図2に示すCMP装置は、研磨テーブル10と、研磨パッド12と、研磨テーブル軸14と、ノズル16と、トップリング20と、トップリング軸22とを含む。
研磨テーブル10は、研磨テーブル軸14に連結され、研磨パッド12をその上面にて支持する。研磨テーブル10は、モータ(図示せず)などを含む駆動機構D1により研磨テーブル軸14が回転することにより、例えば図1の符号AR1に示す回転方向に回転する。
トップリング20は、トップリング軸22に連結され、研磨対象の面が研磨パッド12に対向するようにウェーハWを保持しつつウェーハWを研磨パッド12に押圧する。
トップリング20はまた、モータ(図示せず)などを含む駆動機構D2によりトップリング軸22が回転することにより、例えば回転方向AR2に回転する。
研磨中は、ノズル16を介して図示しない液供給制御機構によりスラリSLの研磨パッド12上への供給を受けながら研磨テーブル10が回転するとともに、トップリング20がウェーハWを研磨パッド12に押圧しながら回転することで、研磨パッド12とウェーハWとの相対的回転によりウェーハWの研磨対象面が研磨される。
なお、図2では、研磨パッド12およびトップリング20がそれぞれ矢印AR1,AR2の方向に回転する場合を示したが、勿論これに限ることなく相対回転運動さえしていれば、例えばこれらの方向と反対の方向に回転させてもよい。
(d)CMP実行
図1に示す研磨対象を例に挙げて本実施形態による半導体装置の製造方法をより具体的に説明する。
(i)第1研磨工程
まず、酸化タングステン(WOx)膜46が研磨パッド12に対向するように上下反転してシリコンウェーハWをトップリング20(図2参照)に保持させる。
スラリSLとしてMA/MBが式(1)の関係を満たすものをノズル16から研磨パッド12上へ供給しながら研磨テーブル軸14を回転させる(図2の符号AR1参照)。シリコンウェーハWを保持したトップリング20を研磨パッド12に接近させ、図3Aに示すように、ウェーハWを研磨パッド12に押圧させながらトップリング20を回転させる。これにより、酸化タングステン(WOx)膜46とタングステンのバルク膜44bとを高速で研磨する。その結果、図3Bに示すように、酸化タングステン(WOx)膜46が除去され、バリアメタル膜42と、トレンチまたはホール内のタングステン膜44aとが露出する。図3Bに示す例では、バルク膜44bの一部441が削り残しとなり、また、バリアメタル膜42を貫通してシリコン酸化膜40に至るスクラッチ200が形成されている。
(ii)第2研磨工程
次いで、仕上げ工程となる第2研磨工程に移行する。ここでは、式(1)の関係を満たすスラリSLの供給を止め、式(2)の関係を満たすスラリSLを研磨パッド12上へ供給することにより、タングステン膜44aとシリコン酸化膜40とを同じ選択比で除去し、これにより、図3Cに示すように、配線溝やビアホール内のみにタングステン膜を残し、所望の配線高さを実現しつつ被研磨面の平坦性を確保する。
(iii)各数値範囲の根拠
第1研磨工程と第2研磨工程とでスラリSLの材料組成比率を変更する理由、および、各数値範囲の根拠について図4乃至図13を参照しながら説明する。
第2研磨工程において、タングステン膜44aとバリアメタル膜42とシリコン酸化膜40とを同じ選択比で研磨することは、タングステンの表面を酸化して脆弱化する硝酸鉄の濃度をコントロールすることで達成できる。図4は、ブランケットウェーハについて得られた、硝酸第二鉄の濃度を変えた際のタングステン/シリコン酸化膜の選択比の一例を示す。
図4に示すように、第1研磨工程での硝酸第二鉄濃度を60,000ppm(6%)とし、第二研磨工程での硝酸第二鉄濃度を10,000ppm(1%)にすれば(以下、「調整前条件」と称する)、ブランケットウェーハベースでは各研磨工程で要求される研磨性能を達成することができる。
しかしながら、様々なパターンが形成された実際のウェーハでは、パターンレイアウトに依存して金属膜の占有率には局所的なばらつきがある。
例えば図5に示すパターンレイアウトAでは、タングステンを含まない(W占有率0%)狭い領域を間に挟んで50%の占有率でタングステン膜が形成された領域が存在する。このようなパターンレイアウトAに対して上記調整前条件で第2研磨工程を実施し、表面の高さを例えば原子間力顕微鏡(tomic orce icroscope:以下、単に「AFM」という)で検査したところ、例えば図6内に「V:(段差)」の記載で示すように、占有率が50%部分のパターンがW占有率0%のパターンと比較して、約65nmも大きく削られていることが確認された。
また、例えば図7に示すパターンレイアウトBでは、タングステンを相対的に多く含む(W占有率25%)狭い領域を間に挟んでタングステンの占有率が比較的低い(W占有率5%)領域が存在する。このようなパターンレイアウトBに対して上記調整前条件で第2研磨工程を実施し、表面の高さを同様にAFMで検査したところ、例えば図8内に「V:(段差)」の記載で示すように、W占有率が25%部分のパターンがW占有率5%のパターンと比較して、約90nmも大きく削られている箇所があることが確認された。
このように、パターンの粗密差が局所的に発生する領域では、タングステンの占有率が大きく変化し、その箇所で凹凸が発生して大きな段差が発生することが判明した。本願明細書では、研磨表面の凹凸を「ディッシング」といい、凹凸の段差を「ディッシング量」という。図6および図8に例示したような大きなディッシングが発生する原因としては以下のようなことが考えられる。
すなわち、図9Aに示すように、第2研磨工程中にスラリSL中のFeイオンがシリコン酸化膜40中に侵入してシリコン酸化膜40表面にFeイオンが付着し、これにより、シリコン酸化膜40表面のゼータ電位が(−)から(+)になり、この一方、例えば硝酸第二鉄60,000ppmでph2となってゼータ電位(+)となったコロイダルシリカ砥粒がシリコン酸化膜40のプラスチャージと反発することで、タングステン膜44a上に集まったため、図9Bに示すように、タングステン密集部で過研磨を引き起こしていることものと考えられる。
そこで、パターン上でのタングステン膜の過研磨を抑制するためには、シリコン酸化膜40上へのFeイオン付着を抑制するとともに、タングステン膜44aを保護する保護膜を形成すればよい。例えば、図10に示すように、保護膜50をタングステン膜44a上に形成する。
保護膜50は、PEIから形成可能である。従って、適量のPEIを添加すれば、保護膜50がタングステン膜44a上に良好に形成されてタングステン膜44aの過剰研磨を抑制することができる。
この一方で、適量を超えてPEIを添加するとタングステン膜の研磨レートが低減してしまう。図11のグラフに、PEI添加量とタングステン膜研磨レートとの関係の一例を示す。この例は、硝酸第二鉄の濃度を60,000ppmに固定して測定したものである。
図11から、PEI添加量が70ppmから200ppmの間ではタングステンの研磨レートに変化がなく、300ppm以上のPEI添加量でタングステンの研磨レートが低下する点が確認された。
ここで、硝酸第二鉄の添加濃度における適正範囲について説明する。
第1研磨工程では、研磨レートを高速に保つ必要がある。第1研磨工程での硝酸第二鉄添加濃度は、図4に示したように、硝酸第二鉄の濃度が60,000ppmに至るまでは硝酸第二鉄の添加量に応じて研磨レートが高速になる。
第2研磨工程では、タングステン膜のディッシングを抑制しながら平坦化の仕上げを行う必要がある。硝酸第二鉄の添加量が増えると研磨レートが高速になるということは、硝酸第二鉄の添加量が多いほどタングステン膜のディッシング量が多くなることを意味する。
図12および図13は、それぞれPEI添加量を70ppm,140ppmに固定した上で硝酸第二鉄添加量を変えた際のタングステン膜ディッシング量を測定して得られたグラフである。図12および図13におけるディッシング量は、各パターンレイアウトA,B中で占有率が変化する箇所でタングステン膜44aに発生する凹凸の高さの最大値または深さの最大値である。図12および図13から、いずれのPEI添加量でも硝酸第二鉄の添加量を下げていけばタングステン膜のディッシングを抑制できることが分かる。この一方で、硝酸第二鉄を全く添加しない(0ppm)場合は、逆にタングステン膜44aが研磨されず、特に、パターンレイアウトBにおいては被研磨面が逆に凸形状になってしまうことも観察される。
また、図12と図13とを相互に比較すると、図13における140ppmのPEI添加量で硝酸第二鉄添加量を変えた際のディッシング量は、図12において70ppmのPEI添加量で発生していたディッシング量よりも全般的に改善されていることが確認される。
より具体的には、硝酸第二鉄の添加量が6000ppmの場合、パターンレイアウトA,B共にディッシング量に差異は見られないが、1000ppmでパターンレイアウトBのディッシング量が図13において図12の場合よりも低減し、100ppmから顕著に低減していることが分かる。また、パターンレイアウトAについても、500ppmまでは図12と図13との間でディッシング量に差異は見られないが、100ppmで図12の場合よりも図13の場合が低減していることが見られ、30ppmでディッシング量が0となり、10ppmからは逆に凸形状になることが観察される。
したがって、図11から分かるように70ppm以上−300ppm未満の範囲でPEIを添加する一方で、第1研磨工程では、図4から分かるように硝酸第二鉄を60,000ppm以上に制御し、第2研磨工程では、図13から分かるように、硝酸第二鉄を1ppm以上−100ppm以下に制御することが望ましい。
よって、スラリSL中で、カチオン性水溶性重合体成分((A)成分)の含有量MA[質量ppm]と硝酸鉄成分((B)成分)の含有量MB[質量ppm]との比であるMA/MBの値は、第1研磨工程において上限は300/60000=0.05未満となり、第2研磨工程において70/100=0.7が最小値で、上限は300/1=300未満となる。
本実施形態の半導体装置の製造方法によれば、上述の通りにスラリSLの成分を制御することにより、第1研磨工程においては高効率でのタングステン膜研磨を実現し、第2研磨工程においてはパターン研磨時の高占有率パターンでのディッシングの抑制を図りつつ、良好な平坦化性能を得ることができる。
また、本実施形態の半導体装置の製造方法によれば、スラリの種類を変更することなく同一種類のスラリのままでその含有材料間の組成比率を調整するだけで、選択比をコントロールできるので、組成の異なるスラリが混在することによる研磨特性の変動やスラリ凝集などのリスクが解消される。この結果、2つの研磨テーブルを用いることなく単一の研磨テーブルで第1研磨工程と第2研磨工程とを連続して実施でき、低コストでかつ高効率で良好な平坦化性能を得ることができる。
また、本実施形態のスラリによれば、含有する材料間での組成比率の調整だけで、研磨対象の選択比をコントロールできるので、低コストかつ高効率で良好な平坦化を実現することができる。
(2)実施形態2
本実施形態では、実施形態1のスラリSLを用いて研磨を実行することに加え、研磨の際の研磨パッド12として発泡ポリウレタンパッドを使用する。
図14は、本実施形態で使用する発泡ポリウレタンパッド120の一例の平面形状を示す模式図の一例である。発泡ポリウレタンパッド120は、例えばポリエステルフェルトを材料とする基材122の表面に多数形成された気泡(ポア)124を有する。研磨パッドの表面に気泡124を含めることにより、スラリSLの保持性が向上する。
また、研磨パッドの密度が一定の場合は、単位面積あたりの気泡数を増やすことにより研磨パッドの表面積が大きくなるので、スラリSLの保持性がさらに向上する。図15は、密度が一定の値で単位面積あたりの気泡数が異なる3つの研磨パッド120A〜120Cの特性を調べた表の一例であり、また、図16は、研磨パッド120A〜120Cをそれぞれ使用してCMPを行った際の研磨レートの一例を示すグラフである。図15および図16からも、単位面積あたりの気泡数が大きい研磨パッドほどスラリSLの保持性に優れ、高い研磨レートを実現できることが分かる。
本実施形態の半導体装置の製造方法によれば、表面に多数形成された気泡124を有する発泡ポリウレタンパッド120を用いてCMPを実行するので、高い研磨レートで被研磨膜を平坦化することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10…研磨テーブル、40…シリコン酸化膜、44a,44b…タングステン膜、SL…スラリ。

Claims (3)

  1. (A)カチオン性水溶性重合体と(B)硝酸鉄と(C)砥粒とを含有するスラリを用い、絶縁膜と前記絶縁膜内に設けられた溝または孔を埋め込む第1タングステン膜とを備える被研磨膜を化学機械研磨する工程を備え、
    前記化学機械研磨工程は、前記第1タングステン膜を研磨する第1研磨工程と、第1研磨工程後に実施され、前記第1タングステン膜と前記絶縁膜をともに研磨する第2研磨工程を有し、
    (A)成分の含有量をMA[質量ppm]、(B)成分の含有量をMB[質量ppm]とすると、
    前記第1研磨工程では、
    MA/MB≦0.05 ・・・式(1)となるスラリを使用し、
    前記第2研磨工程では、
    0.07≦MA/MB<300 ・・・式(2)となるスラリを使用し、
    前記第2研磨工程で使用される前記スラリ中の(A)成分の含有量は300ppm未満であり、かつ(B)成分の含有量は100ppm以下であることを特徴とする半導体装置の製造方法。
  2. 前記第2研磨工程で使用される前記スラリ中の(A)成分の含有量は70ppm以上であることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第1研磨工程で使用される前記スラリ中の(B)成分の含有量は60000ppm以上であることを特徴とする請求項1または2記載の半導体装置の製造方法。
JP2015219680A 2015-11-09 2015-11-09 半導体装置の製造方法および化学機械研磨用スラリ Active JP6499059B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015219680A JP6499059B2 (ja) 2015-11-09 2015-11-09 半導体装置の製造方法および化学機械研磨用スラリ
US15/228,369 US20170133238A1 (en) 2015-11-09 2016-08-04 Manufacturing method of semiconductor device and slurry for chemical mechanical polishing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015219680A JP6499059B2 (ja) 2015-11-09 2015-11-09 半導体装置の製造方法および化学機械研磨用スラリ

Publications (2)

Publication Number Publication Date
JP2017092215A JP2017092215A (ja) 2017-05-25
JP6499059B2 true JP6499059B2 (ja) 2019-04-10

Family

ID=58663732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015219680A Active JP6499059B2 (ja) 2015-11-09 2015-11-09 半導体装置の製造方法および化学機械研磨用スラリ

Country Status (2)

Country Link
US (1) US20170133238A1 (ja)
JP (1) JP6499059B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018189026A (ja) 2017-05-08 2018-11-29 いすゞ自動車株式会社 エンジンの始動制御装置及び始動制御方法
CN112589655B (zh) * 2021-01-07 2022-11-04 戴忠惠 一种大理石天花板裂缝修补抛光装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879255B2 (en) * 2005-11-04 2011-02-01 Applied Materials, Inc. Method and composition for electrochemically polishing a conductive material on a substrate
JP5361306B2 (ja) * 2008-09-19 2013-12-04 Jsr株式会社 化学機械研磨用水系分散体および化学機械研磨方法
US8210900B2 (en) * 2008-10-31 2012-07-03 Applied Materials, Inc. Dishing and defect control of chemical mechanical polishing using real-time adjustable additive delivery
JP5451144B2 (ja) * 2009-04-02 2014-03-26 Jsr株式会社 化学機械研磨方法および化学機械研磨用水系分散体調製用キット
JP5813921B2 (ja) * 2009-04-02 2015-11-17 Jsr株式会社 化学機械研磨用水系分散体および化学機械研磨方法
JP5813922B2 (ja) * 2009-04-02 2015-11-17 Jsr株式会社 化学機械研磨用水系分散体および化学機械研磨方法
US8480920B2 (en) * 2009-04-02 2013-07-09 Jsr Corporation Chemical mechanical polishing aqueous dispersion, method of preparing the same, chemical mechanical polishing aqueous dispersion preparation kit, and chemical mechanical polishing method
US8858819B2 (en) * 2010-02-15 2014-10-14 Air Products And Chemicals, Inc. Method for chemical mechanical planarization of a tungsten-containing substrate

Also Published As

Publication number Publication date
US20170133238A1 (en) 2017-05-11
JP2017092215A (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
JP4575539B2 (ja) 化学的機械研磨プロセス及びその構成要素
JP5635957B2 (ja) 被研磨物の研磨方法、及び研磨パッド
JP4219984B2 (ja) Sof半導体ウェーハの化学・機械的平坦化法
CN102814738B (zh) 用于护理研磨垫的方法和设备
TWI449598B (zh) 高速研磨方法
JP2000301454A5 (ja)
EP2858097A1 (en) Slurry for chemical mechanical polishing and chemical mechanical polishing method
US20090258493A1 (en) Semiconductor device manufacturing method
JP2013042066A (ja) 半導体装置の製造方法
KR100590202B1 (ko) 연마 패드 및 그 형성방법
US20020197935A1 (en) Method of polishing a substrate
CN113439008B (zh) 晶片制造方法以及晶片
JP6499059B2 (ja) 半導体装置の製造方法および化学機械研磨用スラリ
JP6243009B2 (ja) GaN単結晶材料の研磨加工方法
WO2008103549A2 (en) Auto-stopping slurries for chemical-mechanical polishing of topographic dielectric silicon dioxide
JP2002324772A (ja) 半導体装置の製造方法及び製造装置
TWI766231B (zh) 用於化學機械平面化工具之墊、化學機械平面化工具及相關方法
US6391779B1 (en) Planarization process
US6777337B2 (en) Planarizing method of semiconductor wafer and apparatus thereof
JP6067481B2 (ja) 研磨パッド、研磨方法、および研磨パッドの製造方法
JP2006049479A (ja) 化学的機械研磨方法
JP2006261261A (ja) 化学機械研磨装置および化学機械研磨方法
KR20170045672A (ko) 슬러리 및 이를 이용한 기판 연마 방법
KR20080076712A (ko) 기체 연마 방법, 반도체장치 및 그 제조 방법
JP2011091198A (ja) 半導体基板の研磨装置及びこの研磨装置を用いた、半導体基板の研磨方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180131

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190314

R150 Certificate of patent or registration of utility model

Ref document number: 6499059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350