JP6496651B2 - 半導体装置、電子装置、及び半導体装置の製造方法 - Google Patents
半導体装置、電子装置、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6496651B2 JP6496651B2 JP2015203759A JP2015203759A JP6496651B2 JP 6496651 B2 JP6496651 B2 JP 6496651B2 JP 2015203759 A JP2015203759 A JP 2015203759A JP 2015203759 A JP2015203759 A JP 2015203759A JP 6496651 B2 JP6496651 B2 JP 6496651B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- inductor
- chip
- semiconductor device
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
前記配線基板の第1面上に実装され、多層配線層を有する半導体チップと、
前記多層配線層に形成され、巻き軸方向が前記配線基板と水平方向を向いている第1インダクタと、
前記多層配線層に形成され、巻き軸方向が前記配線基板と水平方向を向いており、前記第1インダクタに対向している第2インダクタと、
前記多層配線層に形成され、前記第1インダクタと前記第2インダクタの間に位置している溝と、
を備える半導体装置が提供される。
前記半導体装置を実装している実装基板と、
を備え、
前記半導体装置は、
配線基板と、
前記配線基板の第1面上に実装され、多層配線層を有する半導体チップと、
前記多層配線層に形成され、巻き軸方向が前記配線基板と水平方向を向いている第1インダクタと、
前記多層配線層に形成され、巻き軸方向が前記配線基板と水平方向を向いており、前記第1インダクタに対向している第2インダクタと、
前記多層配線層に形成され、前記第1インダクタと前記第2インダクタの間に位置している溝と、
を備える電子装置が提供される。
前記多層配線層に、前記第1インダクタと前記第2インダクタの間に位置している溝を形成する工程と、
を備える半導体装置の製造方法が提供される。
図1は、第1の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、配線基板200、半導体チップ100、第1インダクタ112、第2インダクタ122、封止樹脂400、及び溝500を備えている。半導体チップ100は配線基板200の第1面上に実装されており、多層配線層106(図2に図示)を有している。第1インダクタ112は多層配線層106に形成されており、巻き軸方向が配線基板200と水平方向を向いている。第2インダクタ122は多層配線層106に形成されており、巻き軸方向が配線基板200と水平方向を向いている。第2インダクタ122は第1インダクタ112に対向している。封止樹脂400は、配線基板200の少なくとも第1面と、半導体チップ100とを封止している。溝500は、封止樹脂400と多層配線層106の界面のうち、少なくとも第1インダクタ112と第2インダクタ122の間に位置している部分の全域に形成されている。以下、詳細に説明する。
図9は、第2の実施形態に係る電子装置の構成を示す断面図であり、第1の実施形態における図7に対応している。本実施形態に係る電子装置は、溝500の側面に封止層501が形成されている点を除いて、第1の実施形態に係る電子装置と同様の構成である。
図10は、第3の実施形態に係る電子装置の構成を示す断面図であり、第1の実施形態における図7に対応している。本実施形態に係る電子装置は、溝500が半導体チップ100を貫通している点を除いて、第1の実施形態に係る電子装置と同様の構成である。溝500は、底部が配線基板200に入り込んでいてもよい。
図11は、第4の実施形態に係る電子装置の構成を示す断面図であり、第1の実施形態における図7に対応している。本実施形態に係る電子装置は、溝500が半導体チップ100及び配線基板200を貫通しており、2つの半導体装置410,420に分割されている点を除いて、第1の実施形態に係る電子装置と同様の構成である。一つの半導体装置を分割することにより形成された半導体装置410と半導体装置420は対を形成しており、実装基板600に実装される前は、一組の半導体装置として管理される。半導体装置410,420は、封止樹脂400の上面が平坦である。そして半導体装置410における封止樹脂400の上面から第1インダクタ112の巻き軸までの距離と、半導体装置420における封止樹脂400の上面から第2インダクタ122の巻き軸までの距離とは、互いに等しい。
図14は、第5の実施形態に係る半導体装置の平面概略図であり、第1の実施形態における図4に相当している。本実施形態に係る半導体装置は、磁気遮蔽層114,124を備えている点を除いて、第1の実施形態に係る半導体装置と同様の構成である。磁気遮蔽層114,124は、例えば配線層を構成する導体層を積み重ねることにより形成されており、その長さは第1インダクタ112,122よりも長い。磁気遮蔽層114は、第1インダクタ112と第1回路領域110の他の回路を遮蔽する位置に形成されており、磁気遮蔽層124は、第2インダクタ122と第2回路領域120の他の回路を遮蔽する位置に形成されている。磁気遮蔽層114,124には定電位、例えばグラウンド電位又は電源電位が与えられている。
図15は、第6の実施形態に係る半導体装置の断面概略図である。本実施形態に係る半導体装置は、溝500の中に樹脂層520を充填している点を除いて、第1の実施形態又は第3の実施形態に係る半導体装置と同様の構成である。樹脂層520は、例えばエポキシ、ポリイミド、シリコーン、又はウレタンなどの樹脂である。ただし、樹脂層520がエポキシである場合、樹脂層520は封止樹脂400よりもフィラーの含有率が低いのが好ましい。ここでフィラーの含有率は、例えば断面においてフィラーが占める面積として定義される。そしてこれらの半導体装置を用いて、図16に示すように、第1の実施形態と同様の電子装置を形成することができる。
図17は、第7の実施形態に係る半導体装置の断面概略図である。本実施形態に係る半導体装置は、樹脂層520の中に透磁部材522が設けられている点を除いて、第6の実施形態に係る半導体装置と同様の構成である。透磁部材522は、例えば鉄などの透磁率が高い材料により形成されており、第1インダクタ112と第2インダクタ122の巻き軸を互いに結ぶ直線上に配置されている。そしてこれらの半導体装置を用いて、図18に示すように、第1の実施形態と同様の電子装置を形成することができる。
図19及び図20は、第8の実施形態に係る半導体装置の製造方法を示す断面図である。まず図19(a)に示すように、半導体チップ100を配線基板200上に搭載する。半導体チップ100には、第1インダクタ112及び第2インダクタ122の代わりに、インダクタ130が形成されている。インダクタ130は、図19(b)に示すように、互いに平行な2つの配線132,134と、これらと互いに接続するループ型の複数の配線136を備えている。複数の配線136は互いに平行に形成されており、それぞれ一端が配線132に接続しており、他端が配線134に接続している。そして2つの配線132,134は、それぞれ、一端が第1回路領域110に設けられた発振回路に接続しており、他端が第2回路領域120に設けられた受信回路に接続している。
その後の工程は、第1の実施形態と同様である。
図21及び図22は、第9の実施形態に係る半導体装置の製造方法を示す断面図である。
まず図21(a)に示すように、半導体チップ100を配線基板200上に搭載する。このとき、半導体チップ100の能動面を配線基板200とは逆側に向ける。次いで、半導体チップ100と配線基板200とをボンディングワイヤ300を用いて接続する。次いで、配線基板200の第1面上、ボンディングワイヤ300、及び半導体チップ100を、封止樹脂400を用いて封止する。このとき、封止樹脂400にヒートシンク150を埋め込む。ヒートシンク150は平面視で半導体チップ100と重なっており、一面が封止樹脂400の上面から露出している。ヒートシンク150のこの一面と封止樹脂400の上面は、同一平面を形成している。
本実施形態によっても第1の実施形態と同様の効果を得ることができる。
図24は、第10の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、溝500の位置を除いて、第9の実施形態に係る半導体装置と同様の構成である。
図25は、第11の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、以下の点を除いて第1の実施形態に係る半導体装置と同様の構成である。
図27及び図28は、第12の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、以下の点を除いて第11の実施形態にかかる半導体装置と同様の構成である。
図29は、第13の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、溝500の位置を除いて、第12の実施形態に係る半導体装置と同様の構成である。
図30の各図は、第14の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態において、半導体チップ100はリードフレーム220に実装される。
図31及び図32は、第15の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置の製造方法は、溝500の代わりに第1溝502及び第2溝504を形成する点を除いて、第1の実施形態に係る半導体装置の製造方法と同様である。
図33及び図34は、まず、図33(a)に示すように、半導体ウェハ40に、素子(図示せず)、第1インダクタ112、及び第2インダクタ122を形成する。半導体ウェハ40からは複数の半導体チップ100が切り出されるが、これら素子、第1インダクタ112、及び第2インダクタ122は、複数の半導体チップ100それぞれに設けられる。
図35は、第17の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、溝500に樹脂508を埋め込んでいる点を除いて、第16の実施形態に係る半導体装置と同様の構成である。
図36は、第18の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置の製造方法は、溝500を形成するタイミング及び溝500の形成方法を除いて、第1の実施形態に係る半導体装置と同様の構成である。
図38は、第19の実施形態に係る半導体チップ100の構成を示す平面図である。本実施形態に係る半導体チップ100は、溝500が第1インダクタ112と第2インダクタ122の間にのみ形成されており、半導体チップ100の縁までは伸びていない点を除いて、第16〜第18の実施形態のいずれかと同様である。
図39は、第20の実施形態に係る半導体装置の構成を示す図である。本実施形態において、半導体チップ100は、パッシベーション膜108上にポリイミド膜109を有している。ポリイミド膜109は、多層配線層106に設けられた電極パッド(図示せず)上に、開口を有している。
図40は、第21の実施形態に係る半導体装置の構成を示す図である。本実施形態に係る半導体装置は、ポリイミド膜109に、溝500が形成される部分に開口を有している点を除いて、第20の実施形態に係る半導体装置と同様の構成である。
図41及び図42は、第22の実施形態に係る半導体装置の製造方法を示す断面図である。まず、図41(a)に示すように、半導体チップ100を吸着装置700の吸着面702に吸着する。吸着装置700の吸着面702には、凹部704が形成されている。凹部704は、平面視で、第1インダクタ112と第2インダクタ122の間に位置している。本図に示す例では、半導体チップ100は、能動面が吸着面702に吸着されている。ただし、半導体チップ100が配線基板200にフリップチップ実装される場合、半導体チップ100は、裏面が吸着面702に吸着されても良い。
図43(a)は、第23の実施形態に係る半導体装置の構成を示す平面図である。図43(b)は、この半導体装置の裏面図である。本実施形態に示す半導体装置は、半導体チップ100、ボンディングワイヤ300、及び配線基板200を有している。この半導体装置では、ハンダボール620は格子状に形成されている。半導体チップ100及び配線基板200はいずれも矩形であり、互いに対向する辺が平行になっている。また半導体チップ100及び配線基板200は、互いの中心が重なっている。そして溝500は、半導体チップ100及び配線基板200の中心を通っている。ただし、平面視で溝500が通る直線A上及びその周囲位置する格子点には、ハンダボール620が形成されていない。また、配線基板200の4つの角部の近くには、ハンダボール620が配置されている。
図46(a)は、第24の実施形態に係る半導体装置の構成を示す平面図である。図46(b)、及び図47の各図は、この半導体装置の裏面図である。本実施形態に示す半導体装置は、以下の点を除いて、第23の実施形態に係る半導体装置と同様の構成である。
図48(a)は、第25の実施形態にかかる半導体装置の構成を示す図である。本実施形態において、半導体チップ100は配線基板200に対して斜めに配置されている。そして溝500は、配線基板200の対角線上に位置している。
図49は、半導体チップ100を有する電子装置の機能ブロック図である。半導体チップ100は、上記したいずれかの実施形態に示した構造により、配線基板200に載置されている。半導体チップ100の第2回路領域120には、電力制御素子20が形成されている。電力制御素子20は、電源10から負荷30に供給される電力を制御している。
20 電力制御素子
30 負荷
40 半導体ウェハ
100 半導体チップ
102 基板
104 素子層
106 多層配線層
108 パッシベーション膜
109 ポリイミド膜
110 第1回路領域
112 第1インダクタ
114 磁気遮蔽層
120 第2回路領域
122 第2インダクタ
124 磁気遮蔽層
130 インダクタ
132 配線
134 配線
136 配線
150 ヒートシンク
200 配線基板
220 リードフレーム
222 ダイパッド
224 リード
300 ボンディングワイヤ
400 封止樹脂
402 封止樹脂
410 半導体装置
420 半導体装置
500 溝
501 封止層
502 第1溝
504 第2溝
506 絶縁膜
508 樹脂
510 ダイシングブレード
512 ダイシングブレード
520 樹脂層
522 透磁部材
600 実装基板
620 ハンダボール
700 吸着装置
702 吸着面
704 凹部
710 吸着ノズル
720 吸着ノズル
800 固定層
Claims (7)
- 表面、前記表面とは反対側の裏面、第1辺、前記第1辺とは反対側の第2辺、前記第1および第2辺と交差する第3辺、前記第1および第2辺と交差し、且つ前記第3辺とは反対側の第4辺、前記表面上に配置された複数の電極パッド、および前記裏面上に配置された複数のハンダボールを有する配線基板と、
第1主面、前記第1主面上の第1チップ辺、前記第1チップ辺とは反対側の第2チップ辺、前記第1主面上に配置され、前記第2チップ辺に沿って配置された第1インダクタを有し、前記配線基板の前記表面上に、前記第1チップ辺が前記配線基板の前記第1辺と対向し、且つ前記配線基板の前記第2辺よりも前記第1辺の近く配置されるように搭載された第1半導体チップと、
第2主面、前記第2主面上の第3チップ辺、前記第3チップ辺とは反対側の第4チップ辺、前記第2主面上に形成され、前記第4チップ辺に沿って配置された第2インダクタを有し、平面視において前記第1半導体チップの前記第2チップ辺と前記第4チップ辺が対向するように前記第1半導体チップと並んで、前記配線基板の前記表面上に搭載された第2半導体チップと、
前記第1半導体チップの前記第1主面および前記第2半導体チップの前記第2主面のそれぞれと、前記配線基板の前記複数の電極パッドとを接続する複数のボンディングワイヤと、
前記配線基板の前記表面、前記第1および第2半導体チップ、および前記複数のボンディングワイヤを樹脂で封止した封止体と、
を備え、
前記配線基板の前記複数の電極パッドは、平面視において前記配線基板の前記第1辺と前記第1半導体チップの前記第1チップ辺の間に配置された複数の第1電極パッド、および前記配線基板の第2辺と前記第2半導体チップの前記第3チップ辺の間に配置された複数の第2電極パッド、を含み、
前記配線基板の前記裏面は、前記第2辺よりも前記第1辺の近くに位置し、且つ前記第1辺、第3辺および第4辺に接する第1領域、前記第1辺よりも前記第2辺の近くに位置し、且つ前記第2辺、第3辺および第4辺に接する第2領域、前記第1領域と前記第2領域に挟まれた間に位置し、且つ前記第1領域、前記第2領域、前記第3辺、および前記第4辺に接する第3領域を有し、
前記複数のハンダボールは、格子状に配置され、且つ前記配線基板の前記第1領域に配置された複数の第1ハンダボール、および前記配線基板の前記第2領域に配置された複数の第2ハンダボール、
を含み、
前記複数の第1ハンダボールは、前記配線基板の前記第2辺の最も近くに配置された第1ボール電極を含み、
前記複数の第2ハンダボールは、前記配線基板の前記第1辺の最も近くに配置された第2ボール電極を含み、
前記複数のボンディングワイヤは、複数の第1ワイヤおよび複数の第2ワイヤを含み、
前記配線基板の前記複数の第1電極パッドと前記第1半導体チップの前記第1主面とは、前記複数の第1ワイヤを介して接続されており、
前記配線基板の前記複数の第2電極パッドと前記第2半導体チップの前記第2主面とは、前記複数の第2ワイヤを介して接続されており、
前記第1半導体チップと電気的に接続されている前記複数の第1ハンダボールと前記第2半導体チップと電気的に接続されている前記複数の第2ハンダボールとは互いに離れており、
前記第1半導体チップと前記第2半導体チップは、分離されており、
平面視において、前記配線基板の前記第3領域には、ハンダボールが配置されておらず、且つ前記第1半導体チップの前記第2チップ辺および前記第2半導体チップの前記第4チップ辺で挟まれた領域を内包しており、前記第1ボール電極と前記第2ボール電極との間隔は、前記配線基板の前記第1辺と直交する第1方向において前記第1半導体チップの前記第2チップ辺と前記第2半導体チップの前記第4チップ辺との間隔よりも大きく、
前記第1インダクタと前記第2インダクタは、電気的に絶縁されており、
前記第1半導体チップと前記第2半導体チップは、電気的に絶縁されており、前記第1ボール電極と前記第2ボール電極は、電気的に絶縁されており、
前記第1半導体チップに印加される電圧と前記第2半導体チップに印加される電圧は、100V以上異なる半導体装置。 - 請求項1に記載の半導体装置において、
前記第1半導体チップは、更に前記第1主面上に送信用の第1回路を有しており、
前記第2半導体チップは、更に前記第2主面上に受信用の第2回路を有しており、
前記第1回路は、前記第1インダクタと接続されており、
前記第2回路は、前記第2インダクタに接続されており、
前記第1回路と前記第2回路は電気的に絶縁されている半導体装置。 - 請求項1に記載の半導体装置において
前記複数の第1および第2ハンダボールは、平面視において前記第1方向に2列以上のハンダボールが配列され、且つ前記第1方向とは垂直な第2方向に沿って配置されたハンダボールの数が、前記第1方向に沿って配置されたハンダボールの数よりも多い、半導体装置。 - 請求項1に記載の半導体装置において、
平面視において前記第1ボール電極は複数のハンダボールが前記配線基板の前記第1辺に平行に配列された第1ハンダボール群であり、
平面視において前記第2ボール電極は複数のハンダボールが前記配線基板の前記第2辺に平行に配列された第2ハンダボール群であり、
平面視において前記第1ハンダボール群と前記第2ハンダボール群の距離は、前記第1方向において前記第1半導体チップの前記第2チップ辺と前記第2半導体チップの前記第4チップ辺の距離よりも大きい半導体装置。 - 請求項1に記載の半導体装置において、
前記配線基板の前記複数の第1ハンダボールの配置の規則性は、平面視において前記配線基板の前記複数の第2ハンダボールの配置の規則性と、実質的に同じである半導体装置。 - 請求項1に記載の半導体装置において、
前記第1半導体チップの前記第1インダクタの巻き数と巻方向は、実質的に前記第2半導体チップの前記第2インダクタの巻き数と巻方向と同一である半導体装置。 - 請求項1に記載の半導体装置において、
前記封止体は、上面を有しており、
前記第1半導体チップの前記第1主面および前記第2半導体チップの前記第2主面はそれぞれ、前記上面と対向しており、
前記配線基板の膜厚方向において、前記上面から前記第1インダクタの巻き軸までの距離は、前記上面から前記第2インダクタの巻き軸までの距離と実質的に等しい半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015203759A JP6496651B2 (ja) | 2010-08-06 | 2015-10-15 | 半導体装置、電子装置、及び半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010178012 | 2010-08-06 | ||
JP2010178012 | 2010-08-06 | ||
JP2015203759A JP6496651B2 (ja) | 2010-08-06 | 2015-10-15 | 半導体装置、電子装置、及び半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014260040A Division JP5827393B2 (ja) | 2010-08-06 | 2014-12-24 | 半導体装置、電子装置、及び半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017192504A Division JP6389941B2 (ja) | 2010-08-06 | 2017-10-02 | 半導体装置、電子装置、及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016015521A JP2016015521A (ja) | 2016-01-28 |
JP6496651B2 true JP6496651B2 (ja) | 2019-04-03 |
Family
ID=53376335
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014260040A Active JP5827393B2 (ja) | 2010-08-06 | 2014-12-24 | 半導体装置、電子装置、及び半導体装置の製造方法 |
JP2015203759A Active JP6496651B2 (ja) | 2010-08-06 | 2015-10-15 | 半導体装置、電子装置、及び半導体装置の製造方法 |
JP2017192504A Active JP6389941B2 (ja) | 2010-08-06 | 2017-10-02 | 半導体装置、電子装置、及び半導体装置の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014260040A Active JP5827393B2 (ja) | 2010-08-06 | 2014-12-24 | 半導体装置、電子装置、及び半導体装置の製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017192504A Active JP6389941B2 (ja) | 2010-08-06 | 2017-10-02 | 半導体装置、電子装置、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP5827393B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5675504B2 (ja) | 2010-08-06 | 2015-02-25 | ルネサスエレクトロニクス株式会社 | 半導体装置、電子装置、及び半導体装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG130055A1 (en) * | 2005-08-19 | 2007-03-20 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices |
JP4918795B2 (ja) * | 2006-03-16 | 2012-04-18 | 富士電機株式会社 | パワーエレクトロニクス機器 |
JP4353976B2 (ja) * | 2006-12-22 | 2009-10-28 | Necエレクトロニクス株式会社 | システムインパッケージ |
US7525185B2 (en) * | 2007-03-19 | 2009-04-28 | Advanced Chip Engineering Technology, Inc. | Semiconductor device package having multi-chips with side-by-side configuration and method of the same |
JP4528841B2 (ja) * | 2008-03-12 | 2010-08-25 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
US20110006443A1 (en) * | 2008-03-13 | 2011-01-13 | Nec Corporation | Semiconductor device |
JP5303167B2 (ja) * | 2008-03-25 | 2013-10-02 | ローム株式会社 | スイッチ制御装置及びこれを用いたモータ駆動装置 |
JP5359264B2 (ja) * | 2008-12-26 | 2013-12-04 | 富士電機株式会社 | 半導体装置 |
-
2014
- 2014-12-24 JP JP2014260040A patent/JP5827393B2/ja active Active
-
2015
- 2015-10-15 JP JP2015203759A patent/JP6496651B2/ja active Active
-
2017
- 2017-10-02 JP JP2017192504A patent/JP6389941B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015099928A (ja) | 2015-05-28 |
JP2016015521A (ja) | 2016-01-28 |
JP5827393B2 (ja) | 2015-12-02 |
JP6389941B2 (ja) | 2018-09-12 |
JP2018026577A (ja) | 2018-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5675504B2 (ja) | 半導体装置、電子装置、及び半導体装置の製造方法 | |
KR102591624B1 (ko) | 반도체 패키지 | |
US20190057911A1 (en) | Method for fabricating electronic package | |
US6900551B2 (en) | Semiconductor device with alternate bonding wire arrangement | |
US9117770B2 (en) | Semiconductor device | |
KR100716871B1 (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
US20130127033A1 (en) | Semiconductor device | |
KR20130075251A (ko) | 복수의 세그먼트로 구성된 인터포저를 포함하는 반도체 패키지 | |
KR101563911B1 (ko) | 반도체 패키지 | |
US20120104606A1 (en) | Ball grid array semiconductor device and its manufacture | |
KR102228633B1 (ko) | 모듈레이터와 크랙 억제 구조를 가진 리드프레임 기판 및 이를 이용한 플립 칩 조립체 | |
JP2009302418A (ja) | 回路装置及びその製造方法 | |
KR101546575B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US8178971B2 (en) | Semiconductor device and method of manufacturing the same | |
US8098496B2 (en) | Wiring board for semiconductor device | |
JP6389941B2 (ja) | 半導体装置、電子装置、及び半導体装置の製造方法 | |
TW201517217A (zh) | 半導體裝置及其製造方法 | |
JP2010263108A (ja) | 半導体装置及びその製造方法 | |
JP2009182004A (ja) | 半導体装置 | |
JP2009283835A (ja) | 半導体装置及びその製造方法 | |
TWI553841B (zh) | 晶片封裝及其製造方法 | |
JP2012054496A (ja) | 半導体装置および半導体装置の製造方法 | |
US11817439B2 (en) | Semiconductor device having distinguishable electrodes | |
JP2013157433A (ja) | 半導体装置 | |
JP2011233672A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171002 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20171011 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20171201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190311 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6496651 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |