JP6484194B2 - 電子部品及びその製造方法 - Google Patents

Description

本発明は、コイル部品等の電子部品及びその製造方法に関する。

従来より、電子機器等にはコイル部品が搭載されており、特に携帯機器で使用されるコイル部品はチップ形状を呈し、携帯機器などに内蔵される回路基板上に表面実装される。従来技術の例として、例えば特許文献１には、硬化物からなる絶縁性樹脂の中に、少なくともその一端が外部電極に接続された螺旋状の導体が内蔵され、導体の螺旋の方向が実装した基板面と平行になるように形成されたチップコイルが開示されている。

また特許文献２には、樹脂からなる絶縁体と、絶縁体内に設けられたコイル状の内部導体と、内部導体と電気的に接続されている外部電極とを備え、絶縁体は、長さＬ、幅Ｗ、高さＨの直方体状であり、Ｌ、Ｗ、ＨについてはＬ＞Ｗ≧Ｈなる関係が成立し、外部電極は、絶縁体の高さ方向Ｈに垂直な一面において、長さ方向Ｌにみて上記一面の両端部近傍に、それぞれ１つずつ導体により形成され、内部導体は、絶縁体の幅方向Ｗと略平行なコイル軸を有するコイル部品が開示されている。

これらの従来技術においては、フォトリソグラフィ技術やめっき技術を用いて、絶縁層と導体部とを順次高さ方向に積み上げながら、コイル部品が作製される。

特開２００６−３２４４８９号公報 特開２０１４−２３２８１５号公報

近年における部品の小型化に伴い、導体部の微細化あるいは導体部の断面積の微小化が進んでいる。絶縁体が樹脂で構成される場合には、当該樹脂の応力が導体部に与える影響が無視できなくなる。例えば上記従来技術のように絶縁体及び導体部が層単位で形成される場合、絶縁体の硬化処理に伴う収縮応力が上層側の導体部と下層側の導体部との間の接合部に作用して、導体部が破損する等の大きなダメージを受ける。このため、導体部の微細化を図ることが困難であった。

以上のような事情に鑑み、本発明の目的は、絶縁体の応力による導体部の破損を抑制することができる電子部品及びその製造方法を提供することにある。

上記目的を達成するため、本発明の一形態に係る電子部品は、絶縁体部と、内部導体部と、外部電極とを具備する。
上記絶縁体部は、一軸方向に直交する第１の接合面を有する第１の絶縁層と、上記第１の接合面に接合された第２の絶縁層とを有し、樹脂を含む材料で構成される。
上記内部導体部は、上記第１の絶縁層の内部に設けられた複数の第１のビア導体と、上記第２の絶縁層の内部に設けられた複数の第２のビア導体とを有する。上記複数の第１のビア導体各々は、上記第１の接合面に対して上記一軸方向にオフセットした位置に上記複数の第２のビア導体と接続される第１のコンタクト部をそれぞれ有する。
上記外部電極は、上記絶縁体部に設けられ、上記内部導体部と電気的に接続される。

上記電子部品において、第１のコンタクト部は、第１の接合面と同一の平面上にはなく、当該第１の接合面に対して第１及び第２の絶縁層の積層方向にオフセットした位置に設けられる。例えば、第１の絶縁層の形成後に第２の絶縁層を形成する場合には、第１の絶縁層の内部に第１のコンタクト部を設けることで、第２の絶縁層の形成時に生じる応力による第１のコンタクト部のダメージが低減され、第１及び第２のビア導体が安定に接続される。これにより、絶縁体部の応力による内部導体部の破損を抑制して、内部導体部の微細化を図ることが可能となる。

上記絶縁体部は、上記第２の絶縁層に接合される第２の接合面を有する第３の絶縁層をさらに有してもよい。この場合、上記内部導体部は、上記第３の絶縁層の内部に設けられた複数の第３のビア導体をさらに有する。上記複数の第３のビア導体は、上記第２の接合面に対して上記一軸方向にオフセットした位置に上記複数の第２のビア導体と接続される第２のコンタクト部をそれぞれ有する。
これにより、多層構造の導体部の安定したコンタクトが実現される。

上記内部導体部は、複数の第１の連結導体と、複数の第２の連結導体とをさらに有してもよい。上記複数の第１の連結導体は、上記第１の絶縁層に設けられ、上記複数の第１のビア導体のうち所定の２つを相互に接続する。上記複数の第２の連結導体は、上記第３の絶縁層に設けられ、上記複数の第３のビア導体のうち所定の２つを相互に接続する。
この場合、上記複数の第１及び第２のビア導体と上記複数の第１及び第２の連結導体とは、上記一軸方向に直交する軸のまわりに巻回されたコイル部を構成する。

上記電子部品は、上記コイル部と上記外部電極との間に配置された容量素子部をさらに具備してもよい。上記容量素子部は、上記コイル部の一端に接続された第１の内部電極層と、上記コイル部の他端に接続され、上記第１の内部電極層と上記一軸方向に対向する第２の内部電極層とを有する。
これにより、コイル素子と容量素子とを兼ね備えた電子部品を構成することができる。

上記複数の第１及び第２のビア導体、ならびに上記複数の第１及び第２の連結導体は、典型的には、銅、銀又はニッケルを含む金属材料で構成される。
上記第１及び第２のコンタクト部は、典型的には、チタン又はクロムを含む金属材料で構成される。
上記絶縁体部は、樹脂及びセラミックス粒子を含む材料で構成されてもよい。

一方、本発明の一形態に係る電子部品の製造方法は、支持基板上に、第１の絶縁層を形成することを含む。
上記第１の絶縁層上に、複数の第１のビア導体が形成される。
上記第１の絶縁層上に、上記第１のビア導体を被覆する第２の絶縁層が形成される。
上記第２の絶縁層を研磨することで、上記第１のビア導体が上記第２の絶縁層の表面に露出される。
上記第２の絶縁層の表面に露出する上記第１のビア導体の表面がエッチングされる。
上記第２の絶縁層上に、上記複数の第１のビア導体と接続される複数の第２のビア導体が形成される。
上記第２の絶縁層上に、上記第２のビア導体を被覆する第３の絶縁層が形成される。
上記第３の絶縁層上に、上記第２のビア導体に電気的に接続される外部電極が形成される。

上記第２のビア導体を形成する工程は、上記第２の絶縁層の表面に上記第１のビア導体の表面を被覆するシード層を形成し、上記シード層の上に、上記第１のビア導体の表面に対応する領域が開口するレジストパターンを形成し、上記レジストパターンをマスクとする電気めっき法により上記第２のビア導体を形成することを含んでもよい。

以上述べたように、本発明によれば、絶縁体の応力による導体部の破損を抑制することができる。

本発明の一実施形態に係る電子部品の概略透視斜視図である。 上記電子部品の概略透視側面図である。 上記電子部品の概略透視上面図である。 上記電子部品の上下を反転して示す概略透視側面図である。 上記電子部品を構成する各電極層の概略上面図である。 上記電子部品の基本製造フローを示す素子単位領域の概略断面図である。 上記電子部品の基本製造フローを示す素子単位領域の概略断面図である。 上記電子部品の基本製造フローを示す素子単位領域の概略断面図である。 比較例に係る電子部品の内部構造及びその作用を模式的に示す要部概略断面図である。 本発明の一実施形態に係る電子部品の内部構造及びその作用を模式的に示す要部概略断面図である。 上記電子部品の製造方法を説明する素子単位領域の概略側断面図である。 上記電子部品の内部構造を説明する要部概略断面図である。 本発明の他の実施形態に係る電子部品の概略側断面図である。 本発明のさらに他の実施形態に係る電子部品の概略側断面図である。

以下、図面を参照しながら、本発明の実施形態を説明する。

＜第１の実施形態＞
［基本構成］
図１は、本発明の一実施形態に係る電子部品の概略透視斜視図、図２はその概略透視側面図、図３はその概略透視上面図である。
なお、各図においてＸ軸、Ｙ軸及びＺ軸方向は相互に直交する３軸方向を示している。

本実施形態の電子部品１００は、表面実装用のコイル部品として構成される。電子部品１００は、絶縁体部１０と、内部導体部２０と、外部電極３０とを備える。

絶縁体部１０は、天面１０１、底面１０２、第１の端面１０３、第２の端面１０４、第１の側面１０５及び第２の側面１０６を有し、Ｘ軸方向に幅方向、Ｙ軸方向に長さ方向、Ｚ軸方向に高さ方向を有する直方体形状に形成される。絶縁体部１０は、例えば、幅寸法が０．０５〜０．３ｍｍ、長さ寸法が０．１〜０．６ｍｍ、高さ寸法が０．０５〜０．５ｍｍに設計される。本実施形態において、幅寸法は約０．１２５ｍｍ、長さ寸法は約０．２５ｍｍ、高さ寸法は約０．２ｍｍである。

絶縁体部１０は、本体部１１と天面部１２とを有する。本体部１１は、内部導体部２０を内蔵し、絶縁体部１０の主要部を構成する。天面部１２は、絶縁体部１０の天面１０１を構成する。天面部１２は、例えば電子部品１００の型番等を表示する印刷層として構成されてもよい。

本体部１１及び天面部１２は、樹脂を主体とする絶縁材料で構成される。本体部１１を構成する絶縁材料としては、熱、光、化学反応等により硬化する樹脂が用いられ、例えば、ポリイミド、エポキシ樹脂、液晶ポリマ等が挙げられる。一方、天面部１２は、上記材料のほか、樹脂フィルム等で構成されてもよい。

絶縁体部１０は、樹脂中にフィラーを含む複合材料が用いられてもよい。フィラーとしては、典型的には、シリカ、アルミナ、ジルコニア等のセラミック粒子が挙げられる。セラミックス粒子の形状は特に限定されず、典型的には球状であるが、これに限られず、針状、鱗片状等であってもよい。

内部導体部２０は、絶縁体部１０の内部に設けられる。内部導体部２０は、複数の柱状導体２１と、複数の連結導体２２とを有し、これら複数の柱状導体２１及び連結導体２２とによりコイル部２０Ｌが構成される。

複数の柱状導体２１は、Ｚ軸方向に平行な軸心を有する略円柱形状に形成される。複数の柱状導体２１は、概略Ｙ軸方向に相互に対向する２つの導体群で構成される。このうち一方の導体群を構成する第１の柱状導体２１１は、Ｘ軸方向に所定の間隔をおいて配列され、他方の導体群を構成する第２の柱状導体２１２も同様に、Ｘ軸方向に所定の間隔をおいて配列される。
なお、略円柱形状とは、軸直方向（軸心に垂直な方向）の断面形状が円形である柱体のほか、上記断面形状が楕円形または長円形である柱体をも含み、楕円形または長円形としては、例えば、長軸／短軸の比が３以下のものを意味する。

第１及び第２の柱状導体２１１，２１２は、それぞれ略同一径及び略同一高さで構成される。図示の例において第１及び第２の柱状導体２１１，２１２は、それぞれ５本ずつ設けられている。後述するように、第１及び第２の柱状導体２１１，２１２は、複数のビア導体をＺ軸方向に積層することで構成される。
なお、略同一径とは、抵抗の増加を抑制するためのもので、同一方向で見た寸法のバラツキが例えば１０％以内に収まっていることをいい、略同一高さとは、各層の積み上げ精度を確保するためのもので、高さのバラツキが例えば１μｍの範囲に収まっていることをいう。

複数の連結導体２２は、ＸＹ平面に平行に形成され、Ｚ軸方向に相互に対向する２つの導体群で構成される。このうち一方の導体群を構成する第１の連結導体２２１は、Ｙ軸方向に沿って延び、Ｘ軸方向に間隔をおいて配列され、第１及び第２の柱状導体２１１，２１２の間を個々に接続する。他方の導体群を構成する第２の連結導体２２２は、Ｙ軸方向に対して所定角度傾斜して延び、Ｘ軸方向に間隔をおいて配列され、第１及び第２の柱状導体２１１，２１２の間を個々に接続する。図示の例において、第１の連結導体２２１は５つの連結導体で構成され、第２の連結導体２２２は４つの連結導体で構成される。

図１において、第１の連結導体２２１は、所定の一組の柱状導体２１１，２１２の上端に接続され、第２の連結導体２２２は、所定の一組の柱状導体２１１，２１２の下端に接続される。より詳細には、第１及び第２の柱状導体２１１，２１２と第１及び第２の連結導体２２１，２２２は、Ｘ軸方向のまわりに矩形の螺旋を描くように相互に接続される。これにより、絶縁体部１０の内部において、Ｘ軸方向に軸心（コイル軸）を有する開口形状が矩形のコイル部２０Ｌが形成される。

内部導体部２０は、引出し部２３と、櫛歯ブロック部２４とをさらに有し、これらを介してコイル部２０Ｌが外部電極３０（３１，３２）へ接続される。

引出し部２３は、第１の引出し部２３１と、第２の引出し部２３２とを有する。第１の引出し部２３１は、コイル部２０Ｌの一端を構成する第１の柱状導体２１１の下端に接続され、第２の引出し部２３２は、コイル部２０Ｌの他端を構成する第２の柱状導体２１２の下端に接続される。第１及び第２の引出し部２３１，２３２は、第２の連結導体２２２と同一のＸＹ平面上に配置されており、Ｙ軸方向に平行に形成される。

櫛歯ブロック部２４は、Ｙ軸方向に相互に対向するように配置された第１及び第２の櫛歯ブロック部２４１，２４２を有する。第１及び第２の櫛歯ブロック部２４１，２４２は、各々の櫛歯部の先端を図１において上方へ向けて配置される。絶縁体部１０の両端面１０３，１０４及び底面１０２には、櫛歯ブロック部２４１，２４２の一部が露出している。第１及び第２の櫛歯ブロック部２４１，２４２各々の所定の櫛歯部の間には、第１及び第２の引出し部２３１，２３２がそれぞれ接続される（図３参照）。第１及び第２の櫛歯ブロック部２４１，２４２各々の底部には、外部電極３０の下地層を構成する導体層３０１，３０２がそれぞれ設けられる（図２参照）。

外部電極３０は、表面実装用の外部端子を構成し、Ｙ軸方向に相互に対向する第１及び第２の外部電極３１，３２を有する。第１及び第２の外部電極３１，３２は、絶縁体部１０の外面の所定領域に形成される。

より具体的に、第１及び第２の外部電極３１，３２は、図２に示すように、絶縁体層１０の底面１０２のＹ軸方向両端部を被覆する第１の部分３０Ａと、絶縁体層１０の両端面１０３，１０４を所定の高さにわたって被覆する第２の部分３０Ｂとを有する。第１の部分３０Ａは、導体層３０１，３０２を介して第１及び第２の櫛歯ブロック部２４１，２４２の底部に電気的に接続される。第２の部分３０Ｂは、第１及び第２の櫛歯ブロック部２４１，２４２の櫛歯部を被覆するように絶縁体層１０の端面１０３，１０４に形成される。

柱状導体２１、連結導体２２、引出し部２３、櫛歯ブロック部２４及び導体層３０１，３０２は、例えば、Ｃｕ（銅）、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）等の金属材料で構成され、本実施形態ではいずれも銅又はその合金のめっき層で構成される。第１及び第２の外部電極３１，３２は、例えばＮｉ／Ｓｎめっきで構成される。

図４は、電子部品１００の上下を反転して示す概略透視側面図である。電子部品１００は、図４に示すように、フィルム層Ｌ１と、複数の電極層Ｌ２〜Ｌ６の積層体で構成される。本実施形態では、天面１０１から底面１０２に向けてフィルム層Ｌ１及び電極層Ｌ１〜Ｌ６をＺ軸方向に順次積層することで作製される。層の数は特に限定されず、ここでは６層として説明する。

フィルム層Ｌ１及び電極層Ｌ２〜Ｌ６は、当該各層を構成する絶縁体部１０及び内部導体部２０の要素を含む。図５Ａ〜Ｆはそれぞれ、図４におけるフィルム層Ｌ１及び電極層Ｌ２〜Ｌ６の概略上面図である。

フィルム層Ｌ１は、絶縁体部１０の天面１０１を形成する天面部１２で構成される（図５Ａ）。電極層Ｌ２は、絶縁体部１０（本体部１１）の一部を構成する絶縁層１１０（１１２）と、第１の連結導体２２１とを含む（図５Ｂ）。電極層Ｌ３は、絶縁層１１０（１１３）と、柱状導体２１１，２１２の一部を構成するビア導体Ｖ１とを含む（図５Ｃ）。電極層Ｌ４は、絶縁層１１０（１１４）、ビア導体Ｖ１のほか、櫛歯ブロック部２４１，２４２の一部を構成するビア導体Ｖ２を含む（図５Ｄ）。電極層Ｌ５は、絶縁層１１０（１１５）、ビア導体Ｖ１，Ｖ２のほか、引出し部２３１，２３２や第２の連結導体２２２を含む（図５Ｅ）。そして、電極層Ｌ６は、絶縁層１１０（１１６）と、ビア導体Ｖ２とを含む（図５Ｆ）。

電極層Ｌ２〜Ｌ６は、接合面Ｓ１〜Ｓ４（図４）を介して高さ方向に積層される。したがって各絶縁層１１０やビア導体Ｖ１，Ｖ２は、同じく高さ方向に境界部を有する。そして電子部品１００は、各電極層Ｌ２〜Ｌ６を、電極層Ｌ２から順に作製しながら積層するビルドアップ工法により製造される。

［基本製造プロセス］
続いて、電子部品１００の基本製造プロセスについて説明する。電子部品１００は、ウェハレベルで複数個同時に作製され、作製後に素子毎に個片化（チップ化）される。

図６〜図８は、電子部品１００の製造工程の一部を説明する素子単位領域の概略断面図である。具体的な製造方法としては、支持基板Ｓ上に天面部１２を構成する樹脂フィルム１２Ａ（フィルム層Ｌ１）が貼着され、その上に電極層Ｌ２〜Ｌ６が順次作製される。支持基板Ｓには、例えば、シリコン、ガラス、あるいはサファイア基板が用いられる。典型的には、内部導体部２０を構成する導体パターンを電気めっき法により作製し、その導体パターンを絶縁性樹脂材料で被覆して絶縁層１１０を作製する工程が繰り返し実施される。

図６及び図７は、電極層Ｌ３の製造工程を示している。

この工程では、まず、電極層Ｌ２の表面に電気めっきのためのシード層（給電層）ＳＬ１が例えばスパッタ法等により形成される（図６Ａ）。シード層ＳＬ１は導電性材料であれば特に限定されず、例えば、Ｔｉ（チタン）又はＣｒ（クロム）で構成される。電極層Ｌ２は、絶縁層１１２と、連結導体２２１とを含む。連結導体２２１は、樹脂フィルム１２Ａと接するように絶縁層１１２の下面に設けられる。

続いて、シード層ＳＬ１の上にレジスト膜Ｒ１が形成される（図６Ｂ）。レジスト膜Ｒ１に対する露光、現像等の処理が順に行われることで、シード層ＳＬ１を介して、柱状導体２１（２１１，２１２）の一部を構成するビア導体Ｖ１３に対向する開口部Ｐ１を有するレジストパターンが形成される（図６Ｃ）。その後、開口部Ｐ１内のレジスト残渣を除去するデスカム処理が行われる（図６Ｄ）。

続いて、支持基板ＳがＣｕめっき浴に浸漬され、シード層ＳＬ１への電圧印加によって開口部Ｐ１内にＣｕめっき層からなる複数のビア導体Ｖ１３が形成される（図６Ｅ）。そして、レジスト膜Ｒ１及びシード層ＳＬ１が除去された後（図７Ａ）、ビア導体Ｖ１３を被覆する絶縁層１１３が形成される（図７Ｂ）。絶縁層１１３は、樹脂材料を電極層Ｌ２の上に印刷、塗布、あるいは樹脂フィルムを貼着した後、硬化させる。硬化後、ＣＭＰ（化学的機械的研磨装置）やグラインダ等の研磨装置を用いて、ビア導体Ｖ１３の先端が露出するまで絶縁層１１３の表面が研磨される（図７Ｃ）。図７Ｃは、一例として、支持基板Ｓがその上下を反転して自転可能な研磨ヘッドＨにセットされ、公転する研磨パッドＰで絶縁層１１３が研磨処理（ＣＭＰ）が行われている様子を示している。
以上のようにして、電極層Ｌ２の上に電極層Ｌ３が作製される（図７Ｄ）。

なお、絶縁層１１２の形成方法について記載を省略したが、典型的には、絶縁層１１２もまた、絶縁層１１３と同様に印刷、塗布、あるいは貼着した後、硬化させ、ＣＭＰ（化学的機械的研磨装置）やグラインダ等により研磨を行う方法で作製される。

以後同様にして、電極層Ｌ３の上に電極層Ｌ４が作製される。

まず、電極層Ｌ３の絶縁層１１３（第２の絶縁層）上に、複数のビア導体Ｖ１３（第１のビア導体）と接続される複数のビア導体（第２のビア導体）が形成される。すなわち、上記第２の絶縁層の表面に上記第１のビア導体の表面を被覆するシード層が形成され、上記シード層の上に、上記第１のビア導体の表面に対応する領域が開口するレジストパターンが形成され、上記レジストパターンをマスクとする電気メッキ法により上記第２のビア導体が形成される。続いて、上記第２の絶縁層上に、上記第２のビア導体を被覆する第３の絶縁層が形成される。その後、上記第２のビア導体の先端が露出するまで上記第３の絶縁層の表面が研磨される。

なお、上記第２のビア導体の形成工程においては、櫛歯ブロック部２４（２４１，２４２）の一部を構成するビア導体Ｖ２もまた同時に形成される（図４、図５Ｄ参照）。この場合、上記レジストパターンとして、上記第２のビア導体の形成領域のほか、ビア導体Ｖ２の形成領域が開口するレジストパターンが形成される。

図８Ａ〜Ｄは、電極層Ｌ５の製造工程の一部を示している。

ここでもまず、電極層Ｌ４の表面に、電気めっき用のシード層ＳＬ３と、開口部Ｐ２，Ｐ３を有するレジストパターン（レジスト膜Ｒ３）とが順に形成される（図８Ａ）。その後、開口部Ｐ２，Ｐ３内のレジスト残渣を除去するデスカム処理が行われる（図８Ｂ）。

電極層Ｌ４は、絶縁層１１４と、ビア導体Ｖ１４，Ｖ２４とを有する。ビア導体Ｖ１４は、柱状導体２１（２１１，２１２）の一部を構成するビア（Ｖ１）に相当し、ビア導体Ｖ２４は櫛歯ブロック部２４（２４１，２４２）の一部を構成するビア（Ｖ２）に相当する（図５Ｃ，Ｄ参照）。開口部Ｐ２は、シード層ＳＬ３を介して電極層Ｌ４内のビア導体Ｖ１４と対向し、開口部Ｐ３は、シード層ＳＬ３を介して電極層Ｌ４内のビア導体Ｖ２４と対向する。開口部Ｐ２は、各連結導体２２２に対応する形状に形成される。

続いて、支持基板ＳがＣｕめっき浴に浸漬され、シード層ＳＬ３への電圧印加によって開口部Ｐ２，Ｐ３内にＣｕめっき層からなるビア導体Ｖ２５と連結導体２２２とがそれぞれ形成される（図８Ｃ）。ビア導体Ｖ２５は、櫛歯ブロック部２４（２４１，２４２）の一部を構成するビア（Ｖ２）に相当する。

続いて、レジスト膜Ｒ３及びシード層ＳＬ３が除去され（図８Ｄ）、ビア導体Ｖ２５と連結導体２２２とを被覆する絶縁層１１５が形成される。その後図示せずとも、ビア導体Ｖ２５の先端が露出するまで絶縁層１１５の表面が研磨され、さらにシード層の形成、レジストパターンの形成、電気めっき処理等の工程を繰り返すことで、図４及び図５Ｅに示す電極層Ｌ５が作製される。

その後、絶縁層１１５の表面（底面１０２）に露出する櫛歯ブロック部２４（２４１，２４２）に導体層３０１，３０２が形成された後、第１及び第２の外部電極３１，３２がそれぞれ形成される。

［本実施形態の構造］
ところで、上述のように絶縁体部及び内部導体部を層単位で順次積層する方法においては、絶縁層の硬化処理に伴う収縮応力が上層側の導体部と下層側の導体部との間の接合部に作用するため、導体部が大きなダメージを受けるおそれがある。

図９Ａは、下層側のビア導体ＶＳ１と上層側のビア導体ＶＳ２とのコンタクト部ＣＡ１が、下層側の絶縁層ＬＳ１と上層側の絶縁層ＬＳ２との接合面ＳＡ１と略同一平面（ＸＹ平面）上に位置する状態を示している。コンタクト部ＣＡ１は、２つのビア導体ＶＳ１，ＶＳ２の間に介在するシード層ＳＬに相当し、シード層ＳＬの両面がビア導体ＶＳ１，ＶＳ２とのコンタクト面を構成する。図示の例では、シード層ＳＬと下層側のビア導体ＶＳ１との界面が、接合面ＳＡ１と同一平面上に位置している。

コンタクト部ＣＡ１と接合面ＳＡ１とが略同一平面上に位置している場合、図９Ｂに模式的に示すように、絶縁層ＬＳ２の硬化処理に伴う収縮応力（σ１）が、先に形成されたビア導体ＶＳ２に作用し、特に強度的に弱いコンタクト部ＣＡ１に応力が集中しやすくなる。また、環境試験等で素子が加熱、冷却されたとき、絶縁層ＬＳ２とビア導体ＶＳ２との熱膨張率差に起因する熱応力（σ２）が、上述と同様にコンタクト部ＣＡ１に集中しやすくなる。このため、コンタクト部ＣＡ１が大きなダメージを受け、最悪の場合、コンタクト部ＣＡ１の剥離あるいは破断を招き、ビア導体ＶＳ１，ＶＳ２間の接続不良が生じる。このような問題は、ビア径が小さくなるほど、あるいはビア長が大きくなるほど顕著となるため、内部導体部の微細化を阻む１つの要因となっている。

このような問題を解消するため、本実施形態の電子部品１００においては、図１０Ａに示すように、コンタクト部ＣＡ１が接合面ＳＡ１に対して、高さ方向にオフセットした位置に設けられている。
以下、本実施形態の電子部品１００の構造の詳細について説明する。

本実施形態の電子部品１００は、上述のように、絶縁体部１０と、内部導体部２０とを有する。絶縁体部１０は、例えば図１０Ａに示すように、Ｚ軸方向に直交する接合面ＳＡ１（第１の接合面）を有する下層側の絶縁層ＬＳ１（第１の絶縁層）と、接合面ＳＡ１に接合された上層側の絶縁層ＬＳ２（第２の絶縁層）とを有し、樹脂を含む材料で構成される。
一方、内部導体部２０は、絶縁層ＬＳ１の内部に設けられた複数のビア導体ＶＳ１（第１のビア導体）と、絶縁層ＬＳ２の内部に設けられた複数のビア導体ＶＳ２（第２のビア導体）とを有する。
そして、複数のビア導体ＶＳ１各々は、接合面ＳＡ１に対してＺ軸方向にオフセットした位置に、複数のビア導体ＶＳ２と接続されるコンタクト部ＣＡ１（第１のコンタクト部）をそれぞれ有する。

上記構成の電子部品において、コンタクト部ＣＡ１は、接合面ＳＡ１と同一の平面上にはなく、当該接合面ＳＡ１に対して絶縁層ＬＳ１，ＬＳ２の積層方向にオフセットした位置に設けられる。コンタクト部ＣＡ１の厚みは特に限定されず、例えば３０ｎｍ以上２５０ｎｍ以下である。本実施形態においてコンタクト部ＣＡ１は、下層側の絶縁層ＬＳ１の内部に設けられ、これによりビア導体ＶＳ２の接合面ＳＡ１と同一平面上に位置する領域は、Ｃｕめっきが成長した面で構成される。

したがって、絶縁層ＬＳ２の硬化収縮等に起因する応力は、主として、内部導体部２０の比較的強度が弱いコンタクト部ＣＡ１ではなく、コンタクト部ＣＡ１より上方のＣｕめっきが成長した面で受けられることになるため、コンタクト部ＣＡ１のダメージが低減され、ビア導体ＶＳ１，ＶＳ２が安定に接続される。これにより、絶縁体部１０の応力による内部導体部２０の破損を抑制しつつ、内部導体部２０の微細化を図ることが可能となる。

コンタクト部ＣＡ１と接合面ＳＡ１との積層方向に対するオフセット量Ｄ（図１０Ａ）は、接合面ＳＡ１と、コンタクト部ＣＡ１とビア導体ＶＳ２とのコンタクト面との間の距離をいい、その大きさは特に限定されず、コンタクト部ＣＡ１が接合面ＳＡ１と同一平面上になければよい。同一平面であるか否かは、それぞれの接続面を例えばＹＺ平面の断面で見たとき、それぞれの接続面が連続的になっているか否かによって識別することができる。具体的には、１００００倍に拡大した写真において、接合面ＳＡ１上に０．１ｍｍ幅の直線を引き、当該直線とコンタクト部ＣＡ１とが重なっていれば両者は同一平面上にあると識別し、重なっていなければ両者は同一平面上にないと識別する。

オフセット量Ｄは、典型的には、コンタクト部ＣＡ１への応力集中を抑制できる適宜の値に設定することができ、典型的には、３０ｎｍ以上１０μｍ以下である。オフセット量Ｄが３０ｎｍ未満の場合、コンタクト部ＣＡ１を構成するシード層ＳＬを十分な厚みで形成できず、あるいは、シード層ＳＬとビア導体ＶＳ２との接続面が接合面ＳＡ１に近接するため、絶縁層ＬＳ２の硬化収縮時等におけるコンタクト部ＣＡ１への応力集中が避けられなくなる。一方、オフセット量Ｄが１０μｍを超えると、コンタクト部ＣＡ１の形成工程が徒に複雑化するおそれがある。

本発明者らは、絶縁層ＬＳ１，ＬＳ２として球状シリカ微粒子含有エポキシ樹脂を、ビア導体ＶＳ１，ＶＳ２としてビア径が２５μｍ、ビア長さが２０μｍのＣｕめっき層を、コンタクト部ＣＡ１として厚み１００ｎｍのＴｉスパッタ膜をそれぞれ用いて、図９Ａ及び図１０Ａに示す接続形態のサンプルをそれぞれ３０個ずつ作製した。図１０Ａに示す接続形態のサンプルでは、オフセット量Ｄを２００ｎｍとした。各サンプルについて−５５℃〜１５０℃の範囲でヒートサイクル試験を１０００サイクル実施し、オープン不良数をカウントした。その結果、オープン不良率は、図９Ａに示す構造では１０％であったのに対して、図１０Ａに示す構造では０％であった。また、図１０Ａに示す構造でビア径が２０μｍ、１５μｍのサンプルを各々作製して同様な評価を行ったところ、いずれのサンプルについてもオープン不良は認められなかった。

特に、上記評価においては、各連結導体２２を持つサンプルで行ったことで、各連結導体の長さによるＹ軸方向の熱応力の影響を受け易いことから、第１の連結導体２２１または第２の連結導体２２２に近いコンタクト部にオープン不良が発生しやすくなるが、この状況に対しても応力の影響を解消できている。

図１１は、本実施形態における電子部品１００の製造方法であって、コンタクト部ＣＡ１の形成工程を示している。

図１１Ａは、電極層Ｌ４の製造工程を説明する概略断面図であり、電極層Ｌ３の形成直後の状態（図７Ｄ）を示している。

この状態では、絶縁層１１３表面の研磨工程により、絶縁層１１３の表面とビア導体Ｖ１３の上端とがほぼ同一平面上に位置している。そこで本実施形態では、図１１Ｂ，Ｃに示すように、シード層ＳＬ２の形成前に、絶縁層１１３の表面に露出するビア導体Ｖ１３の表面が選択的にエッチングされる。これにより、ビア導体Ｖ１３の上端が、絶縁層１１３の表面に対してより低い位置に形成される。

ビア導体Ｖ１３のエッチング方法は、ウェットエッチングであってもよいし、ドライエッチングであってもよい。エッチングには、エッチングマスクが用いられてもよいし、用いられなくてもよい。エッチングマスクを用いない場合、絶縁層１１３を構成する樹脂材料よりもビア導体Ｖ１３を構成する銅に対するエッチング選択性が高いエッチング液あるいはエッチングガスが用いられる。ビア導体Ｖ１３のエッチング量は、例えば、３０ｎｍ以上１０μｍ以下であり、典型的には、エッチング時間で制御される。

続いて、図１１Ｃ，Ｄに示すように、絶縁層１１２の表面にシード層ＳＬ２及びレジストマスク（レジスト膜Ｒ２）が形成され、電気めっき法により、ビア導体Ｖ１３の上にビア導体Ｖ１４が形成される。これにより、図１０Ａに示した構成のコンタクト部ＣＡ１を有する内部導体部が作製される。

上述したビア導体のエッチング処理を各電極層について同様に行うことで、図１２に示すように、各コンタクト部ＣＡ１，ＣＡ２が絶縁層ＬＳ１〜ＬＳ３の接合面ＳＡ１，ＳＡ２に対してＺ軸方向にオフセットした位置に設けられることになる。

ここでは、絶縁層ＬＳ１〜ＬＳ３は電極層Ｌ３〜Ｌ５の絶縁層１１３〜１１５にそれぞれ相当し、ビア導体ＶＳ１〜ＶＳ３は、ビア導体Ｖ１３、Ｖ１４及び連結導体２２２にそれぞれ相当する。そして、コンタクト部ＣＡ１及び接合面ＳＡ１は、ビア導体ＶＳ１，ＶＳ２間のコンタクト部及び絶縁層ＬＳ１，ＬＳ２間の接合面にそれぞれ相当し、コンタクト部ＣＡ２及び接合面ＳＡ２は、ビア導体ＶＳ２，ＶＳ３間のコンタクト部及び絶縁層ＬＳ２，ＬＳ３間の接合面にそれぞれ相当する。

図１２に示すように、絶縁体部１０は、絶縁層ＬＳ２（第２の絶縁層）に接合される接合面ＳＡ２（第２の接合面）を有する絶縁層ＬＳ３（第３の絶縁層）をさらに有し、内部導体部２０は、絶縁層ＬＳ３の内部に設けられたビア導体ＶＳ３（第３のビア導体）をさらに有する。ビア導体ＶＳ３は、接合面ＳＡ２に対してＺ軸方向にオフセットした位置にビア導体ＶＳ２と接続されるコンタクト部ＣＡ２（第２のコンタクト部）を有する。

以上のように本実施形態の電子部品１００によれば、内部導体部２０の各層におけるコンタクト部ＣＡ１，ＣＡ２が絶縁体部１０の各層における接合面ＳＡ１，ＳＡ２に対して積層方向（Ｚ軸方向）にオフセットした位置に配置されているため、絶縁層ＬＳ１〜ＬＳ３の硬化収縮や熱応力による内部導体部２０の破損が効果的に抑制される。これにより、内部導体部２０の微細構造化が可能となるため、電子部品１００の小型化に十分に対応することが可能となる。

例えば本実施形態によれば、柱状導体２１を構成するビア導体の外径（ビアの径方向の太さ）を約２０μｍ以下（例えば１５μｍ）にまで小径化することができる。また、コイル部２０Ｌの形成に際して、柱状導体２１あるいは連結導体２２の狭ピッチ化も容易に実現することができる。これにより、最大寸法が０．２ｍｍ以下の小型のコイル部品を安定に製造することができる。さらに、ビア導体が銅で構成されるため、マイグレーションを低減でき、したがって微細な内部導体部２０の安定した接続信頼性を確保することができる。

また、各柱状導体の外径は軸方向において全て同じ寸法でなくともよく、部分的に樽形や鼓形が含まれてもよい。例えば、ビア導体に上下方向にテーパを設けたり、コンタクト部の外径方向のくびれを設けたりすることで、ビア導体の一部をわずかに細くしてもよい。このように柱状導体に外径寸法の異なる部分を持たせることで、上下方向にかかる熱応力をこの部分で吸収し、この部分を挟んで上下別に応力を分散させることができる。この外径寸法は０．５μｍ以上の差があればよく、柱状導体にコーティング処理を施すような場合は、コーティング処理部分も効果を生む対象となる。

＜第２の実施形態＞
図１３は、本発明の第２の実施形態に係る電子部品を示す概略側断面図である。なお理解を容易にするため、内部導体部に相当する領域を斜線で示している。
以下、第１の実施形態と異なる構成について主に説明し、第１の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。

本実施形態の電子部品２００は、絶縁体部１０と、内部導体部２０と、外部電極３０とを有し、第１の実施形態と同様にコイル部品を構成する点で第１の実施形態と共通するが、内部導体部２０が２つのコイル部２１Ｌ，２２Ｌを有する点で、第１の実施形態と異なる。

すなわち本実施形態の電子部品２００は、絶縁体部１０に２つのコイル部２１Ｌ，２２Ｌが内蔵されているとともに、絶縁体部１０の底面１０２に３つの外部電極３３１，３３２，３３３３が設けられている。そして、一方のコイル部２１Ｌは、外部電極３３１，３３３間に接続され、他方のコイル部２２Ｌは、外部電極３３２，３３３間に接続されている。

コイル部の数は図示する２つに限られず、３つ以上であってもよい。外部電極３０の数も図示する３つに限られず、コイル部の数に応じて適宜設定可能である。本実施形態によれば、複数のコイル部品を１つの部品に集約することができる。

＜第３の実施形態＞
図１４は、本発明の第３の実施形態に係る電子部品を示す概略側断面図である。なお理解を容易にするため、内部導体部に相当する領域を斜線で示している。
以下、第２の実施形態と異なる構成について主に説明し、第２の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。

本実施形態の電子部品３００は、絶縁体部１０と、内部導体部２０と、外部電極３０とを有し、内部導体部２０が２つのコイル部２１Ｌ，２２Ｌを含む点で第２の実施形態と共通するが、内部導体部２０が２つの容量素子部２１Ｃ，２２Ｃをさらに有する点で、第２の実施形態と異なる。

容量素子部２１Ｃは、コイル部２１Ｌと絶縁体部１０の底面１０２との間に設けられ、外部電極３３１，３３３に対してコイル部２１Ｌと並列的に接続される。一方、容量素子部２２Ｃは、コイル部２２Ｌと絶縁体部１０の底面１０２との間に設けられ、外部電極３３２，３３３に対してコイル部２２Ｌと並列的に接続される。

各容量素子部２１Ｃ，２２Ｃは、コイル部２１Ｌ，２２Ｌの一端に接続された第１の内部電極層と、コイル部２１Ｌ，２２Ｌの他端に接続された第２の内部電極層とを有する。第２の内部電極層は、第１の内部電極層とＺ軸方向に対向して容量を形成する。容量素子２１Ｃ，２２Ｃは、コイル部２１Ｌ，２２Ｌと外部電極３３１〜３３３との間に配置されることにより、ＬＣ一体型の電子部品３００が構成される。

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

例えば以上の実施形態では、電子部品が天面側から底面側に向かって絶縁層及びビア導体を順次積層する方法について説明したが、これに限られず、底面側から天面側に向かって絶縁層及びビア導体が順次積層されてもよい。

以上の実施形態では、内部導体部のコンタクト部がすべて絶縁層の接合面に対して積層方向にオフセットした位置に配置された例を説明したが、これに限らず、一部のコンタクト部のみが接合面に対して積層方向にオフセットした位置に設けられた電子部品にも本発明は適用可能である。

さらに以上の実施形態では、電子部品として、コイル部品、ＬＣ部品を例に挙げて説明したが、これ以外にも、コンデンサ部品、抵抗部品、多層配線基板等、内部導体部を有し高さ方向に層単位でビルドアップしていく他の電子部品にも、本発明は適用可能である。

１０…絶縁体部
２０…内部導体部
２０Ｌ，２１Ｌ，２２Ｌ…コイル部
２１Ｃ，２２Ｃ…容量素子部
２１，２１１，２１２…柱状導体
２２，２２１，２２２…連結導体
２３，２３１，２３２…引出し部
２４，２４１，２４２…櫛歯ブロック部
３０，３１，３２，３３１，３３２，３３３…外部電極
１００，２００，３００…電子部品
１１０，１１２〜１１５，ＬＳ１〜ＬＳ３…絶縁層
ＣＡ１，ＣＡ２…コンタクト部
Ｌ１…フィルム層
Ｌ２〜Ｌ５…電極層
ＳＡ１，ＳＡ２…接合面
Ｖ１３，Ｖ１４，Ｖ２４，Ｖ２５，ＶＳ１〜ＶＳ３…ビア導体

Claims (11)

1. 一軸方向に直交する第１の接合面を有する第１の絶縁層と、前記第１の接合面に接合された第２の絶縁層とを有し、樹脂を含む材料で構成された絶縁体部と、
   前記第１の絶縁層の内部に設けられた複数の第１のビア導体と、前記第２の絶縁層の内部に設けられた複数の第２のビア導体とを有し、前記複数の第１のビア導体各々は、前記第１の接合面に対して前記一軸方向にオフセットした位置に前記複数の第２のビア導体と接続される第１のコンタクト部をそれぞれ有する内部導体部と、
   前記絶縁体部に設けられ、前記内部導体部と電気的に接続される外部電極と
   を具備する電子部品。
2. 請求項１に記載の電子部品であって、
   前記絶縁体部は、前記第２の絶縁層に接合される第２の接合面を有する第３の絶縁層をさらに有し、
   前記内部導体部は、前記第３の絶縁層の内部に設けられた複数の第３のビア導体をさらに有し、前記複数の第３のビア導体は、前記第２の接合面に対して前記一軸方向にオフセットした位置に前記複数の第２のビア導体と接続される第２のコンタクト部をそれぞれ有する
   電子部品。
3. 請求項２に記載の電子部品であって、
   前記内部導体部は、
   前記第１の絶縁層に設けられ、前記複数の第１のビア導体のうち所定の２つを相互に接続する複数の第１の連結導体と、
   前記第３の絶縁層に設けられ、前記複数の第３のビア導体のうち所定の２つを相互に接続する複数の第２の連結導体と、をさらに有し、
   前記複数の第１及び第２のビア導体と前記複数の第１及び第２の連結導体とは、前記一軸方向に直交する軸のまわりに巻回されたコイル部を構成する
   電子部品。
4. 請求項３に記載の電子部品であって、
   前記コイル部の一端に接続された第１の内部電極層と、前記コイル部の他端に接続され前記第１の内部電極層と前記一軸方向に対向する第２の内部電極層とを有し、前記コイル部と前記外部電極との間に配置された容量素子部をさらに具備する
   電子部品。
5. 請求項１〜４のいずれか１つに記載の電子部品であって、
   前記複数の第１及び第２のビア導体は、銅、銀又はニッケルを含む金属材料で構成される
   電子部品。
6. 請求項３または４に記載の電子部品であって、
   前記複数の第１及び第２の連結導体は、銅、銀又はニッケルを含む金属材料で構成される
   電子部品。
7. 請求項１〜６のいずれか１つに記載の電子部品であって、
   前記第１のコンタクト部は、チタン又はクロムを含む金属材料で構成される
   電子部品。
8. 請求項２〜４のいずれか１つに記載の電子部品であって、
   前記第２のコンタクト部は、チタン又はクロムを含む金属材料で構成される
   電子部品。
9. 請求項１〜８のいずれか１つに記載の電子部品であって、
   前記絶縁体部は、樹脂及びセラミックス粒子を含む
   電子部品。
10. 支持基板上に、第１の絶縁層を形成し、
    前記第１の絶縁層上に、複数の第１のビア導体を形成し、
    前記第１の絶縁層上に、前記第１のビア導体を被覆する第２の絶縁層を形成し、
    前記第２の絶縁層を研磨することで、前記第１のビア導体を前記第２の絶縁層の表面に露出させ、
    前記第２の絶縁層の表面に露出する前記第１のビア導体の表面をエッチングし、
    前記第２の絶縁層上に、前記複数の第１のビア導体と接続される複数の第２のビア導体を形成し、
    前記第２の絶縁層上に、前記第２のビア導体を被覆する第３の絶縁層を形成し、
    前記第３の絶縁層上に、前記第２のビア導体に電気的に接続される外部電極を形成する
    電子部品の製造方法。
11. 請求項１０に記載の電子部品の製造方法であって、
    前記第２のビア導体を形成する工程は、
    前記第２の絶縁層の表面に前記第１のビア導体の表面を被覆するシード層を形成し、
    前記シード層の上に、前記第１のビア導体の表面に対応する領域が開口するレジストパターンを形成し、
    前記レジストパターンをマスクとする電気メッキ法により前記第２のビア導体を形成することを含む
    電子部品の製造方法。