KR20170108829A - 전자 부품 및 그 제조 방법 - Google Patents

Abstract

본 발명의 과제는 절연체의 응력에 의한 도체부의 파손을 억제하는 것이다. 본 발명의 일 형태에 따른 전자 부품(100)은, 절연체부(10)와, 내부 도체부(20)와, 외부 전극(30)을 구비한다. 절연체부(10)는 1축 방향에 직교하는 제1 접합면 SA1을 갖는 제1 절연층 LS1과, 제1 접합면 SA1에 접합된 제2 절연층 LS2를 갖고, 수지를 포함하는 재료를 포함한다. 내부 도체부(20)는 제1 절연층 LS1의 내부에 형성된 복수의 제1 비아 도체 VS1과, 제2 절연층 LS2의 내부에 형성된 복수의 제2 비아 도체 VS2를 갖는다. 제1 비아 도체 VS1 각각은, 제1 접합면 SA1에 대하여 상기 1축 방향으로 오프셋한 위치에 제2 비아 도체 VS2와 접속되는 제1 콘택트부 CA1을 각각 갖는다.

Description

전자 부품 및 그 제조 방법{ELECTRONIC COMPONENT AND MANUFACTURING METHOD OF THE SAME}

본 발명은 코일 부품 등의 전자 부품 및 그 제조 방법에 관한 것이다.

종래부터 전자 기기 등에는 코일 부품이 탑재되어 있고, 특히 휴대 기기에서 사용되는 코일 부품은 칩 형상을 나타내며, 휴대 기기 등에 내장되는 회로 기판 위에 표면 실장된다. 종래 기술의 예로서, 예를 들어 특허문헌 1에는, 경화물을 포함하는 절연성 수지 중에, 적어도 그 일단이 외부 전극에 접속된 나선 형상의 도체가 내장되고, 도체의 나선의 방향이 실장된 기판면과 평행하게 되도록 형성된 칩 코일이 개시되어 있다.

또한 특허문헌 2에는, 수지를 포함하는 절연체와, 절연체 내에 형성된 코일 형상의 내부 도체와, 내부 도체와 전기적으로 접속되어 있는 외부 전극을 구비하고, 절연체는, 길이 L, 폭 W, 높이 H의 직육면체 형상이며, L, W, H에 대해서는 L>W≥H인 관계가 성립하고, 외부 전극은, 절연체의 높이 방향 H에 수직인 일면에 있어서, 길이 방향 L에서 보아, 상기 일면의 양단부 근방에, 각각 1개씩 도체에 의해 형성되고, 내부 도체는, 절연체의 폭 방향 W와 대략 평행인 코일축을 갖는 코일 부품이 개시되어 있다.

이들 종래 기술에 있어서는, 포토리소그래피 기술이나 도금 기술을 사용하여, 절연층과 도체부를 순차적으로 높이 방향으로 쌓아 올리면서, 코일 부품이 제작된다.

일본 특허 공개 제2006-324489호 공보 일본 특허 공개 제2014-232815호 공보

최근의 부품의 소형화에 수반하여, 도체부의 미세화 또는 도체부의 단면적의 미소화가 진행되고 있다. 절연체가 수지를 포함하는 경우에는, 당해 수지의 응력이 도체부에 미치는 영향을 무시할 수 없게 된다. 예를 들어 상기 종래 기술과 같이 절연체 및 도체부가 층 단위로 형성되는 경우, 절연체의 경화 처리에 수반되는 수축 응력이 상층측의 도체부와 하층측의 도체부 사이의 접합부에 작용하여, 도체부가 파손되는 등의 큰 대미지를 받는다. 이 때문에, 도체부의 미세화를 도모하는 것이 곤란하였다.

이상과 같은 사정을 감안하여, 본 발명의 목적은, 절연체의 응력에 의한 도체부의 파손을 억제할 수 있는 전자 부품 및 그 제조 방법을 제공하는 것에 있다.

상기 목적을 달성하기 위해, 본 발명의 일 형태에 따른 전자 부품은, 절연체부와, 내부 도체부와, 외부 전극을 구비한다.

상기 절연체부는, 1축 방향에 직교하는 제1 접합면을 갖는 제1 절연층과, 상기 제1 접합면에 접합된 제2 절연층을 갖고, 수지를 포함하는 재료를 포함한다.

상기 내부 도체부는, 상기 제1 절연층의 내부에 형성된 복수의 제1 비아 도체와, 상기 제2 절연층의 내부에 형성된 복수의 제2 비아 도체를 갖는다. 상기 복수의 제1 비아 도체 각각은, 상기 제1 접합면에 대하여 상기 1축 방향으로 오프셋한 위치에 상기 복수의 제2 비아 도체와 접속되는 제1 콘택트부를 각각 갖는다.

상기 외부 전극은, 상기 절연체부에 형성되며, 상기 내부 도체부와 전기적으로 접속된다.

상기 전자 부품에 있어서, 제1 콘택트부는, 제1 접합면과 동일한 평면 위에는 없고, 당해 제1 접합면에 대하여 제1 및 제2 절연층의 적층 방향으로 오프셋한 위치에 형성된다. 예를 들어, 제1 절연층의 형성 후에 제2 절연층을 형성하는 경우에는, 제1 절연층의 내부에 제1 콘택트부를 형성함으로써, 제2 절연층의 형성 시에 발생하는 응력에 의한 제1 콘택트부의 대미지가 저감되어, 제1 및 제2 비아 도체가 안정적으로 접속된다. 이에 의해, 절연체부의 응력에 의한 내부 도체부의 파손을 억제하여, 내부 도체부의 미세화를 도모하는 것이 가능해진다.

상기 절연체부는, 상기 제2 절연층에 접합되는 제2 접합면을 갖는 제3 절연층을 더 가져도 된다. 이 경우, 상기 내부 도체부는, 상기 제3 절연층의 내부에 형성된 복수의 제3 비아 도체를 더 갖는다. 상기 복수의 제3 비아 도체는, 상기 제2 접합면에 대하여 상기 1축 방향으로 오프셋한 위치에 상기 복수의 제2 비아 도체와 접속되는 제2 콘택트부를 각각 갖는다.

이에 의해, 다층 구조의 도체부의 안정된 콘택트가 실현된다.

상기 내부 도체부는, 복수의 제1 연결 도체와, 복수의 제2 연결 도체를 더 가져도 된다. 상기 복수의 제1 연결 도체는, 상기 제1 절연층에 형성되며, 상기 복수의 제1 비아 도체 중 소정의 2개를 서로 접속한다. 상기 복수의 제2 연결 도체는, 상기 제3 절연층에 형성되며, 상기 복수의 제3 비아 도체 중 소정의 2개를 서로 접속한다.

이 경우, 상기 복수의 제1 및 제2 비아 도체와 상기 복수의 제1 및 제2 연결 도체는, 상기 1축 방향에 직교하는 축의 주위로 권회된 코일부를 구성한다.

상기 전자 부품은, 상기 코일부와 상기 외부 전극 사이에 배치된 용량 소자부를 더 구비해도 된다. 상기 용량 소자부는, 상기 코일부의 일단에 접속된 제1 내부 전극층과, 상기 코일부의 타단에 접속되며, 상기 제1 내부 전극층과 상기 1축 방향으로 대향하는 제2 내부 전극층을 갖는다.

이에 의해, 코일 소자와 용량 소자를 겸비한 전자 부품을 구성할 수 있다.

상기 복수의 제1 및 제2 비아 도체, 및 상기 복수의 제1 및 제2 연결 도체는, 전형적으로는, 구리, 은 또는 니켈을 포함하는 금속 재료를 포함한다.

상기 제1 및 제2 콘택트부는, 전형적으로는, 티타늄 또는 크롬을 포함하는 금속 재료를 포함한다.

상기 절연체부는, 수지 및 세라믹스 입자를 포함하는 재료를 포함해도 된다.

한편, 본 발명의 일 형태에 따른 전자 부품의 제조 방법은, 지지 기판 위에, 제1 절연층을 형성하는 것을 포함한다.

상기 제1 절연층 위에, 복수의 제1 비아 도체가 형성된다.

상기 제1 절연층 위에, 상기 제1 비아 도체를 피복하는 제2 절연층이 형성된다.

상기 제2 절연층을 연마함으로써, 상기 제1 비아 도체가 상기 제2 절연층의 표면에 노출된다.

상기 제2 절연층의 표면에 노출되는 상기 제1 비아 도체의 표면이 에칭된다.

상기 제2 절연층 위에, 상기 복수의 제1 비아 도체와 접속되는 복수의 제2 비아 도체가 형성된다.

상기 제2 절연층 위에, 상기 제2 비아 도체를 피복하는 제3 절연층이 형성된다.

상기 제3 절연층 위에, 상기 제2 비아 도체에 전기적으로 접속되는 외부 전극이 형성된다.

상기 제2 비아 도체를 형성하는 공정은, 상기 제2 절연층의 표면에 상기 제1 비아 도체의 표면을 피복하는 시드층을 형성하고, 상기 시드층 위에 상기 제1 비아 도체의 표면에 대응하는 영역이 개구되는 레지스트 패턴을 형성하고, 상기 레지스트 패턴을 마스크로 하는 전기 도금법에 의해 상기 제2 비아 도체를 형성하는 것을 포함해도 된다.

이상 설명한 바와 같이, 본 발명에 따르면, 절연체의 응력에 의한 도체부의 파손을 억제할 수 있다.

도 1은 본 발명의 일 실시 형태에 따른 전자 부품의 개략 투시 사시도.
도 2는 상기 전자 부품의 개략 투시 측면도.
도 3은 상기 전자 부품의 개략 투시 상면도.
도 4는 상기 전자 부품의 상하를 반전하여 도시하는 개략 투시 측면도.
도 5는 상기 전자 부품을 구성하는 각 전극층의 개략 상면도.
도 6은 상기 전자 부품의 기본 제조 플로우를 나타내는 소자 단위 영역의 개략 단면도.
도 7은 상기 전자 부품의 기본 제조 플로우를 나타내는 소자 단위 영역의 개략 단면도.
도 8은 상기 전자 부품의 기본 제조 플로우를 나타내는 소자 단위 영역의 개략 단면도.
도 9는 비교예에 따른 전자 부품의 내부 구조 및 그 작용을 모식적으로 도시하는 주요부 개략 단면도.
도 10은 본 발명의 일 실시 형태에 따른 전자 부품의 내부 구조 및 그 작용을 모식적으로 도시하는 주요부 개략 단면도.
도 11은 상기 전자 부품의 제조 방법을 설명하는 소자 단위 영역의 개략 측단면도.
도 12는 상기 전자 부품의 내부 구조를 설명하는 주요부 개략 단면도.
도 13은 본 발명의 다른 실시 형태에 따른 전자 부품의 개략 측단면도.
도 14는 본 발명의 또 다른 실시 형태에 따른 전자 부품의 개략 측단면도.

이하, 도면을 참조하면서, 본 발명의 실시 형태를 설명한다.

<제1 실시 형태>

[기본 구성]

도 1은 본 발명의 일 실시 형태에 따른 전자 부품의 개략 투시 사시도, 도 2는 그 개략 투시 측면도, 도 3은 그 개략 투시 상면도이다.

또한, 각 도면에 있어서 X축, Y축 및 Z축 방향은 서로 직교하는 3축 방향을 나타내고 있다.

본 실시 형태의 전자 부품(100)은 표면 실장용의 코일 부품으로서 구성된다. 전자 부품(100)은 절연체부(10)와, 내부 도체부(20)와, 외부 전극(30)을 구비한다.

절연체부(10)는 천장면(101), 저면(102), 제1 단부면(103), 제2 단부면(104), 제1 측면(105) 및 제2 측면(106)을 갖고, X축 방향으로 폭 방향, Y축 방향으로 길이 방향, Z축 방향으로 높이 방향을 갖는 직육면체 형상으로 형성된다. 절연체부(10)는, 예를 들어 폭 치수가 0.05∼0.3㎜, 길이 치수가 0.1∼0.6㎜, 높이 치수가 0.05∼0.5㎜로 설계된다. 본 실시 형태에 있어서, 폭 치수는 약 0.125㎜, 길이 치수는 약 0.25㎜, 높이 치수는 약 0.2㎜이다.

절연체부(10)는 본체부(11)와 천장면부(12)를 갖는다. 본체부(11)는 내부 도체부(20)를 내장하고, 절연체부(10)의 주요부를 구성한다. 천장면부(12)는 절연체부(10)의 천장면(101)을 구성한다. 천장면부(12)는 예를 들어 전자 부품(100)의 형번 등을 표시하는 인쇄층으로서 구성되어도 된다.

본체부(11) 및 천장면부(12)는 수지를 주체로 하는 절연 재료를 포함한다. 본체부(11)를 구성하는 절연 재료로서는, 열, 광, 화학 반응 등에 의해 경화되는 수지가 사용되고, 예를 들어 폴리이미드, 에폭시 수지, 액정 폴리머 등을 들 수 있다. 한편, 천장면부(12)는 상기 재료 외에, 수지 필름 등을 포함해도 된다.

절연체부(10)는 수지 중에 필러를 포함하는 복합 재료가 사용되어도 된다. 필러로서는, 전형적으로는, 실리카, 알루미나, 지르코니아 등의 세라믹 입자를 들 수 있다. 세라믹스 입자의 형상은 특별히 한정되지 않고, 전형적으로는 구상이지만, 이것에 한정되지 않고, 바늘 형상, 비늘 조각 형상 등이어도 된다.

내부 도체부(20)는 절연체부(10)의 내부에 형성된다. 내부 도체부(20)는 복수의 기둥 형상 도체(21)와, 복수의 연결 도체(22)를 갖고, 이들 복수의 기둥 형상 도체(21) 및 연결 도체(22)에 의해 코일부(20L)가 구성된다.

복수의 기둥 형상 도체(21)는 Z축 방향에 평행인 축심을 갖는 대략 원기둥 형상으로 형성된다. 복수의 기둥 형상 도체(21)는 개략 Y축 방향으로 서로 대향하는 2개의 도체군을 포함한다. 이 중 한쪽의 도체군을 구성하는 제1 기둥 형상 도체(211)는 X축 방향으로 소정의 간격을 두고 배열되고, 다른 쪽의 도체군을 구성하는 제2 기둥 형상 도체(212)도 마찬가지로, X축 방향으로 소정의 간격을 두고 배열된다.

또한, 대략 원기둥 형상이란, 축직(軸直) 방향(축심에 수직인 방향)의 단면 형상이 원형인 기둥체 외에, 상기 단면 형상이 타원형 또는 장원형인 기둥체도 포함하고, 타원형 또는 장원형으로서는, 예를 들어 장축/단축의 비가 3 이하인 것을 의미한다.

제1 및 제2 기둥 형상 도체(211, 212)는, 각각 대략 동일 직경 및 대략 동일 높이로 구성된다. 도시한 예에 있어서 제1 및 제2 기둥 형상 도체(211, 212)는 각각 5개씩 형성되어 있다. 후술하는 바와 같이, 제1 및 제2 기둥 형상 도체(211, 212)는, 복수의 비아 도체를 Z축 방향으로 적층함으로써 구성된다.

또한, 대략 동일 직경이란, 저항의 증가를 억제하기 위한 것이며, 동일 방향에서 본 치수의 변동이 예를 들어 10％ 이내에 들어가 있는 것을 말하고, 대략 동일 높이란, 각 층의 쌓아올림 정밀도를 확보하기 위한 것이며, 높이의 변동이 예를 들어 1㎛의 범위에 들어가 있는 것을 말한다.

복수의 연결 도체(22)는 XY 평면에 평행하게 형성되고, Z축 방향으로 서로 대향하는 2개의 도체군을 포함한다. 이 중 한쪽의 도체군을 구성하는 제1 연결 도체(221)는 Y축 방향을 따라서 연장되고, X축 방향으로 간격을 두고 배열되며, 제1 및 제2 기둥 형상 도체(211, 212)의 사이를 각각 접속한다. 다른 쪽의 도체군을 구성하는 제2 연결 도체(222)는 Y축 방향에 대하여 소정 각도 경사져 연장되고, X축 방향으로 간격을 두고 배열되며, 제1 및 제2 기둥 형상 도체(211, 212)의 사이를 각각 접속한다. 도시한 예에 있어서, 제1 연결 도체(221)는 5개의 연결 도체를 포함하고, 제2 연결 도체(222)는 4개의 연결 도체를 포함한다.

도 1에 있어서, 제1 연결 도체(221)는 소정의 1조의 기둥 형상 도체(211, 212)의 상단에 접속되고, 제2 연결 도체(222)는 소정의 1조의 기둥 형상 도체(211, 212)의 하단에 접속된다. 보다 상세하게는, 제1 및 제2 기둥 형상 도체(211, 212)와 제1 및 제2 연결 도체(221, 222)는 X축 방향의 주위로 직사각형의 나선을 그리도록 서로 접속된다. 이에 의해, 절연체부(10)의 내부에 있어서, X축 방향으로 축심(코일축)을 갖는 개구 형상이 직사각형인 코일부(20L)가 형성된다.

내부 도체부(20)는 인출부(23)와, 빗살 블록부(24)를 더 갖고, 이들을 개재하여 코일부(20L)가 외부 전극(30)(31, 32)에 접속된다.

인출부(23)는 제1 인출부(231)와, 제2 인출부(232)를 갖는다. 제1 인출부(231)는 코일부(20L)의 일단을 구성하는 제1 기둥 형상 도체(211)의 하단에 접속되고, 제2 인출부(232)는 코일부(20L)의 타단을 구성하는 제2 기둥 형상 도체(212)의 하단에 접속된다. 제1 및 제2 인출부(231, 232)는, 제2 연결 도체(222)와 동일한 XY 평면 상에 배치되어 있고, Y축 방향으로 평행하게 형성된다.

빗살 블록부(24)는 Y축 방향으로 서로 대향하도록 배치된 제1 및 제2 빗살 블록부(241, 242)를 갖는다. 제1 및 제2 빗살 블록부(241, 242)는, 각각의 빗살부의 선단을 도 1에 있어서 상방을 향하게 하여 배치된다. 절연체부(10)의 양단부면(103, 104) 및 저면(102)에는, 빗살 블록부(241, 242)의 일부가 노출되어 있다. 제1 및 제2 빗살 블록부(241, 242) 각각의 소정의 빗살부의 사이에는, 제1 및 제2 인출부(231, 232)가 각각 접속된다(도 3 참조). 제1 및 제2 빗살 블록부(241, 242) 각각의 저부에는, 외부 전극(30)의 하지층을 구성하는 도체층(301, 302)이 각각 형성된다(도 2 참조).

외부 전극(30)은 표면 실장용의 외부 단자를 구성하고, Y축 방향으로 서로 대향하는 제1 및 제2 외부 전극(31, 32)을 갖는다. 제1 및 제2 외부 전극(31, 32)은 절연체부(10)의 외면의 소정 영역에 형성된다.

보다 구체적으로, 제1 및 제2 외부 전극(31, 32)은, 도 2에 도시한 바와 같이, 절연체층(10)의 저면(102)의 Y축 방향 양단부를 피복하는 제1 부분(30A)과, 절연체층(10)의 양단부면(103, 104)을 소정 높이에 걸쳐 피복하는 제2 부분(30B)을 갖는다. 제1 부분(30A)은, 도체층(301, 302)을 개재하여 제1 및 제2 빗살 블록부(241, 242)의 저부에 전기적으로 접속된다. 제2 부분(30B)은, 제1 및 제2 빗살 블록부(241, 242)의 빗살부를 피복하도록 절연체층(10)의 단부면(103, 104)에 형성된다.

기둥 형상 도체(21), 연결 도체(22), 인출부(23), 빗살 블록부(24) 및 도체층(301, 302)은, 예를 들어 Cu(구리), Al(알루미늄), Ni(니켈) 등의 금속 재료를 포함하고, 본 실시 형태에서는 모두 구리 또는 그 합금의 도금층을 포함한다. 제1 및 제2 외부 전극(31, 32)은, 예를 들어 Ni/Sn 도금을 포함한다.

도 4는 전자 부품(100)의 상하를 반전하여 도시하는 개략 투시 측면도이다. 전자 부품(100)은, 도 4에 도시한 바와 같이, 필름층 L1과, 복수의 전극층 L2∼L6의 적층체를 포함한다. 본 실시 형태에서는, 천장면(101)으로부터 저면(102)을 향하여 필름층 L1 및 전극층 L1∼L6을 Z축 방향으로 순차적으로 적층함으로써 제작된다. 층의 수는 특별히 한정되지 않고, 여기서는 6층으로서 설명한다.

필름층 L1 및 전극층 L2∼L6은, 당해 각 층을 구성하는 절연체부(10) 및 내부 도체부(20)의 요소를 포함한다. 도 5의 A∼F는 각각 도 4에 있어서의 필름층 L1 및 전극층 L2∼L6의 개략 상면도이다.

필름층 L1은 절연체부(10)의 천장면(101)을 형성하는 천장면부(12)를 포함한다(도 5의 A). 전극층 L2는 절연체부(10)(본체부(11))의 일부를 구성하는 절연층(110(112))과, 제1 연결 도체(221)를 포함한다(도 5의 B). 전극층 L3은 절연층(110(113))과, 기둥 형상 도체(211, 212)의 일부를 구성하는 비아 도체 V1을 포함한다(도 5의 C). 전극층 L4는, 절연층(110(114)), 비아 도체 V1 외에, 빗살 블록부(241, 242)의 일부를 구성하는 비아 도체 V2를 포함한다(도 5의 D). 전극층 L5는 절연층(110(115)), 비아 도체 V1, V2 외에, 인출부(231, 232)나 제2 연결 도체(222)를 포함한다(도 5의 E). 그리고, 전극층 L6은 절연층(110(116))과, 비아 도체 V2를 포함한다(도 5의 F).

전극층 L2∼L6은, 접합면 S1∼S4(도 4)를 개재하여 높이 방향으로 적층된다. 따라서 각 절연층(110)이나 비아 도체 V1, V2는, 동일하게 높이 방향으로 경계부를 갖는다. 그리고 전자 부품(100)은 각 전극층 L2∼L6을, 전극층 L2부터 순서대로 제작하면서 적층하는 빌드 업 공법에 의해 제조된다.

[기본 제조 프로세스]

계속해서, 전자 부품(100)의 기본 제조 프로세스에 대하여 설명한다. 전자 부품(100)은 웨이퍼 레벨로 복수개 동시에 제작되고, 제작 후에 소자마다 개편화(칩화)된다.

도 6∼도 8은 전자 부품(100)의 제조 공정의 일부를 설명하는 소자 단위 영역의 개략 단면도이다. 구체적인 제조 방법으로서는, 지지 기판 S 위에 천장면부(12)를 구성하는 수지 필름(12A)(필름층 L1)이 접착되고, 그 위에 전극층 L2∼L6이 순차적으로 제작된다. 지지 기판 S에는, 예를 들어 실리콘, 유리, 또는 사파이어 기판이 사용된다. 전형적으로는, 내부 도체부(20)를 구성하는 도체 패턴을 전기 도금법에 의해 제작하고, 그 도체 패턴을 절연성 수지 재료로 피복하여 절연층(110)을 제작하는 공정이 반복하여 실시된다.

도 6 및 도 7은 전극층 L3의 제조 공정을 도시하고 있다.

이 공정에서는, 먼저, 전극층 L2의 표면에 전기 도금을 위한 시드층(급전층) SL1이 예를 들어 스퍼터법 등에 의해 형성된다(도 6의 A). 시드층 SL1은 도전성 재료이면 특별히 한정되지 않고, 예를 들어 Ti(티타늄) 또는 Cr(크롬)을 포함한다. 전극층 L2는 절연층(112)과, 연결 도체(221)를 포함한다. 연결 도체(221)는 수지 필름(12A)과 접하도록 절연층(112)의 하면에 형성된다.

계속해서, 시드층 SL1 위에 레지스트막 R1이 형성된다(도 6의 B). 레지스트막 R1에 대한 노광, 현상 등의 처리가 순서대로 행해짐으로써, 시드층 SL1을 개재하여, 기둥 형상 도체(21(211, 212))의 일부를 구성하는 비아 도체 V13에 대향하는 개구부 P1을 갖는 레지스트 패턴이 형성된다(도 6의 C). 그 후, 개구부 P1 내의 레지스트 잔사를 제거하는 디스컴 처리가 행해진다(도 6의 D).

계속해서, 지지 기판 S가 Cu 도금욕에 침지되고, 시드층 SL1에의 전압 인가에 의해 개구부 P1 내에 Cu 도금층을 포함하는 복수의 비아 도체 V13이 형성된다(도 6의 E). 그리고, 레지스트막 R1 및 시드층 SL1이 제거된 후(도 7의 A), 비아 도체 V13을 피복하는 절연층(113)이 형성된다(도 7의 B). 절연층(113)은 수지 재료를 전극층 L2 위에 인쇄, 도포, 또는 수지 필름을 접착한 후, 경화시킨다. 경화 후, CMP(화학적 기계적 연마 장치)나 그라인더 등의 연마 장치를 사용하여, 비아 도체 V13의 선단이 노출될 때까지 절연층(113)의 표면이 연마된다(도 7의 C). 도 7의 C는, 일례로서, 지지 기판 S가 그 상하를 반전하여 자전 가능한 연마 헤드 H에 세트되고, 공전하는 연마 패드 P에 의해 절연층(113)이 연마 처리(CMP)가 행해지고 있는 모습을 도시하고 있다.

이상과 같이 하여, 전극층 L2 위에 전극층 L3이 제작된다(도 7의 D).

또한, 절연층(112)의 형성 방법에 대하여 기재를 생략하였지만, 전형적으로는, 절연층(112)도 또한, 절연층(113)과 마찬가지로 인쇄, 도포, 또는 접착한 후, 경화시키고, CMP(화학적 기계적 연마 장치)나 그라인더 등에 의해 연마를 행하는 방법에 의해 제작된다.

이후 마찬가지로 하여, 전극층 L3 위에 전극층 L4가 제작된다.

먼저, 전극층 L3의 절연층(113)(제2 절연층) 위에 복수의 비아 도체 V13(제1 비아 도체)과 접속되는 복수의 비아 도체(제2 비아 도체)가 형성된다. 즉, 상기 제2 절연층의 표면에 상기 제1 비아 도체의 표면을 피복하는 시드층이 형성되고, 상기 시드층 위에, 상기 제1 비아 도체의 표면에 대응하는 영역이 개구되는 레지스트 패턴이 형성되고, 상기 레지스트 패턴을 마스크로 하는 전기 도금법에 의해 상기 제2 비아 도체가 형성된다. 계속해서, 상기 제2 절연층 위에, 상기 제2 비아 도체를 피복하는 제3 절연층이 형성된다. 그 후, 상기 제2 비아 도체의 선단이 노출될 때까지 상기 제3 절연층의 표면이 연마된다.

또한, 상기 제2 비아 도체의 형성 공정에 있어서는, 빗살 블록부(24(241, 242))의 일부를 구성하는 비아 도체 V2도 또한 동시에 형성된다(도 4, 도 5의 D 참조). 이 경우, 상기 레지스트 패턴으로서, 상기 제2 비아 도체의 형성 영역 외에, 비아 도체 V2의 형성 영역이 개구되는 레지스트 패턴이 형성된다.

도 8의 A∼D는 전극층 L5의 제조 공정의 일부를 도시하고 있다.

여기에서도 먼저, 전극층 L4의 표면에, 전기 도금용의 시드층 SL3과, 개구부 P2, P3을 갖는 레지스트 패턴(레지스트막 R3)이 순서대로 형성된다(도 8의 A). 그 후, 개구부 P2, P3 내의 레지스트 잔사를 제거하는 디스컴 처리가 행해진다(도 8의 B).

전극층 L4는, 절연층(114)과, 비아 도체 V14, V24를 갖는다. 비아 도체 V14는 기둥 형상 도체(21(211, 212))의 일부를 구성하는 비아(V1)에 상당하고, 비아 도체 V24는 빗살 블록부(24(241, 242))의 일부를 구성하는 비아(V2)에 상당한다(도 5의 C, D 참조). 개구부 P2는 시드층 SL3을 개재하여 전극층 L4 내의 비아 도체 V14와 대향하고, 개구부 P3은, 시드층 SL3을 개재하여 전극층 L4 내의 비아 도체 V24와 대향한다. 개구부 P2는, 각 연결 도체(222)에 대응하는 형상으로 형성된다.

계속해서, 지지 기판 S가 Cu 도금욕에 침지되고, 시드층 SL3에의 전압 인가에 의해 개구부 P2, P3 내에 Cu 도금층을 포함하는 비아 도체 V25와 연결 도체(222)가 각각 형성된다(도 8의 C). 비아 도체 V25는, 빗살 블록부(24(241, 242))의 일부를 구성하는 비아(V2)에 상당한다.

계속해서, 레지스트막 R3 및 시드층 SL3이 제거되고(도 8의 D), 비아 도체 V25와 연결 도체(222)를 피복하는 절연층(115)이 형성된다. 그 후 도시하지 않더라도, 비아 도체 V25의 선단이 노출될 때까지 절연층(115)의 표면이 연마되고, 또한 시드층의 형성, 레지스트 패턴의 형성, 전기 도금 처리 등의 공정을 반복함으로써, 도 4 및 도 5의 E에 도시한 전극층 L5가 제작된다.

그 후, 절연층(115)의 표면(저면(102))에 노출되는 빗살 블록부(24(241, 242))에 도체층(301, 302)이 형성된 후, 제1 및 제2 외부 전극(31, 32)이 각각 형성된다.

[본 실시 형태의 구조]

그런데, 상술한 바와 같이 절연체부 및 내부 도체부를 층 단위로 순차적으로 적층하는 방법에 있어서는, 절연층의 경화 처리에 수반되는 수축 응력이 상층측의 도체부와 하층측의 도체부 사이의 접합부에 작용하기 때문에, 도체부가 큰 대미지를 받을 우려가 있다.

도 9의 A는 하층측의 비아 도체 VS1과 상층측의 비아 도체 VS2의 콘택트부 CA1이, 하층측의 절연층 LS1과 상층측의 절연층 LS2의 접합면 SA1과 대략 동일 평면(XY 평면) 위에 위치하는 상태를 도시하고 있다. 콘택트부 CA1은, 2개의 비아 도체 VS1, VS2의 사이에 개재하는 시드층 SL에 상당하고, 시드층 SL의 양면이 비아 도체 VS1, VS2와의 콘택트면을 구성한다. 도시한 예에서는, 시드층 SL과 하층측의 비아 도체 VS1의 계면이, 접합면 SA1과 동일 평면 위에 위치하고 있다.

콘택트부 CA1과 접합면 SA1이 대략 동일 평면 위에 위치하고 있는 경우, 도 9의 B에 모식적으로 도시한 바와 같이, 절연층 LS2의 경화 처리에 수반되는 수축 응력(σ1)이 먼저 형성된 비아 도체 VS2에 작용하고, 특히 강도적으로 약한 콘택트부 CA1에 응력이 집중되기 쉬워진다. 또한, 환경 시험 등에 의해 소자가 가열, 냉각되었을 때, 절연층 LS2와 비아 도체 VS2의 열팽창률 차에 기인하는 열 응력(σ2)이, 상술과 마찬가지로 콘택트부 CA1에 집중되기 쉬워진다. 이 때문에, 콘택트부 CA1이 큰 대미지를 받고, 최악의 경우, 콘택트부 CA1의 박리 또는 파단을 초래하여, 비아 도체 VS1, VS2 간의 접속 불량이 발생한다. 이와 같은 문제는, 비아 직경이 작아질수록, 또는 비아 길이가 커질수록 현저해지기 때문에, 내부 도체부의 미세화를 저해하는 하나의 요인으로 되고 있다.

이와 같은 문제를 해소하기 위해, 본 실시 형태의 전자 부품(100)에 있어서는, 도 10의 A에 도시한 바와 같이, 콘택트부 CA1이 접합면 SA1에 대하여, 높이 방향으로 오프셋한 위치에 형성되어 있다.

이하, 본 실시 형태의 전자 부품(100)의 구조의 상세에 대하여 설명한다.

본 실시 형태의 전자 부품(100)은, 상술한 바와 같이, 절연체부(10)와, 내부 도체부(20)를 갖는다. 절연체부(10)는, 예를 들어 도 10의 A에 도시한 바와 같이, Z축 방향에 직교하는 접합면 SA1(제1 접합면)을 갖는 하층측의 절연층 LS1(제1 절연층)과, 접합면 SA1에 접합된 상층측의 절연층 LS2(제2 절연층)를 갖고, 수지를 포함하는 재료를 포함한다.

한편, 내부 도체부(20)는 절연층 LS1의 내부에 형성된 복수의 비아 도체 VS1(제1 비아 도체)과, 절연층 LS2의 내부에 형성된 복수의 비아 도체 VS2(제2 비아 도체)를 갖는다.

그리고, 복수의 비아 도체 VS1 각각은, 접합면 SA1에 대하여 Z축 방향으로 오프셋한 위치에, 복수의 비아 도체 VS2와 접속되는 콘택트부 CA1(제1 콘택트부)을 각각 갖는다.

상기 구성의 전자 부품에 있어서, 콘택트부 CA1은, 접합면 SA1과 동일한 평면 위에는 없고, 당해 접합면 SA1에 대하여 절연층 LS1, LS2의 적층 방향으로 오프셋한 위치에 형성된다. 콘택트부 CA1의 두께는 특별히 한정되지 않고, 예를 들어 30㎚ 이상 250㎚ 이하이다. 본 실시 형태에 있어서 콘택트부 CA1은, 하층측의 절연층 LS1의 내부에 형성되고, 이에 의해 비아 도체 VS2의 접합면 SA1과 동일 평면 위에 위치하는 영역은, Cu 도금이 성장한 면을 포함한다.

따라서, 절연층 LS2의 경화 수축 등에 기인하는 응력은, 주로, 내부 도체부(20)의 비교적 강도가 약한 콘택트부 CA1이 아니라, 콘택트부 CA1보다 상방의 Cu 도금이 성장한 면에서 받을 수 있게 되기 때문에, 콘택트부 CA1의 대미지가 저감되어, 비아 도체 VS1, VS2가 안정적으로 접속된다. 이에 의해, 절연체부(10)의 응력에 의한 내부 도체부(20)의 파손을 억제하면서, 내부 도체부(20)의 미세화를 도모하는 것이 가능해진다.

콘택트부 CA1과 접합면 SA1의 적층 방향에 대한 오프셋량 D(도 10의 A)는, 접합면 SA1과, 콘택트부 CA1과 비아 도체 VS2의 콘택트면 사이의 거리를 말하고, 그 크기는 특별히 한정되지 않고, 콘택트부 CA1이 접합면 SA1과 동일 평면 위에 없으면 된다. 동일 평면인지 여부는, 각각의 접속면을 예를 들어 YZ 평면의 단면에서 보았을 때, 각각의 접속면이 연속적으로 되어 있는지 여부에 의해 식별할 수 있다. 구체적으로는, 10000배로 확대한 사진에 있어서, 접합면 SA1 위에 0.1㎜ 폭의 직선을 긋고, 당해 직선과 콘택트부 CA1이 겹쳐 있으면 양자는 동일 평면 위에 있다고 식별하고, 겹쳐 있지 않으면 양자는 동일 평면 위에 없다고 식별한다.

오프셋량 D는, 전형적으로는, 콘택트부 CA1에의 응력 집중을 억제할 수 있는 적절한 값으로 설정할 수 있고, 전형적으로는, 30㎚ 이상 10㎛ 이하이다. 오프셋량 D가 30㎚ 미만인 경우, 콘택트부 CA1을 구성하는 시드층 SL을 충분한 두께로 형성할 수 없고, 또는, 시드층 SL과 비아 도체 VS2의 접속면이 접합면 SA1에 근접하기 때문에, 절연층 LS2의 경화 수축 시 등에 있어서의 콘택트부 CA1에의 응력 집중을 피할 수 없게 된다. 한편, 오프셋량 D가 10㎛를 초과하면, 콘택트부 CA1의 형성 공정이 불필요하게 복잡화될 우려가 있다.

본 발명자들은, 절연층 LS1, LS2로서 구상 실리카 미립자 함유 에폭시 수지를, 비아 도체 VS1, VS2로서 비아 직경이 25㎛, 비아 길이가 20㎛인 Cu 도금층을, 콘택트부 CA1로서 두께 100㎚의 Ti 스퍼터링막을 각각 사용하여, 도 9의 A 및 도 10의 A에 도시한 접속 형태의 샘플을 각각 30개씩 제작하였다. 도 10의 A에 도시한 접속 형태의 샘플에서는, 오프셋량 D를 200㎚로 하였다. 각 샘플에 대하여 -55℃∼150℃의 범위에서 히트 사이클 시험을 1000사이클 실시하여, 오픈 불량수를 카운트하였다. 그 결과, 오픈 불량률은, 도 9의 A에 도시한 구조에서는 10％이었던 것에 반해, 도 10의 A에 도시한 구조에서는 0％이었다. 또한, 도 10의 A에 도시한 구조로 비아 직경이 20㎛, 15㎛인 샘플을 각각 제작하여 마찬가지의 평가를 행한 결과, 어느 샘플에 대해서도 오픈 불량은 확인되지 않았다.

특히, 상기 평가에 있어서는, 각 연결 도체(22)를 갖는 샘플에서 행한 것으로, 각 연결 도체의 길이에 의한 Y축 방향의 열응력의 영향을 받기 쉽기 때문에, 제1 연결 도체(221) 또는 제2 연결 도체(222)에 가까운 콘택트부에 오픈 불량이 발생하기 쉬워지지만, 이 상황에 대해서도 응력의 영향을 해소할 수 있다.

도 11은 본 실시 형태에 있어서의 전자 부품(100)의 제조 방법으로서, 콘택트부 CA1의 형성 공정을 도시하고 있다.

도 11의 A는 전극층 L4의 제조 공정을 설명하는 개략 단면도이며, 전극층 L3의 형성 직후의 상태(도 7의 D)를 도시하고 있다.

이 상태에서는, 절연층(113) 표면의 연마 공정에 의해, 절연층(113)의 표면과 비아 도체 V13의 상단이 거의 동일 평면 위에 위치하고 있다. 따라서 본 실시 형태에서는, 도 11의 B, C에 도시한 바와 같이, 시드층 SL2의 형성 전에, 절연층(113)의 표면에 노출되는 비아 도체 V13의 표면이 선택적으로 에칭된다. 이에 의해, 비아 도체 V13의 상단이, 절연층(113)의 표면에 대하여 보다 낮은 위치에 형성된다.

비아 도체 V13의 에칭 방법은, 웨트 에칭이어도 되고, 드라이 에칭이어도 된다. 에칭에는, 에칭 마스크가 사용되어도 되고, 사용되지 않아도 된다. 에칭 마스크를 사용하지 않는 경우, 절연층(113)을 구성하는 수지 재료보다도 비아 도체 V13을 구성하는 구리에 대한 에칭 선택성이 높은 에칭액 또는 에칭 가스가 사용된다. 비아 도체 V13의 에칭량은, 예를 들어 30㎚ 이상 10㎛ 이하이고, 전형적으로는, 에칭 시간에 의해 제어된다.

계속해서, 도 11의 C, D에 도시한 바와 같이, 절연층(112)의 표면에 시드층 SL2 및 레지스트 마스크(레지스트막 R2)가 형성되고, 전기 도금법에 의해, 비아 도체 V13 위에 비아 도체 V14가 형성된다. 이에 의해, 도 10의 A에 도시한 구성의 콘택트부 CA1을 갖는 내부 도체부가 제작된다.

상술한 비아 도체의 에칭 처리를 각 전극층에 대하여 마찬가지로 행함으로써, 도 12에 도시한 바와 같이, 각 콘택트부 CA1, CA2가 절연층 LS1∼LS3의 접합면 SA1, SA2에 대하여 Z축 방향으로 오프셋한 위치에 형성되게 된다.

여기에서는, 절연층 LS1∼LS3은 전극층 L3∼L5의 절연층(113∼115)에 각각 상당하고, 비아 도체 VS1∼VS3은, 비아 도체 V13, V14 및 연결 도체(222)에 각각 상당한다. 그리고, 콘택트부 CA1 및 접합면 SA1은, 비아 도체 VS1, VS2 간의 콘택트부 및 절연층 LS1, LS2 간의 접합면에 각각 상당하고, 콘택트부 CA2 및 접합면 SA2는, 비아 도체 VS2, VS3 간의 콘택트부 및 절연층 LS2, LS3 간의 접합면에 각각 상당한다.

도 12에 도시한 바와 같이, 절연체부(10)는 절연층 LS2(제2 절연층)에 접합되는 접합면 SA2(제2 접합면)를 갖는 절연층 LS3(제3 절연층)을 더 갖고, 내부 도체부(20)는 절연층 LS3의 내부에 형성된 비아 도체 VS3(제3 비아 도체)을 더 갖는다. 비아 도체 VS3은, 접합면 SA2에 대하여 Z축 방향으로 오프셋한 위치에 비아 도체 VS2와 접속되는 콘택트부 CA2(제2 콘택트부)를 갖는다.

이상과 같이 본 실시 형태의 전자 부품(100)에 의하면, 내부 도체부(20)의 각 층에 있어서의 콘택트부 CA1, CA2가 절연체부(10)의 각 층에 있어서의 접합면 SA1, SA2에 대하여 적층 방향(Z축 방향)으로 오프셋한 위치에 배치되어 있기 때문에, 절연층 LS1∼LS3의 경화 수축이나 열응력에 의한 내부 도체부(20)의 파손이 효과적으로 억제된다. 이에 의해, 내부 도체부(20)의 미세 구조화가 가능해지기 때문에, 전자 부품(100)의 소형화에 충분히 대응하는 것이 가능해진다.

예를 들어 본 실시 형태에 따르면, 기둥 형상 도체(21)를 구성하는 비아 도체의 외경(비아의 직경 방향의 굵기)을 약 20㎛ 이하(예를 들어 15㎛)로까지 소직경화할 수 있다. 또한, 코일부(20L)의 형성 시에, 기둥 형상 도체(21) 또는 연결 도체(22)의 협피치화도 용이하게 실현할 수 있다. 이에 의해, 최대 치수가 0.2㎜ 이하인 소형의 코일 부품을 안정적으로 제조할 수 있다. 또한, 비아 도체가 구리를 포함하기 때문에, 마이그레이션을 저감할 수 있고, 따라서 미세한 내부 도체부(20)의 안정된 접속 신뢰성을 확보할 수 있다.

또한, 각 기둥 형상 도체의 외경은 축방향에 있어서 모두 동일 치수가 아니어도 되고, 부분적으로 통형이나 북형이 포함되어도 된다. 예를 들어, 비아 도체에 상하 방향으로 테이퍼를 형성하거나, 콘택트부의 외경 방향의 잘록부를 형성하거나 함으로써, 비아 도체의 일부를 약간 가늘게 해도 된다. 이와 같이 기둥 형상 도체에 외경 치수가 상이한 부분을 갖게 함으로써, 상하 방향으로 가해지는 열응력을 이 부분에서 흡수하고, 이 부분을 사이에 두고 상하 따로 응력을 분산시킬 수 있다. 이 외경 치수는 0.5㎛ 이상의 차가 있으면 되고, 기둥 형상 도체에 코팅 처리를 실시하는 경우에는, 코팅 처리 부분도 효과를 내는 대상으로 된다.

<제2 실시 형태>

도 13은 본 발명의 제2 실시 형태에 따른 전자 부품을 도시하는 개략 측단면도이다. 또한 이해를 용이하게 하기 위해, 내부 도체부에 상당하는 영역을 사선으로 나타내고 있다.

이하, 제1 실시 형태와 상이한 구성에 대하여 주로 설명하고, 제1 실시 형태와 마찬가지의 구성에 대해서는 마찬가지의 부호를 붙이고 그 설명을 생략 또는 간략화한다.

본 실시 형태의 전자 부품(200)은 절연체부(10)와, 내부 도체부(20)와, 외부 전극(30)을 갖고, 제1 실시 형태와 마찬가지로 코일 부품을 구성하는 점에서 제1 실시 형태와 공통되지만, 내부 도체부(20)가 2개의 코일부(21L, 22L)를 갖는 점에서, 제1 실시 형태와 상이하다.

즉 본 실시 형태의 전자 부품(200)은 절연체부(10)에 2개의 코일부(21L, 22L)가 내장되어 있음과 함께, 절연체부(10)의 저면(102)에 3개의 외부 전극(331, 332, 3333)이 형성되어 있다. 그리고, 한쪽의 코일부(21L)는, 외부 전극(331, 333) 간에 접속되고, 다른 쪽의 코일부(22L)는 외부 전극(332, 333) 간에 접속되어 있다.

코일부의 수는 도시하는 2개에 한정되지 않고, 3개 이상이어도 된다. 외부 전극(30)의 수도 도시하는 3개에 한정되지 않고, 코일부의 수에 따라서 적절히 설정 가능하다. 본 실시 형태에 따르면, 복수의 코일 부품을 1개의 부품으로 집약할 수 있다.

<제3 실시 형태>

도 14는 본 발명의 제3 실시 형태에 따른 전자 부품을 도시하는 개략 측단면도이다. 또한 이해를 용이하게 하기 위해, 내부 도체부에 상당하는 영역을 사선으로 나타내고 있다.

이하, 제2 실시 형태와 상이한 구성에 대하여 주로 설명하고, 제2 실시 형태와 마찬가지의 구성에 대해서는 마찬가지의 부호를 붙이고 그 설명을 생략 또는 간략화한다.

본 실시 형태의 전자 부품(300)은 절연체부(10)와, 내부 도체부(20)와, 외부 전극(30)을 갖고, 내부 도체부(20)가 2개의 코일부(21L, 22L)를 포함하는 점에서 제2 실시 형태와 공통되지만, 내부 도체부(20)가 2개의 용량 소자부(21C, 22C)를 더 갖는 점에서, 제2 실시 형태와 상이하다.

용량 소자부(21C)는, 코일부(21L)와 절연체부(10)의 저면(102) 사이에 형성되고, 외부 전극(331, 333)에 대하여 코일부(21L)와 병렬적으로 접속된다. 한편, 용량 소자부(22C)는, 코일부(22L)와 절연체부(10)의 저면(102) 사이에 형성되고, 외부 전극(332, 333)에 대하여 코일부(22L)와 병렬적으로 접속된다.

각 용량 소자부(21C, 22C)는, 코일부(21L, 22L)의 일단에 접속된 제1 내부 전극층과, 코일부(21L, 22L)의 타단에 접속된 제2 내부 전극층을 갖는다. 제2 내부 전극층은, 제1 내부 전극층과 Z축 방향으로 대향하여 용량을 형성한다. 용량 소자(21C, 22C)는, 코일부(21L, 22L)와 외부 전극(331∼333) 사이에 배치됨으로써, LC 일체형의 전자 부품(300)이 구성된다.

이상, 본 발명의 실시 형태에 대하여 설명하였지만, 본 발명은 상술한 실시 형태에만 한정되는 것은 아니고 다양한 변경을 가할 수 있는 것은 물론이다.

예를 들어 이상의 실시 형태에서는, 전자 부품이 천장면측으로부터 저면측을 향하여 절연층 및 비아 도체를 순차적으로 적층하는 방법에 대하여 설명하였지만, 이것에 한정되지 않고, 저면측으로부터 천장면측을 향하여 절연층 및 비아 도체가 순차적으로 적층되어도 된다.

이상의 실시 형태에서는, 내부 도체부의 콘택트부가 모두 절연층의 접합면에 대하여 적층 방향으로 오프셋한 위치에 배치된 예를 설명하였지만, 이것에 한정되지 않고, 일부의 콘택트부만이 접합면에 대하여 적층 방향으로 오프셋한 위치에 형성된 전자 부품에도 본 발명은 적용 가능하다.

또한 이상의 실시 형태에서는, 전자 부품으로서, 코일 부품, LC 부품을 예로 들어 설명하였지만, 이것 이외에도, 콘덴서 부품, 저항 부품, 다층 배선 기판 등, 내부 도체부를 갖고 높이 방향으로 층 단위로 빌드 업해 가는 다른 전자 부품에도, 본 발명은 적용 가능하다.

10 : 절연체부
20 : 내부 도체부
20L, 21L, 22L : 코일부
21C, 22C : 용량 소자부
21, 211, 212 : 기둥 형상 도체
22, 221, 222 : 연결 도체
23, 231, 232 : 인출부
24, 241, 242 : 빗살 블록부
30, 31, 32, 331, 332, 333 : 외부 전극
100, 200, 300 : 전자 부품
110, 112∼115, LS1∼LS3 : 절연층
CA1, CA2 : 콘택트부
L1 : 필름층
L2∼L5 : 전극층
SA1, SA2 : 접합면
V13, V14, V24, V25, VS1∼VS3 : 비아 도체

Claims (11)

1축 방향에 직교하는 제1 접합면을 갖는 제1 절연층과, 상기 제1 접합면에 접합된 제2 절연층을 갖고, 수지를 포함하는 재료로 이루어지는 절연체부와,
상기 제1 절연층의 내부에 형성된 복수의 제1 비아 도체와, 상기 제2 절연층의 내부에 형성된 복수의 제2 비아 도체를 갖고, 상기 복수의 제1 비아 도체 각각은, 상기 제1 접합면에 대하여 상기 1축 방향으로 오프셋한 위치에 상기 복수의 제2 비아 도체와 접속되는 제1 콘택트부를 각각 갖는 내부 도체부와,
상기 절연체부에 형성되며, 상기 내부 도체부와 전기적으로 접속되는 외부 전극을 구비하는 전자 부품.

제1항에 있어서,
상기 절연체부는, 상기 제2 절연층에 접합되는 제2 접합면을 갖는 제3 절연층을 더 갖고,
상기 내부 도체부는, 상기 제3 절연층의 내부에 형성된 복수의 제3 비아 도체를 더 갖고, 상기 복수의 제3 비아 도체는, 상기 제2 접합면에 대하여 상기 1축 방향으로 오프셋한 위치에 상기 복수의 제2 비아 도체와 접속되는 제2 콘택트부를 각각 갖는 전자 부품.

제2항에 있어서,
상기 내부 도체부는,
상기 제1 절연층에 형성되며, 상기 복수의 제1 비아 도체 중 소정의 2개를 서로 접속하는 복수의 제1 연결 도체와,
상기 제3 절연층에 형성되며, 상기 복수의 제3 비아 도체 중 소정의 2개를 서로 접속하는 복수의 제2 연결 도체를 더 갖고,
상기 복수의 제1 및 제2 비아 도체와 상기 복수의 제1 및 제2 연결 도체는, 상기 1축 방향에 직교하는 축의 주위로 권회된 코일부를 구성하는 전자 부품.

제3항에 있어서,
상기 코일부의 일단에 접속된 제1 내부 전극층과, 상기 코일부의 타단에 접속되며 상기 제1 내부 전극층과 상기 1축 방향으로 대향하는 제2 내부 전극층을 갖고, 상기 코일부와 상기 외부 전극 사이에 배치된 용량 소자부를 더 구비하는 전자 부품.

제1항 내지 제4항 중 어느 한 항에 있어서,
상기 복수의 제1 및 제2 비아 도체는 구리, 은 또는 니켈을 포함하는 금속 재료로 이루어지는 전자 부품.

제3항 또는 제4항에 있어서,
상기 복수의 제1 및 제2 연결 도체는 구리, 은 또는 니켈을 포함하는 금속 재료로 이루어지는 전자 부품.

제1항 내지 제4항 중 어느 한 항에 있어서,
상기 제1 콘택트부는 티타늄 또는 크롬을 포함하는 금속 재료로 이루어지는 전자 부품.

제2항 내지 제4항 중 어느 한 항에 있어서,
상기 제2 콘택트부는 티타늄 또는 크롬을 포함하는 금속 재료로 이루어지는 전자 부품.

제1항 내지 제4항 중 어느 한 항에 있어서,
상기 절연체부는 수지 및 세라믹스 입자를 포함하는 전자 부품.

지지 기판 위에, 제1 절연층을 형성하고,
상기 제1 절연층 위에, 복수의 제1 비아 도체를 형성하고,
상기 제1 절연층 위에, 상기 제1 비아 도체를 피복하는 제2 절연층을 형성하고,
상기 제2 절연층을 연마함으로써, 상기 제1 비아 도체를 상기 제2 절연층의 표면에 노출시키고,
상기 제2 절연층의 표면에 노출되는 상기 제1 비아 도체의 표면을 에칭하고,
상기 제2 절연층 위에, 상기 복수의 제1 비아 도체와 접속되는 복수의 제2 비아 도체를 형성하고,
상기 제2 절연층 위에, 상기 제2 비아 도체를 피복하는 제3 절연층을 형성하고,
상기 제3 절연층 위에, 상기 제2 비아 도체에 전기적으로 접속되는 외부 전극을 형성하는 전자 부품의 제조 방법.

제10항에 있어서,
상기 제2 비아 도체를 형성하는 공정은,
상기 제2 절연층의 표면에 상기 제1 비아 도체의 표면을 피복하는 시드층을 형성하고,
상기 시드층 위에, 상기 제1 비아 도체의 표면에 대응하는 영역이 개구되는 레지스트 패턴을 형성하고,
상기 레지스트 패턴을 마스크로 하는 전기 도금법에 의해 상기 제2 비아 도체를 형성하는 것을 포함하는 전자 부품의 제조 방법.

Images