JP6479815B2 - 電子回路のための高度にスケーラブルな製造技術及びパッケージングデバイス - Google Patents

電子回路のための高度にスケーラブルな製造技術及びパッケージングデバイス Download PDF

Info

Publication number
JP6479815B2
JP6479815B2 JP2016541303A JP2016541303A JP6479815B2 JP 6479815 B2 JP6479815 B2 JP 6479815B2 JP 2016541303 A JP2016541303 A JP 2016541303A JP 2016541303 A JP2016541303 A JP 2016541303A JP 6479815 B2 JP6479815 B2 JP 6479815B2
Authority
JP
Japan
Prior art keywords
substrate
circuit
electronic
electronic component
template
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016541303A
Other languages
English (en)
Other versions
JP2017504194A (ja
Inventor
コールマン，トッド，プレンティス
キム，ユン，ソン
バヘマ，マイケル
ワインレブ，ロバート，エヌ．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2017504194A publication Critical patent/JP2017504194A/ja
Application granted granted Critical
Publication of JP6479815B2 publication Critical patent/JP6479815B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/82051—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0162—Silicon containing polymer, e.g. silicone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/026—Nanotubes or nanowires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10037—Printed or non-printed battery
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10174—Diode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0173—Template for holding a PCB having mounted components thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Micromachines (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本出願は、２０１３年１２月１９日に出願された米国仮出願番号第６１／９１８，５５４号、発明の名称、「HIGHLY SCALABLE FABRICATION TECHNIQUES FOR FLEXIBLE ELECTRONIC CIRCUITS」の優先権を主張する。本出願の内容の全体は、参照により、本願の一部として援用される。
本出願は、電子回路の製造に関連するシステム、デバイス及びプロセスに関する。
微細加工プロセスは、マイクロメートルスケール以下の材料、構造及びデバイスの製造のための技術を含む。微細加工プロセスは、一般的に、半導体デバイス製造とも呼ばれる集積回路（integrated circuit：ＩＣ）の製造のために使用される。半導体デバイス製造プロセスは、日常的な電気デバイス及び電子デバイス内に採用されているＩＣを有するデバイスを製造するために使用される。典型的な半導体デバイス製造は、フォトリソグラフィ及び化学処理ステップの複数のステップシーケンスを含み、これらによって、半導体材料から形成されたウエハ上に、電子回路が徐々に作成される。
フレキシブルな及び／又は伸縮可能な電子部品を含む電子回路、デバイス及びシステムのための高度にスケーラブルで費用効果が高い製造方法及びパッケージングデバイスを開示する。
一側面において、回路又は電子デバイスを製造する方法は、フレキシブルな電気絶縁性材料を含む基板上の位置に電子部品を取り付けることであって、基板は、電子部品が取り付けられる側の反対側に平らな表面を含むことと、電子部品及び基板の表面に順応する相の材料を堆積させ、材料を固体状態に変化させることによって、基板に取り付けられた電子部品を収容するテンプレートを形成することと、基板に開口を形成し、電子部品の導電部分を露出させ、基板上に、特定の構成で導電部分の少なくとも幾つかに接続する電気相互接続を形成し、基板上で電気相互接続上に電気絶縁性のフレキシブル材料の層を堆積させて、回路のフレキシブルベースを形成することによって、テンプレートに収容された回路又は電子デバイスを作成することと、を含む。
他の側面においては、電子デバイスパッケージは、一方の側に１つ以上の電子部品を接着するように構成された、フレキシブルな電気絶縁性材料を含む基板であって、一方の側から基板の内部領域に亘る開口を含み、開口は、１つ以上の電子部品の導電コンタクトが配置されるように設計されている位置に整列する基板と、デバイス設計に基づく特定の構成で基板の開口及び内部領域に配置され、１つ以上の電子部品を電気的に接続する導電性材料を含む相互接続ワイヤとを備え、基板は、２０μｍより小さい厚さを有するように構成されている。
他の側面においては、回路又は電子デバイスを製造する方法は、テンプレートの第１の側の空洞に電子部品を配置することであって、テンプレートの空洞は、電子部品と実質的に同じ幾何学的形状を有するように構成されており、配置は、電子部品の導電部分が露出し、第１の側が平らになるように電子部品を空洞に収容することと、空洞に配置された電子部品を含むテンプレートの第１の側にフレキシブルな電気絶縁性材料を含む基板を形成し、電子部品を基板に取り付けることであって、基板は、電子部品が取り付けられる側の反対側に平らな表面を含むことと、基板に開口を形成し、電子部品の導電部分を露出させ、基板上に特定の構成で導電部分の少なくとも幾つかに接続する電気相互接続を形成し、基板上で電気相互接続上に電気絶縁性のフレキシブル材料の層を堆積させて、回路のフレキシブルベースを形成することによって、テンプレートに収容された回路又は電子デバイスを作成することと、を含む。
他の側面においては、回路を製造する方法は、フレキシブルな電気絶縁性材料を含む基板の選択された位置に電子部品を取り付けることと、電子部品及び基板の表面に順応する流体状態のキャスティング材料を堆積させ、キャスティング材料を流体状態から固体状態に変化させることによって、基板に取り付けられた電子部品を収容するキャストを形成することと、基板に電子部品の導電部分への開口を形成し、基板上に、選択された構成で導電部分間の電気相互接続を作成し、電気相互接続上及び露出した基板上に電気絶縁性のフレキシブル材料の層を堆積させ、回路のフレキシブルな絶縁のベースを形成することによって回路を形成することと、キャストから回路を解放することと、を含む。
本明細書に記述する主題は、以下の特徴の１つ以上を提供する特定の手法で実現することができる。例えば、幾つかの側面では、ここに開示する製造方法は、例えば、ウェアラブル電子デバイス等のために、速やかスケーラブルなデバイス開発のために、既成の市販の電子部品（例えば、ベアダイチップ又は薄膜上の電子部品を含む。）をフレキシブルで伸縮可能な電子要素に統合することによって実現してもよい。例えば、製造されたフレキシブル電子回路は、タトゥセンサパッチ（tattoo sensor patch）のために使用することができる。ここに開示する製造技術は、高度にスケーラブルであり、例えば、数万以上の大きな桁の製造を可能にする。ここに開示する技術は、フレキシブル電子要素の速やかなテスト及びプロトタイピングのための開発ツール及び技術に採用することができる。また、ここに開示する技術は、例えば、幾つかの「アイランド」領域の幅が約２００ミクロンであり、他の部分が１０ミクロン未満で十分であるソリューションを含む、様々なフレキシブルエレクトロニクスアプリケーションのためのエンドツーエンドの速やかなソリューションを提供することができる。
これらの及び他の特徴は、図面、以下の説明及び特許請求の範囲に詳細に記述されている。
図１Ａから図１Ｄはフレキシブル電子回路及び／又はデバイスを製造する例示的な方法を説明する図である。 後続するデバイスの製造プロセスにおいて、例示的な犠牲キャストをモールドとして再利用することによるフレキシブル電子要素の大量生産のための例示的なプロセスサイクルを説明する図である。 図３Ａ及び図３Ｂはフレキシブル電子要素を含む電子回路及び／又はデバイスを製造する他の例示的な製造方法を説明する図である。 フレキシブル電子要素を含む電子回路及び／又はデバイスを製造する他の例示的な製造方法を説明する図である。 フレキシブル電子要素及び非フレキシブル電子要素を含む、フットプリントが縮小された電子回路及び／又はデバイスを製造する他の例示的な製造方法を説明する図である。 フレキシブル電子要素及び非フレキシブル電子要素を含む、フットプリントが縮小された電子回路及び／又はデバイスを製造する他の例示的な製造方法を説明する図である。 フレキシブル電子要素及び非フレキシブル電子要素を含む、フットプリントが縮小された電子回路及び／又はデバイスを製造する他の例示的な製造方法を説明する図である。 フレキシブル電子要素及び非フレキシブル電子要素を含む、フットプリントが縮小された電子回路及び／又はデバイスを製造する他の例示的な製造方法を説明する図である。 ここに開示する技術を使用して製造された電子デバイスと従来の方法を使用して製造された電子デバイスとを比較して示す図である。
能動的及び／又は受動的な電子部品を含む電子デバイスの製造は、様々な方法で行うことができる。既存の製造法の一例として、例えば、電子部品又はパーツが少数の比較的単純な電子デバイスを手作業で製造することがある。この手法は、コストが安く、設計の変化の管理における柔軟性が高いが、複雑な設計のデバイスを製造する能力は、大きく制限され、デバイス製造の時間がかかり、スケーラビリティに欠けるため、非効率的である。既存の製造法の他の例は、鋳造（foundry）に投資することであり、この場合、信頼性が高く複雑な回路設計を受け取り、このような設計から、作業装置を処理し、形成することができる。しかしながら、鋳造によるソリューションは、高コストであり、設計の変化に対する柔軟性がなく、製造前の最終設計の準備に時間がかかる。更に、鋳造によるソリューションは、ウエハが作成され、ウエハからダイが形成された後は、ダイアウトプットをインターフェースすることは容易ではない。
標準的なダイインターフェーシング（die interfacing）は、通常、様々な既存の製造プロセスにおいて２つの方式のうちの１つによって行われる。１つの方式では、標準的なダイインターフェーシングは、ダイ部品（すなわち、ダイ上に形成された電子回路又はマイクロチップデバイス）を、通常、ワイヤボンディングによって回路基板に直接的に取り付けることを含み、これによって、ダイベースの電子部品を他の電子要素（例えば、他の電子回路又はデバイス）に統合することができる。ワイヤボンディングは、高コストで、煩雑で、時間がかかる中間プロセスであり、専用の設備及びボードにインターフェースされるダイアウトプットに関連する特定のパラメータが要求されるため、デバイスの製造の速度のボトルネックとなる。フレキシブルで伸縮可能な電子要素の場合、細く、柔軟性がない多くのワイヤ接続が露出されたままになり、これらは、デバイスが曲げられ又は引っ張られると破損しやすいために、ワイヤボンディングが不十分又は不適切になることがある。この問題を軽減するために、被覆を行ってこれらの接続を保護することができるが、この被覆によって、適用領域におけるダイベースのマイクロチップデバイスの厚み、フットプリント及び剛性が増加する。他の方式として、標準的なダイインターフェーシングは、取り扱い及び接続がより容易なデバイスパッケージ内に部品をパッケージングすることを含む。一般的なパッケージングは、クワッド、フラット、リードなし（Quad Flat No-leads：ＱＦＮ）パッケージを含み、この場合、部品がプラスチックパッケージ内に収納され、パッケージの一面で金属パッドにワイヤボンディングされ、この面は、ハンダ付け又は導電性エポキシをによって、例えば、プリント回路基板（printed circuit board：ＰＣＢ）等の基板に接続できる。デバイスパッケージは、デバイスの収容に関して多くの類似した問題を共有しており、この問題は、ボード上のマイクロチップデバイスの厚み（例えば、パッケージがボードに直接的に取り付けられることに起因する。）、フットプリント及び剛性の増加を含む。例えば、電子デバイスがフレキシブルＰＣＢを使用する（例えば、ダイベースの電子部品がフレキシブルＰＣＢに配置される）状況においても、パッケージング又は収容された電子デバイスの近傍の屈曲によって、接続不良が生じることがある。更に、フレキシブルＰＣＢは、伸縮性を有していない。したがって、インターフェースが容易であり、十分な機能を有し、フレキシブルで伸縮可能な電子要素に統合するために十分に小さい部品を設計することは困難である。
本明細書に開示する技術を用いて、例えば、フレキシブル及び／又は伸縮可能な電子要素を含む電子回路、デバイス及びシステムを製造するための高度にスケーラブルで費用効果が高い製造方法を提供することができる。更に、本技術の高度にスケーラブルな電子回路及びデバイスの製造技術において使用することができるパッケージングデバイスも開示する。
ここに開示する電子デバイスの製造技術を用いて、大規模製造のためのスケーラビリティを有し、費用効果が高く、組み立てられた電子要素のフットプリントをより小さくできる手法で、薄く、小さく及び／又は市販の既成電子部品（例えば、マイクロチップメーカによって既に最適化されていてもよい。）を従来の微細加工プロセスに統合できる。ここに開示する技術を用いたフレキシブル基板の製造プロセス及び既存の微細加工技術の融合によって、例えば、伸縮性及び柔軟性を含む全体的なデバイスのプロパティ及び機能を維持しながら、このようなフレキシブル電子回路及びデバイスの速やかなプロトタイピング、最適化及び大規模製造が実現する。例えば、ここに開示する技術の具体例は、最終的に、望ましい回路、デバイス及び／又はシステムの製造プロセスにおけるエンドソリューションを提供することができる。ここに開示する技術は、例えば、従来の微細加工技術に対応するダイの薄厚化等の更なる処理を必要とすることなく、フレキシブル基板を含むデバイス基板上に複数の電子部品を正確に取り付けることができる回路製造の固有の手法を提供する。例えば、ダイ薄厚化プロセスは、煩雑で高コストであるばかりでなく、薄厚化されたダイは、クラック及び不良が生じやすい。
ここに開示する技術を用いて、モールド又はキャストによって、設計されたレイアウトで電子部品を配置し、電子回路又はデバイス設計に基づいて、電子部品の間の相互接続が埋め込まれたデバイス基板を形成する均一な平らな表面を提供するテンプレート構造を作成することにより、（例えば、固体又はフレキシブル及び／又は伸縮可能な基板を含む）市販の既成の電子パーツ又は電子部品をデバイス基板上で直接的に統合することによって、電子回路及びデバイスを製造することができる。ここに開示する方法の幾つかの具体例では、平らな表面を提供するテンプレート構造は、所望のレイアウトで配設された電子回路又はデバイス設計のモデル部品又は実際の部品を含む（例えば、フレキシブル基板を含む）平らな仮基板（temporary substrate）上に未硬化キャスト材料（uncured cast material）（例えば、エラストマ材料）を注ぎ、キャスト材料（例えば、エラストマ材料）を硬化させて硬い平らな全体的構造を形成することによって作成される。
そして、例示的な微細加工プロセス、例えば、金属堆積、反応性イオンエッチング及びフォトリソグラフィを実行し、電気コンタクト開口、ビアホール、相互接続及び繊維状の蛇行形状を作成する。更に、例えば、微細加工ツール、例えば、スパッタ堆積ツール及びマスクアライナを使用することによって、パッドの材料、ピッチ又は形状にかかわらず、電子部品（例えば、ベアダイ（bare die）上のＩＣ等のマイクロチップ）の導電性コンタクト領域（例えば、パッド）に非常に精密な相互接続を形成することができる。これは、例えば、パッド材料によってハンダ接続の堅牢性が決まる典型的なリフローハンダ付け技術より優れており、並びに、パッドがバンプ形状を有する必要があり、パッド間のピッチを大きく維持する必要がある異方性導電接着剤技術より優れている。
ここに開示する技術は、複数の様々な産業及び分野に亘る様々な用途に利用できる。幾つかの側面では、ここに開示する製造方法は、例えば、ベアダイチップ及び薄膜上で、集積回路（ＩＣ）を含む市販の既成の部品をフレキシブルで伸縮可能な電子要素と共に統合し、例えば、ウェアラブル電子デバイス等のための迅速でスケーラブルなデバイス開発を実現することができる。ここに開示する技術は、高度にスケーラブルであり、例えば、数万以上の大きな桁の製造を可能にする。ここに開示する方法は、特に、例えば、生理的監視（例えば、睡眠監視）等の多くの用途において、検知、処理、通信及び駆動デバイスのサイズ及びバルクが大きくなることによって、記録中のシステムの自然な状態及びパフォーマンスが劣化するおそれがある場合に有用である。更に、ここに開示する技術は、ロボティックス又は電子デバイスのサイズがシステムの動きを制約し又はユーザにとって不快となるあらゆるシステムに適用できる。
一側面において、電子回路又はデバイスの製造方法は、フレキシブルな電気絶縁性材料を含む基板の選択された位置に１つ以上の電子部品を取り付けるプロセスを含む。この方法は、１つ以上の電子部品及び基板の表面に順応（conform）する形式又は相のキャスティング又はモールディング材料を堆積させ、キャスティング又はモールディング材料を固体状態に変化させて、基板に取り付けられた電子部品を収容するテンプレートを作成するプロセスを含む。この方法は、（例えば、回路又はデバイスの設計に基づいて）、基板において、１つ以上の電子部品の選択された導電領域への開口を形成し、選択された導電領域の間で基板上に構成された電気相互接続を作成し、この電気相互接続及び露出している基板の上に電気絶縁性のフレキシブル材料の層を堆積させて、回路のフレキシブルベースを形成することによって回路（又はデバイス）を構成するプロセスを含む。幾つかの具体例では、方法は、回路（又はデバイス）をテンプレートから解放することを含むことができる。更に、方法は、後続する方法の具体例においてテンプレートを再利用して、同じ設計の更なる電子回路／デバイスを組み立てることを含むことができる。他の具体例では、方法は、製造された回路（又はデバイス）をテンプレート内に保持するプロセスを含むことができ、この場合、テンプレートは、（例えば、従来のデバイスパッケージ又は組み立てられたデバイスと比較して）フットプリントが比較的小さい非フレキシブルな収容体を提供し、これは、例えば、プリント回路基板上で他のデバイス又は回路に統合することができる。
図１Ａ〜図１Ｄは、フレキシブル電子回路及び／又はデバイスを製造する例示的な方法を図式的に示している。図１Ａは、フレキシブル電子要素を製造するための例示的な製造方法の案内された取付プロセス（guided attachment process）を示している。図に示すように、少なくともフレキシブル基板部分を含む基板１０２の特定の位置に１つ以上の電子部品１０１が取り付けられる。図１Ａに示す例では、基板１０２は、仮基板（temporary substrate）１０２ｂ上のフレキシブルフィルム１０２ａを含み、ここで、仮基板１０２ｂは、硬い基板部分である。例えば、フレキシブルフィルム１０２ａは、柔軟性及び伸縮性を有し、及び従来のクリーンルームプロセスに耐えることができる如何なる材料を含んでいてもよい。幾つかの具体例は、以下に限定されるわけではないが、ポリイミド、シリコーンベースエラストマ、ベンゾシクロブタン（benzocyclobutane：ＢＣＢ）、ＳＵ−８、又は付加的な導電性粒子を含む他のエラストマ（例えば、カーボン粒子、カーボンナノチューブ、Ｓｉナノワイヤ）を含む。例えば、仮基板１０２ｂは、例えば、シリコン又はガラス等、フレキシブルフィルムを保持し、並びにこれを解放することができる如何なる材料を含んでいてもよい。仮基板１０２ｂは、フレキシブルフィルム１０２ａを受け取るための高度に平滑で平らな表面を含む。電子部品１０１は、プロセッサメモリ、コンバータ、無線送信機等の市販のマイクロチップ（例えば、ベアダイ、表面実装デバイス等）；増幅器（例えば、生体電位増幅器、演算増幅器、計装用増幅器、パワー増幅器、低騒音増幅器等）、オプトカプラ、コンパレータ、デジタル論理回路、パワーコンバータ等を含む集積回路；圧電要素、マイクロフォン、電気化学的センサ、加速度計、ジャイロスコープ、歪み計、電極（例えば、生体電位電極）、赤外線センサ、超音波センサ、サーミスタ、スピーカ、超音波、アンテナ、発熱体／コイル等を含むセンサ／トランスデューサ；レジスタ、コンデンサ、インダクタ、ダイオード、発光ダイオード（light-emitting diode：ＬＥＤ）、トランジスタ、バッテリ等を含む電気回路部品；及びマイクロ電気機械システム（Microelectromechanical System：ＭＥＭＳ）技術を含むことができる。
例えば、案内された取付プロセスの幾つかの具体例では、チップ間の所定の距離を維持しながら、様々な形状及び寸法の複数の既成のマイクロチップ部品を基板１０２の表面に取り付けることができる。電子部品１０１は、特定の向き、配置及び電子部品１０１間の距離に構成されるように、特定の位置に案内することができる。電子部品１０１（例えば、マイクロチップ）の配置は、手動で行ってもよく、例えば、（例えば、高度な正確さと高いスループットを提供する）業界標準のピックアンドプレイスツール（pick-and-place）を含む自動化されたツールによって行ってもよい。図１Ａに示す例では、例示的なチップは、導電（例えば、金属）コンタクトパッドがフレキシブルフィルムに直接的に面する向きに配置される。他の例では、例示的なチップは、コンタクトパッドが側辺又はフレキシブルフィルムに接触しない他の表面に露出する向きに配置してもよい。
案内された取付プロセスの幾つかの具体例では、例えば、仮基板１０２ｂ上にフレキシブルフィルム１０２ａ（例えば、ポリイミド膜）を形成した後、例えば、案内された堆積及び／又は取付技術によって電子部品１０１を選択的に堆積させてもよい。他の具体例では、このプロセスを逆の順序で行ってもよい。例えば、永続的な取付を行うことなく、仮基板１０２ｂ上に先に電子部品１０１を配置し、次に、フレキシブル／伸縮可能なフィルム層を仮基板１０２ｂ及び電子部品１０１上にキャスティングしてもよい。
図１Ｂは、フレキシブル電子要素を製造する例示的な製造方法のテンプレート形成プロセスを表している。この図に示すように、電子部品１０１が基板１０２に取り付けられた後、フィルム及びチップ上にキャスティング又はモールディング材料を形成し、これによって、基板１０２に取り付けられた配置された電子部品１０１を収容するテンプレート構造１１０を構成し、このキャスティング又はモールディング材料は、少なくとも最も厚いチップ部品がキャスティング又はモールディング材料内に埋まるまで加えられる。キャスティング又はモールディング材料は、部品が取付けられた例示的なフレキシブルフィルムの表面に順応するとともに、組み立てられるデバイスの機能を損なうことなく、更なる処理のために、部品が取付けられた例示的なフレキシブルフィルムを確実に収容する相の材料を含むことができる。例えば、キャスティング又はモールディング材料は、エラストマを含むことができ、エラストマが液体状態であるとき、エラストマは、電子部品に順応し又は電子部品を「包み込み」、あらゆるタイプの形状の様々な電子部品１０１を収容し、一方、エラストマが固体状態であるとき、エラストマは、固化し、部品の配置、接続及び解放を実現する設計テンプレート、すなわち、テンプレート構造１１０として機能する。キャスティング又はモールディング材料としてＰＤＭＳを用いる例示的なケースでは、その特徴の変化（例えば、液体から固体）によって、主な特性及び利益が提供される。テンプレート形成プロセスは、未硬化の又は液体状態のキャスティング又はモールディング材料に、平らな表面を有するキャスト又はモールド形成構造を適用して、平らな表面を形成することを含むことができる。図１Ｂに示すように、基板１０２に取り付けられた、結合されたテンプレート構造１１０及び収容された電子部品１０１には、少なくとも２つの平らな表面が存在し、これは、基板１０２に取り付けられた側の反対側であるテンプレート構造１１０の外側と、基板１０２のフレキシブル部分（例えば、この図では仮基板１０２ｂに取り付けられているフレキシブルフィルム１０２ａ）の外側とを含む。例えば、これらの平らな表面は、微細加工のために重要であり、これを維持することは、歩留まり及び品質問題に直接的に関係する。幾つかの具体例では、例えば、図１Ｂに示すような２つの平行な平らな表面は、以下のように形成することができる。ある例では、小さい粒子（例えば、砂状の粒子）をウェル内にパッキングし、同様な機能を担わせてもよい。
テンプレート形成プロセスの幾つかの具体例では、例えば、案内された取付プロセスから形成された構造、すなわち、基板１０２に取り付けられた電子部品１０１をウェル構造１０９内に配置した後、電子部品１０１及び基板１０２の表面に順応する液体又は流体状態でキャスティング又はモールディング材料を堆積させる。例えば、モールディング段階では液体状の特徴を示すが、組立段階では固体状の特徴を示す犠牲材料又はキャスティング材料を、ウェル構造１０９内に確保された例示的なチップ＋フィルム基板上に注入する。次に、例えば、ウェル構造１０９に揃えることによってキャスティング又はモールディング材料にキャスト又はモールド形成構造を適用し、硬化の際に、キャスティング又はモールディング材料の外側の平坦さを維持することができる。例示的な製造方法の幾つかの具体例では、例えば、ウェル構造１０９は、案内された取付プロセスの前に（例えば、仮基板１０２ｂなしで）フレキシブルフィルム１０２ａが取り付けられる平らな表面を有するように構成してもよく、基板１０２がウェル構造１０９内にある状態で基板１０２に電極部品１０１を取り付けてもよい。
キャスティング又はモールディング材料のための幾つかの例示的な特性は、流動して、様々な形状及び幾何学的構成を有する例示的な電子部品を「包み込む」能力、硬くなる（例えば、硬化する）能力、及び完成されたデバイスから解放される能力を含むことができる。適切なキャスティング又はモールディング材料の例は、これらの基準の全てを満たす様々なシリコーンエラストマ（例えば、ＰＤＭＳ、Ｅｃｏｆｌｅｘ及びＳｏｌａｒｉｓ）を含む。Ｓｏｌａｒｉｓを用いたここに開示する方法の例示的な具体例は、高品質なテンプレート構造１１０を提供した。
テンプレート構造１１０が形成されると（例えば、キャスティング又はモールディング材料が固化すると）、フレキシブルフィルム１０２ａ（フレキシブル基板１０２）に取り付けられた電子部品１０１を収容するテンプレート構造１１０を仮基板１０２ｂから分離して、微細加工プロセスに進むことができる。幾つかの具体例では、微細加工プロセスを補助するため及び／又は補強のために、テンプレート構造１１０の平らな表面に硬い基板又はベース１２０を取り付けてもよい。例えば、硬いベースは、硬くて、平らで、微細加工で使用される熱及び／又は化学物質に対する耐性を示す材料、例えば、シリコン又はガラスを含むことができる。例えば、硬いベース１２０は、高温プロセスの間のエラストマ材料の「曲がり（bowing）」を防止し、このような例における全体的なデバイスの平坦さを維持することができる。更に、これによって、微細加工プロセスステップの間の取扱いを容易にすることができる。
図１Ｃは、例えば、フレキシブル電子要素を含む設計された回路又はデバイスを作成する微細加工プロセスを表している。微細加工プロセスステージの間、例えば、回路又はデバイス設計に基づいて、微細加工技術によって、電子部品１１０の導電部分又はコンタクトに開口を露出又は形成し、選択された導電コンタクト部分への導電接続（例えば、相互接続、ビア）を形成し、（例えば、誘電体及び／又は電気絶縁性材料を含む）回路又はデバイスベース又は基板を形成することができる。例えば、この全体的な構造の平らな表面が維持されるので、フレキシブルフィルム１０２ａに取り付けられ、テンプレート構造１１０に収容された電子部品１０１に対し、標準的な微細加工プロセス、例えば、ドライエッチング（例えば、プロセス１２１）、金属堆積（例えば、プロセス１２２）、及びスピンコーティング（例えば、プロセス１２３）を行うことができる。例えば、ここに開示する製造技術は、非常に正確で高密度な内部接続を形成する能力を提供するため、ここに開示する製造技術を用いてフレキシブル電子要素に標準的な微細加工プロセスを採用できることは、フレキシブルフィルムにチップ部品を統合する他の如何なる技術よりも優れている。例えば、高精度及び高密度の性質は、基板上にマイクロスケール形状を画定するために使用できる標準的な半導体処理技術であるフォトリソグラフィによって達成される。
例えば、フレキシブルフィルムの平坦性及び図１Ａ〜図１Ｄに示す例示的な製造方法により後続する回路の製造ステップを実行するためのプラットホームを提供することによって、フレキシブルフィルム１０２ａに取り付けられ、テンプレート構造１１０に収容された電子部品１０１を含む、作成されたプラットホームに対して従来の微細加工技術、例えばスピンコーティング、フォトリソグラフィ、薄膜堆積及び／又はドライ／ウェットエッチングを行うことができる。
図１Ｃに示す実施形態では、製造方法は、基板１０２に、電子部品１０１の接続部分又は導電部分への開口を形成するプロセス１２１を含むことができる。製造方法は、基板１０２上で、選択された構成で、導電部分の間に電気相互接続１２５を形成するプロセス１２２を含むことができる。製造方法は、電気相互接続及び露出された基板１０２上にフレキシブルな電気絶縁性及び／又は誘電材料の層を堆積させて、作成された電子回路又はデバイスのフレキシブルベース１２７を形成するプロセス１２３を含むことができる。例えば、回路又はデバイス設計に基づいて配置された電子部品１０１を接続するように形成された電気相互接続１２５、並びに相互接続を覆い、保護し、及び電子部品１０１の基板となるフレキシブルベース１２７は、作成された電子回路又はデバイスのパッケージングを提供することができる。作成された電子回路又はデバイスは、所望の期間に亘って、例えば、回路又はデバイスを解放するまで、テンプレート構造１１０内に収容される。
幾つかの具体例において、プロセス１２１では、パッド間の分離間隔が小さいベアダイであっても、例えば、取り付けられたマイクロチップの導電部分又はパッドに非常に精密な接続を提供するフォトリソグラフィを使用することができる。また、例えば、プロセス１２２では、例えば、異方性導電ペースト（anisotropic conductive paste：ＡＣＰ）又はハンダ材料の使用を含むチップのパッドとの接続を実現する他の手法に比べて、金属層のスパッタ蒸着又は電子ビーム堆積が非常に有利である。ＡＣＰは、２つのパッドが近すぎる場合、横方向に短絡が生じるおそれがある。また、大部分のベアダイパッケージングにおいて該当するように、コンタクトパッドが突起を形成していない場合、ＡＣＰは不適切である。ハンダ材料は、ベアダイのパッドの一般的な金属であるアルミニウムに付着しないので、ベアダイでは、ハンダ付けは不適切である。これに対し、スパッタリング又は電子ビーム堆積される金属層は、大部分のベアダイコンタクトパッドに付着し、ここに開示する方法で用いられるこの能力は、ここに開示する技術が提供する多くの利益の１つを例示している。また、例えば、プロセス１２３では、（例えば、ポリマ材料の）絶縁層及び／又は誘電層を形成してフレキシブルベース１２７を作成することができる。例えば、フレキシブルベース１２７は、ポリイミド、ＳＵ−８、ＢＣＢ、エポキシ又はフレキシブルフィルム１０２ａを作成するために用いた材料を含むことができる。例えば、フレキシブルベース１２７は、フレキシブルフィルム１０２ａのために選択した材料と同じ材料を使用して形成してもよい。更に、幾つかの具体例では、フレキシブルベース１２７は、例えば、無線周波数アプリケーションのために、ベース１２７の特定の領域に特定の誘電率を実現し、又は回路若しくはデバイスパッケージング、例えば、完成された回路又はデバイス１３０の相互接続１２５及びベース構造１２７内にキャパシタを形成するために異なる材料を含むことができる。
幾つかの具体例では、プロセス１２１〜１２３は、例えば、フレキシブルベース１２７の外側領域において、製造される回路又はデバイスのためのコンタクトパッドを形成することを含むことができ、これによって、製造される回路又はデバイスをシステム又は装置内の他のデバイスと電気的に接続することができる。
図１Ｄは、製造されたフレキシブル電子回路又はデバイス１３０をテンプレート構造１１０から取り外す、例示的な方法の解放プロセスを表している。例えば、解放プロセスの幾つかの具体例では、完成されたデバイス１３０をテンプレート構造１１０（例えば、犠牲キャスト）から剥離し、別の基板に取り付けてもよく、又は独立したデバイスとして機能させてもよい。この例示的なステップは、完成されたデバイス１３０がテンプレート構造１１０内で動作することが許容される場合を除き、キャスティング又はモールディング材料は、完成されたデバイスを解放できる必要があることを示している。
例えば、キャスティング又はモールディング材料としてエラストマを使用する例示的なケースでは、キャスティング又はモールディング材料より表面エネルギが高い接着剤層をフレキシブルベース１２７の外面に適用し、テンプレート構造１１０から完成されたデバイス１３０を取り外すために使用してもよく、例えば、完成されたデバイス１３０をテンプレート構造１１０から剥離するために使用してもよい。例えば、溶液への含浸、加熱及び放射エネルギ伝達（radiative energy transfer）等の追加的なプロセスによってキャスト材料の表面エネルギを変更できる場合、これらによってデバイスを剥離して、独立したデバイスを形成してもよい。幾つかの具体例では、完成されたデバイス１３０の最上層を接着剤層でコーティングし、ターゲット基板への移動を補助してもよい。例えば、この種のパッケージング方式は、１つ以上のフレキシブルで伸縮可能な電子デバイスを所望の表面に速やかに取り付けることが望まれる非常に広い範囲の用途を提供する。
例示的な製造方法では、作成されたテンプレート構造１１０を反復的な製造のために再利用することができ、大量のフレキシブル電子回路又はデバイス１３０を製造することができる。フレキシブル電子要素の大量生産の一例では、テンプレート構造１１０を再利用して、複数のフレキシブル電子回路又はデバイスを作成する。同様に、例えば、単一のテンプレート構造上で複数のフレキシブル電子回路又はデバイスを作成できるようにテンプレート構造１１０を形成してもよい。
図２は、後続するデバイスの製造プロセスにおいてテンプレート構造１１０を再利用することによるフレキシブル電子要素の大量生産のための例示的なプロセスサイクルを表している。図２に示す例示的な方法は、図１Ａ〜図１Ｄに記述した例示的なプロセスの幾つかを含むことができ、これは、後続する回路又はデバイスの製造処理のために、例えば、作成されたテンプレート構造１１０をモールド、キャスト又はテンプレートとして再利用するためのこのようなプロセスの修正を含むことができる。例えば、図２の製造方法は、１つ以上の電子部品（例えば、回路のための一組のマイクロチップ部品）を含む所与の回路又はデバイス設計のために、最初に、テンプレート構造１１０を作成することを含むことができる。テンプレート構造１１０を作成する方法は、図１Ａに示す案内された取付プロセス及び図１Ｂに示すテンプレート形成プロセスを含むことができ、ここで、テンプレート構造１１０は、案内された取付プロセスによって作成された取付けられた電子部品１０１−基板１０２構造から分離することができる。幾つかの具体例では、（例えば、電子部品の代わりとなる）モデル又はダミーの部品を使用して、テンプレート構造１１０を作成してもよく、ここで、モデル又はダミーの部品は、大量生産される回路又はデバイス設計で使用される電子部品１０１と同じ幾何学的構成を有する。作成されるテンプレート構造１１０は、テンプレート構造１１０の電子部品を受け入れるトレンチ又はウェルが形成された側の反対側に少なくとも１つの平らな表面を含む。この平らな表面により、電子部品１０１を含むテンプレート構造１１０は、例えば、何れも平らなシリコンウエハの処理のために設計されているマスクアライナ、スピンコータ、反応性イオンエッチャ及び化学蒸着ツール等の業界標準の微細加工デバイスとの互換性を有する。
複数のテンプレート構造を作成することが必要であれば、テンプレート構造作成プロセスを繰り返してもよい。テンプレート構造が作成されると、自動化された部品案内及び取付ツール、例えば、例示的なピックアンドプレイスツール（pick-and-place tool）を用いて、例示的なテンプレート内のそれぞれのウェル又はトレンチに電子部品（例えば、ＩＣチップ）を挿入することができる。チップがテンプレートに配置されると、（例えばスピンコーティングによって、又は、単にフィルムを取り付けることによって、又は、他の技術によって）モールド及びチップの上にフレキシブル層を形成することができる。フレキシブル層が形成されると、微細加工技術を実行し、設計された回路又はデバイスを作成することができる。例えば、ここに開示する製造方法を実施することによって、（例えば、再利用可能なテンプレートを作成することによって）コストを大幅に削減でき、製造速度を向上させることができる。図２に示すように、作成されたテンプレート構造１１０は、パターン化されたウェル及び／又はトレンチ内に電子回路又はデバイス設計に基づいて選択された１つ以上の電子部品１０１を受け入れることができる。幾つかの具体例では、作成されたテンプレート構造１１０は、硬いベース１２０に取り付けることができる。フレキシブル基板１０２ａは、電子部品１０１に取り付けられたテンプレート構造１１０上に形成される。図２に示すように、フレキシブル基板１０２ａは、外向きの面に平らな表面を有するように形成される。このフレキシブル基板１０２ａを介して、電子部品１０１の選択された導電特徴への開口が形成される。そして、堆積されたフレキシブル基板１０２ａ上に、所定の構成で選択された導電部分を電気的に接続する電気相互接続１２５を形成することができる。フレキシブルベース１２７は、例えば、電気相互接続上に電気絶縁性のフレキシブル材料を堆積させることによって形成され、これによって、電子回路又はデバイス１３０が作成される。作成された電子回路又はデバイスは、テンプレート構造１１０から解放され、このテンプレート構造１１０を再利用して、例示的なデバイス製造方法を繰り返すことができる。
図３Ａ〜図３Ｃは、例えば、フレキシブル電子要素を含む電子回路及び／又はデバイスを作成するための、ここに開示する高度にスケーラブルな製造方法の他の例示的な実施形態を表している。図３Ａに示すように、方法は、フレキシブル基板３０２を形成するプロセス３１１を含む。プロセス３１１では、例えば、ガラススライド等の硬いベース３０４上に形成され、又はここに取り付けられている（例えば、ＰＤＭＳ等の）例示的なゴム状層３０３にフレキシブル層３０２ａを取り付ける。例えば、プロセス３１１の幾つかの具体例では、薄いフレキシブルポリマ層、例えば、７μｍの薄いカプトンフィルムをガラスベース上のＰＤＭＳ上に積層してもよい。方法は、プロセス３１１の前、後又はこれと同時に実行でき、フレキシブル基板３０２上で電子部品３０１を配置及び配設するために使用できる硬いテンプレート構造３１０を作成するプロセス３１２を含む。幾つかの具体例では、硬いテンプレート構造３１０は、シリコン（Ｓｉ）を含むことができ、この場合、特定の位置でウェル又はトレンチがＳｉ内にエッチングされ、例えば、ウェル及び／又はトレンチは、電子部品３０１（例えば、ベアダイマイクロチップ、薄膜回路又はチップ、又はダイオード、ＬＥＤ、インピーダンス素子等を含む他の能動的若しくは受動的な電子部品）を保持するための深さ及び幾何学的構成に形成される。この方法は、フレキシブル基板３０２上に、後のプロセスにおいて電子部品３０１を取り付けることができる接着剤層３０６をコーティングするプロセス３２１を含む。方法は、プロセス３１１及び／又は３２１の前、後又はこれと同時に実行でき、硬い基板３１０に作成されたウェル及び／又はトレンチに電子部品３０１を配置するプロセス３２２を含む。ここに示す例では、回路部品の堆積は、コンタクトパッドを上向きにして行われる。他の例示的な具体例では、例えば、堆積プロセスは、部品の側面に沿う構成を含むコンタクトパッドの他の構成を有する回路部品を堆積させること含むことができる。この方法は、２つの基板３０２、３１０を取り付けるプロセス３２３を含み、ここで、電子部品３０１は、フレキシブル基板３０２上の接着剤層３０６に接触し、部品を移転させることができる。
図３Ｂに示すように、この方法は、フレキシブル基板３０２（接着剤層３０６を介してフレキシブルフィルム３０２ａ）に取り付けられた電子部品３０１を含む取付けられた部品−基板形成体（component-substrate formation）３０５を硬いテンプレート構造３１０から解放するプロセス３３１を含む。例えば、硬いテンプレート構造３１０は、硬い基板３１０に形成されたウェル及び／又はトレンチに電子部品３０１を配置するプロセス３２２に再利用することができる。この方法は、例示的なウェル構造３０９内に取付けられた部品−基板形成体３０５を配置するプロセス３３２を含む。プロセス３３２の幾つかの具体例では、例えば、電子要素の絶縁は、例えば、パリレンＣの堆積によって行ってもよい。この方法は、回路及び／又はデバイステンプレート構造１１０を作成するプロセス３４１を含む。幾つかの具体例では、プロセス３４１は、例えば、ウェル構造３０９の空洞が満たされるレベルまで、ウェル構造３０９にキャスティング又はモールディング材料（例えば、エラストマ材料）を注入することを含む。キャスティング又はモールディング材料は、取付けられた部品及びフレキシブル基板の表面に順応するように液体状の相で注入される。プロセス３４１は、キャスティング又はモールディング材料を硬化又は固化させて、テンプレート構造１１０を作成することを含む。プロセス３４１の具体例は、テンプレート構造１１０の外向きの面に平らな表面を形成することを含む。そして、テンプレート構造１１０は、製造されるデバイスの機能を損なうことなく、更なる処理のために、取付けられた部品−基板形成体３０５を確実に収容する。プロセス３４１の幾つかの具体例では、キャスティング又はモールディング材料は、例えば、ＰＤＭＳを含むことができる。この方法の幾つかの具体例では、方法は、例えばシリコンウエハであるベース１２０をテンプレート構造１１０に取り付けるプロセス３４２を含むことができ、これにより、後の微細加工プロセス間の取扱いを容易にすることができる。この方法は、フレキシブル基板３０２（接着剤層３０６介してフレキシブル層３０２ａ）に取り付けられ、テンプレート構造１１０に収容された電子部品３０１を含む最終処理された回路又はデバイスを作成するために用いられる部品−基板−テンプレート形成体３２５を、フレキシブル層３０２ａ及びゴム状層３０３の間の界面において、ウェル構造３０９及び仮基板部分から分離するプロセス３５１を含む。
この方法は、部品−基板−テンプレート形成体３２５を使用して、微細加工プロセス、例えば、図３Ｃに示すプロセス３６１、３６２、３６３を実行して、回路又はデバイスを作成することを含む。幾つかの具体例では、微細加工プロセスは、フレキシブル基板３０２を介して、電子部品１０１の選択された導電領域にアクセスするための開口を形成するプロセス３６１を含むことができる。幾つかの具体例では、微細加工プロセスは、例えば、Ｔｉ／Ａｕのスパッタリング蒸着法を用いて、形成された開口を介して、導電部分への電気接続１２５（例えば、内部接続、ビア）を形成するプロセス３６２を含むことができる。プロセス３６２の具体例では、例えば、必要であれば、他の又は更なる回路又はデバイスに接続するために使用できる電気接続を提供する相互接続の更なる層を追加してもよい。幾つかの具体例では、微細加工プロセスは、例えば、電気相互接続及び露出された基板１０２上に（例えば、ポリイミド等の）フレキシブル及び／又は伸縮可能な電気絶縁性及び／又は誘電材料の層を堆積させることによって、電子回路又はデバイスのフレキシブルベース１２７を形成するプロセス３６３を含むことができる。この方法は、作成された電子回路又はデバイス３３０をテンプレート構造１１０から取り外すプロセス３６３を含み、例えば、例示的なエラストマキャストから剥離してもよい。図３Ｃは、例示的な方法を用いて製造され、高さ約１０μｍのフレキシブル基板及び高さ数百ミクロン（例えば、この例では、約３００μｍ）の電子部品を含む完成されたデバイス３３０の例示的な概略図を示している。
図４Ａ〜図４Ｄは、例えば、フレキシブル電子要素及び非フレキシブル電子要素を含む、フットプリントが縮小された、電子回路及び／又はデバイスを作成するための、ここに開示する高度にスケーラブルな製造方法の他の例示的な実施形態を示している。
図４Ａに示すように、方法は、モールドマスタ構造４０５を作成するプロセス４１１を含む。モールドマスタ構造４０５は、ベアダイ、表面実装、薄膜回路又はチップ、ダイオード、ＬＥＤ、インピーダンス素子等を、例えば、これらの幾何学的構成又は他のパラメータに関して模倣したモデル又は「ダミー」の電子部品４０１ｘを用いて作成してもよい。例示的な電子部品４０１ｘは、硬いベース又は基板、例えば、ガラススライドに固定される。例示的な電子部品４０１ｘは、部品４０１ｘのｘｙ座標が、完成された回路又はデバイスで使用される電子部品のｘｙ座標に正確に一致するようにベース４０４に取り付けられる。プロセス４１１の幾つかの具体例では、実際の機能的電子部品を例示的な電子部品４０１ｘとして使用でき、この場合、テンプレートのモールド内に形成されるウェル又はトレンチの形状は、挿入される同じ種類の部品に完全に「フィット」する。
図４Ａに示すように、この方法は、例示的な電子部品４０１ｘ及びベース４０４の表面に順応する液体又は流体状の（例えば、ＰＤＭＳ等の）キャスティング又はモールディング材料を堆積させ、堆積されたキャスティング又はモールディング材料を流体状態から固体状態に固化（例えば、硬化）させることによって、例えば、材料を受動的に固化させ、又は熱若しくは他の因子によって能動的に固化させることによってテンプレート構造４１０を作成するプロセス４２１を含む。テンプレート構造４１０は、このような構造の外面に順応するように、例示的な電子部品４０１ｘを含むベース４０４上に形成される。テンプレート構造４１０は、電子部品を保持する空洞を含む側の反対側に平らな表面を有するように構成される。同様に、プロセス４２１は、製造プロセスの最後にテンプレート構造４１０を分離することができるように、キャスティング又はモールディング材料を例示的な電子部品４０１ｘ及びベース４０４に順応させる他の技術を含むことができる。プロセス４２１の他の具体例では、テンプレートモールドは、電子部品４０１ｘと一対一で物理的にインタラクトする必要はない。例えば、プロセス４２１の幾つかの具体例では、ボトムアッププロセス、例えば、３Ｄ印刷を用いて、テンプレート構造４１０を製造してもよい。プロセス４１１で作成したモールドマスタ構造４０５を複数回再利用して、テンプレート構造を繰り返し作成してもよい。
図４Ａに示すように、この方法は、例えば、ベアダイ、表面実装、薄膜回路又はチップ、ダイオード、ＬＥＤ及び／又はインピーダンス素子等を含む製造されるデバイスの電子部品４０１を、テンプレート構造４１０に作成されたウェル及び／又はトレンチに配置するプロセス４３１を含む。プロセス４１１における例示的な電子部品４０１ｘ及びプロセス４２１におけるテンプレート形成体の選択に基づき、電子部品４１０は、これらが挿入される対応するウェル／トレンチと正確に一致する形状を有する。プロセス４３１では、電子部品４０１を挿入し、テンプレート構造−部品形成体４３５の結果として生じる表面を平らに構成し、部品及びテンプレート構造の間のギャップを最小化する。例えば、平らではない表面及び／又は空隙が存在すると、微細加工プロセスにおいて欠陥が生じるおそれがあるが、テンプレート構造−部品形成体４３５を同じ高さで平らに構成することによって、表面に対して微細加工プロセスを行うことができる。
図４Ａに示すように、この方法は、光硬化性材料を堆積させて、作業表面上に、薄く均一な層を形成するプロセス４４１を含む。幾つかの具体例では、光硬化性材料は、例えば、ノーランドプロダクツ社（Norland Products）製のノーランド光学接着剤（例えば、ＮＯＡ６１）等の光硬化ポリマを含むことができる。感光性材料層４４０の層は、テンプレート構造−部品形成体４３５の平らな表面に光硬化性材料をスピンキャスティングすることによって塗布してもよく、これにより、収容された電子部品４０１及びテンプレート構造の一部の露出した表面が覆われる。プロセス４４１は、特定の波長又は波長範囲の光源によって光を照射し、感光層４４０を流体状態から固体状態に硬化させることを含む。幾つかの具体例では、光源は、例えば、ＮＯＡ６１等、光硬化性材料に３２０〜３８０ｎｍ（例えば、紫外線）の波長の光を照射する光源として実現してもよい。プロセス４４１は、室温で実施でき、高温に敏感な電子部品に影響がないため、有利である。更に、光硬化プロセスは、僅か数分で終了する。プロセス４４１によって、電子部品４０１に取り付けられた基板が形成される。
幾つかの具体例では、方法は、テンプレート構造−部品形成体４３５の作業表面（working surface）上に、例えば、ポリイミドを含むポリマ等の熱硬化材料を堆積させて、層４４５を形成するプロセス４４２を含むことができる。この後、プロセス４４２は、コーティングされたテンプレート構造−部品形成体４３５に、熱を加えることを含み、例えば、特定の期間（例えば、２５０℃で１時間）に亘って、コーティングされた形成体を高温オーブン内（又はホットプレート上）に配置し、ポリマを硬化させることを含む。プロセス４４２の実施によって、電子部品４０１に取り付けられた基板が形成される。
図４Ｂに示すように、方法は、テンプレート構造−部品形成体４３５を使用して、形成された基板４４０に微細加工プロセスを実行し、回路又はデバイス４５０を作成することを含む。例えば、方法は、ビアホールをエッチングして、埋め込まれ、コーティングされた電子部品４０１の導電領域を露出させるプロセス４５１を含むことができ、後に、ここに金属内部接続を微細加工して接続を行うことができる。例えば、この方法は、（例えば、Ｔｉ／Ａｕを用いて）パターン化された金属層をスパッタリング蒸着し、回路又はデバイス４５０の電子部品４０１の間の相互接続４２５を形成するプロセス４５２を含むことができる。例えば、プロセス４５２によって形成される構造、例えば、これらの内部接続自体の一部は、例えば、レジスタ、キャパシタ及びインダクタ等の受動的な電子部品、及び／又は無線周波数部品、例えば、アンテナ及び伝送線等の能動的な電子部品の機能を有するように設計してもよい。このような部品のインピーダンスは、内部接続堆積プロセス４５２の幾何学的パラメータによって精密に制御される。この例示的な手法は、回路又はデバイス４５０を取り付けることができるＰＣＢボード上で使用される電子部品を含む所与の回路又はデバイスの少なくとも幾つかの電子部品４０１（又は幾つかの設計では、全ての電子部品４０１）を不要にすることができ、これによって、歩留まりを向上させながらコストを更に削減することができる。例えば、方法は、絶縁ベース層を追加し、デバイス又は回路４５０の基板４２７を作成するプロセス４５３を含むことができる。微細加工プロセスの幾つかの具体例では、更なる金属層及び／又はポリマ層を追加して、電子部品４０１の間、周囲又は電子部品４０１とは異なる平面に構成された相互接続及び／又は更なる回路要素を含む回路を作成することができ、及び／又はデバイス又は回路４５０の全体的なパッケージングを行うことができる。
図４Ｄは、テンプレート構造−部品形成体４３５を使用して、デバイスパッケージング内に更なる回路要素（例えば、内部接続４２５及びベース４２７）を形成し、回路又はデバイス４５０を作成する更なる微細加工プロセスを表している。例えば、この方法は、ビアホールをエッチングして、相互接続４２５の一部を露出させるプロセス４７１を含むことができ、後に、ここに更なる回路要素及び／又は金属内部接続を微細加工して接続を行うことができる。例えば、方法は、パターン化された金属層又は構造を堆積させ、回路又はデバイス４５０の相互接続及び／又は要素４２５と接触する更なる回路要素及び／又は相互接続４７５を形成するプロセス４７２を含むことができる。例えば、プロセス４７２によって形成される要素又は構造、例えば、これらの内部接続自体の一部は、例えば、レジスタ、キャパシタ及びインダクタ等の受動的な電子部品、及び／又は無線周波数部品、例えば、アンテナ及び伝送線等の能動的な電子部品の機能を有するように設計してもよい。このような部品のインピーダンスは、内部接続堆積プロセス４７２の幾何学的パラメータによって精密に制御される。この例示的な手法は、回路又はデバイス４５０を取り付けることができるＰＣＢボード上で使用される電子部品を含む所与の回路又はデバイスの少なくとも幾つかの電子部品（又は幾つかの設計では、全ての電子部品）を不要にすることができ、これによって、歩留まりを向上させながらコストを更に削減することができる。例えば、方法は、絶縁ベース層を追加し、デバイス又は回路４５０の基板４７７を作成するプロセス４７３を含むことができる。
図４Ｂに示すように、この方法は、（例えば、剥離によって）テンプレート構造４１０から製造された回路又はデバイス４５０を解放するプロセス４６１を含む。図４Ｃに示すように、テンプレート構造４１０を再利用して、例示的なデバイスの製造方法を繰り返すことができる。
これに代えて、例えば、デバイスの柔軟性を必要としない用途の場合、回路又はデバイス４５０は、テンプレート構造４１０に付着したままにしてもよい。例えば、幾つかの用途では、例えば、より小さいパッケージングが要求されるＰＣＢ製造の分野等では、テンプレート構造４１０内に保持される製造された回路又はデバイス４５０の構成がより実用的であることがある。ベアダイ部品は、ＰＣＢに適合せず、標準的なＰＣＢに互換性を有する更なるパッケージングが必要である。ここに開示する方法は、ＰＣＢのようなプラットホームに直接的にベアダイ部品を統合する基本的な手法を提供する。
ＱＦＮは、従来の手法で製造された電子デバイス又は回路をＰＣＢ上に統合するために使用される一般的な表面マウントパッケージである。ＱＦＮによって電子デバイスを処理するためのコスト及び時間に加えて、ＱＦＮは、相当な面積を必要とし、ＰＣＢ上の貴重な面積が犠牲になる。他の従来のパッケージング技術は、デバイスに「グロブトップ（glob top）」を適用することを含む。例えば、「グロブトップ」は、ＰＣＢにワイヤ接合されたダイをカプセル化するために使用することができる。これは、ＱＦＮより薄いが、より多くの表面積を占め、このサイズは、予測不能であることも多い。この形態（例えば、粘性を有する物質）及びその堆積を制御するツールがないために、ＰＣＢ上でこの表面積を制御することは、不可能でないとしても困難である。
図５は、ここに開示する技術を用いて製造された電子デバイスと、従来の方法を使用して製造された電子デバイスとを比較して示す図である。図５に示す寸法の単位は、ミリメートルである。図５０１は、ここに開示する技術の、例えば、１５．４μｍの例示的な極めて薄い高さを示している。図５０１に示す例では、電子部品（例えば、ベアダイ）の高さは、３３８μｍであり、硬いＰＣＢベースの高さは、７７０μｍであり、フレックスＰＣＢ部の高さは、２５０μｍである。ここに開示する技術の極薄（例えば、約１５μｍ）のデバイスパッケージは、図５に示す典型的なＱＦＮパッケージの約１ｍｍに比べて、数桁も薄い。図５０２は、ここに開示する技術の例示的なデバイスパッケージの小型化されたフットプリントを表しており、これは、デバイスパッケージに統合される電子部品のフットプリント（例えば、この例では２．１３３ｍｍ×３．２７６ｍｍのフットプリントを有するベアダイ）より、僅かに大きい大きさに留めることができる。一方、ＱＦＮは、４．１ｍｍ×４．１ｍｍのフットプリントを有している。図５０３は、ここに開示する技術及びＱＦＮ及びグロブトップパッケージングの例示的なデバイスパッケージの相対的なフットプリントを表しており、ここに開示する技術の例示的なデバイスパッケージがデバイス部品を超える大きさは、僅かである。
マイクロチップ及び他の電子部品がより複雑になり、より多くのピン配列又は入出力コンタクトを含むようになると、従来のＱＦＮでは、より多くのボンドワイヤ又は金属パッドが必要となるため、ここに開示するデバイスパッケージの手法は、相対的により大きな空間（例えば、体積及び２Ｄフットプリント）を節減することができる。ここに開示するデバイスパッケージング技術は、例えば、ＱＦＮ及びグロブトップ等の従来の技術に比べて体積の少なくとも８５％（そして、幾つかの具体例では、体積の９９％）、及び２Ｄフットプリントの少なくとも６０％を縮小することができる。例えば、単一の相互接続層を有するデバイスパッケージ基板の厚さは、（例えば、図５に示す約１５μｍ等）２０μｍより小さく構成することができ、幾つかの具体例では、１０μｍより小さく構成することができる。また、例えば、ここに開示するデバイスパッケージ基板は、基板上の電子部品より約１０％大きい２Ｄフットプリントを有するように構成することができる。図５０２の例では、ベアダイは、６．９８８ｍｍ２の２Ｄフットプリントを有し、ここで、下層のデバイスパッケージ基板は、ベアダイフットプリントの周辺の外側に１００μｍ以下に構成できる（例えば、８．１１ｍｍ２、すなわち、ベアダイより約１６％大きいフットプリントを有するように構成できる）。
ここに開示するデバイスの製造及びパッケージング技術は、デバイスの具体例において電子デバイスの体積及びフットプリントを小さくすることが重要である用途で使用できる。例えば、ここに開示する方法によって製造され、本技術の例示的なデバイスパッケージングを含む電子デバイスは、モノのインターネット（Internet of Things）に統合される検知、処理、通信及び駆動のためのデバイス及びシステムで利用することができる。例えば、デバイスパッケージングは、小さいサイズが要求されるあらゆる用途において、（例えば、作成された電子回路又はデバイスがテンプレートから解放される）フレキシブル基板構成を用いて実現してもよく、（例えば、作成された電子回路又はデバイスがテンプレートに収容されている）非フレキシブル基板構成を用いて実現してもよい。ここに開示するデバイスパッケージングは、例えば、スマートフォン又はタブレット内の回路において使用してもよく、この場合、回路のサイズを縮小し、したがって、全体的な移動通信デバイスのサイズを縮小することができる。更に、例えば、デバイスパッケージングは、フレキシブル又は非フレキシブルな基板構成を用いて実現することができ、デバイスパッケージングは、デバイスをカプセル化し、これによって、湿気、温度、圧力、酸／塩基、又は他の有害な条件からデバイスを保護することができる。また、例えば、デバイスパッケージングは、小さいサイズ及び可撓性又は伸縮性を要求する適切な用途（例えば、ウェアラブルデバイス、生体内デバイス等）又は曲がった、不規則な形状を有し又は平らではない若しくは可動のデバイスへの取付のために、フレキシブル基板構成を用いて実現してもよい。
実施例
以下の実施例は、本技術の幾つか実施形態を例示するものである。本技術の他の例示的な実施形態は、以下にリストする実施例の前に、又は以下にリストする実施例の後に示す実施形態も含まれる。
本技術の実施例（実施例１）は、回路又は電子デバイスを製造する方法において、フレキシブルな電気絶縁性材料を含む基板上の位置に電子部品を取り付けることであって、基板は、電子部品が取り付けられる側の反対側に平らな表面を含むことと、電子部品及び基板の表面に順応する相の材料を堆積させ、材料を固体状態に変化させることによって、基板に取り付けられた電子部品を収容するテンプレートを形成することと、基板に開口を形成し、電子部品の導電部分を露出させ、基板上に、特定の構成で導電部分の少なくとも幾つかに接続する電気相互接続を形成し、基板上で電気相互接続上に電気絶縁性のフレキシブル材料の層を堆積させて、回路のフレキシブルベースを形成することによって、テンプレートに収容された回路又は電子デバイスを作成することとを含む。
実施例２は、実施例１の方法を含み、電子部品は、回路要素、回路又はマイクロチップを含む。
実施例３は、実施例２の方法を含み、導電部分は、回路又はマイクロチップのコンタクトパッドを含む。
実施例４は、実施例２の方法を含み、マイクロチップはベアダイマイクロチップ又は薄膜マイクロチップを含む。
実施例５は、実施例２の方法を含み、回路は、集積回路、薄膜回路、センサ回路、トランスデューサ回路、増幅器回路、パワーコンバータ回路又はオプトカプラ回路を含む。
実施例６は、実施例２の方法を含み、回路要素は、ダイオード、発光ダイオード（ＬＥＤ）、トランジスタ、バッテリ又はインピーダンス素子を含む。
実施例７は、実施例１の方法を含み、取付けられた電子部品は、作成された回路又は電子デバイスの設計に基づく所定の位置に取り付けられた電子部品を含む。
実施例８は、実施例１の方法を含み、テンプレートは、電子部品が収容された面とは反対側の面である平らなベース面を含む。
実施例９は、実施例１の方法を含み、基板に電子部品を取り付けることは、電子部品の導電部分が基板に接触するように電子部品を向けることを含む。
実施例１０は、実施例１の方法を含み、電子部品が取り付けられた基板を、基板の面積より大きい面積、及び基板上に取り付けられた電子部品の組み合わされた高さ以上の高さを有するウェル内に配置することを更に含み、配置は、基板が、ウェルの底部に配置され、電子部品がウェルの開口に向くように行われる。
実施例１１は、実施例１０の方法を含み、テンプレートを形成することは、表面に順応する相の堆積された材料に対して、平らな表面を有する上位基板を適用して、固体状態のテンプレートの平らな表面を形成することを含む。
実施例１２は、実施例１１の方法を含み、ウェルから、基板に取り付けられた電子部品を収容するテンプレートを取り外すことと、平らな表面上で電子部品を収容するテンプレートを、基板が上向きになり、テンプレートが平らな表面と接触するように配置することとを更に含む。
実施例１３は、実施例１の方法を含み、テンプレートを形成することは、最初に、外面又はウェル内に表面に順応する相の材料を堆積させて、基板上に取り付けられた電子部品を堆積された材料に埋め込み、材料が電子部品の表面に順応することを含む。
実施例１４は、実施例１の方法を含み、フレキシブルな電気絶縁性材料は、ポリイミド、シリコーンベースエラストマ、ベンゾシクロブタン（ＢＣＢ）、ＳＵ−８、又はカーボン粒子、カーボンナノチューブ若しくはＳｉナノワイヤを含む付加的な導電性粒子を含むエラストマを含む。
実施例１５は、実施例１の方法を含み、基板に電子部品を取り付ける前に基板上に更なる接着剤層を堆積させることを更に含む。
実施例１６は、実施例１の方法を含み、作成された回路又は電子デバイスをテンプレートから解放することを更に含む。
実施例１７は、実施例１６の方法を含み、作成された回路又は電子デバイスをプリント回路基板に統合することを更に含む。
実施例１８は、実施例１６の方法を含み、作成された回路又は電子デバイスの電子部品を有する側に、電気絶縁性材料を含む外側基板を形成することを更に含む。
実施例１９は、実施例１６の方法を含み、解放されたテンプレートを用いて、他の回路又は電子デバイスを製造することを更に含み、テンプレートは、テンプレートの形成プロセスから電子部品によって形成された空洞を含み、他の回路又は電子デバイスを製造することは、テンプレートの空洞に電子部品を配置することと、空洞に配置された電子部品を含むテンプレートの受取表面上にフレキシブルな電気絶縁性材料を含む基板を形成し、電子部品を基板に取り付け、基板は、電子部品が取り付けられる側の反対側に平らな表面を含むことと、基板に開口を形成し、電子部品の導電部分を露出させ、基板上に、特定の構成で導電部分の幾つかに接続する電気相互接続を形成し、基板上で電気相互接続上に電気絶縁性のフレキシブル材料の層を堆積させて、回路のフレキシブルベースを形成することによって、テンプレートに収容され、テンプレートから解放可能な他の回路又は電子デバイスを作成することとを含む。
実施例２０は、実施例１の方法を含み、テンプレートに収容された回路又は電子デバイスをプリント回路基板に統合することを更に含む。
実施例２１は、実施例１の方法を含み、回路又は電子デバイスを作成することは、基板上で電子要素を形成することと、電子要素を電子部品又は電気相互接続に電気的に接続する更なる電気相互接続を形成することとを更に含む。
実施例２２は、実施例２１の方法を含み、電子要素は、ダイオード、発光ダイオード（ＬＥＤ）、トランジスタ、バッテリ、インピーダンス素子、集積回路、薄膜回路、センサ、トランスデューサ、増幅器、パワーコンバータ、オプトカプラ又はマイクロチップを含む。
本技術の他の実施例（実施例２３）では、電子デバイスパッケージは、一方の側に１つ以上の電子部品を接着するように構成された、フレキシブルな電気絶縁性材料を含む基板であって、一方の側から基板の内部領域に亘る開口を含み、開口は、１つ以上の電子部品の導電コンタクトが配置されるように設計されている位置に整列する基板と、デバイス設計に基づく特定の構成で基板の開口及び内部領域に配置され、１つ以上の電子部品を電気的に接続する導電性材料を含む相互接続ワイヤとを備え、基板は、２０μｍより小さい厚さを有するように構成されている。
実施例２４は、実施例２３の電子デバイスパッケージを含み、基板に接着される１つ以上の電子部品は、回路要素、回路又はマイクロチップを含む。
実施例２５は、実施例２４の電子デバイスパッケージを含み、回路は、集積回路、薄膜回路、センサ回路、トランスデューサ回路、増幅器回路、パワーコンバータ回路又はオプトカプラ回路を含む。
実施例２６は、実施例２４の電子デバイスパッケージを含み、回路要素は、ダイオード、発光ダイオード（ＬＥＤ）、トランジスタ、バッテリ又はインピーダンス素子を含む。
実施例２７は、実施例２４の電子デバイスパッケージを含み、マイクロチップは、ベアダイマイクロチップ又は薄膜マイクロチップを含む。
実施例２８は、実施例２７の電子デバイスパッケージを含み、基板は、一方の側を含む平面において、ベアダイマイクロチップの対応する長さを超える長さが、２００μｍ以下になるように構成されている。
実施例２９は、実施例２３の電子デバイスパッケージを含み、フレキシブルな電気絶縁性材料は、ポリイミド、シリコーンベースエラストマ、ベンゾシクロブタン（ＢＣＢ）、ＳＵ−８、又はカーボン粒子、カーボンナノチューブ若しくはＳｉナノワイヤを含む付加的な導電性粒子を含むエラストマを含む。
実施例３０は、実施例２３の電子デバイスパッケージを含み、相互接続ワイヤは、内部領域における平らな層に形成され、電子デバイスパッケージングは、更に、基板の内部領域に配置され、相互接続ワイヤの少なくとも幾つかに電気的に接続される更なる相互接続ワイヤの第２の層を備え、第２の層は、基板の厚さが３５μｍ未満となるように、１５μｍ未満の厚さを有するように構成されている。
実施例３１は、実施例２３の電子デバイスパッケージを含み、基板の内部領域又は基板の外面に配置されている電子要素を更に備え、相互接続ワイヤは、電子要素の少なくとも幾つかを電子部品又は電気相互接続に電気的に接続するように構成されている。
実施例３２は、実施例３１の電子デバイスパッケージを含み、電子要素は、ダイオード、発光ダイオード（ＬＥＤ）、トランジスタ、バッテリ、インピーダンス素子、集積回路、薄膜回路、センサ、トランスデューサ、増幅器、パワーコンバータ、オプトカプラ又はマイクロチップを含む。
実施例３３は、実施例２３の電子デバイスパッケージを含み、基板の一方の側に取り付けられるコンタクト側を含むように構成された電気絶縁性材料を含むテンプレート構造を更に備え、テンプレート構造は、コンタクト側において、基板の接着される対応する１つ以上電子部品を包含する特定の位置に１つ以上の空洞を含む。
本技術の他の実施例（実施例３４）では、回路又は電子デバイスを製造する方法は、テンプレートの第１の側の空洞に電子部品を配置することであって、テンプレートの空洞は、電子部品と実質的に同じ幾何学的形状を有するように構成されており、配置は、電子部品の導電部分が露出し、第１の側が平らになるように電子部品を空洞に収容することと、空洞に配置された電子部品を含むテンプレートの第１の側にフレキシブルな電気絶縁性材料を含む基板を形成し、電子部品を基板に取り付けることであって、基板は、電子部品が取り付けられる側の反対側に平らな表面を含むことと、基板に開口を形成し、電子部品の導電部分を露出させ、基板上に特定の構成で導電部分の少なくとも幾つかに接続する電気相互接続を形成し、基板上で電気相互接続上に電気絶縁性のフレキシブル材料の層を堆積させて、回路のフレキシブルベースを形成することによって、テンプレートに収容された回路又は電子デバイスを作成することとを含む。
実施例３５は、実施例３４の方法を含み、電子部品は、回路要素、回路又はマイクロチップを含む。
実施例３６は、実施例３４の方法を含み、取付けられた電子部品は、作成された回路又は電子デバイスの設計に基づく所定の位置に取り付けられた電子部品を含む。
実施例３７は、実施例３４の方法を含み、基板のフレキシブルな電気絶縁性材料は、光硬化材料であり、基板を形成することは、光硬化材料を堆積させてテンプレートの第１の側上に層を形成することと、光硬化材料層に光信号を適用し、光硬化材料を硬化させることとを含む。
実施例３８は、実施例３７の方法を含み、光信号は、紫外スペクトルの波長を有するように選択される。
実施例３９は、実施例３４の方法を含み、基板のフレキシブルな電気絶縁性材料は、熱硬化材料であり、基板を形成することは、熱硬化材料を堆積させてテンプレートの第１の側上に層を形成することと、層に熱を適用して熱硬化材料を硬化させることとを含む。
実施例４０は、実施例３９の方法を含み、適用される熱は、２５０℃を含む。
実施例４１は、実施例３４の方法を含み、電子部品が基板に配置される位置において、電子部品と同じ幾何学的形状を有するモデル部品をベース構造に取り付けることによってモールドマスタ構造を形成することと、モデル部品及びベースの表面に順応する層の材料を堆積させ、材料を固体状態に変化させてテンプレートを形成することとを含む。
実施例４２は、実施例３４の方法を含み、フレキシブルな電気絶縁性材料は、ポリイミド、シリコーンベースエラストマ、ベンゾシクロブタン（ＢＣＢ）、ＳＵ−８、又はカーボン粒子、カーボンナノチューブ若しくはＳｉナノワイヤを含む付加的な導電性粒子を含むエラストマを含む。
実施例４３は、実施例３４の方法を含み、作成された回路又は電子デバイスをテンプレートから解放することを更に含む。
実施例４４は、実施例４３の方法を含み、作成された回路又は電子デバイスをプリント回路基板に統合することを更に含む。
実施例４５は、実施例３４の方法を含み、作成された回路又は電子デバイスの電子部品を有する側に、湿気、温度、圧力又はｐＨに起因する有害な状況から作成された回路又はデバイスを保護する能力を有する電気絶縁性材料を含む外側基板を形成することを更に含む。
実施例４６は、実施例３４の方法を含み、解放されたテンプレートを使用して、他の回路又は電子デバイスを製造することを更に含む。
実施例４７は、実施例３４の方法を含み、テンプレートに収容された回路又は電子デバイスをプリント回路基板に統合することを更に含む。
実施例４８は、実施例３４の方法を含み、回路又は電子デバイスを作成することは、基板上に電子要素を形成することと、電子要素の少なくとも幾つかを電気コンポーネント又は電気相互接続に電気的に接続する更なる電気相互接続を形成することとを更に含む。
実施例４９は、実施例４８の方法を含み、更なる電子要素は、ダイオード、発光ダイオード（ＬＥＤ）、トランジスタ、バッテリ、インピーダンス素子、集積回路、薄膜回路、センサ、トランスデューサ、増幅器、パワーコンバータ、オプトカプラ又はマイクロチップの少なくとも１つを含む。
本技術の他の実施例（実施例５０）では、回路を製造する方法は、フレキシブルな電気絶縁性材料を含む基板の選択された位置に電子部品を取り付けることと、電子部品及び基板の表面に順応する流体状態のキャスティング材料を堆積させ、キャスティング材料を流体状態から固体状態に変化させることによって、基板に取り付けられた電子部品を収容するキャストを形成することと、基板に電子部品の導電部分への開口を形成し、基板上に、選択された構成で導電部分間の電気相互接続を作成し、電気相互接続上及び露出した基板上に電気絶縁性のフレキシブル材料の層を堆積させ、回路のフレキシブルな絶縁のベースを形成することによって回路を形成することと、キャストから回路を解放することとを含む。
実施例５１は、実施例５０の方法を含み、電子部品は、回路要素又はマイクロチップの１つ以上を含む。
実施例５２は、実施例５１の方法を含み、導電部分は、回路要素又はマイクロチップのコンタクトパッドを含む。
実施例５３は、実施例５０の方法を含み、取り付けることは、電子部品の導電部分を基板に接触させることを含む。
実施例５４は、実施例５０の方法を含み、電子部品が取り付けられた基板をモールディング基板のウェルに配置し、配置は、基板がウェルの底部に配置され、電子部品がウェルの開口を向くように行われる。
実施例５５は、実施例５４の方法を含み、堆積されたキャスティング材料に対して、平らな表面を有する上位基板を適用して、硬化されたキャストの平らな表面を形成することを更に含む。
実施例５６は、実施例５５の方法を含み、基板に取り付けられた電子部品を収容するキャストを取り除くことと、基板が上向きになり、硬化されたキャスティング材料が平らな表面と接触するようにキャストを平らな表面に配置することとを更に含む。
実施例５７は、実施例５０の方法を含み、キャスティング材料を堆積させることは、基板に取り付けられた電子部品を流体状態のキャスティング材料内に埋め込むことを含む。
本明細書は、多くの詳細事項を含んでいるが、これらの詳細事項は、特許請求している又は特許請求することができる本発明の範囲を限定するものとは解釈されず、本発明の特定の実施形態の特定の特徴の記述として解釈される。本明細書において、別個の実施形態の文脈で開示した幾つかの特徴を組み合わせて、単一の実施形態として実現してもよい。逆に、単一の実施形態の文脈で開示した様々な特徴は、複数の実施形態に別個に具現化してもよく、適切な如何なる部分的組合せとして具現化してもよい。更に、以上では、幾つかの特徴を、ある組合せで機能するものと説明しているが、初期的には、そのように特許請求している場合であっても、特許請求された組合せからの１つ以上の特徴は、幾つかの場合、組合せから除外でき、特許請求された組合せは、部分的組合せ又は部分的な組合せの変形に変更してもよい。
同様に、図面では、動作を特定の順序で示しているが、このような動作は、所望の結果を達成するために、図示した特定の順序又は順次的な順序で行う必要はなく、また、図示した全ての動作を行う必要もない。更に、上述した実施形態における様々なシステムの構成要素の分離は、全ての実施形態においてこのような分離が必要であることを意図してはいない。
幾つかの具体例及び実施例のみを開示したが、この特許文献に記述し例示した内容に基づいて、他の具体例、拡張例及び変形例を想到することができる。

Claims (55)

  1. 回路又は電子デバイスを製造する方法において、
    フレキシブルな電気絶縁性材料を含む基板上の位置に電子部品を取り付けることであって、前記基板は、前記電子部品が取り付けられる側の反対側に平らな表面を含むことと、 前記電子部品及び前記基板の表面に順応する相の材料を堆積させ、前記材料を固体状態に変化させることによって、前記基板に取り付けられた前記電子部品を収容するテンプレートを形成することと、
    前記基板に開口を形成し、前記電子部品の導電部分を露出させ、前記基板上に、特定の構成で前記導電部分の少なくとも幾つかに接続する電気相互接続を形成し、前記基板上で前記電気相互接続上に電気絶縁性のフレキシブル材料の層を堆積させて、回路のフレキシブルベースを形成することによって、前記テンプレートに収容された回路又は電子デバイスを作成することと、
    前記作成された回路又は電子デバイスを前記テンプレートから解放することと、
    を含む方法。
  2. 前記電子部品は、回路要素、回路又はマイクロチップを含む請求項１記載の方法。
  3. 前記導電部分は、前記回路又は前記マイクロチップのコンタクトパッドを含む請求項２記載の方法
  4. 前記マイクロチップはベアダイマイクロチップ又は薄膜マイクロチップを含む請求項２記載の方法。
  5. 前記回路は、集積回路、薄膜回路、センサ回路、トランスデューサ回路、増幅器回路、パワーコンバータ回路又はオプトカプラ回路を含む請求項２記載の方法。
  6. 前記回路要素は、ダイオード、発光ダイオード（ＬＥＤ）、トランジスタ、バッテリ又はインピーダンス素子を含む請求項２記載の方法。
  7. 前記取付けられた電子部品は、前記作成された回路又は電子デバイスの設計に基づく所定の位置に取り付けられた電子部品を含む請求項１記載の方法。
  8. 前記テンプレートは、前記電子部品が収容された面とは反対側の面である平らなベース面を含む請求項１記載の方法。
  9. 前記基板に電子部品を取り付けることは、前記電子部品の前記導電部分が前記基板に接触するように前記電子部品を向けることを含む請求項１記載の方法。
  10. 前記電子部品が取り付けられた前記基板を、前記基板の面積より大きい面積、及び前記基板上に取り付けられた前記電子部品の組み合わされた高さ以上の高さを有するウェル内に配置することを更に含み、前記配置は、前記基板が、前記ウェルの底部に配置され、前記電子部品が前記ウェルの開口に向くように行われる請求項１記載の方法。
  11. 前記テンプレートを形成することは、前記表面に順応する相の前記堆積された材料に対して、平らな表面を有する上位基板を適用して、前記固体状態の前記テンプレートの平らな表面を形成することを含む請求項１０記載の方法。
  12. 前記ウェルから、前記基板に取り付けられた前記電子部品を収容する前記テンプレートを取り外すことと、
    前記平らな表面上で電子部品を収容する前記テンプレートを、前記基板が上向きになり、前記テンプレートが前記平らな表面と接触するように配置することとを更に含む請求項１１記載の方法。
  13. 前記テンプレートを形成することは、最初に、外面又はウェル内に前記表面に順応する相の前記材料を堆積させて、前記基板上に取り付けられた前記電子部品を前記堆積された材料に埋め込み、前記材料が前記電子部品の表面に順応することを含む請求項１記載の方法。
  14. 前記フレキシブルな電気絶縁性材料は、ポリイミド、シリコーンベースエラストマ、ベンゾシクロブタン（ＢＣＢ）、ＳＵ−８、又はカーボン粒子、カーボンナノチューブ若しくはＳｉナノワイヤを含む付加的な導電性粒子を含むエラストマを含む請求項１記載の方法。
  15. 前記基板に前記電子部品を取り付ける前に前記基板上に更なる接着剤層を堆積させることを更に含む請求項１記載の方法。
  16. 前記作成された回路又は電子デバイスをプリント回路基板に統合することを更に含む請求項１記載の方法。
  17. 前記作成された回路又は電子デバイスの前記電子部品を有する側に、電気絶縁性材料を含む外側基板を形成することを更に含む請求項１記載の方法。
  18. 前記解放されたテンプレートを用いて、他の回路又は電子デバイスを製造することを更に含み、前記テンプレートは、前記テンプレートの形成プロセスから前記電子部品によって形成された空洞を含み、前記他の回路又は電子デバイスを製造することは、
    前記テンプレートの前記空洞に電子部品を配置することと、
    前記空洞に配置された前記電子部品を含む前記テンプレートの受取表面上にフレキシブルな電気絶縁性材料を含む基板を形成し、前記電子部品を基板に取り付け、前記基板は、前記電子部品が取り付けられる側の反対側に平らな表面を含むことと、
    前記基板に開口を形成し、前記電子部品の導電部分を露出させ、前記基板上に、特定の構成で前記導電部分の幾つかに接続する電気相互接続を形成し、前記基板上で前記電気相互接続上に電気絶縁性のフレキシブル材料の層を堆積させて、回路のフレキシブルベースを形成することによって、前記テンプレートに収容され、前記テンプレートから解放可能な他の回路又は電子デバイスを作成することと、
    を含む請求項１記載の方法。
  19. 前記テンプレートに収容された回路又は電子デバイスをプリント回路基板に統合することを更に含む請求項１記載の方法。
  20. 前記回路又は電子デバイスを作成することは、前記基板上で電子要素を形成することと、前記電子要素を前記電子部品又は前記電気相互接続に電気的に接続する更なる電気相互接続を形成することとを更に含む請求項１記載の方法。
  21. 前記電子要素は、ダイオード、発光ダイオード（ＬＥＤ）、トランジスタ、バッテリ、インピーダンス素子、集積回路、薄膜回路、センサ、トランスデューサ、増幅器、パワーコンバータ、オプトカプラ又はマイクロチップを含む請求項２０記載の方法。
  22. 一方の側に１つ以上の電子部品を接着するように構成された、フレキシブルな電気絶縁性材料を含む基板であって、前記一方の側から前記基板の内部領域に亘る開口を含み、前記開口は、前記１つ以上の電子部品の導電コンタクトが配置されるように設計されている位置に整列する基板と、
    デバイス設計に基づく特定の構成で前記基板の開口及び内部領域に配置され、前記１つ以上の電子部品を電気的に接続する導電性材料を含む相互接続ワイヤと、
    前記基板の一方の側に取り付けられるコンタクト側を含むように構成された電気絶縁性材料を含むテンプレート構造と、を備え、
    前記テンプレート構造は、前記コンタクト側において、前記基板の接着される対応する１つ以上電子部品を包含する特定の位置に１つ以上の空洞を含み、
    前記基板は、２０μｍより小さい厚さを有する電子デバイスパッケージ。
  23. 前記基板に接着される１つ以上の電子部品は、回路要素、回路又はマイクロチップを含む請求項２２記載の電子デバイスパッケージ。
  24. 前記回路は、集積回路、薄膜回路、センサ回路、トランスデューサ回路、増幅器回路、パワーコンバータ回路又はオプトカプラ回路を含む請求項２３記載の電子デバイスパッケージ。
  25. 前記回路要素は、ダイオード、発光ダイオード（ＬＥＤ）、トランジスタ、バッテリ又はインピーダンス素子を含む請求項２３記載の電子デバイスパッケージ。
  26. 前記マイクロチップは、ベアダイマイクロチップ又は薄膜マイクロチップを含む請求項２３記載の電子デバイスパッケージ。
  27. 前記基板は、前記一方の側を含む平面において、前記ベアダイマイクロチップの対応する長さを超える長さが、２００μｍ以下になるように構成されている請求項２６記載の電子デバイスパッケージ。
  28. 前記フレキシブルな電気絶縁性材料は、ポリイミド、シリコーンベースエラストマ、ベンゾシクロブタン（ＢＣＢ）、ＳＵ−８、又はカーボン粒子、カーボンナノチューブ若しくはＳｉナノワイヤを含む付加的な導電性粒子を含むエラストマを含む請求項２２記載の電子デバイスパッケージ。
  29. 前記相互接続ワイヤは、前記内部領域における平らな層に形成され、前記電子デバイスパッケージングは、更に、
    前記基板の内部領域に配置され、前記相互接続ワイヤの少なくとも幾つかに電気的に接続される更なる相互接続ワイヤの第２の層を備え、
    前記第２の層は、前記基板の厚さが３５μｍ未満となるように、１５μｍ未満の厚さを有するように構成されている請求項２２記載の電子デバイスパッケージ。
  30. 前記基板の内部領域又は前記基板の外面に配置されている電子要素を更に備え、
    前記相互接続ワイヤは、前記電子要素の少なくとも幾つかを前記電子部品又は前記電気相互接続に電気的に接続するように構成されている請求項２２記載の電子デバイスパッケージ。
  31. 前記電子要素は、ダイオード、発光ダイオード（ＬＥＤ）、トランジスタ、バッテリ、インピーダンス素子、集積回路、薄膜回路、センサ、トランスデューサ、増幅器、パワーコンバータ、オプトカプラ又はマイクロチップを含む請求項３０記載の電子デバイスパッケージ。
  32. 回路又は電子デバイスを製造する方法において、
    テンプレートの第１の側の空洞に電子部品を配置することであって、前記テンプレートの前記空洞は、前記電子部品と実質的に同じ幾何学的形状を有するように構成されており、前記配置は、前記電子部品の導電部分が露出し、前記第１の側が平らになるように前記電子部品を前記空洞に収容することと、
    前記空洞に配置された前記電子部品を含む前記テンプレートの前記第１の側にフレキシブルな電気絶縁性材料を含む基板を形成し、前記電子部品を前記基板に取り付けることであって、前記基板は、前記電子部品が取り付けられる側の反対側に平らな表面を含むことと、
    前記基板に開口を形成し、前記電子部品の導電部分を露出させ、前記基板上に特定の構成で前記導電部分の少なくとも幾つかに接続する電気相互接続を形成し、前記基板上で前記電気相互接続上に電気絶縁性のフレキシブル材料の層を堆積させて、回路のフレキシブルベースを形成することによって、前記テンプレートに収容された回路又は電子デバイスを作成することと、
    を含む方法。
  33. 前記電子部品は、回路要素、回路又はマイクロチップを含む請求項３２記載の方法。
  34. 前記取付けられた電子部品は、前記作成された回路又は電子デバイスの設計に基づく所定の位置に取り付けられた電子部品を含む請求項３２記載の方法。
  35. 前記基板のフレキシブルな電気絶縁性材料は、光硬化材料であり、前記基板を形成することは、前記光硬化材料を堆積させて前記テンプレートの前記第１の側上に層を形成することと、前記光硬化材料層に光信号を適用し、前記光硬化材料を硬化させることとを含む請求項３２記載の方法。
  36. 前記光信号は、紫外スペクトルの波長を有するように選択される請求項３５記載の方法。
  37. 前記基板のフレキシブルな電気絶縁性材料は、熱硬化材料であり、前記基板を形成することは、前記熱硬化材料を堆積させて前記テンプレートの前記第１の側上に層を形成することと、前記層に熱を適用して前記熱硬化材料を硬化させることとを含む請求項３２記載の方法。
  38. 前記適用される熱は、２５０℃を含む請求項３７記載の方法。
  39. 前記電子部品が前記基板に配置される位置において、前記電子部品と同じ幾何学的形状を有するモデル部品をベース構造に取り付けることによってモールドマスタ構造を形成することと、
    前記モデル部品及び前記ベースの表面に順応する層の材料を堆積させ、前記材料を固体状態に変化させてテンプレートを形成することと、
    を含む請求項３２記載の方法。
  40. 前記フレキシブルな電気絶縁性材料は、ポリイミド、シリコーンベースエラストマ、ベンゾシクロブタン（ＢＣＢ）、ＳＵ−８、又はカーボン粒子、カーボンナノチューブ若しくはＳｉナノワイヤを含む付加的な導電性粒子を含むエラストマを含む請求項３２記載の方法。
  41. 前記作成された回路又は電子デバイスを前記テンプレートから解放することを更に含む請求項３２記載の方法。
  42. 前記作成された回路又は電子デバイスをプリント回路基板に統合することを更に含む請求項４１記載の方法。
  43. 前記作成された回路又は電子デバイスの前記電子部品を有する側に、湿気、温度、圧力又はｐＨに起因する有害な状況から前記作成された回路又はデバイスを保護する能力を有する電気絶縁性材料を含む外側基板を形成することを更に含む請求項３２記載の方法。
  44. 前記解放されたテンプレートを使用して、他の回路又は電子デバイスを製造することを更に含む請求項３２記載の方法。
  45. 前記テンプレートに収容された回路又は電子デバイスをプリント回路基板に統合することを更に含む請求項３２記載の方法。
  46. 前記回路又は電子デバイスを作成することは、前記基板上に電子要素を形成することと、前記電子要素の少なくとも幾つかを前記電気コンポーネント又は電気相互接続に電気的に接続する更なる電気相互接続を形成することとを更に含む請求項３２記載の方法。
  47. 前記更なる電子要素は、ダイオード、発光ダイオード（ＬＥＤ）、トランジスタ、バッテリ、インピーダンス素子、集積回路、薄膜回路、センサ、トランスデューサ、増幅器、パワーコンバータ、オプトカプラ又はマイクロチップの少なくとも１つを含む請求項４６記載の方法。
  48. 回路を製造する方法において、
    フレキシブルな電気絶縁性材料を含む基板の選択された位置に電子部品を取り付けることと、
    前記電子部品及び前記基板の表面に順応する流体状態のテンプレート材料を堆積させ、前記テンプレート材料を流体状態から固体状態に変化させることによって、前記基板に取り付けられた前記電子部品を収容するテンプレートを形成することと、
    前記基板に前記電子部品の導電部分への開口を形成し、前記基板上に、選択された構成で前記導電部分間の電気相互接続を作成し、前記電気相互接続上及び露出した基板上に電気絶縁性のフレキシブル材料の層を堆積させ、回路のフレキシブルな絶縁のベースを形成することによって回路を形成することと、
    前記テンプレートから前記回路を解放することと、
    を含む方法。
  49. 前記電子部品は、回路要素又はマイクロチップの１つ以上を含む請求項４８記載の方法。
  50. 前記導電部分は、前記回路要素又は前記マイクロチップのコンタクトパッドを含む請求項４９記載の方法。
  51. 前記取り付けることは、前記電子部品の前記導電部分を前記基板に接触させることを含む請求項４８記載の方法。
  52. 前記電子部品が取り付けられた基板をモールディング基板のウェルに配置し、前記配置は、前記基板が前記ウェルの底部に配置され、前記電子部品が前記ウェルの開口を向くように行われる請求項４８記載の方法。
  53. 前記堆積されたテンプレート材料に対して、平らな表面を有する上位基板を適用して、前記硬化されたテンプレートの平らな表面を形成することを更に含む請求項５２記載の方法。
  54. 前記基板に取り付けられた前記電子部品を収容するテンプレートを取り除くことと、
    前記基板が上向きになり、前記硬化されたテンプレート材料が前記平らな表面と接触するように前記テンプレートを平らな表面に配置することとを更に含む請求項５３記載の方法。
  55. 前記テンプレート材料を堆積させることは、前記基板に取り付けられた前記電子部品を前記流体状態のテンプレート材料内に埋め込むことを含む請求項４８記載の方法。
JP2016541303A 2013-12-19 2014-12-19 電子回路のための高度にスケーラブルな製造技術及びパッケージングデバイス Active JP6479815B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361918554P 2013-12-19 2013-12-19
US61/918,554 2013-12-19
PCT/US2014/071741 WO2015095836A2 (en) 2013-12-19 2014-12-19 Highly scalable fabrication techniques and packaging devices for electronic circuits

Publications (2)

Publication Number Publication Date
JP2017504194A JP2017504194A (ja) 2017-02-02
JP6479815B2 true JP6479815B2 (ja) 2019-03-06

Family

ID=53403901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016541303A Active JP6479815B2 (ja) 2013-12-19 2014-12-19 電子回路のための高度にスケーラブルな製造技術及びパッケージングデバイス

Country Status (8)

Country Link
US (1) US10506715B2 (ja)
EP (1) EP3083248B1 (ja)
JP (1) JP6479815B2 (ja)
KR (1) KR102395375B1 (ja)
CN (1) CN106061737B (ja)
AU (1) AU2014368923B2 (ja)
CA (1) CA2934493C (ja)
WO (1) WO2015095836A2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150197062A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR Method, device, and system of three-dimensional printing
WO2017156502A1 (en) * 2016-03-10 2017-09-14 Carnegie Mellon University Integrated electronic device with flexible and stretchable substrate
WO2018114685A1 (en) * 2016-12-19 2018-06-28 Abb Schweiz Ag Multi-phase busbar for conducting electric energy and method of manufacturing the same
CN106876286B (zh) * 2017-02-04 2019-08-20 武汉华威科智能技术有限公司 一种极薄柔性电子芯片封装方法及产品
WO2019227955A1 (zh) * 2018-05-31 2019-12-05 浙江清华柔性电子技术研究院 柔性器件的过渡装置、制备方法及柔性器件的制作方法
JP7223318B2 (ja) * 2018-12-12 2023-02-16 大日本印刷株式会社 保持体、位置決めシート、位置決め済み発光ダイオードチップ付き転写部材、位置決め済み発光ダイオードチップ付き転写部材の製造方法、発光基板の製造方法、及び、発光基板
CN109782956B (zh) * 2019-01-22 2020-06-02 上海大学 一种显示面板制造方法
CN111363183B (zh) * 2020-02-25 2022-09-06 深圳赛兰仕科创有限公司 复合膜及其制备方法
US11464451B1 (en) 2020-03-11 2022-10-11 Huxley Medical, Inc. Patch for improved biometric data capture and related processes
CN115668481A (zh) * 2020-03-31 2023-01-31 R·马维利耶夫 用于形成金属互连层的方法和系统
US11660005B1 (en) 2021-06-04 2023-05-30 Huxley Medical, Inc. Processing and analyzing biometric data
US12109010B1 (en) 2021-08-24 2024-10-08 Huxley Medical, Inc. Photoplethysmography sensors and processes
US12114980B1 (en) 2021-08-24 2024-10-15 Huxley Medical, Inc. Photoplethysmography sensors and processes

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5937512A (en) * 1996-01-11 1999-08-17 Micron Communications, Inc. Method of forming a circuit board
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
FR2818804B1 (fr) * 2000-12-21 2003-10-03 Thomson Csf Procede de realisation d'un module multi-composants enterres et module obtenu par ce procede
JP3855879B2 (ja) * 2002-08-07 2006-12-13 松下電器産業株式会社 フレキシブルプリント基板の搬送用キャリアおよびフレキシブルプリント基板への電子部品実装方法
JP2006522475A (ja) * 2003-04-02 2006-09-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 可撓性電子装置及び可撓性装置を製造する方法
US20070007637A1 (en) * 2004-08-12 2007-01-11 Marinov Valery R Multi-layered substrate assembly with vialess electrical interconnect scheme
DE102007017831B8 (de) * 2007-04-16 2016-02-18 Infineon Technologies Ag Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
TW200924691A (en) * 2007-12-12 2009-06-16 Altek Corp Micro sensor and its manufacturing method
US7868449B2 (en) * 2009-05-25 2011-01-11 Freescale Semiconductor, Inc. Semiconductor substrate and method of connecting semiconductor die to substrate
JP2012199420A (ja) * 2011-03-22 2012-10-18 Fujitsu Ltd 半導体装置
EP2697822B1 (en) * 2011-04-11 2020-12-30 NDSU Research Foundation Selective laser-assisted transfer of discrete components
US20130229776A1 (en) * 2011-12-23 2013-09-05 Wisconsin Alumni Research Foundation High-speed, flexible integrated circuits and methods for making high-speed, flexible integrated circuits
US10269619B2 (en) * 2013-03-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale packaging intermediate structure apparatus and method

Also Published As

Publication number Publication date
US20160330837A1 (en) 2016-11-10
AU2014368923A1 (en) 2016-07-14
WO2015095836A2 (en) 2015-06-25
CN106061737B (zh) 2019-12-31
EP3083248B1 (en) 2022-04-06
AU2014368923B2 (en) 2019-01-17
CN106061737A (zh) 2016-10-26
KR102395375B1 (ko) 2022-05-06
CA2934493A1 (en) 2015-06-25
CA2934493C (en) 2022-06-14
JP2017504194A (ja) 2017-02-02
KR20160101031A (ko) 2016-08-24
US10506715B2 (en) 2019-12-10
WO2015095836A3 (en) 2015-11-12
EP3083248A2 (en) 2016-10-26
EP3083248A4 (en) 2017-08-30

Similar Documents

Publication Publication Date Title
JP6479815B2 (ja) 電子回路のための高度にスケーラブルな製造技術及びパッケージングデバイス
TWI763666B (zh) 連接電子組件至基板
CN104637912B (zh) 在用于容纳电子芯片的衬底上的导电框
US20120086135A1 (en) Interposers, electronic modules, and methods for forming the same
CN105460884A (zh) 封装布置、封装以及制造封装布置的方法
JP2014017485A (ja) ダイおよび基板を接続する剛性相互接続構造を有するデバイスパッケージならびにその方法
JP2009272512A (ja) 半導体装置の製造方法
JPH0786502A (ja) マルチチップｉｃの製造方法
TW201532205A (zh) 微機電晶片封裝及其製造方法
CN112670252A (zh) 具有分离的衬底区段的封装体
US20170178993A1 (en) Electronic component and methods of manufacturing the same
CN108987293B (zh) 集成带有复杂三维结构盖板的芯片的晶圆级封装方法
CN104760920B (zh) 具有mems ic的紧凑电子封装体和相关方法
US10998258B2 (en) Circuit carrier and manufacturing method thereof
US11058004B2 (en) Metallic layer as carrier for component embedded in cavity of component carrier
US8907465B2 (en) Methods and devices for packaging integrated circuits
US20110062533A1 (en) Device package substrate and method of manufacturing the same
US11760623B2 (en) No-gel pressure sensor package
CN109906506A (zh) 电子部件及其制造方法
CN112399698B (zh) 线路载板及其制造方法
US20220013700A1 (en) Method for Producing Optoelectronic Semiconductor Devices and Optoelectronic Semiconductor Device
JP2007214325A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20170208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190206

R150 Certificate of patent or registration of utility model

Ref document number: 6479815

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250