JP6478877B2 - 高精度サブマウント基板及びその製造方法 - Google Patents

高精度サブマウント基板及びその製造方法 Download PDF

Info

Publication number
JP6478877B2
JP6478877B2 JP2015169482A JP2015169482A JP6478877B2 JP 6478877 B2 JP6478877 B2 JP 6478877B2 JP 2015169482 A JP2015169482 A JP 2015169482A JP 2015169482 A JP2015169482 A JP 2015169482A JP 6478877 B2 JP6478877 B2 JP 6478877B2
Authority
JP
Japan
Prior art keywords
submount
slit
substrate
metal film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015169482A
Other languages
English (en)
Other versions
JP2017045952A (ja
Inventor
久保 利哉
利哉 久保
鳥海 和宏
和宏 鳥海
純二 土屋
純二 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Citizen Fine Device Co Ltd
Original Assignee
Citizen Watch Co Ltd
Citizen Fine Device Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd, Citizen Fine Device Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2015169482A priority Critical patent/JP6478877B2/ja
Publication of JP2017045952A publication Critical patent/JP2017045952A/ja
Application granted granted Critical
Publication of JP6478877B2 publication Critical patent/JP6478877B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、光デバイス(HDD/DVD/CD用ピックアップ、光通信)用モジュールとして、半導体レーザダイオード(LD)や半導体フォトダイオード(PD)が直接実装されるサブマウントの製造方法に関する。
従来より、この光デバイス用モジュールは、半導体レーザダイオードをサブマウントを介してヘッド部に実装されるものであって、サブマウントの実装の取付け基準面に対する半導体レーザダイオードの出射部の実装精度に高精度が求められている。そして、そのサブマウントは、例えば、1mmの半分にも満たない外形寸法であって、直径6インチほどの基板から多数個のサブマウントを形成する製造方法が提案されている。
基板に形成された切断溝によって多数個形成されるサブマウントは、その上面と切断溝の側面に金属膜や回路パターン、そして、電極等が形成されている。そして、バー状に形成された半導体レーザダイオードの素子バーを一括してその基板に実装し、次に、サブマウント外周部の切断溝に沿って切断して個片化するサブマウントに関する技術が提案されている(例えば、特許文献1参照。)。
すなわち、ハンドリングの容易な大きさの素子バーと、個片化する前の多数個のサブマウントが形成された基板との接合実装は、取り扱いが非常に容易であって、そして、切断溝で切断し個片化することによって、サブマウントと半導体レーザダイオードからなる光デバイス用モジュールは、ヘッド部に対し、高精度な実装を可能としている。
特開2014−241378号公報(第7―8頁、第8―12図)
しかしながら、特許文献1に示した従来技術において、基板に切断溝によって多数個配置形成されたサブマウントは、その上面と実装基準面となる切断溝の側面に金属膜が成膜される。しかし、ダイシング等の機械加工で形成した切断溝の側面のダイシング面は、荒れた状態であるので、金属膜の成膜が不均一となる問題を有し、そして、上面と側面のなす角度が90度に対して大きくずれる垂直度の問題がある。このため、切断溝の側面のダイシング面をヘッド部への実装基準面とすることは、垂直精度に問題が有り、更に、金属膜の成膜状態が悪くハンダ溶着強度が不安定となる問題があった。
そして、他の切断溝の形成方法として、DRIE(Deep−Reactive Ion Etching)で形成された切断溝の側面は、工数はかかるがサブマウント上面とのなす角度の垂直精度が高く、滑らかなエッチング面を形成することが知られている。しかし、DRIEで、エッチング面を垂直に形成するためには、エッチングガスの入り込み性を均整化するために、かなり開口部の狭いマスクを用いて溝を形成することが必要となる。そのため、サブマウントの実装基準面となるエッチング面に金属膜を成膜するには、溝幅が狭すぎて、金属膜の材料がほとんど入り込まず成膜が不可能で、実装のためのハンダ溶着が難しい問題があった。
本発明の目的は、サブマウントの実装基準面となる側面がその上面との垂直度の精度が高く、そして、その側面に実装可能な金属膜が成膜され、かつ、個片化によってもその側面に金属膜のバリのないサブマウントの製造方法を提供することである。
上記目的を達成するために、本発明のサブマウントの製造方法は、以下の製造工程を採用するものである。
基板に複数のサブマウントを形成するサブマウントの製造方法において、サブマウントの実装基準面となる側面に基板を貫通するスリットを形成するスリット形成工程と、少なくともサブマウントの表面およびサブマウントの実装基準面となる側面に金属膜を形成する金属膜形成工程と、機械加工によってスリットを横切って切断することで、サブマウントの他の側面を形成し、基板からサブマウントを個片化する個片化工程と、を有し、スリット形成工程では、ドライエッチング加工により、サブマウントの実装基準面となる側面に対応する細いスリットと、細いスリットを含めた枠状のスリットとを形成し、枠状の細いスリットにより形成される基板の島状部を抜き落とすことで幅広開口部分とし、サブマウントの実装基準面となる側面に対応するスリットを、幅広開口部分と幅広開口部分の両端に連通する幅狭開口部とで形成し、金属膜成形工程でサブマウントの実装基準面となる側面に形成される金属膜を、幅広開口部分に対応する領域に形成し、個片化工程では、サブマウントの実装基準面となる側面に対応するスリットの幅狭開口部分を横切って切断することを特徴とする。
このような製造工程であるから、半導体レーザダイオードなどの光学機能部品が載置されるサブマウントの上面に対し、ドライエッチング加工によって形成された高精度の垂直度の側面を有し、かつ、その側面の幅広開口部分のスリットは、所定の厚さの金属膜が成膜可能でヘッド部への実装基準面とすることが可能となり、さらに、幅狭開口部分のスリットは、金属膜がほとんど成膜されず、機械加工しても金属膜のバリの発生しない実装基準面となる側面を有するサブマウントが提供可能である。
細いスリットと枠状のスリットは、同一幅で形成してもよい。
DRIEに最適なスリット幅とすることで、サブマウントの実装基準面となる側面を、高精度な垂直度を有するエッチング面として形成することができる。
スリット形成工程は、幅広開口部分の枠状と幅狭開口部分を形成する細いスリットであって、スリットは、同一幅で形成してもよい。
このような製造工程であるから、DRIEにとって最適なスリット幅で、高精度の垂直度を有するエッチング面を形成し、そのスリット幅で幅狭開口部分を形成することで、スリット幅の狭い幅狭開口部分は、金属膜形成工程によってもほとんど金属膜が成膜されることがない。従って、この幅狭開口部分を機械加工で切断しても金属膜によるバリの発生がなく、バリによる汚染やバリを挟み込み垂直度を妨げることのない実装溶着可能な基準面を有するサブマウントを提供することが可能となる。
基板上に形成された複数のサブマウントの隣接するサブマウントの間に形成されたスリットは、隣接するサブマウントによって共有されてもよい。
サブマウントがスリットを共有して配置して配列されることで、基板からサブマウントの取り個数を増やすことが可能となる。
スリット形成工程によって形成されるスリットは、サブマウントの対向する2つの側面を形成してもよい。
サブマウントの配列は、任意のピッチに設定可能となるから、半導体レーザダイオードなどの素子の搭載ピッチに合わせることが可能である。
基板は、シリコン基板であってもよい。
公知汎用のフォトリソ、エッチング、成膜等の加工技術の適用により、容易にサブマウントを形成する製造方法が提供可能である。
以上のように、本発明のサブマウントの製造方法によって、サブマウントの上面に対して垂直度が高精度な側面を形成し、しかも、その側面は、溶着実装可能な金属膜を有する基準面であり、サブマウントを個片化しても、その金属膜によるバリの発生がなく、バリによる汚染やバリを挟み込み垂直度を妨げることのないサブマウントが提供可能となる。更に、ドライエッチングと機械加工を併用することで工数の大幅削減が可能なサブマウントの製造方法を提供することが可能となる。
本発明のサブマウントの一実施形態の外観を説明するための斜視図である。 本発明のサブマウントの一実施形態の製造工程のスリット形成工程を説明するための斜視図と部分拡大平面図である。 図2の続きの工程であって、スリットの幅広開口部分と幅狭開口部分を形成するスリット形成工程を説明するための斜視図と部分拡大平面図である。 図3の続きの工程であって、金属膜形成工程を説明するための斜視図と部分拡大平面図である。 上面金属膜成膜による側面成膜でスリット幅に対する上面側面膜厚比率を説明するためのグラフである。 図4の続きの工程であって、基板からサブマウントを個片化する個片化工程を説明するための斜視図である。 本発明のサブマウントの製造工程のスリット形成工程の変形例を説明するための斜視図である。
本発明のサブマウントは、その上面と垂直精度の高い側面を形成する製造方法を提供するものである。すなわち、幅広開口部分と幅狭開口部分を有するスリットをDRIEで形成し、サブマウント上面の金属膜の成膜によって、金属膜が着かない幅狭開口部分をサブマウントの個片化の切断ラインとし、金属膜が成膜された幅広開口部分の側面を溶着実装の基準面とするサブマウントの製造方法である。
本発明のサブマウントの製造方法において、基板の材料として半導体材料であるシリコン基板を用いた例として説明する、また、本実施形態のサブマウントは上面に半導体レーザダイオード(LD)を搭載するサブマウントであり、そのサブマウントの側面を基準面として、ヘッド部への実装面として用いるものとする。以下、本発明の実施形態について、図を用いて、まず、サブマウントを説明し、次に、その製造工程を詳細に説明する。
[サブマウントの一実施形態の説明:図1]
図1は、本発明のサブマウントの外観を説明するための斜視図である。図1に示すように、サブマウント1は、その上面11と側面のエッチング面12の表面に金属膜111、121が成膜されている。金属膜111、121は、上面11とエッチング面12の表面に成膜され同一箇所であるので図において符号に括弧を付す。金属膜111、121は、例えば、下層よりTi/Pt/Auで形成され、Tiはシリコンとの密着層、PtはAuがシリコンへの拡散防止、AuはAuSnハンダとの接合性保持の役割である。上面11には、半導体レーザダイオードなどの光学機能部品を載置し、溶着するため、金属膜111に回路パターンと、そして、AuSnからなるパッド112が形成されている。エッチング面12は、サブマウント1の基準面として被実装部材(ベース部)へのハンダ溶着のため上面11の金属膜の成膜時に金属膜121が成膜されている。
このエッチング面12及びその対向面は、DRIEによるドライエッチングで形成され、よく知られているように、サブマウント1の上面11に対し高精度の垂直度で形成されている。そして、側面13及びその対向面は、機械加工、例えば、ダイシングにより個片化することで形成されるダイシング面13である。ストリート14は、基板からサブマウント1を個片化する際、ダイシングブレード(不図示)と上面11の金属膜が接触しない切断領域として、回路パターンの金属膜開口部として形成されている。
[サブマウントの一実施形態の製造工程の説明:図2〜図6]
図2(a)は、多数個のサブマウントが形成される基板に、スリットを形成するスリット形成工程を説明するための図で、基板の一部を模式的に示す斜視図である。図2(b)は、図2(a)に示すスリットのA部の部分拡大平面図である。図3(a)は、図2(a)のスリット形成工程の続きであって、スリットの幅広開口部分と幅狭開口部分を形成するスリット形成工程を説明するための斜視図であり、図3(b)は、図3(a)に示すスリットのB部の部分拡大平面図である。
図4(a)は、多数個のサブマウントが形成された基板に、金属膜を形成する金属膜形成工程を説明するための図で、基板の一部を模式的に示す斜視図である。図4(b)は、図4(a)に示すサブマウントのC部の部分拡大平面図である。図5は、サブマウントの基板上面に金属膜を成膜した時、スリットの幅に対してスリットの側面(エッチング面)に成膜される金属膜の膜厚の比率を示した上面側面膜厚比率グラフである。図6は、多数個のサブマウントが形成された基板を、ダイシングして、サブマウントを個片化する個片化工程を説明するための図で基板の一部を模式的に示す斜視図である。なお、各図において同一の構成部材には同一の番号を付して、重複する説明は省略する。
まず、スリット形成工程は、図2(a)、(b)に示すように、シリコンからなる厚さ200μm程度の基板100に、フォトリソグラフイーによりレジストパターンを形成し、DRIEにより基板100を貫通するスリット20が、図中のXY方向にマトリクス状に多数個配列されている。スリット20を構成する溝の幅は、DRIEの特性上、垂直性を向上させるためにはできるだけ狭い方が良い、しかしながら狭すぎるとフォトリソグラフイーによるレジストの最小開口幅の制限があることから、10〜20μm程度の溝幅で形成されている。
図2(a)に示すように、スリット20と点線で囲まれた部分がサブマウント1となる部分であり、後述するカッティングラインLがこの点線に相当する。そして、それぞれのスリット20は、Y方向に配列するサブマウント1の一方の2面を形成し、かつ、Y方向に配列している隣接したそれぞれのサブマウント1に共有されて配置されている。
図2(a)のA部拡大平面図の図2(b)に示すように、スリット20は、その中に島状部21を囲む枠状の溝と、そして、サブマウント1の基準面となるエッチング面12の面に沿って連通しそれぞれ突出した幅狭開口部分22が形成されている。尚、基板100の下面をドライフィルム(不図示)により保持して、スリット20の溝が基板100を貫通して形成されても、基板100や島状部21の状態を保持できるようにしている。
図3(a)は、引き続きのスリット形成工程にあって、スリット20を形成した基板100を、レジスト剥離液に浸漬して、DRIEのマスクとして用いたレジストや、基板100を保持しているドライフィルムを、基板100より剥離除去し、同時に、島状部21も離脱させ除去した図である。
図3(a)に示すように、基板100には、島状部21が除去されたスリット20がXY方向にマトリクス状に多数個配列されている。そして、図2(a)で説明したように、それぞれのスリット20は、Y方向に配列している隣接したそれぞれのサブマウント1の間で共有されて形成されている。すなわち、基板100から個片化するサブマウント1の取り個数を多くすることが可能となる。
図3(a)のB部拡大平面図の図3(b)に示すように、スリット20は、幅広開口部分23と幅狭開口部分22で構成されている。幅広開口部分23は、溝の長さS1、溝幅W1であり、幅狭開口部分22は、幅広開口部分23からそれぞれ突出して、溝の長さS2、溝幅W2で形成される。この幅広開口部分23と幅狭開口部分22の溝の側面がサブマウント1の基準面のエッチング面12である。
すなわち、基準面となるエッチング面12は、スリット20の幅広開口部分23と幅狭開口部分22の溝の垂直側面で同一平面で構成されていて、サブマウント1の上面11に対し高精度の垂直度で形成されている。そして、カッティグラインLは、幅狭開口部分22の突出したスリット長さS2の領域内を切断部分として交差する位置に設定され、結果、エッチング面12は、幅S3で形成される。
次に、金属膜形成工程において、図4(a)に示すように、基板100に、蒸着やスバッタリングによりTi/Pt/Auからなる金属膜を成膜した後、フォトリソグラフイーによりレジスト開口し、イオンミリングにより金属膜を除去し、サブマウント1の上面11およびエッチング面12に、所定の回路パターンを形成した金属膜111や金属膜121を形成する。また、予め成膜したい部分をレジストにより開口し、スバッタリングにより成膜し、リフトオフ法により形成しても良い。
次に、サブマウント1の上面11に、フォトリソグラフイーによりレジストを開口し、半導体レーザーダイオードなどの光機能部品を搭載するためのAuSnからなるパッド112を形成する。
この金属膜形成工程にあって、図5は、スリット20のエッチング面12の金属膜の成膜に関するグラフで、スバッタリング装置を用い、スリット20の幅W1(図3(b)参照)をパラメータとして、上面11から金属膜を成膜したとき、上面11の膜厚と、エッチング面12の膜厚の上面側面膜厚比率のグラフである。すなわち、グラフから、図3(b)に示したスリット20の幅広開口部分23の溝幅W1が400μm以上においては金属膜の入り込み量の変化がなく安定していることがわかる。そして、幅狭開口部分22の溝幅W2をDRIEに適した10〜20μmにすると金属膜はほとんど付着できないと推定される。
従って、図4(a)のC部拡大平面図の図4(b)に示すように、スリット20の幅広開口部分23と幅狭開口部分22で形成されているエッチング面12は、幅広開口部分23の溝の長さS1の範囲が金属膜が安定して成膜される部分であり、幅狭開口部分22の溝の長さS2の範囲が金属膜がほとんど成膜されない部分を構成する。
図4(a)、(b)に示すように、点線で示すカッティングラインLは、まさに、ほとんど金属膜が成膜されない幅狭開口部分22の溝の長さS2の範囲内に交差して設定されている。このカッティングラインLに沿って基板100を機械加工のダイシングによって切断することで多数個のサブマウント1の個片化が可能となる。そして、上述したように、サブマウント1の個片化の切断時にダイシングプレードと金属膜111の回路パターンが接触しないように、上面11に金属膜を開口したストリート14を設けることが好ましい。
次に、個片化工程において、図6に示すように、カッティングラインLに沿って基板100をダイシングプレードで切断し、切断溝15を形成することで、エッチング面12とダイシング面13を備えた大量の個片化されたサブマウント1が得られる。
以上のような製造方法によって、サブマウントの基準面となるエッチング面が上面に対して高精度の垂直度が保持され、金属膜が成膜できない狭い溝をダイシングすることで全くバリの発生がなく、バリによる汚染や不安定な接合やバリを挟み込み垂直度を妨げることのない個片化した多数個のサブマウントを提供することが可能となる。そして、DRIEと機械加工を併用することで、工数を短縮する製造方法を提供することが可能となる。
[サブマウントの一実施形態の製造工程の変形例の説明:図7]
次に、図7を用いて、上述したサブマウントの製造方法の実施形態の変形例を説明する。図7は、上述した製造方法の図3に示したスリット形成工程のスリット20の配置が異なるだけで、他は全く同様の製造工程を説明するための斜視図である。
図7に示すように、基板100の多数個配置されたそれぞれのサブマウント1に対し、それぞれ一対のスリット20が配置されている。図3(a)と異なる点は、Y方向に隣接したサブマウント1でスリット20が共有されるのではなく、スリット20一対でサブマウントの一方の対向2面を形成していることである。従って、スリット20一対とサブマウント1を1つのセットとして配置されるから、サブマウントの配列のピッチを任意に設定することが可能となる。従って、半導体レーザダイオードなどの素子の搭載に合わせてサブマウントの配列を任意のピッチで設定することが可能となる。そして、後工程の金属膜形成工程、個片化工程の製造工程によって、同様のサブマウントの製造方法が提供可能である。
本実施例では、機械加工をダイシングを例に説明したが、レーザ加工、スクライブ加工でもよい。
本実施例では、サブマウントを例に説明したが、これに限定するものではなく、チップ部品として、半導体基板に立体的に絶縁膜や金属膜を形成する形態においても、同様に適用できる。
なお、本発明は、上述したサブマウントの実施例に限定されることはなく、それらの全てを行う必要もなく、特許請求の範囲の各請求項に記載した内容の範囲で種々に変更や省略をすることが出来ることは言うまでもない。
1 サブマウント
11 上面
12 エッチング面(側面)
13 ダイシング面(側面)
14 ストリート
15 切断溝
20 スリット
21 島状部
22 幅狭開口部分
23 幅広開口部分
100 基板
111、121 金属膜
112 パッド

Claims (5)

  1. 基板に複数のサブマウントを形成するサブマウントの製造方法において、
    前記サブマウントの実装基準面となる側面に前記基板を貫通するスリットを形成するスリット形成工程と、
    少なくとも前記サブマウントの表面および前記サブマウントの実装基準面となる側面に金属膜を形成する金属膜形成工程と、
    機械加工によって前記スリットを横切って切断することで、前記サブマウントの他の側面を形成し、前記基板から前記サブマウントを個片化する個片化工程と、
    を有し、
    前記スリット形成工程では、ドライエッチング加工により、前記サブマウントの実装基準面となる側面に対応する細いスリットと、該細いスリットを含めた枠状のスリットとを形成し、該枠状の細いスリットにより形成される前記基板の島状部を抜き落とすことで幅広開口部分とし、前記サブマウントの実装基準面となる側面に対応するスリットを、該幅広開口部分と該幅広開口部分の両端に連通する幅狭開口部とで形成し、
    前記金属膜成形工程で前記サブマウントの実装基準面となる側面に形成される金属膜を、前記幅広開口部分に対応する領域に形成し、
    前記個片化工程では、前記サブマウントの実装基準面となる側面に対応するスリットの前記幅狭開口部分を横切って切断することを特徴とするサブマウントの製造方法。
  2. 前記細いスリットと前記枠状のスリットは、同一幅で形成されることを特徴とする請求項1に記載のサブマウントの製造方法。
  3. 前記基板上に形成された複数の前記サブマウントの隣接する前記サブマウントの間に形成された前記スリットは、前記隣接するサブマウントによって共有されることを特徴とする請求項1または2に記載のサブマウントの製造方法。
  4. 前記スリット形成工程によって形成される前記スリットは、前記サブマウントの対向する2つの側面を形成することを特徴とする請求項1から3のいずれか一項に記載のサブマウントの製造方法。
  5. 前記基板は、シリコン基板であることを特徴とする請求項1から4のいずれか一項に記載のサブマウントの製造方法。
JP2015169482A 2015-08-28 2015-08-28 高精度サブマウント基板及びその製造方法 Active JP6478877B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015169482A JP6478877B2 (ja) 2015-08-28 2015-08-28 高精度サブマウント基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015169482A JP6478877B2 (ja) 2015-08-28 2015-08-28 高精度サブマウント基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017045952A JP2017045952A (ja) 2017-03-02
JP6478877B2 true JP6478877B2 (ja) 2019-03-06

Family

ID=58210244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015169482A Active JP6478877B2 (ja) 2015-08-28 2015-08-28 高精度サブマウント基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP6478877B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11895779B2 (en) 2018-09-20 2024-02-06 Sumitomo Precision Products Co., Ltd. Substrate processing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927566A (ja) * 1995-07-12 1997-01-28 Tokuyama Corp サブマウントの製造方法
JP3416001B2 (ja) * 1996-09-10 2003-06-16 シャープ株式会社 半導体装置の製造方法
JP3617368B2 (ja) * 1999-04-02 2005-02-02 株式会社村田製作所 マザー基板および子基板ならびにその製造方法
JP2003046181A (ja) * 2001-07-27 2003-02-14 Ricoh Co Ltd サブマウント、半導体装置およびサブマウントの製造方法
JP2005268505A (ja) * 2004-03-18 2005-09-29 Fujikura Ltd 多層配線板およびその製造方法
JP6060509B2 (ja) * 2012-03-29 2017-01-18 大日本印刷株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
JP2017045952A (ja) 2017-03-02

Similar Documents

Publication Publication Date Title
KR100650538B1 (ko) 반도체 장치의 제조 방법
EP3018701A1 (en) Method for fabrication of semiconductor part, circuit substrate and electronic device comprising semiconductor part, and method for dicing of substrate
JP5145593B2 (ja) 重ねられた要素から成る微細構造の集合的な製作方法
JPH11109184A (ja) 光デバイス実装用基板及び光モジュール
US8030180B2 (en) Method of manufacturing a semiconductor device
JP6478877B2 (ja) 高精度サブマウント基板及びその製造方法
JP6779283B2 (ja) オプトエレクトロニクス部品の製造方法
US7338839B2 (en) Method for producing an electrical component
US9806495B2 (en) Optical module, method for fabricating the same
JP6504978B2 (ja) サブマウントの製造方法
JP6336895B2 (ja) 基板および基板の製造方法
JP2003086900A (ja) 半導体レーザ装置、半導体レーザ装置の製造方法
JPH08291000A (ja) 結晶体のエッチング方法
JP6382084B2 (ja) チップ部品製造方法
JP2013062372A (ja) デバイスウェハ及びデバイスウェハの切断方法
JP4967283B2 (ja) 半導体光学装置
JP6005571B2 (ja) 金属膜積層セラミックス基板溝加工用ツール
WO2003044841A2 (en) Method of dicing a complex topologically structured wafer
JP2014067858A (ja) 積層セラミックス基板の分断方法
US20230261437A1 (en) Patterned wafer microruler for overspray screening of laser anti-reflective and/or highly reflective facet coatings
JP4723275B2 (ja) 半導体装置および半導体装置の製造方法
CN111902913B (zh) 半导体装置的制造方法
JP2009119558A (ja) 半導体装置の製造方法
JPH10206699A (ja) 光伝送モジュール用基板およびその製造方法ならびに光伝送モジュール
JP5045829B2 (ja) 水晶片集合体及び水晶振動子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190205

R150 Certificate of patent or registration of utility model

Ref document number: 6478877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150