JP3416001B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3416001B2 JP3416001B2 JP23873896A JP23873896A JP3416001B2 JP 3416001 B2 JP3416001 B2 JP 3416001B2 JP 23873896 A JP23873896 A JP 23873896A JP 23873896 A JP23873896 A JP 23873896A JP 3416001 B2 JP3416001 B2 JP 3416001B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- hole
- unit
- slit
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000000034 method Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 25
- 239000000853 adhesive Substances 0.000 claims description 19
- 230000001070 adhesive effect Effects 0.000 claims description 19
- 238000005520 cutting process Methods 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims 2
- 239000003822 epoxy resin Substances 0.000 description 11
- 229920000647 polyepoxide Polymers 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000006854 communication Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 102100027340 Slit homolog 2 protein Human genes 0.000 description 5
- 101710133576 Slit homolog 2 protein Proteins 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 239000012467 final product Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Light Receiving Elements (AREA)
- Die Bonding (AREA)
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に家電製品やパーソナルコンピュータ等
のオフィスオートメーション製品に使用されるリモコン
受光装置や赤外線光空間伝送素子等の表面実装型半導体
装置の製造方法に関する。
方法に関し、特に家電製品やパーソナルコンピュータ等
のオフィスオートメーション製品に使用されるリモコン
受光装置や赤外線光空間伝送素子等の表面実装型半導体
装置の製造方法に関する。
【０００２】
【従来の技術】近年、パーソナルコンピュータや携帯端
末機器の普及により、各機器間で各データ等の相互通信
が一般的になって来ている。その通信手段としてハード
ウェア面では、各機器の端末に通信用コネクタを設置
し、コネクタ間を導通ケーブルで継ぐ有線方式が主流を
占めている。
末機器の普及により、各機器間で各データ等の相互通信
が一般的になって来ている。その通信手段としてハード
ウェア面では、各機器の端末に通信用コネクタを設置
し、コネクタ間を導通ケーブルで継ぐ有線方式が主流を
占めている。
【０００３】しかし、各機器数の増加により配線数も増
加し複雑化、乱雑化してきていることと、端末機器の普
及によりホストコンピュータへのより手軽な通信が要求
されていることから、赤外光線を利用して各機器間の相
互通信を行う受光・発光空間伝送素子が開発、製品化さ
れている。光通信のハードウェアとして最も一般的なも
のは赤外線リモコンであるが、光空間伝送素子は赤外線
リモコンよりも多量の情報をより速く通信することを目
的として開発されている。
加し複雑化、乱雑化してきていることと、端末機器の普
及によりホストコンピュータへのより手軽な通信が要求
されていることから、赤外光線を利用して各機器間の相
互通信を行う受光・発光空間伝送素子が開発、製品化さ
れている。光通信のハードウェアとして最も一般的なも
のは赤外線リモコンであるが、光空間伝送素子は赤外線
リモコンよりも多量の情報をより速く通信することを目
的として開発されている。
【０００４】また、赤外線リモコンに関しても、双方向
通信や高速通信の動向があり、光空間伝送素子と融合し
ていく状況にある。
通信や高速通信の動向があり、光空間伝送素子と融合し
ていく状況にある。
【０００５】以下、図面を参照して従来例による光空間
伝送素子について説明する。図１４（ａ）及び（ｂ）は
それぞれ、従来例による光空間伝送素子の製造工程にお
ける上面図及び側面図、図１５（ａ）及び（ｂ）はそれ
ぞれ、図１４の工程に続く上面図及び側面図、図１６
（ａ）及び（ｂ）はそれぞれ、最終的に得られる光空間
伝送素子の上面図及び側面図である。
伝送素子について説明する。図１４（ａ）及び（ｂ）は
それぞれ、従来例による光空間伝送素子の製造工程にお
ける上面図及び側面図、図１５（ａ）及び（ｂ）はそれ
ぞれ、図１４の工程に続く上面図及び側面図、図１６
（ａ）及び（ｂ）はそれぞれ、最終的に得られる光空間
伝送素子の上面図及び側面図である。
【０００６】まず、図１４（ａ）及び（ｂ）に示すよう
に、金属製リードフレーム１００（主に鉄材が主流）に
対して、受光チップ１０１を導電性接着剤１０２（Ａｇ
ペースト等）によって接着、導通させる。次に、金線１
０３で金属製リードフレーム１００と受光用チップ１０
１の電極部１０４とを接続（ワイヤーボンド）する。
に、金属製リードフレーム１００（主に鉄材が主流）に
対して、受光チップ１０１を導電性接着剤１０２（Ａｇ
ペースト等）によって接着、導通させる。次に、金線１
０３で金属製リードフレーム１００と受光用チップ１０
１の電極部１０４とを接続（ワイヤーボンド）する。
【０００７】次に、図１５（ａ）及び（ｂ）に示すよう
に、ワイヤーボンドした素子の保護及び光学特性を得る
ために、トランスファーモールド方式により、赤外光は
透過し、可視光については遮光する熱硬化性エポキシ樹
脂（ＴＭ樹脂）１０５によって、受光チップ１０１を覆
うように成形する。ここで、レンズ１０６を一体的に成
型している。
に、ワイヤーボンドした素子の保護及び光学特性を得る
ために、トランスファーモールド方式により、赤外光は
透過し、可視光については遮光する熱硬化性エポキシ樹
脂（ＴＭ樹脂）１０５によって、受光チップ１０１を覆
うように成形する。ここで、レンズ１０６を一体的に成
型している。
【０００８】次に、金属製リードフレーム１００の不要
部分を切断し、金属製リードフレーム１００の１０７を
外部接続用のリードとして二方向に折り曲げることによ
り、図１６（ａ）及び（ｂ）に示すような構造を得る。
部分を切断し、金属製リードフレーム１００の１０７を
外部接続用のリードとして二方向に折り曲げることによ
り、図１６（ａ）及び（ｂ）に示すような構造を得る。
【０００９】なお、現状では光空間伝送素子は、図１６
に示すようなリードタイプのみであり、リードレスタイ
プのものは無い。
に示すようなリードタイプのみであり、リードレスタイ
プのものは無い。
【００１０】次に、リードレスタイプの表面実装型の赤
外線リモコン受光ユニットの製造方法について説明す
る。図１７は複数のユニット取りが可能な切断前の回路
基板の斜視図、図１８は図１７の各ユニットの拡大図で
ある。図１７及び図１８に示すように、配線パターン２
００の施された回路基板２０１に導電性接着剤２０２に
よって、受光チップ２０３、ＩＣチップ２０４、チップ
抵抗２０５、チップコンデンサ２０６等の電子部品を接
着させる。２０７はスルーホールであり、回路基板２０
１の両面の導通を図るとともに、基板の個別切断後は、
端面電極として機能する。
外線リモコン受光ユニットの製造方法について説明す
る。図１７は複数のユニット取りが可能な切断前の回路
基板の斜視図、図１８は図１７の各ユニットの拡大図で
ある。図１７及び図１８に示すように、配線パターン２
００の施された回路基板２０１に導電性接着剤２０２に
よって、受光チップ２０３、ＩＣチップ２０４、チップ
抵抗２０５、チップコンデンサ２０６等の電子部品を接
着させる。２０７はスルーホールであり、回路基板２０
１の両面の導通を図るとともに、基板の個別切断後は、
端面電極として機能する。
【００１１】ここで、回路基板２０１としてはガラスエ
ポキシ基材を使用し、配線パターン２００としては約３
５μｍ厚のＣｕ箔の上にＮｉメッキ、さらにＡｕメッキ
を施してワイヤーボンドが可能となるようにしている。
また、導電性接着剤２０２は、フィラーとしてＡｇ粉、
接着成分としてエポキシ樹脂をそれぞれ８：２の割合で
混練したＡｇペーストを使用している。
ポキシ基材を使用し、配線パターン２００としては約３
５μｍ厚のＣｕ箔の上にＮｉメッキ、さらにＡｕメッキ
を施してワイヤーボンドが可能となるようにしている。
また、導電性接着剤２０２は、フィラーとしてＡｇ粉、
接着成分としてエポキシ樹脂をそれぞれ８：２の割合で
混練したＡｇペーストを使用している。
【００１２】次に、金線２０８で電子部品と各配線パタ
ーン２００間等をワイヤーボンドする。
ーン２００間等をワイヤーボンドする。
【００１３】次に、電子部品を接着、ワイヤーボンドを
完了した回路基板２０１の上部に、図１９に示すよう
に、熱可塑性樹脂（ＰＰＳ）で形成した樹脂枠２０９を
エポキシ樹脂によって貼り合わせる。この樹脂枠２０９
には、各ユニットの電子部品に相当する箇所に孔部２１
０が形成されている。さらに、この樹脂枠２０９の裏面
側には、後述するように、最終形状における金属性ケー
スのフックを嵌合させるための段差も形成されている。
完了した回路基板２０１の上部に、図１９に示すよう
に、熱可塑性樹脂（ＰＰＳ）で形成した樹脂枠２０９を
エポキシ樹脂によって貼り合わせる。この樹脂枠２０９
には、各ユニットの電子部品に相当する箇所に孔部２１
０が形成されている。さらに、この樹脂枠２０９の裏面
側には、後述するように、最終形状における金属性ケー
スのフックを嵌合させるための段差も形成されている。
【００１４】次に、各孔部２１０に赤外線透過、可視光
遮光の２液性エポキシ樹脂２１１を注入、封止する。
遮光の２液性エポキシ樹脂２１１を注入、封止する。
【００１５】その後、縦方向のＡライン、横方向のＢラ
インに沿ってダイシング前の位置補正を行った後、両ラ
インに沿ってダイシングカットして、図２０に示すよう
な単品状態となった各ユニットを得る。図２０におい
て、２１２が金属性ケースのフックを嵌合させるための
段差である。
インに沿ってダイシング前の位置補正を行った後、両ラ
インに沿ってダイシングカットして、図２０に示すよう
な単品状態となった各ユニットを得る。図２０におい
て、２１２が金属性ケースのフックを嵌合させるための
段差である。
【００１６】なお、上記ダイシングカット前の位置補正
の時間は、各ライン毎に約３０秒を要する。また、ダイ
シングのスピードは１０ｍｍ／秒程度である。
の時間は、各ライン毎に約３０秒を要する。また、ダイ
シングのスピードは１０ｍｍ／秒程度である。
【００１７】次に、電磁波シールドのため、図２１のよ
うに、各ユニットに受光部分２１３が開口した金属性ケ
ース２１４を覆いかぶせ、前記段差２１２に金属性ケー
ス２１４のフック部２１５を引っ掛けて嵌合させる。図
２２はその嵌合状態を示すための、図２１のＣ面断面図
である。
うに、各ユニットに受光部分２１３が開口した金属性ケ
ース２１４を覆いかぶせ、前記段差２１２に金属性ケー
ス２１４のフック部２１５を引っ掛けて嵌合させる。図
２２はその嵌合状態を示すための、図２１のＣ面断面図
である。
【００１８】以下、特性検査、外観検査、テーピング、
防湿包装等を経て完成品を得る。このようにして得られ
る表面実装型の半導体装置はリードタイプに比べ厚みを
薄くできる利点がある。
防湿包装等を経て完成品を得る。このようにして得られ
る表面実装型の半導体装置はリードタイプに比べ厚みを
薄くできる利点がある。
【００１９】
【発明が解決しようとする課題】ところで、上述のよう
に、多連取りの回路基板に対して樹脂枠を貼り合わせた
後、この基板を個々のユニットに分断するためにダイシ
ングカットするのであるが、このダイシングカットに際
して、以下のような問題があった。
に、多連取りの回路基板に対して樹脂枠を貼り合わせた
後、この基板を個々のユニットに分断するためにダイシ
ングカットするのであるが、このダイシングカットに際
して、以下のような問題があった。
【００２０】まず、ダイシングカットの前には基板の縦
横の位置調整を行った後に、さらに縦横にそれぞれダイ
シングカットを行わなければならず、工程数が多かっ
た。
横の位置調整を行った後に、さらに縦横にそれぞれダイ
シングカットを行わなければならず、工程数が多かっ
た。
【００２１】また、回路基板に対して樹脂枠を貼り合わ
せるのにはエポキシ樹脂を使用しており、孔部２１０に
対する封止用樹脂としてもエポキシ樹脂を用いている。
ところが、エポキシ樹脂は熱収縮を起こすので、図１９
に示した基板が反ってしまうという場合があった。この
結果、樹脂枠を貼り合わせた基板をダイシングカットす
る際に、この基板にダイシング用に固定するためのダイ
シングシート（粘着面のあるシート）を貼りあわせるの
が困難になるという問題があった。
せるのにはエポキシ樹脂を使用しており、孔部２１０に
対する封止用樹脂としてもエポキシ樹脂を用いている。
ところが、エポキシ樹脂は熱収縮を起こすので、図１９
に示した基板が反ってしまうという場合があった。この
結果、樹脂枠を貼り合わせた基板をダイシングカットす
る際に、この基板にダイシング用に固定するためのダイ
シングシート（粘着面のあるシート）を貼りあわせるの
が困難になるという問題があった。
【００２２】また、多連取りの回路基板と樹脂枠の貼り
合わせの際、接着用のエポキシ樹脂が樹脂枠に設けた段
差２１２にもエポキシ樹脂が回り込んでしまうという場
合がある。このように、段差２１２にエポキシ樹脂が入
り込むと、金属性ケースのフック部２１５がかかりにく
くなってしまう。
合わせの際、接着用のエポキシ樹脂が樹脂枠に設けた段
差２１２にもエポキシ樹脂が回り込んでしまうという場
合がある。このように、段差２１２にエポキシ樹脂が入
り込むと、金属性ケースのフック部２１５がかかりにく
くなってしまう。
【００２３】そこで、本発明の目的は、多連取りの基板
から各ユニットをダイシングする際の工程を簡易にす
る、また、金属性ケースのフックを嵌合させる段差に樹
脂が回り込まないような半導体装置の製造方法を提供す
ることにある。
から各ユニットをダイシングする際の工程を簡易にす
る、また、金属性ケースのフックを嵌合させる段差に樹
脂が回り込まないような半導体装置の製造方法を提供す
ることにある。
【００２４】
【課題を解決するための手段】上記目的を達成するため
に本発明の請求項１は、複数のユニット回路が縦横に形
成された回路基板をダイシングカットして、個別のユニ
ット回路基板に分断する半導体装置の製造方法におい
て、予め、前記回路基板に、前記個別のユニット回路基
板に相当する領域を縦横のいずれか一方向に関して互い
に間隔を設けて配列し、その一方向に垂直な方向に関し
て並ぶ前記領域の間のラインに沿って断続的に、前記各
ユニット回路毎にスリット孔を形成し、且つ該スリット
孔の長さを、分断後の個別のユニット回路基板の端面長
よりも長くなるよう設定し、前記一方向に垂直な方向に
ダイシングカットすることを特徴とする。
に本発明の請求項１は、複数のユニット回路が縦横に形
成された回路基板をダイシングカットして、個別のユニ
ット回路基板に分断する半導体装置の製造方法におい
て、予め、前記回路基板に、前記個別のユニット回路基
板に相当する領域を縦横のいずれか一方向に関して互い
に間隔を設けて配列し、その一方向に垂直な方向に関し
て並ぶ前記領域の間のラインに沿って断続的に、前記各
ユニット回路毎にスリット孔を形成し、且つ該スリット
孔の長さを、分断後の個別のユニット回路基板の端面長
よりも長くなるよう設定し、前記一方向に垂直な方向に
ダイシングカットすることを特徴とする。
【００２５】
【００２６】
【００２７】請求項２は、複数のユニット回路が縦横に
形成された回路基板の上に、前記各ユニット回路が露出
するような孔部が形成された貼り合わせ基材が接着され
た基板をダイシングカットして、個別のユニット基板に
分断する半導体装置の製造方法において、予め、前記回
路基板に、前記個別のユニット回路基板に相当する領域
を縦横のいずれか一方向に関して互いに間隔を設けて配
列し、その一方向に垂直な方向に関して並ぶ前記領域の
間のラインに沿って断続的に、前記各ユニット回路毎に
スリット孔を形成するとともに、前記貼り合わせ基材の
前記スリット孔に対向する箇所にそのスリット孔に重な
るように開口した孔部を形成し、且つ前記スリット孔お
よび孔部の長さを、分断後の個別のユニット回路基板の
端面長よりも長くなるよう設定し、前記回路基板のスリ
ット孔に対向するよう設けられた前記貼り合わせ基材の
孔部に、該孔部の内方に向かう突出部を形成し、且つ前
記突出部の底面が、前記回路基板と貼り合わせ基材との
接着面から離間するようにし、前記一方向に垂直な方向
にダイシングカットすることを特徴とする。
形成された回路基板の上に、前記各ユニット回路が露出
するような孔部が形成された貼り合わせ基材が接着され
た基板をダイシングカットして、個別のユニット基板に
分断する半導体装置の製造方法において、予め、前記回
路基板に、前記個別のユニット回路基板に相当する領域
を縦横のいずれか一方向に関して互いに間隔を設けて配
列し、その一方向に垂直な方向に関して並ぶ前記領域の
間のラインに沿って断続的に、前記各ユニット回路毎に
スリット孔を形成するとともに、前記貼り合わせ基材の
前記スリット孔に対向する箇所にそのスリット孔に重な
るように開口した孔部を形成し、且つ前記スリット孔お
よび孔部の長さを、分断後の個別のユニット回路基板の
端面長よりも長くなるよう設定し、前記回路基板のスリ
ット孔に対向するよう設けられた前記貼り合わせ基材の
孔部に、該孔部の内方に向かう突出部を形成し、且つ前
記突出部の底面が、前記回路基板と貼り合わせ基材との
接着面から離間するようにし、前記一方向に垂直な方向
にダイシングカットすることを特徴とする。
【００２８】請求項３は、複数のユニット回路が縦横に
形成された回路基板の上に、前記各ユニット回路が露出
するような孔部が形成された貼り合わせ基材が接着され
た基板をダイシングカットして、個別のユニット基板に
分断する半導体装置の製造方法において、予め、前記回
路基板に、前記個別のユニット回路基板に相当する領域
を縦横のいずれか一方向に関して互いに間隔を設けて配
列し、その一方向に垂直な方向に関して並ぶ前記領域の
間のラインに沿って断続的に、前記各ユニット回路毎に
スリット孔を形成するとともに、前記貼り合わせ基材の
前記スリット孔に対向する箇所にそのスリット孔に重な
るように開口した孔部を形成し、且つ前記スリット孔お
よび孔部の長さを、分断後の個別のユニット回路基板の
端面長よりも長くなるよう設定し、前記貼り合わせ基材
の前記孔部に接する底面部に２段からなる段差部を形成
し、且つ該段差部は、前記回路基板への接着面側の段差
によって前記接着面から離間しており、前記一方向に垂
直な方向にダイシングカットすることを特徴とする。
形成された回路基板の上に、前記各ユニット回路が露出
するような孔部が形成された貼り合わせ基材が接着され
た基板をダイシングカットして、個別のユニット基板に
分断する半導体装置の製造方法において、予め、前記回
路基板に、前記個別のユニット回路基板に相当する領域
を縦横のいずれか一方向に関して互いに間隔を設けて配
列し、その一方向に垂直な方向に関して並ぶ前記領域の
間のラインに沿って断続的に、前記各ユニット回路毎に
スリット孔を形成するとともに、前記貼り合わせ基材の
前記スリット孔に対向する箇所にそのスリット孔に重な
るように開口した孔部を形成し、且つ前記スリット孔お
よび孔部の長さを、分断後の個別のユニット回路基板の
端面長よりも長くなるよう設定し、前記貼り合わせ基材
の前記孔部に接する底面部に２段からなる段差部を形成
し、且つ該段差部は、前記回路基板への接着面側の段差
によって前記接着面から離間しており、前記一方向に垂
直な方向にダイシングカットすることを特徴とする。
【００２９】請求項１、２、３によれば、従来の製造方
法では縦横２方向の位置補正と、その後に縦横２方向の
ダイシングカットが必要であったのに対して、スリット
の形成された一方向に垂直な方向のダイシングカットと
そのための位置補正のみでよいので、大幅な工程削減が
可能となる。
法では縦横２方向の位置補正と、その後に縦横２方向の
ダイシングカットが必要であったのに対して、スリット
の形成された一方向に垂直な方向のダイシングカットと
そのための位置補正のみでよいので、大幅な工程削減が
可能となる。
【００３０】なお、前記回路基板のスリット孔に、前記
ユニット回路を形成した内方に向かう切り欠き部を形成
すれば、予め回路基板に形成する切り欠きが、最終的に
半導体装置を覆うケースとの嵌合部となる。この切り欠
きは本発明の大きな特徴である回路基板のスリットと同
じ箇所に形成すればよいので、形成工程をほぼ同時に行
うことができ、工程数を少なく抑えることができる。
ユニット回路を形成した内方に向かう切り欠き部を形成
すれば、予め回路基板に形成する切り欠きが、最終的に
半導体装置を覆うケースとの嵌合部となる。この切り欠
きは本発明の大きな特徴である回路基板のスリットと同
じ箇所に形成すればよいので、形成工程をほぼ同時に行
うことができ、工程数を少なく抑えることができる。
【００３１】特に請求項２によれば、回路基板のスリッ
ト孔に対向するよう設けられた前記貼り合わせ基材の孔
部に、該孔部の内方に向かう突出部を形成しており、こ
の突出部が最終的に半導体装置を覆うケースとの嵌合部
となる。この突出部の底面は、前記回路基板と貼り合わ
せ基材との接着面から離間しているので、接着面の接着
剤がはみ出しても、突出部にまで回り込むことはなく、
ケースとの嵌合を確実に行うことができる。
ト孔に対向するよう設けられた前記貼り合わせ基材の孔
部に、該孔部の内方に向かう突出部を形成しており、こ
の突出部が最終的に半導体装置を覆うケースとの嵌合部
となる。この突出部の底面は、前記回路基板と貼り合わ
せ基材との接着面から離間しているので、接着面の接着
剤がはみ出しても、突出部にまで回り込むことはなく、
ケースとの嵌合を確実に行うことができる。
【００３２】特に請求項３によれば、貼り合わせ基材の
端面部の、前記回路基板との接着面側に２段からなる段
差部を形成しており、この段差部がケースとの嵌合部と
なる。この段差部も、前記回路基板と貼り合わせ基材と
の接着面から離間しているので、接着面の接着剤がはみ
出しても、突出部にまで回り込むことはなく、ケースと
の嵌合を確実に行うことができる。
端面部の、前記回路基板との接着面側に２段からなる段
差部を形成しており、この段差部がケースとの嵌合部と
なる。この段差部も、前記回路基板と貼り合わせ基材と
の接着面から離間しているので、接着面の接着剤がはみ
出しても、突出部にまで回り込むことはなく、ケースと
の嵌合を確実に行うことができる。
【００３３】
【発明の実施の形態】本発明の一実施例によるリードレ
スタイプの表面実装型の赤外線リモコン受光ユニットの
製造方法について、図１乃至図５を参照して説明する。
図１は複数のユニット回路基板取りが可能な切断前の回
路基板の斜視図、図２は図１の各ユニット部の拡大図で
ある。
スタイプの表面実装型の赤外線リモコン受光ユニットの
製造方法について、図１乃至図５を参照して説明する。
図１は複数のユニット回路基板取りが可能な切断前の回
路基板の斜視図、図２は図１の各ユニット部の拡大図で
ある。
【００３４】本発明による回路基板１には、図１に示す
ように、後工程で個別に分断される各ユニット回路基板
Ｄに対応して、Ｐ方向に各ユニットＤの端面長ａより長
いスリット２が複数個、断続的に形成されている。一
方、Ｑ方向のスリット２、２間の幅は各ユニットの端面
長ｂとほぼ同じである。また、Ｑ方向には複数のスルー
ホール３が連続的に形成されている。このスルーホール
３は、回路基板１の表裏の回路配線を接続する機能と、
製品完成時における側面外部電極の機能を有している。
ように、後工程で個別に分断される各ユニット回路基板
Ｄに対応して、Ｐ方向に各ユニットＤの端面長ａより長
いスリット２が複数個、断続的に形成されている。一
方、Ｑ方向のスリット２、２間の幅は各ユニットの端面
長ｂとほぼ同じである。また、Ｑ方向には複数のスルー
ホール３が連続的に形成されている。このスルーホール
３は、回路基板１の表裏の回路配線を接続する機能と、
製品完成時における側面外部電極の機能を有している。
【００３５】また、スリット２には、図２に示すよう
に、後工程において金属性ケース等のフックを引っ掛け
るためのユニットの内方に向かう嵌合用の切り欠き部４
が形成されている。
に、後工程において金属性ケース等のフックを引っ掛け
るためのユニットの内方に向かう嵌合用の切り欠き部４
が形成されている。
【００３６】なお、回路基板１はスリット５を介して、
隣の回路基板と接続されている。このスリット５は、回
路基板１の接続体全体の反りを少なくする作用を有す
る。また、回路基板１には配線パターン６が形成されて
いる。
隣の回路基板と接続されている。このスリット５は、回
路基板１の接続体全体の反りを少なくする作用を有す
る。また、回路基板１には配線パターン６が形成されて
いる。
【００３７】上記回路基板１の材質としてはガラスエポ
キシを用いている。また、配線パターン６の材質として
はＣｕをベースとし、その上にＮｉ、Ａｕのメッキを順
次形成している。上記配線パターン６の内、６’は受光
素子搭載部である。
キシを用いている。また、配線パターン６の材質として
はＣｕをベースとし、その上にＮｉ、Ａｕのメッキを順
次形成している。上記配線パターン６の内、６’は受光
素子搭載部である。
【００３８】次に、図３に示すように、上記回路基板１
の上部に貼り合わせ基材７を貼りあわせる。貼り合わせ
には多層プレス装置等を使用する。貼り合わせ基材７に
は、回路基板１の受光素子搭載部６’に対向する部分を
開口した孔部８、回路基板１のスルーホール３に対向す
る部分を開口した孔部９及び回路基板１のスリット２と
重なるように開口した孔部１０とが形成されている。こ
の貼り合わせ基材７の材料としては、ガラスエポキシ基
板やコンポジット基板（積層基板）を使用することがで
きる。図３のユニット回路基板単位の拡大図を図４に示
す。
の上部に貼り合わせ基材７を貼りあわせる。貼り合わせ
には多層プレス装置等を使用する。貼り合わせ基材７に
は、回路基板１の受光素子搭載部６’に対向する部分を
開口した孔部８、回路基板１のスルーホール３に対向す
る部分を開口した孔部９及び回路基板１のスリット２と
重なるように開口した孔部１０とが形成されている。こ
の貼り合わせ基材７の材料としては、ガラスエポキシ基
板やコンポジット基板（積層基板）を使用することがで
きる。図３のユニット回路基板単位の拡大図を図４に示
す。
【００３９】次に、図４に示すように、受光素子１１
を、孔部８を通して回路基板１の配線上に導電性接着剤
（Ａｇペースト）１２によって固着、導通させる。さら
に、金線１３で受光素子１１と他の回路配線６とをワイ
ヤーボンドする。
を、孔部８を通して回路基板１の配線上に導電性接着剤
（Ａｇペースト）１２によって固着、導通させる。さら
に、金線１３で受光素子１１と他の回路配線６とをワイ
ヤーボンドする。
【００４０】その後、孔部８内に赤外光を透過し、可視
光を遮光する熱硬化性エポキシ樹脂１４で受光素子１１
を封止、保護する。
光を遮光する熱硬化性エポキシ樹脂１４で受光素子１１
を封止、保護する。
【００４１】次に、基板全体を横方向（Ｑ方向）にのみ
ダイシングカット前の位置補正をした後、孔部９に沿っ
てダイシングカットを行う。ここで、縦方向（Ｐ方向）
のユニット間には、スリット２及びその上部に位置する
孔部１０が形成されているので、Ｑ方向のカットのみで
各ユニット基板が個別に分断されることになる。この個
別に分断されたユニット基板の斜視図を図５に示す。図
２で説明した回路基板１の切り欠き部４が、図５に示す
ような形で現れる。この切り欠き部４が、このユニット
をさらに覆うケース等が嵌合する段差となる。
ダイシングカット前の位置補正をした後、孔部９に沿っ
てダイシングカットを行う。ここで、縦方向（Ｐ方向）
のユニット間には、スリット２及びその上部に位置する
孔部１０が形成されているので、Ｑ方向のカットのみで
各ユニット基板が個別に分断されることになる。この個
別に分断されたユニット基板の斜視図を図５に示す。図
２で説明した回路基板１の切り欠き部４が、図５に示す
ような形で現れる。この切り欠き部４が、このユニット
をさらに覆うケース等が嵌合する段差となる。
【００４２】図６は、図５のユニットを覆うケースの一
例を示す斜視図である。このケース１５は、耐熱樹脂か
らなり、レンズ部１６を有している。図示しないが、こ
のケース１５の内壁には前記図５のユニット基板の切り
欠き４と嵌合する突出部が形成されている。また、この
ケース１５は、レンズ部１６からの光がケースの取り付
け面と平行に出射されることを前提としており、その際
にレンズの重みでバランスが崩れるのを防止するため
に、支柱１７を設けている。
例を示す斜視図である。このケース１５は、耐熱樹脂か
らなり、レンズ部１６を有している。図示しないが、こ
のケース１５の内壁には前記図５のユニット基板の切り
欠き４と嵌合する突出部が形成されている。また、この
ケース１５は、レンズ部１６からの光がケースの取り付
け面と平行に出射されることを前提としており、その際
にレンズの重みでバランスが崩れるのを防止するため
に、支柱１７を設けている。
【００４３】図７（ａ），（ｂ），（ｃ），（ｄ）はそ
れぞれ、上記ユニット基板にケース１５を嵌合させた状
態を示す上面図、正面図、側面図及び裏面図である。
れぞれ、上記ユニット基板にケース１５を嵌合させた状
態を示す上面図、正面図、側面図及び裏面図である。
【００４４】また、図８は図５のユニット基板を覆う他
のケースの斜視図である。図中、１８は窓部、１９は図
５の切り欠き４と嵌合するフックである。
のケースの斜視図である。図中、１８は窓部、１９は図
５の切り欠き４と嵌合するフックである。
【００４５】以上説明した本実施例によれば、基板の縦
方向（Ｐ方向）はユニット間に孔部１０（及びスリット
２）が形成されているので、基板全体を横方向（Ｑ方
向）にのみダイシングカット前の位置補正を行った後、
孔部９に沿ってダイシングカットを行うのみで、各ユニ
ット基板が個別に分断されることになる。つまり、従来
は縦横２方向の位置補正と、その後に縦横２方向のダイ
シングカットが必要であったが、本実施例によれば一方
向の位置補正とダイシングカットのみでよいので、大幅
な工程削減が可能となる。
方向（Ｐ方向）はユニット間に孔部１０（及びスリット
２）が形成されているので、基板全体を横方向（Ｑ方
向）にのみダイシングカット前の位置補正を行った後、
孔部９に沿ってダイシングカットを行うのみで、各ユニ
ット基板が個別に分断されることになる。つまり、従来
は縦横２方向の位置補正と、その後に縦横２方向のダイ
シングカットが必要であったが、本実施例によれば一方
向の位置補正とダイシングカットのみでよいので、大幅
な工程削減が可能となる。
【００４６】また、基板の縦横両方向に孔部９、１０
（及びスリット２）が形成されているので、エポキシ樹
脂の熱収縮による基板の反りをこれらの孔部が吸収する
こととなり、基板全体の反りを従来よりも大きく抑制で
きる。この結果、ダイシングカットの際の製品を固定す
るためのダイシングシートへの貼りつけも容易となり、
製造の簡易化に寄与できる。
（及びスリット２）が形成されているので、エポキシ樹
脂の熱収縮による基板の反りをこれらの孔部が吸収する
こととなり、基板全体の反りを従来よりも大きく抑制で
きる。この結果、ダイシングカットの際の製品を固定す
るためのダイシングシートへの貼りつけも容易となり、
製造の簡易化に寄与できる。
【００４７】さらに本実施例によれば、最終的にユニッ
ト基板を覆うケースとの嵌合部となる回路基板１の切り
欠き４はスリット２と同じ箇所に形成すればよいので、
形成工程をほぼ同時に行うことができ、工程数を少なく
抑えることができる。
ト基板を覆うケースとの嵌合部となる回路基板１の切り
欠き４はスリット２と同じ箇所に形成すればよいので、
形成工程をほぼ同時に行うことができ、工程数を少なく
抑えることができる。
【００４８】図９は本発明の他の実施例を示す回路基板
の斜視図、図１０は図９の各ユニットの拡大図、図１１
は最終製品の断面図である。この実施例は、縦横に孔部
を設ける点については図１乃至５の実施例と同様である
ので、ここでは異なる点についてのみ説明する。なお、
同一機能部分には同一記号を付している。
の斜視図、図１０は図９の各ユニットの拡大図、図１１
は最終製品の断面図である。この実施例は、縦横に孔部
を設ける点については図１乃至５の実施例と同様である
ので、ここでは異なる点についてのみ説明する。なお、
同一機能部分には同一記号を付している。
【００４９】上述の図１乃至図５の実施例と異なる点
は、最終的にユニットを覆うケース２０との嵌合の構造
である。本実施例では、上記実施例の切り欠き４に相当
する箇所の貼り合わせ基材７側に、図９及び図１０に示
すように、突出部２１を形成している。この突出部２１
がケース等との嵌合用フックの機能を有する。
は、最終的にユニットを覆うケース２０との嵌合の構造
である。本実施例では、上記実施例の切り欠き４に相当
する箇所の貼り合わせ基材７側に、図９及び図１０に示
すように、突出部２１を形成している。この突出部２１
がケース等との嵌合用フックの機能を有する。
【００５０】そして、この突出部２１には、回路基板１
とこの上に接続される貼り合わせ基材７との接続部のエ
ポキシ接着剤１２の回り込みによってケースとの嵌合の
不具合が生じないように、２２のように段差を設けてい
る。
とこの上に接続される貼り合わせ基材７との接続部のエ
ポキシ接着剤１２の回り込みによってケースとの嵌合の
不具合が生じないように、２２のように段差を設けてい
る。
【００５１】ここでは、２２の距離を０．２ｍｍとし
た。これによってケース２０との確実な嵌合を図ること
ができる。
た。これによってケース２０との確実な嵌合を図ること
ができる。
【００５２】図１２は本発明のさらに他の実施例による
回路基板の部分の拡大上面図、図１３は最終製品の断面
図である。この実施例も、縦横に孔部を設ける点につい
ては図１乃至５の実施例と同様であるので、異なる点に
ついてのみ説明する。
回路基板の部分の拡大上面図、図１３は最終製品の断面
図である。この実施例も、縦横に孔部を設ける点につい
ては図１乃至５の実施例と同様であるので、異なる点に
ついてのみ説明する。
【００５３】本実施例においては、図１乃至図５の実施
例の切り欠き４に相当する箇所の貼り合わせ基材側に、
２段からなる段差部２３を設けている。この段差部２３
の、接着面側に位置する２３’は上記実施例と同様、エ
ポキシ接着剤１２の回り込みを避けるためのものであ
る。この２３’の距離も約０．２ｍｍとした。この実施
例によっても、ケース２４との確実な嵌合を図ることが
できる。
例の切り欠き４に相当する箇所の貼り合わせ基材側に、
２段からなる段差部２３を設けている。この段差部２３
の、接着面側に位置する２３’は上記実施例と同様、エ
ポキシ接着剤１２の回り込みを避けるためのものであ
る。この２３’の距離も約０．２ｍｍとした。この実施
例によっても、ケース２４との確実な嵌合を図ることが
できる。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
半導体装置のダイシングカット工程において、従来は縦
横２方向の位置補正と、その後に縦横２方向のダイシン
グカットが必要であったが、一方向の位置補正とダイシ
ングカットのみで済むので、大幅な工程削減が可能とな
る。
半導体装置のダイシングカット工程において、従来は縦
横２方向の位置補正と、その後に縦横２方向のダイシン
グカットが必要であったが、一方向の位置補正とダイシ
ングカットのみで済むので、大幅な工程削減が可能とな
る。
【００５５】また、半導体装置に設けたケースに対する
嵌合部に、半導体装置の基板部分を構成する回路基板と
その上に接着される貼り合わせ基材間の接着剤が回り込
むことを回避でき、確実な嵌合を保証できる。
嵌合部に、半導体装置の基板部分を構成する回路基板と
その上に接着される貼り合わせ基材間の接着剤が回り込
むことを回避でき、確実な嵌合を保証できる。
【図１】本発明の一実施例による半導体装置の製造方法
を説明するための回路基板の斜視図。
を説明するための回路基板の斜視図。
【図２】図１の部分拡大図。
【図３】本発明の一実施例による半導体装置の製造方法
を説明する、図１の工程に続く基板の斜視図。
を説明する、図１の工程に続く基板の斜視図。
【図４】図３の部分拡大図。
【図５】本発明の一実施例によって得られたユニット基
板の斜視図。
板の斜視図。
【図６】図５のユニット基板に嵌合されるケースの斜視
図。
図。
【図７】（ａ）、（ｂ）、（ｃ）及び（ｄ）はそれぞ
れ、図５のユニット基板に図６のケースを嵌合させた状
態の上面図、正面図、側面図及び裏面図。
れ、図５のユニット基板に図６のケースを嵌合させた状
態の上面図、正面図、側面図及び裏面図。
【図８】図５のユニット基板に嵌合される他のケースの
斜視図。
斜視図。
【図９】本発明の他の実施例による半導体装置の製造方
法を説明するための回路基板の斜視図。
法を説明するための回路基板の斜視図。
【図１０】図９の部分拡大図。
【図１１】本発明の他の実施例の最終製品の断面図。
【図１２】本発明のさらに他の実施例による半導体装置
の製造方法を説明するための回路基板の部分拡大図。
の製造方法を説明するための回路基板の部分拡大図。
【図１３】本発明のさらに他の実施例の最終製品の断面
図。
図。
【図１４】（ａ）及び（ｂ）はそれぞれ、従来例による
半導体装置の製造方法を説明するための上面図及び側面
図。
半導体装置の製造方法を説明するための上面図及び側面
図。
【図１５】（ａ）及び（ｂ）はそれぞれ、図１４の工程
に続いて得られる半導体装置の上面図及び側面図。
に続いて得られる半導体装置の上面図及び側面図。
【図１６】（ａ）及び（ｂ）はそれぞれ、図１５の工程
に続いて得られる半導体装置の上面図及び側面図。
に続いて得られる半導体装置の上面図及び側面図。
【図１７】他の従来例による半導体装置の製造方法を説
明するための回路基板の斜視図。
明するための回路基板の斜視図。
【図１８】図１７の部分拡大図。
【図１９】他の従来例による半導体装置の製造方法を説
明する、図１７の工程に続く基板の斜視図。
明する、図１７の工程に続く基板の斜視図。
【図２０】他の従来例によって得られたユニット基板の
斜視図。
斜視図。
【図２１】図２０のユニット基板にケースをかぶせた状
態を示す斜視図。
態を示す斜視図。
【図２２】図２１のＣ面断面図。
１ 回路基板
２ スリット孔
４ 切り欠き部
７ 貼り合わせ基材
８ 孔部
２１ 突出部
２３ 段差部
Ｄ ユニット回路基板
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/301
H01L 21/52
H01L 31/02
Claims (3)
- 【請求項１】 複数のユニット回路が縦横に形成された
回路基板をダイシングカットして、個別のユニット回路
基板に分断する半導体装置の製造方法において、 予め、前記回路基板に、前記個別のユニット回路基板に
相当する領域を縦横のいずれか一方向に関して互いに間
隔を設けて配列し、その一方向に垂直な方向に関して並
ぶ前記領域の間のラインに沿って断続的に、前記各ユニ
ット回路毎にスリット孔を形成し、且つ該スリット孔の
長さを、分断後の個別のユニット回路基板の端面長より
も長くなるよう設定し、 前記一方向に垂直な方向にダイシングカットする ことを
特徴とする半導体装置の製造方法。 - 【請求項２】 複数のユニット回路が縦横に形成された
回路基板の上に、前記各ユニット回路が露出するような
孔部が形成された貼り合わせ基材が接着された基板をダ
イシングカットして、個別のユニット基板に分断する半
導体装置の製造方法において、 予め、前記回路基板に、前記個別のユニット回路基板に
相当する領域を縦横のいずれか一方向に関して互いに間
隔を設けて配列し、その一方向に垂直な方向に関して並
ぶ前記領域の間のラインに沿って断続的に、前記各ユニ
ット回路毎にスリット孔を形成するとともに、前記貼り
合わせ基材の前記スリット孔に対向する箇所にそのスリ
ット孔に重なるように開口した孔部を形成し、且つ前記
スリット孔および孔部の長さを、分断後の個別のユニッ
ト回路基板の端面長よりも長くなるよう設定し、 前記回路基板のスリット孔に対向するよう設けられた前
記貼り合わせ基材の孔部に、該孔部の内方に向かう突出
部を形成し、且つ前記突出部の底面が、前記回路基板と
貼り合わせ基材との接着面から離間するようにし、 前記一方向に垂直な方向にダイシングカットする ことを
特徴とする半導体装置の製造方法。 - 【請求項３】 複数のユニット回路が縦横に形成された
回路基板の上に、前記各ユニット回路が露出するような
孔部が形成された貼り合わせ基材が接着され た基板をダ
イシングカットして、個別のユニット基板に分断する半
導体装置の製造方法において、 予め、前記回路基板に、前記個別のユニット回路基板に
相当する領域を縦横のいずれか一方向に関して互いに間
隔を設けて配列し、その一方向に垂直な方向に関して並
ぶ前記領域の間のラインに沿って断続的に、前記各ユニ
ット回路毎にスリット孔を形成するとともに、前記貼り
合わせ基材の前記スリット孔に対向する箇所にそのスリ
ット孔に重なるように開口した孔部を形成し、且つ前記
スリット孔および孔部の長さを、分断後の個別のユニッ
ト回路基板の端面長よりも長くなるよう設定し、 前記貼り合わせ基材の前記孔部に接する底面部に２段か
らなる段差部を形成し、且つ該段差部は、前記回路基板
への接着面側の段差によって前記接着面から離間してお
り、 前記一方向に垂直な方向にダイシングカットする ことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23873896A JP3416001B2 (ja) | 1996-09-10 | 1996-09-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23873896A JP3416001B2 (ja) | 1996-09-10 | 1996-09-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1092771A JPH1092771A (ja) | 1998-04-10 |
| JP3416001B2 true JP3416001B2 (ja) | 2003-06-16 |
Family
ID=17034529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23873896A Expired - Fee Related JP3416001B2 (ja) | 1996-09-10 | 1996-09-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3416001B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3617368B2 (ja) * | 1999-04-02 | 2005-02-02 | 株式会社村田製作所 | マザー基板および子基板ならびにその製造方法 |
| JP4761493B2 (ja) * | 2001-07-23 | 2011-08-31 | シチズン電子株式会社 | リモコンセンサ |
| JP6478877B2 (ja) * | 2015-08-28 | 2019-03-06 | シチズンファインデバイス株式会社 | 高精度サブマウント基板及びその製造方法 |
-
1996
- 1996-09-10 JP JP23873896A patent/JP3416001B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1092771A (ja) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2954280B2 (ja) | 表面実装可能なオプトデバイス | |
| US5436203A (en) | Shielded liquid encapsulated semiconductor device and method for making the same | |
| US4396936A (en) | Integrated circuit chip package with improved cooling means | |
| US5483740A (en) | Method of making homogeneous thermoplastic semi-conductor chip carrier package | |
| EP0774782B1 (en) | Semiconductor power module | |
| KR0177395B1 (ko) | 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법 | |
| US4819041A (en) | Surface mounted integrated circuit chip package and method for making same | |
| US5827999A (en) | Homogeneous chip carrier package | |
| EP0465143A2 (en) | Molded hybrid IC package and lead frame therefore | |
| US6713677B2 (en) | Housing assembly for an electronic device and method of packaging an electronic device | |
| JP3416001B2 (ja) | 半導体装置の製造方法 | |
| JPH10284873A (ja) | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム | |
| JP3797771B2 (ja) | 赤外線リモートコントロール受光ユニット及びその製造方法 | |
| US7378723B2 (en) | Method and apparatus for decoupling conductive portions of a microelectronic device package | |
| JP4543542B2 (ja) | 半導体装置 | |
| JPH0342860A (ja) | フレキシブルプリント配線板 | |
| JPS6143857B2 (ja) | ||
| JP3072235B2 (ja) | 面実装型リモコン受光ユニット及びその製造方法 | |
| JPH11251488A (ja) | セラミックパッケージ | |
| JP2773707B2 (ja) | 混成集積回路装置の製造方法 | |
| JPH01287934A (ja) | フレキシブルプリント基板へのｉｃチツプ搭載構造 | |
| KR19980027872A (ko) | 칩 카드 | |
| KR100203936B1 (ko) | 모듈 패키지 | |
| JPH0742164U (ja) | 電子部品実装回路基板 | |
| JP2707673B2 (ja) | Ｉｃモジュールおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |