JP6462850B2 - 電流センサ - Google Patents

Description

本発明は、磁気センサを用いて電流を検出する電流センサに係り、特に、隣接した複数の導体に流れる電流を検出する電流センサに関するものである。

回路基板にチップ部品として実装可能な磁気センサ（磁気抵抗効果素子等）を被検出電流が流れる導体の近傍に配置し、磁気センサが検出する磁界の強度を電流の検出値として出力するように構成された電流センサが一般的に知られている。

このような電流センサで幅の広い板状の導体に流れる電流を測定する場合、一般的には、導体の幅方向の中心付近に磁気センサが配置される。しかしながら、高い周波数では、表皮効果により、電流が縁の近くに集中して流れる。この為、幅方向の中心付近に磁気センサを配置した場合、高い周波数において磁気センサの検出感度が低下することが知られている。この場合、被測定電流の周波数がある程度より高くなると、磁気センサ自体では使用可能な周波数帯域であっても、検出信号のレベルが低下する。すなわち、測定可能な電流の周波数帯域が、磁気センサの本来の性能よりも狭くなる。

下記の特許文献１には、扁平な形状の被測定導体における幅方向の中央位置から所定距離だけ離れた位置に磁気センサを配置することで、上述した周波数特性の問題を改善した電流測定方法が記載されている。

特許第４５１５８５５号明細書

上述した周波数特性の問題は、例えば多チャンネルの電流センサにおいて複数の隣接する板状導体に流れる電流をそれぞれ磁気センサにより検出する場合にも生じる。しかしながら、この場合、特許文献１と同様の方法で磁気センサの位置を単に板状導体の縁側へ移動させると、磁気センサが隣の板状導体に近づいてしまうため、隣の板状導体の電流による外来磁場の影響を受け易くなり、測定誤差が大きくなるという別の問題が発生する。この問題を回避するため、例えば板状導体同士の間隔を広げることも考えられるが、この方法では電流センサの全体のサイズが大きくなってしまう。また、板状導体の幅を狭くすることによって実質的に板状導体同士の間隔を広げることも考えられるが、この方法では板状導体の断面積が小さくなることから、抵抗損失が大きくなってしまい、電流の最大定格が制限されてしまう。

本発明はかかる事情に鑑みてなされたものであり、その目的は、測定対象の電流が流れる導体に隣接する別の導体に流れる電流の影響による測定誤差を抑制できるとともに、測定可能な電流の周波数帯域を広げることができる電流センサを提供することにある。

本発明に係る電流センサは、同一の仮想平面上に位置する板面を持ち、互いに平行に延びて並んだ複数の板状の導体と、前記複数の導体に流れる電流を検出する複数の電流検出部とを備える。前記電流検出部は、前記仮想平面と平行な板面を持ち、前記導体を挟んで対向した２枚の板状の磁気シールドと、前記２枚の磁気シールドの間に位置する磁気センサとを有する。前記２枚の磁気シールドは、前記仮想平面と平行かつ前記導体の延伸方向と垂直な幅方向の長さが互いに等しい。前記磁気センサは、前記２枚の磁気シールドの前記幅方向の中心を通り前記仮想平面と垂直な第１仮想線上に位置する。前記導体は、前記２枚の磁気シールドの間に位置し、前記第１仮想線と交わる第１導体部を有する。そして、前記第１導体部の前記幅方向の中心と前記第１仮想線とが前記幅方向において離間している。

上記の構成によれば、前記２枚の磁気シールドの間に前記磁気センサが位置するため、一の前記電流検出部に含まれる前記磁気センサの検出値は、前記２枚の磁気シールドによる磁気シールドの効果により、他の前記電流検出部に含まれる前記導体の電流により発生した外来磁場の影響を受け難くなる。
しかも、前記磁気センサは、前記２枚の磁気シールドの前記幅方向の中心を通り前記仮想平面と垂直な前記第１仮想線上に位置している。そのため、前記磁気センサの検出値は、前記２枚の磁気シールドの前記幅方向における縁側に偏って前記磁気センサを位置させる場合に比べて、前記外来磁場の影響を更に受け難くなり、電流の測定誤差が効果的に抑制される。
また、上記の構成によれば、前記磁気センサが位置する前記第１仮想線と、この第１仮想線と交わりを持った前記第１導体部の前記幅方向の中心とが前記幅方向において離間している。そのため、前記第１導体部の前記幅方向の中心を前記第１仮想線に近接させる場合に比べて、被測定電流の周波数に対する前記磁気センサの検出感度の周波数特性が高域側において改善される。これにより、測定可能な電流の周波数帯域が広がる。

好適に、前記第１導体部の前記幅方向の長さＷに対して、前記磁気シールドの前記幅方向の長さＬは、２×Ｗ以上、かつ、５×Ｗ以下であってよい。この場合、前記第１導体部の前記幅方向の中心と前記第１仮想線とが前記幅方向において離間する距離Ｄは、（Ｗ／２）×（１６／３２）より大きく、かつ、（Ｗ／２）×（２０／３２）より小さい。

上記の構成によれば、前記２枚の磁気シールドの磁気シールド作用による前記外来磁場の抑制効果が阻害されることなく、前記第１導体部の前記幅方向の中心と前記第１仮想線との離間による前記周波数特性の改善効果が得られる。

好適に、前記第１導体部の前記幅方向の長さＷに対して、前記磁気シールドの前記幅方向の長さＬは、２×Ｗ以上、かつ、５×Ｗ以下であってよい。この場合、前記第１導体部の前記幅方向の中心と前記第１仮想線とが前記幅方向において離間する距離Ｄは、（Ｗ／２）×（１７／３２）より大きく、かつ、（Ｗ／２）×（１９／３２）より小さい。

上記の構成によれば、前記２枚の磁気シールドの磁気シールド作用による前記外来磁場の抑制効果が阻害されることなく、前記第１導体部の前記幅方向の中心と前記第１仮想線との離間による前記周波数特性の改善効果が最大限に得られる。

好適に、複数の前記電流検出部に含まれる複数の前記磁気センサは、前記仮想平面と平行かつ前記幅方向と平行な第２仮想線上に位置してよい。この場合、上記電流センサは、前記複数の磁気センサが共通に実装された回路基板を有してよい。
これにより、前記複数の磁気センサの実装に用いられる部品の数が減り、構造が簡易になる。

好適に、前記導体は、前記第１導体部の延伸方向の両端からそれぞれ当該延伸方向と平行に延びて形成され、前記幅方向の長さが前記第１導体部に比べて長い第２導体部を有してよい。
これにより、前記導体の全体に渡って前記幅方向の長さが前記第１導体部と同じにされた場合に比べて、前記導体の抵抗損失が小さくなる。

好適に、等間隔に配置された３以上の前記導体を有してよい。この場合、２つの前記導体の間に位置する１の前記導体に含まれる前記第２導体部の前記幅方向の中心を通り前記仮想平面と平行な第３仮想線と、当該１の導体に対応して設けられた前記電流検出部における前記第１仮想線とが交わってよい。

上記の構成によれば、前記３以上の導体が等間隔に配置されることから、前記３以上の導体に対応して設けられた３以上の前記電流検出部における前記第１仮想線も等間隔に配置される。また、前記１の導体に含まれる前記第２導体部の前記第３仮想線と、前記１の導体に対応して設けられた前記電流検出部における前記第１仮想線とが交わることから、前記１の導体の前記第３仮想線に対して、前記２つの導体に対応する２つの前記第１仮想線が線対称に位置する。そのため、前記２つの導体に対応して設けられた２つの前記電流検出部に含まれる前記磁気センサは、前記１の導体に含まれる前記第２導体部に対して、互いに等しい距離だけ離間する。従って、前記１の導体に含まれる前記第２導体部の電流により生じた前記外来磁場は、当該２つの磁気センサの検出値に同程度の影響を与える。すなわち、当該外来磁場は、当該２つの磁気センサの一方に偏って大きな影響を与えない。

好適に、前記第１導体部と前記第２導体部は、前記幅方向における互いの一方の縁が連続につながっていてもよい。
これにより、前記磁気センサの検出値に対する前記外来磁場の影響を無視し得る限度まで前記導体間の隣接距離を狭めた場合に、前記第１導体部及び前記第２導体部の前記幅方向における長さが長くなるため、前記導体の抵抗損失が小さくなる。

好適に、前記第１導体部の全体が前記２枚の磁気シールドの間に位置してよい。
これにより、前記延伸方向における前記第１導体部の長さが比較的短い場合でも、前記第１導体部に流れる電流による均一な磁場を前記磁気センサにおいて発生させ易くなるため、前記磁気センサの配置に要求される位置精度が緩和される。また、前記第１導体部の長さが短くなることにより、前記導体に占める前記第２導体部の割合が多くなるため、前記導体の抵抗損失がより小さくなる。

本発明によれば、測定対象の電流が流れる導体に隣接する別の導体に流れる電流の影響による測定誤差を抑制できるとともに、誤差を小さく抑えられる電流の周波数帯域を広げることができる。

本発明の実施形態に係る電流センサの外観の一例を示す図である。 図１に示す電流センサにおけるケース部材の図示を省略した図であり、電流センサの内部構造の一例を示す。 図１に示す電流センサの内部構造において回路基板と端子の図示を省略した図である。 図３に示す電流センサの内部構造のＡ−Ａ線における断面を示す図である。 図３に示す電流センサの内部構造を矢印Ｂの向きに見た図である。 電流が流れる導体の周辺に生じる磁束密度を示す図である。

以下、図面を参照して、本発明の実施形態に係る電流センサを説明する。
図１は、本実施形態に係る電流センサの外観の一例を示す図である。図２は、図１に示す電流センサにおけるケース部材２，３の図示を省略した図であり、電流センサの内部構造の一例を示す。図３は、図１に示す電流センサの内部構造において回路基板５と端子４の図示を省略した図である。図４は、図３に示す電流センサの内部構造のＡ−Ａ線における断面を示す図である。図５は、図３に示す電流センサの内部構造を矢印Ｂの向きに見た図であり、同方向から見て手前に表れる磁気シールド（ＭＨ１〜ＭＨ３）の図示を省略している。

上図の例に示す電流センサは、３つの電流路に流れる電流を独立に測定可能な３チャンネルの電流センサであり、電流路を形成する３つの導体Ｔ１〜Ｔ３と、導体Ｔ１〜Ｔ３に流れる電流を検出する３つの電流検出部Ｕ１〜Ｕ３を有する。

導体Ｔ１〜Ｔ３は、細長い板状の導体であり、同一の仮想平面ＰＬ１上に位置する板面を持つ。すなわち、導体Ｔ１〜Ｔ３は、同一の仮想平面ＰＬ１上に板面を揃えて配置される。導体Ｔ１〜Ｔ３は、互いに平行に延びており、仮想平面ＰＬ１上に並んで配置される。上図の例において、導体Ｔ１〜Ｔ３の配置間隔は等間隔となっている。

また上図の例において、導体Ｔ１〜Ｔ３は互いに同等な形状を有する。導体Ｔ１〜Ｔ３の延伸方向（以下、単に「延伸方向」と記す場合がある。）の長さと、延伸方向に垂直かつ仮想平面ＰＬ１に平行な幅方向（以下、単に「幅方向」と記す場合がある。）の長さと、仮想平面ＰＬ１に垂直な厚みは何れも等しい。導体Ｔ１〜Ｔ３の両端には、接続用の端子等を取り付けるための孔がそれぞれ形成される。

電流検出部Ｕｉ（ｉは１から３までの何れかの整数を示す。以下同じ。）は、導体Ｔｉに流れる電流の検出を行うブロックであり、２枚の磁気シールドＭＨｉ，ＭＬｉと磁気センサＰｉを有する。すなわち、電流検出部Ｕ１は２枚の磁気シールドＭＨ１，ＭＬ１と磁気センサＰ１を有し、電流検出部Ｕ２は２枚の磁気シールドＭＨ２，ＭＬ２と磁気センサＰ２を有し、電流検出部Ｕ３は２枚の磁気シールドＭＨ３，ＭＬ３と磁気センサＰ３を有する。

電流検出部Ｕｉにおける２枚の磁気シールドＭＨｉ，ＨＬｉは、仮想平面ＰＬ１に平行な板面を持つ板状の部材であり、強磁性体を用いて形成される。磁気シールドＭＨｉ，ＨＬｉは、導体Ｔｉを挟んで対向する位置に配置されており、幅方向の長さが互いに等しい。上図の例において、磁気シールドＭＨｉ，ＨＬｉは、幅方向に延びる辺と延伸方向に延びる辺を備えた同一の矩形形状を有しており、幅方向の辺の長さが互いに等しく、延伸方向の辺の長さも互いに等しい。磁気シールドＭＨｉ，ＨＬｉは、仮想平面ＰＬ１に関して互いに面対称となる位置に配置される

磁気センサＰｉは、導体Ｔｉに流れる電流に応じた磁場を検出するセンサであり、例えば磁気抵抗効果素子（ＧＭＲ素子など）を用いて構成される。磁気センサＰｉは、２枚の磁気シールドＭＨｉ，ＨＬｉの間に位置する。すなわち、磁気センサＰｉは、磁気シールドＭＨｉ，ＨＬｉの幅方向の中心を通り仮想平面ＰＬ１と垂直な第１仮想線ＬＡｉ上に位置する。この第１仮想線ＬＡｉは、上図の例において、磁気シールドＭＨｉ，ＨＬｉの延伸方向の中心も通っている。

３つの磁気センサＰ１〜Ｐ３は、仮想平面ＰＬ１と平行かつ幅方向と平行な第２仮想線ＬＢ上に位置する（図３，図５）。本実施形態に係る電流センサは、この３つの磁気センサＰ１〜Ｐ３が共通に実装された回路基板５を備える。回路基板５は、第２仮想線ＬＢに沿って延びた縦長の矩形形状を有する。上図の例において、回路基板５には、図示しないケーブルコネクタ等を接続するための端子４が取り付けられている。

図５において示すように、導体Ｔ１〜Ｔ３は、幅狭の第１導体部Ｂ１と、その第１導体部Ｂ１の両端に形成された幅広の第２導体部Ｂ２をそれぞれ有する。第２導体部Ｂ２は、第１導体部Ｂ１の延伸方向の両端からそれぞれ延伸方向と平行に延びて形成される。第２導体部Ｂ２の幅方向の長さＶは、第１導体部Ｂ１の幅方向の長さＷに比べて長い（図４）。

第１導体部Ｂ１は、２枚の磁気シールドＭＨｉ，ＭＬｉの間に位置しており、第１仮想線ＬＡｉと交わる（図４）。図５の例では、第１導体部Ｂ１の全体が２枚の磁気シールドＭＨｉ，ＭＬｉの間に位置している。第１仮想線ＬＡｉ上に位置する磁気センサＰｉは、この第１導体部Ｂ１に流れる電流により生じた磁場を検出する。

図４に示すように、第１導体部Ｂ１の幅方向の中心は、当該第１導体部Ｂ１と交わる第１仮想線ＬＡｉに対して、幅方向に距離Ｄだけ離間する。この離間距離Ｄは、磁気センサＰｉの検出感度が周波数による変動を抑えるようにするため、（Ｗ／２）×（１６／３２）より大きく、かつ、（Ｗ／２）×（２０／３２）より小さく設定される。好ましくは、Ｗ／２）×（１７／３２）より大きく、かつ、（Ｗ／２）×（１９／３２）より小さく設定される。離間距離Ｄがこの範囲に設定される場合、２枚の磁気シールドＭＨｉ，ＭＬｉの磁気シールド作用による外来磁場（主に隣接導体の電流による磁場）の抑制効果が阻害されないようにするため、磁気シールドＭＨｉ，ＭＬｉの幅方向の長さＬは、例えば２×Ｗ以上、かつ、５×Ｗ以下に設定される。

また、図５に示すように、導体Ｔｉにおける第２導体部Ｂ２の幅方向の中心は、磁気シールドＭＨｉ，ＭＬｉの幅方向の中心に対して、幅方向（図５の横方向）の位置が揃っている。すなわち、導体Ｔｉにおける第２導体部Ｂ２の幅方向の中心を通り仮想平面と平行な第３仮想線ＬＣｉと、導体Ｔｉに対応して設けられた電流検出部Ｕｉの磁気シールドＭＨｉ，ＭＬｉの中心を通る第１仮想線ＬＡｉとが交わっている（図３）。２つの導体Ｔ１，Ｔ３の間に位置する導体Ｔ２では、第２導体部Ｂ２の幅方向中央と磁気シールドＭＨ２，ＭＬ２の幅方向中央とが前記のように揃っているため、第２導体部Ｂ２に対する磁気センサＰ１の離間距離と、第２導体部Ｂ２に対する磁気センサＰ３の離間距離とが等しくなっている。

更に、図５において示すように、第１導体部Ｂ１と第２導体部Ｂ２は、幅方向における互いの一方の縁が連続につながっている。すなわち、第１導体部Ｂ１の一方の縁１１と第２導体部Ｂ２の一方の縁１２とが、段差を生じることなく連続につながっている。第１導体部Ｂ１の他方の縁２１と第２導体部Ｂ２の他方の縁２２との間には、長さ（Ｖ−Ｗ）の段差が生じている。尚、電流センサの設置空間に余裕がある場合には、段差を斜めにすることで、ＥＭＣ耐性を高めることができる。

本実施形態に係る電流センサは、例えば図１において示すように、電流検出部Ｕ１〜Ｕ３と回路基板５を内部に収容したケース部材２，３を備える。

ケース部材３は、導体Ｔ１〜Ｔ３と磁気シールドＭＬ１〜ＭＬ３を内部に含むように樹脂等を成型したものであり、図１の例では直方体状の外形を有する。ケース部材３は、回路基板５を収容するための空間を内側に備える。ケース部材２は、磁気シールドＭＨ１〜ＭＨ３を内部に含むように樹脂等を成型したものであり、ケース部材３の上述した空間を塞ぐ蓋として用いられる。

次に、上述した構成を有する本実施形態に係る電流センサの周波数特性について、図６を参照して説明する。

図６は、本発明の構造において、電流が流れる導体の周辺に生じる磁束密度を示す図である。横軸は、第１導体部Ｂ１の幅方向の位置を示す。横軸は、請求範囲の記載に合わせて正規化した数値に変換して記載した。縦軸は、磁束密度を示す。図６は、次の条件でシミュレーションした結果である。測定する対象は、中央の導体Ｔ２である。第１導体部Ｂ１の幅方向の長さＷは、１０．５ｍｍである。２枚の磁気シールドの幅は２５ｍｍである。２枚の磁気シールドの中心は、第１導体部Ｂ１の中心より右側に約３ｍｍずらしてある。横軸の０は、第１導体部Ｂ１の中心を示す。横軸の−３２は、２枚の磁気シールドの中心から離れている側の第１導体部Ｂ１の端を示す。横軸の３２は、２枚の磁気シールドの中心に近い側の第１導体部Ｂ１の端を示す。本実施例では、横軸の値に約０．１６４をかけた値が、第１導体部Ｂ１の中心からの距離（離間距離Ｄ）［ｍｍ］を示す。２枚の磁気シールドの中心の位置を図６の横軸の数値で表すと１８となる。

図６より、離間距離Ｄが、（Ｗ／２）×（１６／３２）より大きく、（Ｗ／２）×（２０／３２）より小さい位置において、電流の周波数が変化しても、磁束密度の変化が小さいことが分かる。

更に、離間距離Ｄが、（Ｗ／２）×（１７／３２）より大きく、（Ｗ／２）×（１９／３２）より小さい位置において、電流の周波数が変化しても、磁束密度の変化が極めて小さいことが分かる。

よって、離間距離Ｄが（Ｗ／２）×（１８／３２）の位置に磁気センサＰ２を配置するように設計すれば、電流の周波数が変化しても、磁束密度の変化を抑制できる。

２枚の磁気シールドを設けない従来技術（特許第４５１５８５５）では、離間距離Ｄが、（Ｗ／２）×（２０／３２）から、（Ｗ／２）×（２８／３２）迄の位置において、磁束密度の変化が小さかった。本発明と従来技術とを比較すると、本発明の方が磁束密度の変化が小さい位置の離間距離Ｄが小さいことが分かる。

離間距離Ｄが大きいと、隣の導体Ｔ３と磁気センサＰ２との距離が短くなるので、隣の導体Ｔ３を流れる電流による誘導磁界の影響を受けやすくなる。つまり、測定精度が悪化する。本発明では、離間距離Ｄが、従来技術に比べて小さいので、隣の導体Ｔ３からの距離が長く、測定精度の悪化を抑制できる。

また、離間距離Ｄが、（Ｗ／２）×（１６／３２）より大きく、（Ｗ／２）×（２０／３２）より小さい位置では、高い周波数（２ｋＨｚ）における磁束密度が極大となる。よって、高い周波数における測定感度の低下を抑制できる。

尚、電流の周波数変化に対する磁束密度の変化を抑制することだけを考えるのであれば、図６より、離間距離Ｄが、（Ｗ／２）×（−２２／３２）周辺の位置でも良いことになる。離間距離の符号が負は、左側、つまり２枚の磁気シールドの中心から離れる方向を示す。

しかし、離間距離Ｄが、（Ｗ／２）×（−２２／３２）周辺の位置は、本発明の請求項に記載の位置よりも、離間距離の絶対値が大きいため、隣の導体Ｔ１から発生する誘導磁界の影響を受けやすく、測定精度が悪い。更に、測定対象の磁束密度が低い。よって、離間距離Ｄが、（Ｗ／２）×（−２２／３２）周辺の位置での測定は、精度が悪くなる。

尚、何通りものシミュレーション結果によって、（Ｗ／２）×（１８／３２）の位置が、最も磁束密度の変化が小さいことが判明した。また、磁気センサＰ２を２枚の磁気シールドの中心に合わせて配置すると、最も外来磁場の影響を受けにくくなることが判明した。以上より、最良の形態は、２枚の磁気シールドの中心を、（Ｗ／２）×（１８／３２）の位置に配置することであることが分かった。この為、本明細書では、最良の形態におけるシミュレーション結果として、２枚の磁気シールドの中心を、（Ｗ／２）×（１８／３２）の位置に配置した結果を記載することとした。

本実施形態に係る電流センサによれば、次の効果が得られる。

（１）２枚の磁気シールドＭＨｉ，ＭＬｉの間に磁気センサＰｉが位置する。そのため、２枚の磁気シールドＭＨｉ，ＭＬｉによる磁気シールドの効果により、導体Ｔｉに設けられた磁気センサＰｉの検出値が、導体Ｔｉに隣接する他の導体の電流により発生した外来磁場の影響を受け難くなる。

（２）磁気センサＰｉが、２枚の磁気シールドＭＨｉ，ＭＬｉの幅方向の中心を通り仮想平面ＰＬ１と垂直な第１仮想線ＬＡｉに位置している。そのため、２枚の磁気シールドＭＨｉ，ＭＬｉの幅方向における縁側に偏って磁気センサＰｉを位置させる場合（上述した第２の比較例等）に比べて、外来磁場の影響を更に受け難くすることが可能となり、電流の測定誤差を効果的に抑制できる。

（３）磁気センサＰｉが位置する第１仮想線ＬＡｉと、この第１仮想線ＬＡｉと交わりを持った第１導体部Ｂ１の幅方向の中心とが離間している。そのため、第１導体部Ｂ１の幅方向の中心を第１仮想線ＬＡｉに近接させる場合に比べて、被測定電流の周波数に対する磁気センサＰｉの検出感度の周波数特性を高域側において改善できる。これにより、測定可能な電流の周波数帯域を広げることができる。

（４）磁気シールドの幅方向の中心を通る第１仮想線ＬＡｉと、第１導体部の幅方向の中心とがずれている。この為、第１導体部の幅方向の中心に対する磁気センサＰｉをずらす量を小さくしても、周波数特性を改善できる。つまり、特許４５１５５５に示された従来技術では、離間距離Ｄを（Ｗ／２）×（１０／１６）以上にする必要があった。一方、本発明では、離間距離Ｄを（Ｗ／２）×（１０／１６）より小さくしても、周波数特性が改善される。離間距離Ｄが小さいほど、隣の導体からの距離が離れる為、小型化しても、導体Ｔｉに隣接する他の導体の電流により発生した外来磁場の影響を受け難くなる。

（５）第１導体部Ｂ１の幅方向の長さＷに対して、磁気シールドＭＨｉ，ＭＬｉの幅方向の長さＬが２×Ｗ以上、かつ、５×Ｗ以下に設定されるとともに、第１導体部Ｂ１の幅方向の中心と第１仮想線ＬＡｉとの幅方向における離間距離Ｄが（Ｗ／２）×（１６／３２）より大きく、かつ、（Ｗ／２）×（２０／３２）より小さい範囲に設定される。これにより、２枚の磁気シールドＭＨｉ，ＭＬｉの磁気シールド作用による外来磁場の抑制効果を阻害することなく、第１導体部Ｂ１の幅方向の中心と第１仮想線ＬＡｉとの離間による周波数特性の改善効果を得ることができる。

（６）仮想平面ＰＬ１と平行かつ幅方向と平行な第２仮想線ＬＢ上に磁気センサＰ１〜Ｐ３が位置しており、磁気センサＰ１〜Ｐ３が共通の回路基板５に実装される。これにより、磁気センサＰ１〜Ｐ３の実装に用いられる部品（基板等）の数を減らすことができ、装置の構造を簡易化することができる。

（７）第１導体部Ｂ１に比べて幅方向の長さが長い第２導体部Ｂ２が第１導体部Ｂ１の両端に形成されている。そのため、導体Ｔｉの全体に渡って幅方向の長さが幅狭の第１導体部Ｂ１と同じにされる場合に比べて、導体Ｔｉの抵抗損失を小さくすることができる。

（８）導体Ｔ１〜Ｔ３が等間隔に配置されるとともに、２つの導体Ｔ１，Ｔ３の間に位置する導体Ｔ２に含まれる第２導体部Ｂ２の幅方向の中心を通り仮想平面ＰＬ１と平行な第３仮想線ＬＣ２と、導体Ｔ２に対応して設けられた電流検出部Ｕ２における第１仮想線ＬＡ２とが交わる。
導体Ｔ１〜Ｔ３が等間隔に配置されることから、導体Ｔ１〜Ｔ３に対応して設けられた電流検出部Ｕ１〜Ｕ３における第１仮想線ＬＡ１〜ＬＡ３も等間隔に配置される。また、導体Ｔ２に含まれる第２導体部Ｂ２の第３仮想線ＬＣ２と、導体Ｔ２に対応して設けられた電流検出部Ｕ２における第１仮想線ＬＡ２とが交わることから、導体Ｔ２の第３仮想線ＬＣ２に対して、導体Ｔ１，Ｔ３に対応する２つの第１仮想線ＬＡ１，ＬＡ３が線対称に位置する。そのため、導体Ｔ１，Ｔ３に対応して設けられた２つの電流検出部Ｕ１，Ｕ２に含まれる磁気センサＰ１，Ｐ３は、導体Ｔ２に含まれる第２導体部Ｂ２に対して、互いに等しい距離だけ離間する。従って、導体Ｔ２に含まれる第２導体部Ｂ２の電流により生じた外来磁場は、磁気センサＰ１，Ｐ３の検出値に同程度の影響を与える。すなわち、当該外来磁場は、磁気センサＰ１，Ｐ３の一方に偏って大きな影響を与えない。従って、外来磁場の影響による磁気センサＰ１，Ｐ３の測定誤差をバランスよく低減できる。

（９）第１導体部Ｂ１の幅方向における一方の縁１１と、第２導体部Ｂ２の幅方向における一方の縁１２とが段差を生じることなく連続につながっている。これにより、磁気センサＰ１〜Ｐ３の検出値に対する外来磁場の影響を無視し得る限度まで導体Ｔ１〜Ｔ３間の隣接距離を狭めた場合に、第１導体部Ｂ１及び第２導体部Ｂ２の幅方向における長さが、段差の分だけ無駄に短くならない。すなわち、第１導体部Ｂ１及び第２導体部Ｂ２の幅方向の長さが長くなる。従って、導体Ｔ１〜Ｔ３間の隣接距離を狭めて装置サイズの小型化を図りつつ、導体Ｔ１〜Ｔ３の抵抗損失を小さくすることが可能となる。

（１０）第１導体部Ｂ１の全体が２枚の磁気シールドＭＨｉ，ＭＬｉの間に位置している。これにより、導体Ｔｉの延伸方向における第１導体部Ｂ１の長さを比較的短くした場合でも、第１導体部Ｂ１に流れる電流による均一な磁場を磁気センサＰｉにおいて発生させ易くなるため、磁気センサＰｉの配置に要求される位置精度を緩和できる。また、幅狭の第１導体部Ｂ１の長さを短くすることにより、導体Ｔｉに占める幅広の第２導体部Ｂ２の割合が多くなるため、導体Ｔｉの抵抗損失をより小さくすることができる。すなわち、導体Ｔｉの延伸方向における第１導体部Ｂ１の長さ短くして抵抗損失の低減を図りつつ、磁気センサＰｉの配置に要求される位置精度を緩和できる。

なお、本発明は上述した実施形態にのみ限定されるものではなく、種々のバリエーションを含んでいる。

例えば、上述した実施形態では３チャンネルの電流センサを例に挙げたが、電流の測定チャンネル数は任意でよい。また、各導体には、三相交流等の互いに関連する電流を流しても良いし、互いに独立した電流を流しても良い。

２，３…ケース部材、４…端子、５…回路基板、Ｔ１〜Ｔ３…導体、Ｕ１〜Ｕ３…電流検出部、ＭＨ１〜ＭＨ３，ＭＬ１〜ＭＬ３…磁気シールド、Ｐ１〜Ｐ３…磁気センサ、ＬＡ１〜ＬＡ３…第１仮想線、ＬＢ…第２仮想線、ＬＣ１〜ＬＣ３…第３仮想線、ＰＬ１…仮想平面。

Claims (8)

1. 同一の仮想平面上に位置する板面を持ち、互いに平行に延びて並んだ複数の板状の導体と、
   前記複数の導体に流れる電流を検出する複数の電流検出部とを備え、
   前記電流検出部は、
   前記仮想平面と平行な板面を持ち、前記導体を挟んで対向した２枚の板状の磁気シールドと、
   前記２枚の磁気シールドの間に位置する磁気センサと
   を有し、
   前記２枚の磁気シールドは、前記仮想平面と平行かつ前記導体の延伸方向と垂直な幅方向の長さが互いに等しく、
   前記磁気センサは、前記２枚の磁気シールドの前記幅方向の中心を通り前記仮想平面と垂直な第１仮想線上に位置し、
   前記導体は、前記２枚の磁気シールドの間に位置し、前記第１仮想線と交わる第１導体部を有し、
   前記第１導体部の前記幅方向の中心と前記第１仮想線とが前記幅方向において離間している
   ことを特徴とする電流センサ。
2. 前記第１導体部の前記幅方向の長さＷに対して、
   前記磁気シールドの前記幅方向の長さＬは、２×Ｗ以上、かつ、５×Ｗ以下であり、
   前記第１導体部の前記幅方向の中心と前記第１仮想線とが前記幅方向において離間する距離Ｄは、（Ｗ／２）×（１６／３２）より大きく、かつ、（Ｗ／２）×（２０／３２）より小さい
   ことを特徴とする請求項１に記載の電流センサ。
3. 前記第１導体部の前記幅方向の長さＷに対して、
   前記磁気シールドの前記幅方向の長さＬは、２×Ｗ以上、かつ、５×Ｗ以下であり、
   前記第１導体部の前記幅方向の中心と前記第１仮想線とが前記幅方向において離間する距離Ｄは、（Ｗ／２）×（１７／３２）より大きく、かつ、（Ｗ／２）×（１９／３２）より小さい
   ことを特徴とする請求項１に記載の電流センサ。
4. 複数の前記電流検出部に含まれる複数の前記磁気センサは、前記仮想平面と平行かつ前記幅方向と平行な第２仮想線上に位置しており、
   前記複数の磁気センサが共通に実装された回路基板を有する
   ことを特徴とする請求項１乃至３の何れか一項に記載の電流センサ。
5. 前記導体は、前記第１導体部の延伸方向の両端からそれぞれ当該延伸方向と平行に延びて形成され、前記幅方向の長さが前記第１導体部に比べて長い第２導体部を有する、
   ことを特徴とする請求項４に記載の電流センサ。
6. 等間隔に配置された３以上の前記導体を有し、
   ２つの前記導体の間に位置する１の前記導体に含まれる前記第２導体部の前記幅方向の中心を通り前記仮想平面と平行な第３仮想線と、当該１の導体に対応して設けられた前記電流検出部における前記第１仮想線とが交わる
   ことを特徴とする請求項５に記載の電流センサ。
7. 前記第１導体部と前記第２導体部は、前記幅方向における互いの一方の縁が連続につながっている
   ことを特徴とする請求項６に記載の電流センサ。
8. 前記第１導体部の全体が前記２枚の磁気シールドの間に位置している
   ことを特徴とする請求項５乃至７の何れか一項に記載の電流センサ。