JP6459433B2 - 絶縁ゲート型バイポーラトランジスタ及びその製造方法 - Google Patents

絶縁ゲート型バイポーラトランジスタ及びその製造方法 Download PDF

Info

Publication number
JP6459433B2
JP6459433B2 JP2014237901A JP2014237901A JP6459433B2 JP 6459433 B2 JP6459433 B2 JP 6459433B2 JP 2014237901 A JP2014237901 A JP 2014237901A JP 2014237901 A JP2014237901 A JP 2014237901A JP 6459433 B2 JP6459433 B2 JP 6459433B2
Authority
JP
Japan
Prior art keywords
region
high diffusion
lattice defect
conductivity type
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014237901A
Other languages
English (en)
Other versions
JP2016100518A (ja
Inventor
光泰 掛布
光泰 掛布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014237901A priority Critical patent/JP6459433B2/ja
Publication of JP2016100518A publication Critical patent/JP2016100518A/ja
Application granted granted Critical
Publication of JP6459433B2 publication Critical patent/JP6459433B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、絶縁ゲート型バイポーラトランジスタ及びその製造方法に関する。
電力変換装置などに用いられる絶縁ゲート型バイポーラトランジスタ(以下「IGBT」と称する。)では、特許文献1に示すように、n型のドリフト領域にp型の不純物元素のイオンを注入して格子欠陥領域を形成した後、活性領域(IGBT部)中の格子欠陥領域をレーザーアニールにより活性化して、p型のコレクタ領域を形成する方法が行われている。
特開2008−004866号公報
しかし特許文献1の逆阻止IGBTのように、活性領域中の格子欠陥領域全面をレーザーアニールで活性化してコレクタ領域を形成するとき、コレクタ領域とドリフト領域との逆耐圧接合部における格子欠陥領域の存在割合が低くなりすぎるとともに相対的にコレクタ領域が予想以上に厚くなる場合がある。そのため、コレクタ領域からドリフト領域へ注入される正孔の量が大きくなって、IGBTの順方向の耐圧が低下するという問題がある。
本発明は上記の問題に着目して為されたものであって、活性領域中のコレクタ領域の厚みを好適に制御し、順方向の耐圧低下を抑制できる絶縁ゲート型バイポーラトランジスタ及びその製造方法を提供することを目的とする。
上記の課題を解決するために、本発明に係る絶縁ゲート型バイポーラトランジスタのある態様は、第1導電型のドリフト領域上に設けられた第2導電型のベース領域と、このベース領域の内部に選択的に設けられた第1導電型のエミッタ領域と、ベース領域の表面とエミッタ領域の表面とに共通して対向するように選択的に設けられたゲート電極と、ドリフト領域の下に設けられると共に、第2導電型の不純物が導入された格子欠陥領域と、この格子欠陥領域の下に設けられると共に、一部がベース領域側へ選択的に突出する高拡散領域を有するコレクタ領域と、を備えることを要旨とする。
また本発明に係る絶縁ゲート型バイポーラトランジスタの製造方法のある態様は、第1導電型のドリフト領域の表面に第2導電型のベース領域を形成する工程と、ベース領域の一部に第1導電型のエミッタ領域を形成する工程と、ベース領域の表面とエミッタ領域の表面とに共通して対向するようにゲート電極を選択的に形成する工程と、ドリフト領域のベース領域と反対側の面に第2導電型の不純物イオンを注入して格子欠陥領域を形成する工程と、熱処理によって格子欠陥領域に注入された不純物イオンを活性化して第2導電型のコレクタ領域を形成する工程と、選択的なレーザーアニールによって格子欠陥領域に注入された不純物イオンの一部を更に活性化すると共に、格子欠陥領域の格子欠陥の一部を緩和して、コレクタ領域の一部にベース領域側へ突出する高拡散領域を形成する工程と、を含むことを要旨とする。
従って本発明に係る絶縁ゲート型バイポーラトランジスタによれば、コレクタ領域の厚みを好適に制御し、順方向の耐圧低下を抑制できる。
本発明の実施の形態に係るIGBTを模式的に説明する断面図である。 本発明の実施の形態に係るIGBTの製造方法を説明する断面図である(その1)。 本発明の実施の形態に係るIGBTの製造方法を説明する断面図である(その2)。 本発明の実施の形態に係るIGBTの製造方法を説明する断面図である(その3)。 本発明の実施の形態に係るIGBTの製造方法を説明する断面図である(その4)。 拡がり抵抗(SR)法を用いて測定したキャリア濃度の分布を説明する図である。 本発明の実施の形態に係るIGBTのコレクタ領域の裏面を模式的に説明する下面図である。 本発明の実施の形態に係るIGBTのレーザー光の照射率と耐圧との関係を示す特性図である。 本発明の実施の形態に係るIGBTのレーザー光の照射率と逆漏れ電流との関係を示す特性図である。 図10(a)は、第1変形例に係るIGBTを模式的に説明する断面図であり、図10(b)は、第1変形例に係るIGBTのコレクタ領域の裏面を模式的に説明する下面図である。 図11(a)は、第2変形例に係るIGBTを模式的に説明する断面図であり、図11(b)は、第2変形例に係るIGBTのコレクタ領域の裏面を模式的に説明する下面図である。 図12(a)は、第3変形例に係るIGBTを模式的に説明する断面図であり、図12(b)は、第3変形例に係るIGBTのコレクタ領域の裏面を模式的に説明する下面図である。
以下に本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層や配線の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また以下の説明における「左右」や「上下」の方向は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。よって、例えば、紙面を90度回転すれば「左右」と「上下」とは交換して読まれ、紙面を180度回転すれば「左」が「右」に、「右」が「左」になることは勿論である。同様に、「表面」、「裏面」等の表現は単なる選択であって、逆の定義でも構わない。
また以下の本発明の実施の形態の説明では、第1導電型がn型、第2導電型がp型の場合について例示的に説明するが、導電型を逆の関係に選択して、第1導電型をp型、第2導電型をn型としても構わない。また本明細書及び添付図面においては、n又はpを冠した領域や層では、それぞれ電子又は正孔が多数キャリアであることを意味する。またnやpに付す+や−は、+及び−が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。また添付図面においては、見易さのため適宜ハッチングの図示を省略している。
(IGBTの構造)
本発明の実施の形態に係る絶縁ゲート型バイポーラトランジスタ(IGBT)は、図1に示すように、半導体基板の表面(図1中の上面)側の略中央に位置し主電流が流れる活性領域Aと、この活性領域Aの外側に活性領域Aを囲むように設けられた耐圧構造領域Bと、この耐圧構造領域Bの外側に耐圧構造領域Bを囲むように設けられた分離拡散領域Cと、を備える逆阻止IGBTである。
活性領域Aには、プレーナ型のMOSゲート構造が周期的に形成されている。耐圧構造領域Bには、複数の第2導電型(p型)のウェル領域及びこのウェル領域に接するフィールドプレート電極が設けられ、IGBTの耐圧を高めている。活性領域Aと耐圧構造領域Bとの境界は、図1では、左右方向の両端に位置する2つのベース領域12a,12hのそれぞれの外側の端面の位置である。すなわち活性領域Aは、2つのベース領域12a,12hに挟まれた内側の領域として定義される。また図示を省略するが、IGBTは、図1の左右方向に直交し紙面を垂直に貫く方向である奥行方向にもMOSゲート構造が複数連続して形成されたマトリクス状のトポロジーを有しており、左右方向の両端の境界と同様に、奥行方向の両端にも耐圧構造領域Bとの境界がそれぞれ設定されている。
分離拡散領域Cには、選択的に深い第2導電型(p型)を呈する不純物の拡散領域である分離層20が形成され、分離層20は、半導体基板の両方の主面を連結するようにドリフト領域11の表面から、半導体基板の裏面(図1中の下面)側のコレクタ領域1まで形成されている。分離層20が形成されていることにより、逆方向の電圧が印加されても、逆耐圧接合部である、コレクタ領域1とドリフト領域11の間のpn接合界面の終端部が、耐圧構造領域Bの表面側に表われ、チップ化の際に切断されてもIGBTの側面に露出しない。そのため大きな漏れ電流の発生が抑制され、逆阻止IGBTの逆耐圧信頼性が高められている。
活性領域AにおいてIGBTは、第1導電型のドリフト領域11の表面層の一部に設けられた複数の第2導電型のベース領域12a,12b,…12hと、複数のベース領域12a,12b,…12hの内部にそれぞれ選択的に設けられた複数の第1導電型のエミッタ領域13a1,13a2,13b1,…13h2と、を備える。またIGBTは、それぞれゲート絶縁膜14a,14b,…14iを介して複数のベース領域12a,12b,…12hの表面と複数のエミッタ領域13a1,13a2,13b1,…13h2の表面とに対向して選択的に設けられた複数のゲート電極15a,15b,…15iと、このゲート電極15a,15b,…15iの上に積層された複数の層間絶縁膜16a,16b,…16iとを備える。
またIGBTは、複数の層間絶縁膜16a,16b,…16i上に、複数のエミッタ領域13a1,13a2,13b1,…13h2の表面と複数のベース領域12a,12b,…12hの表面とに共通に接触して設けられたエミッタ電極17と、ドリフト領域11のベース領域12a〜12hと反対側の面に第2導電型を呈する不純物を導入して設けられた格子欠陥領域2と、を備える。図1中では8個のベース領域12a,12b,…12hが例示されているが、ベース領域の個数は8個以上でも以下でもよく、定格電流等の仕様に応じて適宜変更されてよい。
またIGBTは、格子欠陥領域2の下側の領域を拡散して形成されるとともに、ベース領域12a〜12h側へ選択的に突出する高拡散領域1aを有する第2導電型のコレクタ領域1と、このコレクタ領域1のドリフト領域11と反対側の面上に設けられたコレクタ電極3とを備える。
ドリフト領域11は、第1導電型(n型)で低不純物濃度すなわち比較的高抵抗に形成された半導体領域である。例えば、逆阻止IGBTの耐圧クラスが600V〜1200Vである場合、ドリフト領域11の表面側から裏面側までの厚みは、50μm〜200μm程度の範囲内とされ、図1に示したIGBTの場合、95μm程度に構成されている。
ベース領域12a,12b,…12hは第2導電型(p型)の半導体領域である。エミッタ領域は第1導電型(n型)で高不純物濃度すなわち比較的低抵抗に形成された半導体領域である。コレクタ領域1は、第2導電型(p型)で高不純物濃度に形成された半導体領域であり、IGBTに順方向の電圧が印加された時に、ドリフト領域11に注入する正孔がコレクタ領域1から供給される。
ドリフト領域11の裏面側のコレクタ領域1に近接する領域には、低ライフタイム領域として格子欠陥領域2が形成されている。格子欠陥領域2は、ドリフト領域11に注入されたボロン(B)等の不純物イオンによる格子欠陥が生じている領域である。格子欠陥領域2に注入された不純物イオンが熱処理により活性化され、コレクタ領域1が形成される。すなわち格子欠陥領域2中の不純物イオンが活性化されて、可動キャリアが形成されることで、コレクタ領域1として機能する。
コレクタ領域1には、図1に示すように、コレクタ領域1の上面からベース領域側に突出するように、面内方向において選択的に他の箇所より大きな厚みを有する高拡散領域1aが形成されている。高拡散領域1aは、格子欠陥領域2が選択的に活性化されコレクタ領域1として機能する領域であり、高拡散領域1aでは第2導電型(p型)を呈する不純物イオンが活性化されて、コレクタ領域1中の他の領域よりも、ベース領域12a〜12h側に深く拡散している。
高拡散領域1aは、図1中では、断面が横長の矩形を示し、図1の紙面の奥行方向に延びるように形成された略直方体状で模式化された領域で示されている。図1に示したIGBTの場合、高拡散領域1aは、活性領域Aにおいて右側端部寄り位置に形成されており、ドリフト領域11とのpn接合界面となる高拡散領域1aの上面は、図中右側の3個のベース領域12f,12g,12hに対向している。すなわち高拡散領域1aの耐圧構造領域B側の側面は、活性領域Aと耐圧構造領域Bとの境界に位置している。また高拡散領域1aは、奥行方向においては活性領域Aの端から端まで形成されており、高拡散領域1aの奥行方向の長さは活性領域Aの奥行方向の長さと略同じである。
高拡散領域1aの上面又は下面の面積、すなわち半導体基板の裏面を正面から見たときに表れる面積は、活性領域Aのすべての面積に対して10%以上40%以下、望ましくは20%以上30%以下の比率となるように形成されている。よって、活性領域Aの面積を図7に示すような1辺の長さがwである正方形の面積で表す場合、高拡散領域1aの幅waは、活性領域Aの幅wの10%以上40%以下の長さとなる。図1中の左右方向の長さで示した高拡散領域1aの面積は、活性領域Aの面積に対して3分の1程度の比率に形成され、また高拡散領域1aの幅waは、活性領域Aの幅wの3分の1程度の長さで形成されている。
高拡散領域1aの上面又は下面の面積が活性領域Aの面積に対して10%以上40%以下、望ましくは20%以上30%以下の比率となるようにコレクタ領域1の厚みが制御されていることにより、順方向の耐圧低下を抑制した好適なIGBTとすることができる。高拡散領域1aの上面又は下面の面積が活性領域Aの面積に対して10%未満の場合、コレクタ領域1とドリフト領域11との間に存在する格子欠陥領域が多くなるため、IGBTに逆方向の電圧が印加された際、逆漏れ電流が大きくなる。また高拡散領域1aの上面又は下面の面積が活性領域Aの面積に対して40%を超える場合、IGBTに順方向の電圧が印加された際、コレクタ領域1からドリフト領域11へ注入される正孔の量が多くなり、順耐圧が低下する。
(IGBTの製造方法)
次に、本発明の実施の形態に係るIGBTの製造方法を、図2〜図5を参照して説明する。尚、図2〜図5中のベース領域12が、図1中に示した複数のベース領域12a,12b,…12hに対応する。また図2〜図5中の2個のエミッタ領域13m,13nが、図1中に示した複数のエミッタ領域13a1,13a2,13b1,…13h2に対応する。また図2〜図5中の2個のゲート絶縁膜14m,14nが、図1中に示した複数のゲート絶縁膜14a,14b,…14iに対応する。また図2〜図5中の2個のゲート電極15m,15nが、図1中の複数のゲート電極15a,15b,…15iに対応する。また図2〜図5中の2個の層間絶縁膜16m,16nが、図1中の複数の層間絶縁膜16a,16b,…16iに対応する。
(a)まず例えば厚さ500μm程度以上のn型を呈するシリコン半導体基板の表面に、0.8〜2.5μm程度の膜厚の熱酸化膜を、分離拡散領域Cを形成するためのドーパントマスクとして形成した上で所定の形状にパターニングして、不純物イオンを導入するための開口部を形成する。そして開口部からボロン(B)等のp型を呈する不純物イオンを注入した後、熱酸化膜を除去し、1300℃程度で100〜300時間程度、熱処理により活性化して裏面側まで深く拡散させ、100〜200μm程度の深さの分離層20を形成する。
(b)次に、半導体基板の表面上において、熱処理中に形成された酸化膜を除去した後、改めて酸化膜を形成し、例えばフォトリソグラフィ技術及びイオン注入法等を用いて、ボロン(B)等のp型を呈する不純物イオンを注入した後、熱処理により活性化して、図2に示すように、活性領域A中のドリフト領域11にベース領域12を形成する。
次に、半導体基板の表面上に熱酸化法等により複数のゲート絶縁膜14m,14nを形成する。そして形成されたゲート絶縁膜14m,14nの上に、減圧CVD法等を用いて、ドープドポリシリコン膜を積層した後、フォトリソグラフィ技術等を用いてレジストをパターニングしてマスクとするとともにドライエッチング技術等でドープドポリシリコン膜をエッチングし、複数のゲート電極15m,15nを形成する。次に、半導体基板の表面側からリン(P)等のn型を呈する不純物イオンを注入するとともに熱処理により活性化して、ベース領域12の内部に複数のエミッタ領域13m,13nを、ゲート電極15m,15nに対して自己整合させて、それぞれ形成する。
次に、ゲート電極15m,15nの上に、CVD法等により層間絶縁膜16m,16nを形成する。そして、フォトリソグラフィ技術等を用いてエミッタ領域13m,13nとベース領域12とに共通して開口するように複数のコンタクトホールを形成した後、アルミニウム(Al)やシリコン(Si)等の膜を、真空蒸着法やスパッタリング法等を用いて堆積させた後、フォトリソグラフィ技術等を用いてパターニングして層間絶縁膜16m,16n上に、エミッタ電極17を形成する。そして半導体基板全面に電子線を照射してライフタイムキラーを導入する。次に半導体基板の裏面を研削して半導体基板の厚みを減じ、研削された裏面に分離層20の下端面を露出させる。
(c)次に、図3に示すように、半導体基板の裏面全面に、ボロン(B)等のp型を呈する不純物イオンを注入して、ドリフト領域11の裏面側に格子欠陥領域2を形成する。このときイオン注入は2回、それぞれの注入時のエネルギーの強弱を変えて、裏面から比較的浅い位置と深い位置とに目標位置を設定して行われる。1回目のイオン注入は例えば180keVの加速エネルギーで、ドーズ量を1×1013(atoms/cm)として行うとともに、2回目のイオン注入は45keVの加速エネルギーで、ドーズ量を1×1013(atoms/cm)として行う。
(d)次に、図4に示すように、炉アニール等の熱処理によって格子欠陥領域2を活性化し、格子欠陥領域2のベース領域12と反対側の領域の一部をコレクタ領域1として形成する。熱処理は例えば、約300℃で60分程度の低温アニールを行う。形成されたコレクタ領域1と分離層20とは導電接続される。このとき、図6中の正方形をデータ点とするプロットが描く軌跡で示すように、ボロン(B)によるキャリア濃度は裏面から約0.2μmの深さ位置でピーク(3×1016atoms/cm程度)となり、その後の急激な落ち込みの軌跡を示す。最も落ち込んだ位置である約0.28μmの深さ位置は炉アニールによって形成されたpn接合界面の位置とみなすことができる。また約0.3μmより深い領域ではボロン(B)は活性化されていない。熱処理により、約0.3μm程度の厚みのコレクタ領域1が形成される。
(e)次に、半導体基板を支持台を介してXYステージ上に載置し、XYステージを所定の方向に移動させ、図5に示すように、コレクタ領域1の表面上の一部の領域に対してレーザー光を幅250μmで照射し、格子欠陥領域2に注入されたボロン(B)のイオンの一部を更に活性化させるレーザーアニールを行う。このとき、活性領域Aの全面に対応して形成された格子欠陥領域2のすべての領域に対してレーザー光を照射するのではなく、照射領域の面積が、格子欠陥領域2のうち活性領域Aの面積に対して10%以上40%以下の比率となるようにレーザー光を選択的に照射する。図5中ではレーザー光は、左右方向に測った長さが活性領域Aの幅の3分の1程度の幅を有する領域に選択的に照射されている。そしてドリフト領域11の下面上にアルミニウム(Al)やシリコン(Si)等の金属板を例えば合金法により接合してコレクタ電極3を形成する。
照射領域においては、レーザー光は、例えばX方向の移動の際に照射領域が50%ずつ重なるように半導体基板の移動を制御して照射してもよい。またレーザー光の種類及び照射エネルギー密度も適宜設定されてよい。図6に、レーザー光として波長λ=532nmの光すなわちYAGレーザーの第二高調波(2ω)を使用し、照射エネルギー密度を1.4J/cmとした場合のキャリア濃度の分布を示す。
レーザーアニールにより、格子欠陥領域2は、炉アニール等の熱処理よりも深い位置での拡散が進行し、高拡散領域1aがコレクタ電極3側からベース領域12側へ突出するように形成される。また、格子欠陥領域2の高拡散領域1aの上端に近接する領域は格子欠陥の一部が緩和され、突出する高拡散領域1aの上端に応じてベース領域12側へ引っ込むような形状となり、格子欠陥領域2中の他の領域より厚みが小さくなる。
図6中の菱形をデータ点とするプロットが描く軌跡で示すように、ボロン(B)によるキャリア濃度は裏面から約0.15μmの深さ位置でピーク(8×1017atoms/cm程度)であり、約0.5μmの深さ位置まで高い濃度(2×1016〜2×1017atoms/cm程度)を示す。最も落ち込んだ位置である約0.64μmの深さ位置は、レーザーアニールによって形成されたpn接合界面の位置とみなすことができる。また約0.7μmより深い領域ではボロンは活性化されていない。レーザーアニールにより、他の領域の厚みに比べて約2.3倍の厚みである約0.7μm程度の高拡散領域1aが、コレクタ領域1中に選択的に形成される。すなわちドリフト領域11とコレクタ領域1とのpn接合界面において、高拡散領域1aが形成されている箇所と、高拡散領域1a以外の箇所との間で高低差が形成され、高い側の界面高さは、低い側の界面高さの約2.3倍に形成されている。その後、半導体基板を分離拡散領域Cの位置でダイシングして複数枚にチップ化する。
図7にコレクタ電極3の層を除いた状態のコレクタ領域1の裏面を示す。高拡散領域1aは、縦長の状態で矩形の長辺の一辺を、活性領域Aの正方形の右側の一辺に重ね合わせた位置に配置されている。すなわち高拡散領域1aは、図7中の右側の端部から中央側へ向かって、活性領域Aの正方形の面積のうち3分の1程度の面積を占める領域を下面として有するように形成されている。
高拡散領域1aはレーザー光の照射により、他の領域よりも微視的に見たときの凹凸が多く形成され、表面モホロジーが荒れた状態を示す。尚、活性領域A及び高拡散領域1aの面積を表す形状は正方形や矩形に限定されることなく、他の多角形や円形等の幾何学形状で表すことが可能である。
(IGBTの特性)
本発明の実施の形態に係るIGBTの耐圧特性を、レーザー光の照射面積の活性領域Aの面積に対する比率(以下「照射率」という。)を変化させて測定した結果を図8に示す。レーザーアニールにより、ドリフト領域11とコレクタ領域1とのpn接合界面付近において、格子欠陥領域2がレーザー光を全く照射しない照射率0%の場合より多く活性化され、格子欠陥領域2中の格子欠陥の一部が緩和される。そのため、図8中の正方形をデータ点とするプロットで示すように、逆耐圧は照射率10%で約730V、また照射率40%で約750Vとなり、照射率0%の場合(約720V)よりも逆耐圧を高めることができる。
一方、図8中の菱形をデータ点とするプロットで示すように、1mAあたりの順耐圧は、照射率10%で約695V、また照射率40%で約670Vと、拡散深さの深い高拡散領域1aが形成されることで正孔濃度が高まる影響により、照射率0%の場合(約720V)に比べ若干低下するものの、順耐圧の低下率は10%未満に抑えることができる。
またレーザーアニールにより拡散深さの深い高拡散領域1aを選択的に形成し、高拡散領域1aが形成された格子欠陥領域2中の格子欠陥が緩和され、漏れ電流の要因となるキャリアの発生源としての格子欠陥領域2の、活性領域Aにおける存在比率が低減する。そのため、図9に示すように、700V当たりの逆漏れ電流は、照射率10%で約34μA、また照射率40%で約14μAとなり、照射率0%の場合(約80μA)よりも逆漏れ電流を大きく低減できる。尚、イオン注入したボロン(B)の、300℃における低温熱処理による平均活性化率は概ね数%に留まるとともに、レーザーアニールによる平均活性化率は50%程度である。そのためレーザー光の照射率を10%以上40%以下としてレーザーアニールが施されたIGBTでは、活性領域A全体において、ボロン(B)の平均活性化率が5%以上20%以下程度の範囲である。
本発明の実施の形態に係るIGBTによれば、活性領域A中のコレクタ領域1において選択的に形成された高拡散領域1aが、ベース領域12側へ突出して高拡散領域1a以外の他の領域よりも厚いことにより、コレクタ領域1の面内方向の厚みが部分的に異なるように制御されている。そのため、図9に示すように、IGBTの順方向の耐圧低下を抑制することができる。そして図8に示すように、IGBTの逆耐圧の向上と逆漏れ電流の抑制とのトレードオフをバランスよく達成する。すなわちレーザーアニールを活性領域A全面に行う場合(照射率100%)に生じる順耐圧低下のデメリットを抑えつつ、300℃程度の低温熱処理のみを行う場合(照射率0%)より逆耐圧時の信頼性を高めることができる。
また本発明の実施の形態に係るIGBTの製造方法では、コレクタ領域1の表面上にレーザー光を照射する位置と照射しない位置とを分けてスキャンしながら一定の強度でレーザー光を照射することにより活性領域Aの面内方向で高拡散領域1aを選択的に形成する。すなわちレーザー光を照射又は非照射という簡易な切り換えを行うだけで、活性領域Aにおける高拡散領域1a及び格子欠陥領域2の存在比率を制御するので、IGBTの製造プロセスを容易にすることができる。
また本発明の実施の形態に係るIGBTの製造方法によれば、熱処理は300℃程度の低温で行うことができため、アルミニウム(Al)の電極等、熱に弱い素材が半導体基板に取り付けられた状態であっても、高温の熱処理を長時間行うことなく、格子欠陥領域2を選択的に活性化させることができる。
本発明は上記のとおり開示した実施の形態によって説明したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになると考えられるべきである。例えば本発明の実施の形態では、キャリア蓄積領域に正孔が蓄積されることで伝導度変調効果が生じるnpnトランジスタ型のIGBTを説明したが、これに限定されず、nとpとを入れ替えてpnpトランジスタ型とし、蓄積されるキャリアを電子とするIGBTを構成してもよい。またMOSゲート構造としてプレーナ型に限定されることなく、トレンチ型であってもよい。またIGBTとして逆阻止IGBTに限定されるものではない。
(第1変形例)
図10(a)に示した第1変形例に係るIGBT、及び後述する第2変形例に係るIGBT並びに第3変形例に係るIGBTは、いずれも、図1〜図9で説明した本発明の実施の形態に係るIGBTと同様の逆阻止IGBTである。よってそれぞれの変形例の説明では、本発明の実施の形態に係るIGBTと共通する構造の説明を適宜省略するとともに、相違する構造について説明する。
第1変形例に係るIGBTの高拡散領域1bは、図1に示したIGBTと同様に、図10(a)中で、断面が横長の矩形を示す略直方体状で模式化された領域で示され、コレクタ領域1の左右方向の中央に形成されている点が、図1に示したIGBTと異なる。高拡散領域1bは、上面又は下面の面積が活性領域Aのすべての面積に対して10%以上40%以下の比率となるようにレーザーアニールが施されて形成され、図10(a)中に示した高拡散領域1bの幅wbは、活性領域Aの幅wの3分の1程度の長さで形成されている。高拡散領域1bは、上記(IGBTの製造方法)で説明した処理と同様の処理を、レーザーアニール処理において、図10(b)に示す高拡散領域1bのパターンを形成するように、レーザー光の照射位置を設定してスキャン照射することで製造できる。
図10に示したIGBTでは、高拡散領域1bが、活性領域Aの左右方向の中央部に、長手方向を活性領域Aの奥行方向に揃えて形成されているので、高拡散領域1bの左右に格子欠陥領域2が対称的に位置するように、コレクタ領域1が形成される。そのため、格子欠陥領域2が活性領域Aにおいて奥行方向に対称的に位置するとともに、左右方向にも対称的に位置するように、コレクタ領域1が形成される。よって図1に示したIGBTよりも、活性領域Aの左右方向における両端間の電界の分布の偏りを平坦化することができる。
(第2変形例)
図11(a)に示した第2変形例に係るIGBTのコレクタ領域1には、コレクタ領域1の上面からベース領域12側に突出するように、面内方向において選択的に他の箇所より大きな厚みを有する3個の高拡散領域1c1,1c2,1c3が形成されている。3個の高拡散領域1c1,1c2,1c3は、図1及び図10に示したIGBTと同様に、図11(a)中で、断面が横長の矩形を示す略直方体状で模式化された領域で示され、コレクタ領域1の中央に左右対称的に形成されている。
3個の高拡散領域1c1,1c2,1c3は、上面又は下面の面積の総和が、IGBTの活性領域Aの面積に対して10%以上40%以下の比率となるように形成されている。また図11(a)中の3個の高拡散領域1c1,1c2,1c3のそれぞれの幅wc1,wc2,wc3はいずれも等幅である。3個の高拡散領域1c1,1c2,1c3は、コレクタ領域1の上面にストライプ状に配置されている。
3個の高拡散領域1c1,1c2,1c3の下面は、いずれも同じ矩形状の領域に形成され、矩形の長辺の長さは活性領域Aの正方形の一辺の長さ(活性領域Aの幅w)と略等しい。また矩形の短辺の長さは活性領域Aの正方形の一辺の長さ(活性領域Aの幅w)の約9分の1程度である。3個の高拡散領域1c1,1c2,1c3は、図11(b)中、縦長の状態で活性領域Aの左右方向の中央に等間隔で配置されている。すなわちコレクタ電極3の表面上に3個の高拡散領域1c1,1c2,1c3が互いに分離して形成され、ストライプ状のパターンが形成されている。3個の高拡散領域1c1,1c2,1c3の下面の面積の総和が、活性領域Aの正方形の面積に対して3分の1程度の比率である。
図11に示したIGBTでは、3個の高拡散領域1c1,1c2,1c3が、活性領域Aの左右方向の中央部に、長手方向を活性領域Aの奥行方向に揃えて等間隔で並行となるように、コレクタ領域1が形成される。そのため、図10に示したIGBTと同様に、格子欠陥領域2が活性領域Aにおいて奥行方向及び左右方向に対称的に位置するように、コレクタ領域1が形成されると共に、活性領域Aの左右方向における高拡散領域の存在範囲が拡がる。よって図10に示したIGBTよりも、活性領域Aの左右方向における両端間の電界の分布の偏りをさらに平坦化することができる。
(第3変形例)
また図12に示した第3変形例に係るIGBTのコレクタ領域1には、コレクタ領域1の上面からベース領域12側に突出するように、面内方向において選択的に他の箇所より大きな厚みを有する15個の高拡散領域1d1,1d2,…1d15が形成されている。図12(a)中には、紙面を正面から見て手前側に表われる5個の高拡散領域1d1,1d2,…1d5が示されている。15個の高拡散領域1d1,1d2,…1d15はそれぞれ同形状であり、図12(a)中で、断面が横長の矩形を示す略直方体状で模式化された領域で示され、コレクタ領域1の左右方向の中央に等間隔で形成されている。
15個の高拡散領域1d1,1d2,…1d15は、上面又は下面の面積の和が、IGBTの活性領域Aの面積に対して10%以上40%以下の比率となるように形成されている。また15個の高拡散領域1d1,1d2,…1d15のそれぞれの幅wd1,wd2,…wd15はいずれも等幅である。15個の高拡散領域1d1,1d2,…1d15は、コレクタ領域1の上面で左右方向に等間隔で5個、また奥行方向にも等間隔で3個それぞれ並設されたマトリクス状に配置されている。
15個の高拡散領域1d1,1d2,…1d15の形成は、例えばレーザー光をX方向に沿って等間隔で照射して第1の照射ラインを形成した後、照射位置をY方向に移動させ、第1の照射ラインと平行に、第1の照射ラインと同様にX方向に等間隔でレーザー光を照射して第2の照射ラインを形成して、更に照射位置をY方向に移動させ…と、X方向における照射とY方向における照射とを所定の回数繰り返すことにより行うことができる。
15個の高拡散領域1d1,1d2,…1d15の下面は、いずれも同じ矩形状の領域に形成され、矩形の長辺の長さは活性領域Aの正方形の一辺の長さ(活性領域Aの幅w)の約4分の1程度である。また矩形の短辺の長さは活性領域Aの正方形の一辺の長さ(活性領域Aの幅w)の約9分の1程度である。15個の高拡散領域1d1,1d2,…1d15の下面は、図12(b)中、左右方向に5個、等間隔で並行に配置された状態が、上下方向に等間隔で3段形成されるように配置されている。すなわち15個の高拡散領域1d1,1d2,…1d15の下面の面積の総和が、活性領域Aの正方形の面積に対して約36%の比率である。
図12に示したIGBTでは、15個の高拡散領域1d1,1d2,…1d15が、活性領域Aの左右方向及び奥行方向に、それぞれ等間隔で形成される。そのため、15個の高拡散領域1d1,1d2,…1d15及び格子欠陥領域2が、奥行方向及び左右方向に対称的に位置するように、コレクタ領域1が形成されると共に、活性領域Aの左右方向における高拡散領域の存在範囲が更に拡がる。よって図11に示したIGBTよりも、活性領域A全体における電界の分布の偏りをさらに平坦化することができる。
尚、上記複数の変形例で例示される実施の形態にそれぞれ含まれる構造を、本発明の要旨を変更しない範囲で適宜組み合わせてもよい。以上のように本発明は、上記に記載していない様々な実施の形態等を含むとともに、本発明の技術的範囲は、上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
1 コレクタ領域
1a 高拡散領域
2 格子欠陥領域
3 コレクタ電極
11 ドリフト領域
12a〜12h ベース領域
13a1〜13h1,13a2〜13h2 エミッタ領域
15a〜15i ゲート電極
17 エミッタ電極
A 活性領域

Claims (8)

  1. 第1導電型のドリフト領域上に設けられた第2導電型のベース領域と、
    該ベース領域の内部に選択的に設けられた第1導電型のエミッタ領域と、
    前記ベース領域の表面と前記エミッタ領域の表面とに共通して対向するように選択的に設けられたゲート電極と、
    前記ドリフト領域の下に設けられると共に、第2導電型の不純物が導入された格子欠陥領域と、
    該格子欠陥領域の下に設けられると共に、一部が前記ベース領域側へ選択的に突出する高拡散領域を有するコレクタ領域と、
    を備え
    前記高拡散領域における前記格子欠陥領域は、前記高拡散領域ではない部分の前記格子欠陥領域よりも薄い厚さで存在している、
    ことを特徴とする絶縁ゲート型バイポーラトランジスタ。
  2. 前記高拡散領域は複数個であり、該複数個の高拡散領域は、ストライプ状に配置されていることを特徴とする請求項1に記載の絶縁ゲート型バイポーラトランジスタ。
  3. 高拡散領域は複数個であり、この複数個の高拡散領域は、互いに間隔を空けてマトリクス状に配置されていることを特徴とする請求項1に記載の絶縁ゲート型バイポーラトランジスタ。
  4. 前記高拡散領域の面積は、活性領域の面積に対して10%以上40%以下であることを特徴とする請求項1〜3のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ。
  5. 第1導電型のドリフト領域の表面に第2導電型のベース領域を形成する工程と、
    前記ベース領域の一部に第1導電型のエミッタ領域を形成する工程と、
    前記ベース領域の表面と前記エミッタ領域の表面とに共通して対向するようにゲート電極を選択的に形成する工程と、
    前記ドリフト領域の前記ベース領域と反対側の面に第2導電型の不純物イオンを注入して格子欠陥領域を形成する工程と、
    熱処理によって前記格子欠陥領域に注入された不純物イオンを活性化して第2導電型のコレクタ領域を形成する工程と、
    選択的なレーザーアニールによって前記格子欠陥領域に注入された不純物イオンの一部を更に活性化すると共に、前記格子欠陥領域の格子欠陥の一部を緩和して、前記コレクタ領域の一部に前記ベース領域側へ突出する高拡散領域を形成する工程と、
    を含み、
    前記高拡散領域における前記格子欠陥領域は、前記高拡散領域ではない部分の前記格子欠陥領域よりも薄い厚さで形成される、
    ことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
  6. 前記選択的なレーザーアニールは、前記格子欠陥領域の前記コレクタ電極側から、レーザー光をストライプ状に照射して行うことを特徴とする請求項5に記載の絶縁ゲート型バイポーラトランジスタの製造方法。
  7. 前記選択的なレーザーアニールは、前記格子欠陥領域の前記コレクタ電極側から、レーザー光をマトリクス状に照射して行うことを特徴とする請求項5に記載の絶縁ゲート型バイポーラトランジスタの製造方法。
  8. 前記選択的なレーザーアニールは、前記格子欠陥領域の、活性領域の面積に対して10%以上40%以下の面積に対して行うことを特徴とする請求項5〜7のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタの製造方法。
JP2014237901A 2014-11-25 2014-11-25 絶縁ゲート型バイポーラトランジスタ及びその製造方法 Active JP6459433B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014237901A JP6459433B2 (ja) 2014-11-25 2014-11-25 絶縁ゲート型バイポーラトランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014237901A JP6459433B2 (ja) 2014-11-25 2014-11-25 絶縁ゲート型バイポーラトランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016100518A JP2016100518A (ja) 2016-05-30
JP6459433B2 true JP6459433B2 (ja) 2019-01-30

Family

ID=56078032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014237901A Active JP6459433B2 (ja) 2014-11-25 2014-11-25 絶縁ゲート型バイポーラトランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP6459433B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108899362B (zh) * 2018-08-22 2024-04-12 江苏中科君芯科技有限公司 平面栅igbt器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2561963B2 (ja) * 1989-11-27 1996-12-11 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP3413021B2 (ja) * 1996-07-30 2003-06-03 株式会社東芝 半導体装置
JPWO2012056536A1 (ja) * 2010-10-27 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6037495B2 (ja) * 2011-10-17 2016-12-07 ローム株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2016100518A (ja) 2016-05-30

Similar Documents

Publication Publication Date Title
JP6418340B2 (ja) 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ
JP6272799B2 (ja) 半導体装置および半導体装置の製造方法
US8729600B2 (en) Insulated gate bipolar transistor (IGBT) with hole stopper layer
US9219113B2 (en) Semiconductor device having breakdown voltage enhancement structure
JP5811861B2 (ja) 半導体装置の製造方法
JP6365165B2 (ja) 半導体装置の製造方法
JP5617190B2 (ja) 半導体装置の製造方法および半導体装置
US9887190B2 (en) Semiconductor device and method for manufacturing the same
JP5641055B2 (ja) 半導体装置およびその製造方法
WO2015093038A1 (ja) 半導体装置
JP5569600B2 (ja) 半導体装置およびその製造方法
WO2011108191A1 (ja) 半導体装置の製造方法および半導体装置
JP2007235080A (ja) 半導体装置の製造方法
JP2013542597A (ja) バイポーラノンパンチスルー電力半導体デバイス
JP6495272B2 (ja) Mos−バイポーラ素子
US11424126B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5043445B2 (ja) 半導体デバイスの製造方法
JP6459433B2 (ja) 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP2007005657A (ja) 半導体装置及び半導体装置の製造方法
JP6500413B2 (ja) 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP2017055046A (ja) 半導体装置の製造方法
JP6268948B2 (ja) Mos型半導体装置の製造方法
JP2014030050A (ja) 半導体装置
WO2019224913A1 (ja) 半導体装置
US10943974B2 (en) Method for producing a semiconductor component having a channel stopper region

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181217

R150 Certificate of patent or registration of utility model

Ref document number: 6459433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250