JP6454066B2 - 試験及び計測機器及び入力信号処理方法並びにそのためのコンピュータープログラム - Google Patents

試験及び計測機器及び入力信号処理方法並びにそのためのコンピュータープログラム Download PDF

Info

Publication number
JP6454066B2
JP6454066B2 JP2013258351A JP2013258351A JP6454066B2 JP 6454066 B2 JP6454066 B2 JP 6454066B2 JP 2013258351 A JP2013258351 A JP 2013258351A JP 2013258351 A JP2013258351 A JP 2013258351A JP 6454066 B2 JP6454066 B2 JP 6454066B2
Authority
JP
Japan
Prior art keywords
span
peak
frequency
bandwidth
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013258351A
Other languages
English (en)
Other versions
JP2014119458A (ja
Inventor
イアン・エス・ディーズ
トーマス・エル・カンツ
デイビッド・エル・サーヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2014119458A publication Critical patent/JP2014119458A/ja
Application granted granted Critical
Publication of JP6454066B2 publication Critical patent/JP6454066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/02Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/029Software therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16Spectrum analysis; Fourier analysis

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)

Description

本発明は、試験及び計測機器の分野に関し、特には、ディスプレイ中心周波数とスパンの設定の自動構成を伴って入力信号の周波数ドメイン波形を表示するように構成された試験及び計測機器に関する。
現代のスペクトラム分析器及びデジタルオシロスコープは、一般的に所定の入力信号の周波数ドメインの内容を分析する可能性を提供する。そのような試験及び計測機器は、トリガーハードウェアと所望のイベントを捕捉するように構成されたソフトウェアを装備する。信号が一度捕捉されると、デホルトのディスプレイ中心周波数とスパンの設定で結果としての周波数ドメイン分析波形が表示される。
米国特許第7191079号 米国特許第4611164号
インターネットのテクトロニクス社のウェブサイトMDO4000Bシリーズミックスド・ドメイン・オシロスコープ(Mixed Domain Oscilloscope)[on line]、2013年12月12日サーチ<http://jp.tek.com/oscilloscope/mdo4000-mixed-domain-oscilloscope>
利用者は、手動でディスプレイ中心周波数とスパンの設定を調整して、波形内において対象領域を強調する必要がある。このことは退屈で時間のかかる処理であることがある。したがって、ディスプレイ中心周波数とスパンの自動設定を提供して試験及び計測機器の操作を単純化する必要性が存在する。
当初のディスプレイ中心周波数とスパンの設定を有すると共に、入力信号を処理するように構成された試験及び計測機器が開示されている。試験及び計測機器は、入力信号をデジタル化し、第1位のピークを突き止めることによって、入力信号の第1位のピーク周波数を決定するように構成されたプロセッサーを含んでいる。プロセッサーは、第1位のピーク周波数に基づき当初のディスプレイ中心周波数の設定を調整するように構成されている。プロセッサーは、ピーク帯域幅テストレベルにおける第1位のピークの帯域幅をピーク帯域幅閾値と比較することによって、帯域幅の比較をするように構成されている。プロセッサーは、その帯域幅比較に基づいて当初のスパン設定を調整し、調整されたディスプレイ中心周波数とスパンの設定を用いて処理された波形信号を発生するように構成されている。
プロセッサーは、スパンが減少されているときに分解能帯域幅(RBW)がそれに比例して減少するようにスパンとRBWの間で一定の比率を維持するように構成されてもよい。プロセッサーは、入力信号に対して周波数ドメイン変換を行い、周波数ドメインデータを発生し、該周波数ドメインデータに基づいて第1位のピークを突き止めるように構成されてもよい。プロセッサーは、ディスプレイ中心周波数を第1位のピーク周波数に設定するように構成されてもよい。プロセッサーは、最小スパンに基づいてスパン設定を調整するかしないかを決定するように構成されてもよい。
試験及び計測機器は、また、処理された波形信号を表示するように構成されたディスプレイと、デジタル化された入力信号を記憶するように構成されたメモリを含んでいてもよい。プロセッサーは、利用者入力を受け取って当初のディスプレイ中心周波数とスパンの設定を調整するように構成されてもよい。プロセッサーは、利用者入力を受け取ってピーク帯域幅閾値を調整するように構成されてもよい。プロセッサーは、スパンインクリメントに基づいてスパン設定を調整するように構成されてもよい。
当初のディスプレイ中心周波数とスパンの設定を有する試験及び計測機器において入力信号を処理する方法が開示されている。この方法は、入力信号をデジタル化し、第1位のピークを突き止めることによって、入力信号の第1位のピーク周波数を決定することを含んでいる。当初のディスプレイ中心周波数とスパンの設定は、第1位のピーク周波数に基づき調整される。ピーク帯域幅のテストレベルにおける第1位のピークの帯域幅をピーク帯域幅の閾値と比較することによって、帯域幅の比較が行われる。この帯域幅比較に基づいて当初のスパン設定が調整される。調整されたディスプレイ中心周波数とスパンの設定を用いて処理された波形信号が発生される。
スパンが減少されているときに分解能帯域幅(RBW)がそれに比例して減少するようにスパンとRBWの間で一定の比率が維持されるようにしてもよい。入力信号に対して周波数ドメイン変換が行われて周波数ドメインデータを発生し、該周波数ドメインデータに基づいて第1位のピークが突き止められるようにしてもよい。ディスプレイ中心周波数が第1位のピーク周波数に設定されるようにしてもよい。最小スパンに基づいてスパン設定を調整するかしないかを決定するようにしてもよい。
ディスプレイが提供されてもよいし、それは処理された波形信号を表示するように構成されてもよい。デジタル化された入力信号はメモリに記憶されてもよい。利用者入力が受信されてもよく、当初のディスプレイ中心周波数とスパンの設定は利用者入力に基づいて調整されてもよい。利用者入力は受信されてもよく、ピーク帯域幅閾値は利用者入力に基づいて調整されてもよい。スパン設定は、スパンインクリメントに基づいて調整されてもよい。
当初のディスプレイ中心周波数とスパンの設定を有する試験及び計測機器において入力信号を処理する方法を行うように構成されたプロセッサーによって実行されるコンピュータープログラムが記憶されているコンピュータ判読可能な媒体も開示されている。この方法は、入力信号をデジタル化し、第1位のピークを突き止めることによって、入力信号の第1位のピーク周波数を決定することを含んでいる。当初のディスプレイ中心周波数の設定は、第1位のピーク周波数に基づき調整される。ピーク帯域幅テストレベルにおける第1位のピークの帯域幅をピーク帯域幅の閾値と比較することによって、帯域幅の比較が行われる。この帯域幅比較に基づいて当初のスパン設定が調整される。調整されたディスプレイ中心周波数とスパンの設定を用いて処理された波形信号が発生される。
図1は、ディスプレイを有するミックスド・ドメイン・オシロスコープの略図である。 図2は、中心周波数とスパンの自動調整以前の波形を示すディスプレイの略図である。 図3は、より詳細な波形を示すディスプレイの略図である。 図4は、第1位のピークを拡大した後のディスプレイの略図である。 図5は、スパン調整後の第1位のピークを拡大したディスプレイの略図である。 図6は、中心周波数とスパンの自動調整処理を示すフローチャートである。 図7は、入力波形の取得、中心周波数とスパンの自動調整及び後続の表示を示すブロック図である。
スペクトラム分析器及びミックスド・ドメイン・オシロスコープのような試験及び計測機器の対象信号を分析し、中心周波数とスパン設定を自動的に調整するための技術がここに開示されている。スペクトラム分析器又はミックスド・ドメイン・オシロスコープを用いた周波数ドメイン分析の間、利用者はたびたび対象の特定信号についてスペクトラム表示を中央に移動し、そして、その信号の画面上の波形が検査及び分析するために十分広くなるまで周波数スパン(スパン)を減少する必要がある。その方法は主に手動であり、退屈で時間がかかる。ここに開示される技術は、所定の波形のうち最も可能性のある部分を突き止めるためのディスプレイ中心周波数とスパンの設定のための自動化されたアプローチを提供する。
図1は、複数の表示エリアに分割されたディスプレイ12を有する試験及び計測機器(オシロスコープ)10の略図である。エリア14と16は、少なくとも一つの波形24と26と、たとえば、軸や図形的な情報や文字である他のグラフィカルな表示34と36をグラフィックに表示するように構成されている。オシロスコープ10は、また、利用者入力のために構成された複数の利用者コントロール18と試験信号などを受信するように構成された複数の電気的入力20を有する。この例においては、利用者コントロール18は、いわゆる当業者にとって既知のディスプレイ中心周波数とスパンの設定を選択/調整するように構成されたコントロールを含んでいる。
この例においては、オシロスコープ10は、プログラム情報とデータの記憶のために構成された、関連するメモリ23を有するプロセッサー22を含んだ取得システム21を伴うスタンドアローンユニットとして実施されている。プロセッサー22が、たとえば、I/Oやグラフックジェネレーションハードウェアなどの別の回路と連結されうることが理解されるべきである。プロセッサー22は、利用者コントロール18を介して少なくとも入力の一部を受信するように構成されている。アナログ/デジタル(A/D)変換器25は、電気的入力20で受信した信号をデジタル化するように構成されている。トリガ検出器(トリガシステム)27は、以下に説明されるように取得プロセスを制御するためにタイミング信号を提供する。様々なトリガモードが、たとえば、米国特許第7191079号に開示されている。自動チューニング方法が、たとえば、米国特許第4611164号(特開昭59−157574号に対応)に開示されている。
プロセッサー22は、また、ディスプレイ12上に表示される情報の少なくとも一部を発生するように構成されている。試験及び計測機器が、たとえば、デスクトップやラップトップやタブレットやスマートフォーンや他のコンピュータ機器であるコンピュータ機器を用いて実現された実施の形態を含む様々なハードウェアとソフトウェアを用いて実現されうることと、それらのシステムのいくつかがディスプレイ機器を提供/必要とすることがあり得たり又はあり得なかったりすることは理解されるべきである。デジタイザーは、ディスプレイなしの試験及び計測機器の例である。
一般的に、以下のアプローチはディスプレイ中心周波数とスパンを自動的に設定するために用いられることが可能である。
1.ディスプレイ中心周波数を機器の帯域又は利用者によって選択されたようなサブレンジの中央に設定する。
2.スパンを機器の帯域幅全体又は利用者によって選択されたようなサブレンジに設定する。
3.取得(acquisition)を行って、信号に対して周波数ドメインへの変換を行って周波数ドメイン波形(データ)を発生する。
4.「周波数ドメイン波形」内の最高振幅ピーク(「第1位のピーク」)を突き止めて、その第1位のピーク周波数と同等にディスプレイ中心周波数を設定する。
5.第1位のピークの振幅よりn dB(たとえば3dB)下であるポイントとポイントの間の第1位のピークの帯域幅を決定する。
6.第1位のピークの帯域幅が現在のスパンのwパーセント(たとえば10%)を越えて広がっている場合には停止する。
7.スパンが現時点で最小可能値である場合には停止する。
8.スパンをより小さな値(たとえば、現在値の10%)に減少する。機器は、また、スパンが減少されているときに分解能帯域幅(RBW)が同じ比率により減少するようにスパンとRBWの間で一定の比率を維持するように構成されてもよい。このことは、信号をより詳細に明らかにする。
9.そして、完了するまで工程3から8を繰り返す。
図2乃至図5は、上記の自動化方法における異なるポイントで表示された波形に関するディスプレイの図である。図2乃至図4は、この方法の中間段階の波形を示す。最終的なディスプレイ(図5)のみが現実の試験及び計測機器によって発生されなければならないことが理解されるべきである。図2は、中心周波数とスパンの自動化調整前の波形42を示すディスプレイ40aの略図である。波形42はより大きなピーク(第1位のピーク)50とより小さなピーク(第2位のピーク)51を含んでいる。取得前に、ディスプレイ中心周波数は、装置の帯域の中央に調整され、スパンが帯域の帯域幅全体に設定されることが可能である。
図3は、波形42の左側部分をより詳細に示すディスプレイ40bの略図である。この帯域の左側部分が第1位のピーク50を含んでいるので、プロセッサー22は中心周波数とスパンを自動的に調整しこの波形のこの部分を重点的に取り扱うように構成されている。たとえば、プロセッサー22は、得した信号に対して周波数ドメイン変換を行って周波数ドメインデータ(波形)を発生しその信号の周波数ドメインデータをメモリ23に記憶するように構成されている。この信号の周波数ドメインデータに基づいて、プロセッサーは周波数ドメイン波形内で最高振幅ピークを突き止めるように構成されている。プロセッサーは、さらに、ディスプレイ中心周波数を波形ピーク周波数と同じに設定するように構成されている。
図4は、波形42の第1位のピーク50について拡大されたディスプレイ40cの略図である。上記のように、ディスプレイ中心周波数が第1位のピーク50周波数に設定される。スパンは以下のように調整されうる。プロセッサーは、ピーク帯域幅テストレベル52に位置するテストポイントにおける第1位のピーク50の幅を決定するように構成されうる。ピーク帯域幅テストレベル52は、ピーク振幅に対して測定されたdBで特定されうる。ピーク帯域幅テストレベルは、デホルト値、たとえば、3dBを有していてもよい。利用者が必要に応じてピーク帯域幅テストレベルを調整できることは理解されるべきである。ピーク帯域幅テストレベルにおけるピーク帯域幅がピーク帯域幅閾値よりも広い場合、拡大レベルは調整される必要はない(停止)。ピーク帯域幅閾値は、現在のスパンのパーセンテージに関して特定されるようにしてもよい。ピーク帯域幅閾値が、たとえば、10%であるデホルト値を有するようにしてもよいことは理解されるべきである。
スパンが現時点で試験及び計測機器についての最小可能値である場合、それ以上のスパン調整をする必要はない。ピーク帯域幅テストレベルにおいて測定されたピーク帯域幅がピーク帯域幅閾値よりも狭い場合、たとえば10%である、現在のスパン設定のスパン調整インクリメントを用いて現在のスパン設定はより小さな値に減少されるようにしてもよい。試験及び計測機器は、また、スパンが減少されているときに分解能帯域幅(RBW)が同じ比率により減少するようにスパンとRBWの間で一定の比率を維持するように構成されてもよい。このことは、信号をより詳細に明らかにする。このプロセスは、取得プロセスと共に始まる調整されたスパン設定について繰り返されることもある。
図5は、最終スパン調整後に第1位のピーク50を拡大したディスプレイ40dの略図である。この例においては、ピーク帯域幅テストレベルにおいて測定されたピーク帯域幅がピーク帯域幅閾値よりも広い。従って、これ以上のスパン調整は必要ない。
図6は、上記のプロセスを一般的な用語で示したフローチャート60である。ここに含まれるフローチャートが例示のみであることと、他のプログラムエントリー及びエクジットポイントやタイムアウト機能やエラーチェックルーティーンなど(図示せず)が、通常代表的なシステムソフトウェアに実装されていることは理解されるべきである。システムソフトウェアがランチされた後でも引き続き作動できることも理解されるべきである。したがって、たとえば、引用番号61aと61bである開始ポイントと終了ポイントは、必要に応じて実行されるコードの一部の論理的な開始ポイントと終了ポイントを示すことを意図したものである。いずれかのブロックの実行順序も、また、この開示事項の範囲を逸脱しない限りにおいて変更可能である。これらのアスペクトの実行は、ここに開示された事項に基づいて当業者の理解の範囲内で明らかであり且つ十分容易である。
当初のディスプレイ中心周波数が機器の帯域の中央に設定され、当初のスパンがブロック62によって示されるように帯域の帯域幅全体に設定される。ブロック63によって示されるように取得が行われて、信号に対して周波数ドメイン変換が行われて周波数ドメインデータが発生されメモリ内に記憶される。ブロック6によって示されるように、周波数ドメインデータを用いて第1のピークが突き止められ、ディスプレイ中心周波数が第1位のピーク周波数に設定される。ピーク帯域幅テストレベルにおける第1位のピークのピーク帯域幅ピーク帯域幅閾値と比較され。ピーク帯域幅テストレベルにおけるピーク帯域幅がピーク帯域幅閾値よりも広い場合、ブロック66によって示されるようにプロセスが完了する。そうでない場合、ブロック67でプロセスが続行する。スパン設定が最小値である場合、プロセスが完了する。そうでない場合、スパン設定がブロック64によって示されるようにスパンインクリメント分だけ減少され、処理がブロック63に続行する。
図7は、取得と中心周波数及びスパン自動調整と後続の入力波形表示を示すハイレベルブロック図70である。RF信号は、ブロック71によって示されるように試験及び計測機器の入力に連結される。所定の帯域が、ブロック72によって示されるように選択される。その帯域が、引用番号73によって示されるように、必要に応じてダウンコンバートされることもある。RF信号は、ブロック74によって示されるようにデジタル化される。デジタル信号は、ブロック75によって示されるようにデシメーションされ、フィルタされることもある。結果としてのデータが、ブロック76によって示されるようにメモリ内に記憶される。中心周波数及びスパンの自動設定が、ブロック77によって示されるように行うこともある。結果としての波形が、ブロック78によって示されるように表示されうる。
ここに開示された事項に基づいて多くの改変が可能であることは理解されるべきである。特徴と構成要素が特定の組み合わせにより上記で説明されてはいるけれども、それぞれの特徴又は構成要素は、他の特徴及び構成要素がなくとも、単独で用いられることができ、又は、他の特徴及び構成要素があってもなくても各種の組み合わせにおいて用いられることができる。ここに開示された装置又は方法は、コンピュータープログラム、ソフトウェア、汎用のコンピューター又はプロセッサーによって実行されるためのコンピュータ判読可能な保存媒体(固定媒体)に組み入れられたファームウェアで実現可能である。コンピュータ判読可能な保存媒体の例は、リードオンリーメモリ(ROM)やランダムアクセスメモリ(RAM)やレジスタやキャッシュメモリや半導体メモリデバイスや内蔵ハードディスクやリムーバブルディスクのような磁性体や磁気光学媒体やCD−ROMディスクのような光学媒体やデジタル他用途ディスク(DVD)を含んでいる。
適切なプロセッサーは、例として、汎用プロセッサーや専用プロセッサーや従来のプロセッサーやデジタル信号プロセッサー(DSP)や複数のマイクロプロセッサーやDSPコアに関連した一又はそれ以上のマイクロプロセッサーやコントローラーやマイクロコントロッラーや特定用途向けIC(ASIC)やフィールドプログラマブルゲートアレイ(FPGA)回路や他のタイプの集積回路(IC)及び/又はステートマシーンを含んでいる。
10…試験及び計測機器
12…ディスプレイ
18…利用者コントロール
20…電気的入力
21…取得システム
22…プロセッサー
23…メモリ
25…A/D変換器
27…トリガ検出器
42…波形
50…第1位のピーク
51…第2位のピーク
52…ピーク帯域幅テストレベル

Claims (7)

  1. 当初のディスプレイ中心周波数及びスパンの設定を有すると共に、入力信号を処理するように構成された試験及び計測機器であって、該試験及び計測機器が、
    前記入力信号をデジタル化し、デジタル化入力信号を生成するよう構成されるアナログ・デジタル・コンバータと、
    プロセッサーと
    を具え、
    該プロセッサーが、
    前記デジタル化入力信号に対して周波数ドメイン変換を行って周波数ドメインデータを発生する処理と、
    前記周波数ドメインデータ中の第1位のピーク周波数を求める処理と、
    前記第1位のピークの前記周波数に基づき前記当初のディスプレイ中心周波数の設定を調整する処理と、
    ピーク帯域幅テストレベルにおける前記第1位のピークの帯域幅をピーク帯域幅閾値と比較することによって、帯域幅比較を実行する処理と、
    前記帯域幅比較に基づいて前記当初のスパン設定を調整する処理と
    調整されたディスプレイ中心周波数及びスパンの設定を用いて、前記周波数ドメインデータの波形信号を発生する処理と
    行うように構成されている試験及び計測機器。
  2. 前記プロセッサーが、前記スパン減少さと、分解能帯域幅(RBW)比例して減少させて前記スパンと前記RBWの間比率を一定に維持するように構成されている前記請求項1に記載の試験及び計測機器。
  3. 前記当初のディスプレイ中心周波数の設定を調整する処理において、前記プロセッサーが、前記ディスプレイ中心周波数を前記第1位のピークの前記周波数に設定する処理を行うように構成され請求項1又は2に記載の試験及び計測機器。
  4. 当初のディスプレイ中心周波数及びスパンの設定を有する試験及び計測機器において入力信号を処理する方法であって
    入力信号をデジタル化し、デジタル化入力信号を生成する処理と、
    前記デジタル化入力信号に対して周波数ドメイン変換を行って周波数ドメインデータを発生する処理と、
    前記周波数ドメインデータ中の第1位のピーク周波数を求める処理と、
    前記第1位のピークの前記周波数に基づき前記当初のディスプレイ中心周波数の設定を調整する処理と、
    ピーク帯域幅テストレベルにおける前記第1位のピークの帯域幅をピーク帯域幅閾値と比較することによって、帯域幅比較を実行する処理と、
    前記帯域幅比較に基づいて前記当初のスパン設定を調整する処理と、
    調整されたディスプレイ中心周波数及びスパンの設定を用いて、前記周波数ドメインデータの波形信号を発生する処理と
    を具える入力信号処理方法。
  5. 前記スパン減少さと、分解能帯域幅(RBW)比例して減少させて前記スパンと前記RBWの間比率を一定に維持する処理を更に具える請求項に記載の入力信号処理方法。
  6. 前記当初のディスプレイ中心周波数の設定を調整する処理において、前記ディスプレイ中心周波数を前記第1位のピークの前記周波数に設定する処理を行う請求項4又は5に記載の入力信号処理方法。
  7. 当初のディスプレイ中心周波数及びスパンの設定を有する試験及び計測機器において入力信号を処理する方法を行うように構成されコンピュータープログラムであって、前記試験及び計測機器によって実行されると、請求項4から6のいずれかの方法が実行されるコンピュータープログラム。
JP2013258351A 2012-12-13 2013-12-13 試験及び計測機器及び入力信号処理方法並びにそのためのコンピュータープログラム Active JP6454066B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/713,084 2012-12-13
US13/713,084 US9858240B2 (en) 2012-12-13 2012-12-13 Automatic center frequency and span setting in a test and measurement instrument

Publications (2)

Publication Number Publication Date
JP2014119458A JP2014119458A (ja) 2014-06-30
JP6454066B2 true JP6454066B2 (ja) 2019-01-16

Family

ID=49679389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013258351A Active JP6454066B2 (ja) 2012-12-13 2013-12-13 試験及び計測機器及び入力信号処理方法並びにそのためのコンピュータープログラム

Country Status (4)

Country Link
US (1) US9858240B2 (ja)
EP (1) EP2743711B1 (ja)
JP (1) JP6454066B2 (ja)
CN (1) CN103869157B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9304148B2 (en) * 2012-10-23 2016-04-05 Tektronix, Inc. Internal chirp generator with time aligned acquisition in a mixed-domain oscilloscope
US10890604B2 (en) * 2017-07-20 2021-01-12 Tektronix, Inc. Monitoring device under test waveform on signal generator
CN108776264B (zh) * 2018-07-26 2020-04-14 电子科技大学 数字示波器的fft分析装置
US10915445B2 (en) * 2018-09-18 2021-02-09 Nvidia Corporation Coherent caching of data for high bandwidth scaling
US11187744B2 (en) 2018-11-07 2021-11-30 Rohde & Schwarz Gmbh & Co. Kg Measuring device and measuring method using iterative trace-based signal analysis
USD947693S1 (en) 2019-09-20 2022-04-05 Tektronix, Inc. Measurement probe head assembly
US20210325437A1 (en) * 2020-04-19 2021-10-21 Research Electronics International, Llc Cached Peak Graphical Display for Spectrum Analyzers
USD968244S1 (en) * 2020-09-14 2022-11-01 Aaronia Ag Housing for measuring device
CN112769500A (zh) * 2021-01-21 2021-05-07 深圳市豪恩声学股份有限公司 信号测试方法、系统、电子设备及存储介质
CN113156180B (zh) * 2021-04-07 2022-06-10 合肥联宝信息技术有限公司 一种波形参数的调整方法、装置及可读存储介质

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4321680A (en) * 1980-04-22 1982-03-23 Wavetek Rockland Inc. Spectrum analyzer with frequency band selection
JPS59157574A (ja) * 1983-02-27 1984-09-06 Anritsu Corp スペクトラムアナライザ
JPS6071961A (ja) * 1983-09-28 1985-04-23 Hioki Denki Kk 時間軸レンジ自動設定波形観測装置
US4839582A (en) 1987-07-01 1989-06-13 Anritsu Corporation Signal analyzer apparatus with automatic frequency measuring function
JP2880711B2 (ja) * 1987-07-01 1999-04-12 アンリツ株式会社 信号分析装置
US5119076A (en) 1989-12-26 1992-06-02 Tektronix, Inc. Measuring spectral features using a cursor and a marker
JP2891497B2 (ja) * 1990-01-25 1999-05-17 アンリツ株式会社 スペクトラムアナライザ
JP3184832B2 (ja) * 1990-03-30 2001-07-09 アンリツ株式会社 精細な波形観測を簡易に実現する波形表示装置
JPH08248070A (ja) * 1995-03-08 1996-09-27 Anritsu Corp 周波数スペクトル分析装置
US5898420A (en) * 1997-08-13 1999-04-27 Hewlett-Packard Company Instrument with maximum display update rate and maximized display bandwidth given the display update rate
JP2000131357A (ja) * 1998-10-21 2000-05-12 Advantest Corp スペクトラムアナライザ
JP3375919B2 (ja) * 1999-11-11 2003-02-10 アンリツ株式会社 信号分析装置
JP2002296310A (ja) * 2001-03-30 2002-10-09 Anritsu Corp 電力分布表示制御装置および電力分布表示制御方法
AU2003225262A1 (en) * 2002-04-22 2003-11-03 Cognio, Inc. System and method for classifying signals occuring in a frequency band
JP2004219252A (ja) * 2003-01-15 2004-08-05 Hitachi Kokusai Electric Inc 無線機性能の自動測定システム
US7191079B2 (en) 2004-03-23 2007-03-13 Tektronix, Inc. Oscilloscope having advanced triggering capability
US20070027675A1 (en) * 2005-07-26 2007-02-01 Lecroy Corporation Spectrum analyzer control in an oscilloscope
US8233569B2 (en) * 2006-09-28 2012-07-31 Tektronix, Inc. Realtime spectrum trigger system on realtime oscilloscope
JP2009092497A (ja) * 2007-10-09 2009-04-30 Advantest Corp 周波数特性測定装置

Also Published As

Publication number Publication date
US20140172339A1 (en) 2014-06-19
CN103869157A (zh) 2014-06-18
JP2014119458A (ja) 2014-06-30
US9858240B2 (en) 2018-01-02
EP2743711B1 (en) 2018-08-08
CN103869157B (zh) 2018-07-03
EP2743711A1 (en) 2014-06-18

Similar Documents

Publication Publication Date Title
JP6454066B2 (ja) 試験及び計測機器及び入力信号処理方法並びにそのためのコンピュータープログラム
US10557870B2 (en) Apparatus and method for time correlated signal acquisition and viewing
US20070027675A1 (en) Spectrum analyzer control in an oscilloscope
EP2690449B1 (en) Cross domain triggering in a test and measurement instrument
US9134347B2 (en) Rare anomaly triggering in a test and measurement instrument
JP2010217179A (ja) 試験測定装置及びそのトリガ動作方法
JP6151895B2 (ja) 試験測定装置及び方法
CN107727906B (zh) 一种示波器自动设置的方法及其设备
US11181581B2 (en) Switching loss measurement and plot in test and measurement instrument
US10261111B1 (en) Oscilloscope with digital search triggering
US20230251292A1 (en) Data analysis system, measurement device, and method
US9886419B2 (en) System for improving probability of transient event detection
CN111710347B (zh) 音频数据分析方法、电子设备及存储介质
US20230055303A1 (en) Parallel trigger paths in a test and measurement instrument
US20190195915A1 (en) Signal post-processing method, signal post-processing circuit and oscilloscope
US20230358788A1 (en) Oscilloscope post processing system, method and measurement device
CN117110676A (zh) 通过示例进行波形搜索的设备和方法
JP2022151844A (ja) 試験測定装置及び試験測定装置における方法
JP2024000997A (ja) 試験測定システム及び方法
EP2520941B1 (en) Trigger figure-of-merit indicator
CN117269635A (zh) 具有主分量分析器的示波器
Bonini Understanding scope-based spectrum analysis

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20161121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

R155 Notification before disposition of declining of application

Free format text: JAPANESE INTERMEDIATE CODE: R155

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181214

R150 Certificate of patent or registration of utility model

Ref document number: 6454066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250