JP6438183B2 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
JP6438183B2
JP6438183B2 JP2013020889A JP2013020889A JP6438183B2 JP 6438183 B2 JP6438183 B2 JP 6438183B2 JP 2013020889 A JP2013020889 A JP 2013020889A JP 2013020889 A JP2013020889 A JP 2013020889A JP 6438183 B2 JP6438183 B2 JP 6438183B2
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
multilayer wiring
signal line
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013020889A
Other languages
English (en)
Other versions
JP2014154941A (ja
Inventor
田坂 直之
直之 田坂
祥子 田中
祥子 田中
豪紀 西村
豪紀 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013020889A priority Critical patent/JP6438183B2/ja
Publication of JP2014154941A publication Critical patent/JP2014154941A/ja
Application granted granted Critical
Publication of JP6438183B2 publication Critical patent/JP6438183B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Transceivers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子部品が多層配線基板に内蔵されたモジュールに関する。
携帯電話等の移動通信機器においては、所定周波数の信号を送信または受信するために、フィルタやデュプレクサ等の電子部品が用いられる。また、移動通信機器の小型化のために、多層配線基板内にSAW(Surface Acoustic Wave)フィルタを内蔵したモジュールが知られている。更に、特許文献1には、内蔵された電子部品からの放熱性を高めるために、電子部品の周囲に熱伝導体を埋設したモジュールが開示されている。
特開2010−272563号公報
従来のモジュールでは、多層配線基板に内蔵される電子部品において、外部ノイズの影響及び自身の発熱による特性変化等の問題が生じる場合があった。一方で、グランドパターンまたは放熱パターンの形成等により上記の問題を解決しようとすると、装置が大型化してしまうという課題があった。更に、特許文献1のように、電子部品の周囲を覆う形で熱伝導体を内蔵する場合、当該熱伝導体の上方に形成される信号ラインにおいて、マッチングされたインピーダンスを確保することが難しく、設計上の制約が大きくなるという課題があった。
本発明は上記の課題に鑑みなされたものであり、電子部品が多層配線基板に内蔵されたモジュールにおいて、ノイズ及び発熱による影響を低減すると共に、装置の小型化を図り、更に設計上の制約の少ないモジュールを提供することを目的とする。
本発明は、複数の配線層と複数の絶縁層を含む多層配線基板と、前記多層配線基板中の前記複数の絶縁層のうち一部の絶縁層に内蔵された電子部品と、を備え、前記複数の配線層は、前記多層配線基板の積層方向から見て、前記電子部品と重複する領域に形成され、高周波信号が伝搬する信号ラインを含み、
前記電子部品は、前記複数の配線層のうち前記信号ラインと反対側の配線層と電気的に接続され、前記信号ライン側の配線層と電気的に接続されていない部品本体と、前記部品本体の側面を囲み、グランドとして機能し且つ前記信号ライン側の前記部品本体の上面を覆わない金属枠体と、を含み、前記電子部品と前記信号ラインとの間に他の配線層を含まないことを特徴とするモジュールである。
上記構成において、前記金属枠体は、前記部品本体のうち前記上面と反対側の下面をも覆わない構成とすることができる。
上記構成において、前記部品本体は、弾性波デバイスを含む構成とすることができる。
上記構成において、前記多層配線基板の表面に実装され、前記弾性波デバイスと電気的に接続されたパワーアンプを備える構成とすることができる。
上記構成において、前記弾性波デバイスは、弾性表面波、弾性境界波、バルク波、ラブ波、及びLamb波の少なくとも1つを用いる弾性波デバイスである構成とすることができる。
上記構成において、前記部品本体は、パワーアンプを含む構成とすることができる。
上記構成において、前記多層配線基板の積層方向における前記金属枠体の高さは、前記多層配線基板の積層方向における前記部品本体の高さより大きい構成とすることができる。
本発明によれば、電子部品が多層配線基板に内蔵されたモジュールにおいて、ノイズ及び発熱による影響を低減すると共に、装置の小型化を図り、更に設計上の制約の少ないモジュールを提供することができる。
比較例1に係るモジュールの断面模式図である。 比較例2に係るモジュールの断面模式図である。 実施例1に係るモジュールの断面模式図である。 電子部品の詳細な構成を示す図である。 実施例1に係るモジュールの回路図である。
最初に、比較例に係るモジュールについて説明する。
図1は、比較例1に係るモジュール200の断面模式図である。モジュール200は、多層配線基板110と、これに内蔵された電子部品120とを備える。多層配線基板110は、絶縁層112a〜112hと、配線層114a〜114iを含む。絶縁層112a〜112hのうち、中央部の112c〜112fは、電子部品が内蔵されるコア層となっている。また、配線層114a〜114iのうち、114a及び114iは、多層配線基板110の表面に形成された表面配線層であり、114b〜114hは、絶縁層112a〜112hの間に形成された内部配線層である。各配線層114同士は、絶縁層112を貫通するビア配線116により接続されている。
電子部品120には、例えばデュプレクサが用いられる。比較例1では、コア層112c〜112fが多層配線基板となっており、他の領域にも電子部品130(例えば、チップ内蔵型の各種受動素子(インダクタ、キャパシタ、抵抗等)及び能動素子(スイッチ回路等)等)が埋め込まれている。内蔵された電子部品120及び130は、それぞれ内部配線層114h等と電気的に接続されている(本比較例では、電子部品120及び130の上下両面から電気的接続を図ることが可能となっている)。
多層配線基板110の表面には、電子部品140及び142が実装されている。電子部品140は、例えばパワーアンプであり、表面配線層114a上に実装されると共に、他の表面配線層114aとボンディングワイヤ146により電気的に接続されている。電子部品142は、例えばチップ内蔵型の各種受動素子(インダクタ、キャパシタ、抵抗等)及び能動素子(スイッチ回路等)であり、それぞれ表面配線層114a上に実装されている。
比較例1に係るモジュールによれば、多層配線基板110のコア層112c〜112fが多層配線基板となっているため、これらの領域に電子部品130を内蔵すると共に、内部配線層114d〜114gを形成することで、装置の小型化を図ることができる。一方、内臓の電子部品120及び130自体には、特に金属層等による保護はされていないため、発熱による特性変化や、外部ノイズの影響等の問題が生じる場合がある。当該問題への対策として、放熱パターン及びグランドパターンの形成を行うことが考えられるが、この場合はモジュール200が大型化してしまうという課題が生じる。
図2は、比較例2に係るモジュール210の断面模式図である。比較例1(図1)と共通する部分については同一の符号を付し、詳細な説明を省略する。比較例2では、多層配線基板110のコア層112c〜112fの一部に、銅板118が埋め込まれている。銅板118は、大容量のグランド層として機能すると共に、放熱用のパターンとしても機能する。コア層112c〜112fには、比較例1のような内部配線層114d〜114gが形成されておらず、代わりに銅板118のない部分を一気に貫通するスルーホール119が形成されている。
比較例2に係るモジュールによれば、多層配線基板110のコア層112c〜112fに銅板118を埋め込むことにより、外部ノイズに強く、放熱性に優れたモジュールを得ることができる。一方、銅板118が存在する領域には、内部配線層114d〜114gを形成することができず、比較例1のように電子部品130を埋め込むこともできないため、装置全体を小型化することが難しくなってしまう。当該問題への対策として、多層配線基板110の総数を増やしつつ絶縁層112の厚みを薄くすることが考えられるが、この場合は配線層114間の干渉が生じやすくなり、高周波の信号ラインを形成することが難しくなってしまうという課題がある。
以上のように、比較例1及び比較例2に係るモジュールは、それぞれ一長一短である。以下の実施例では、電子部品が多層配線基板に内蔵されたモジュールにおいて、ノイズ及び発熱による影響の低減すると共に、装置の小型化を図ることのできる構成について説明する。
図3は、実施例1に係るモジュール100の断面模式図である。モジュール100は、多層配線基板10と、これに内蔵された電子部品20とを備える。多層配線基板10は、絶縁層12a〜12hと、配線層14a〜14iを含む。絶縁層12a〜12hのうち、中央部の12c〜12fは、電子部品が内蔵されるコア層となっている。また、配線層14a〜14iのうち、14a及び14iは、多層配線基板10の表面に形成された表面配線層であり、14b〜14hは、絶縁層12a〜12hの間に形成された内部配線層である。各配線層14同士は、絶縁層12を貫通するビア配線16により接続されている。
電子部品20には、例えばデュプレクサが用いられる。実施例1では、コア層12c〜12fが多層配線基板となっており、他の領域にも電子部品30が埋め込まれている。電子部品30は、例えば、チップ内蔵型の各種受動素子(インダクタ、キャパシタ、抵抗等)及び能動素子(スイッチ回路等)等をいう。が埋め込まれている。内蔵された電子部品20及び30は、それぞれ内部配線層14h等と電気的に接続されている。本比較例では、電子部品20及び30の上下両面から電気的接続を図ることが可能となっている。
多層配線基板10の表面には、電子部品40及び42が実装されている。電子部品40は、例えばパワーアンプであり、表面配線層14a上に実装されると共に、他の表面配線層14aとボンディングワイヤ46により電気的に接続されている。電子部品42は、例えばチップ内蔵型の各種受動素子及び能動素子であり、それぞれ表面配線層14a上に実装されている。
図4は、電子部品20の詳細な構成を示す図である。図4(a)は斜視図、図4(b)は断面図、図4(c)は上方向から見た平面図である。このうち、図4(a)は、樹脂部26を透過した状態を示す図である。図4(a)〜図4(c)に示すように、電子部品40は、電子素子が内蔵された部品本体22と、当該部品本体22の側面を囲むように設けられた金属枠体24を含む。部品本体22と金属枠体24との間には、樹脂が充填されている(以下、樹脂部26と称する)。図4(b)に示すように、樹脂部26は部品本体22の上面をも覆っている。部品本体22の下面には、外部と電気的接続を図るためのパッド28が形成されている。
金属枠体24には、例えば銅(Cu)等の金属を用いることができる。樹脂部26には、例えばエポキシ系樹脂等を用いることができる。モジュール100の製造工程において、電子部品20は、予め部品本体22に金属枠体24が取り付けられた状態で、多層配線基板10のコア層12c〜12fに埋め込まれる。
図5は、モジュール100の回路図である。モジュール100は、アンテナ50、スイッチ回路52、及び高周波回路54をそれぞれ備える。スイッチ回路52と高周波回路54の間には、各周波数帯(バンド)毎に、複数のデュプレクサ60が実装されている。複数のデュプレクサ60は、それぞれ送信フィルタ60a及び受信フィルタ60bを含む。送信フィルタ60aと高周波回路54との間には、送信信号を増幅するためのパワーアンプ62が接続されている。受信フィルタ60bは、高周波回路54におけるローノイズアンプ(LNA)64に接続されている。複数のバンドのうち、GSM(登録商標) Tx信号及びHB/LB信号は、デュプレクサ60を介さずに、高周波回路54に対してパワーアンプユニット66及び送信フィルタ68を介して接続されている。スイッチ回路52は、所望のバンドとの間で接続切替を行う。これにより、共通のアンテナ50を介して、複数のバンドの信号を送受信することが可能となっている。
図5の構成のうち、例えば、デュプレクサ60が、図3における内臓の電子部品20に該当する。また、図5の構成のうち、例えば、パワーアンプ62が、図3における表面実装の電子部品40に該当する。また、図5に示す各ブロック間の信号ラインは、図3に示す配線層14a〜14iに該当する。
実施例1に係るモジュールによれば、多層配線基板10に内蔵される電子部品20の側面が、金属枠体24により覆われている。これにより、外部ノイズを金属枠体24により遮蔽し、耐電力性を向上させると共に、電子部品20で発生した熱を金属枠体24を介して効果的に放熱することができる。また、金属枠体24を用いることで、多層配線基板10のコア層12c〜12fのうち、電子部品20が埋め込まれていない領域は、比較例1と同じように多層配線基板とすることができる。このため、当該領域に他の電子部品30を内蔵したり、内部配線層14b〜14hを形成したりすることで、モジュール100を小型化することが可能となっている。以上のように、実施例1に係るモジュールによれば、ノイズ及び発熱による影響を低減すると共に、装置の小型化を図ることができる。
また、実施例1に係るモジュールによれば、金属枠体24が電子部品20の側面以外の面(多層配線板10の貫通方向から見た上下両面)を覆わない構成となっている。仮に、電子部品20の側面以外の面も覆う構成(すなわち、電子部品20が金属により蓋をされている構成)を採用した場合、当該蓋部分が大容量のグランドとして機能するため、その上方に位置する絶縁層に高周波の信号ラインを形成しても、マッチングされたインピーダンスを確保することが難しい。これに対し、本実施例のように、金属の蓋がない状態であれば、電子部品20の上方に位置する絶縁層に、高周波の信号ラインを形成しても、容易にインピーダンスをマッチングすることができ、設計上の制約を少なくすることができる。具体的には、図3に示すように、多層配線基板10の積層方向から見て、電子部品20と重複する領域に、高周波の信号ライン15が形成されている。信号ライン15のインピーダンスは、例えば50Ωとすることができる。また、当該信号ライン15にて伝達される高周波信号の周波数は、例えば数百MHz〜3GHz程度とすることができる。
上記のように、電子部品20の上方に信号ライン15を形成する場合、当該信号ライン15と電子部品20との間には、他の配線層を形成しないことが好ましい。仮に、当該他の配線層がグランド線である場合には、上記と同様の理由から信号ライン15におけるマッチングが難しくなってしまうためである。また、当該他の配線層が信号線である場合には、当該信号線においてインピーダンス確保の問題が新たに生じるためである。
また、実施例1に係るモジュールによれば、多層配線基板10のコア層12c〜12fのうち、電子部品20が埋め込まれていない領域に形成された配線層(図3の符号17)により、種々の抵抗値を有する配線を実現することができる。例えば、高周波回路で使用される50Ωの信号ラインも、当該領域を利用することにより容易に形成することが可能である。
また、実施例1に係るモジュールによれば、図4に示すように、多層配線基板10の積層方向における金属枠体24の高さが、部品本体22の高さよりも大きくなっている。多層配線基板のビルドアップ工程では、プレス機が使用されるため、電子部品20の剛性を向上させる必要があるが、これにより、部品本体22を金属枠体24の内側に完全に収納することができるため、電子部品20の剛性を向上させることができる。また、電子部品20がデュプレクサであれば、金属枠帯に囲まれることで、アイソレーションが向上する。
また、実施例1では、電子部品20としてデュプレクサ(図5の符号60)を用いる場合を例に説明を行ったが、電子部品20はこれ以外のものであってもよい。例えば、電子部品20としてパワーアンプ62を用いることもでき、この場合はデュプレクサ60に比べて発熱が大きくなるため、金属枠体24による放熱効果が特に有効である。また、デュプレクサの他にも、各種フィルタとして機能する弾性波デバイスを用いることができる。弾性波デバイスとしては、例えば弾性表面波(SAW)を用いる共振器またはバルク波を用いる圧電薄膜共振器(FBAR)が挙げられるが、他にも、ラブ波、境界波、及びLamb波を用いる弾性波デバイスを採用することができる。また、電子部品20として、例えば図5に示すスイッチ回路52を内蔵することも可能である。
なお、実施例1で用いた金属枠体24は、部品本体22の側面を一周する構成となっている。しかし、金属枠体24は、部品本体22におけるノイズ及び発熱の影響を十分に可能な程度に、部品本体22の側面を覆っていればよく、このような機能を有するものであれば、実施例で示した以外の形態(例えば、金属枠体24の一部に切れ目が入っているもの)を採用することも可能である。ただし、ノイズ及び発熱の影響の低減効果を高めるためには、実施例1のように側面全体を覆う(一周する)構成となっていることが好ましい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 多層配線基板
12 絶縁層
14 配線層
15 信号ライン
16 ビア配線
20 電子部品(内蔵)
22 部品本体
24 金属枠体
26 樹脂部
28 パッド
30 電子部品(内蔵)
40、42 電子部品(表面実装)
46 ボンディングワイヤ
50 アンテナ
52 スイッチ
54 高周波回路
60 デュプレクサ
60a 送信フィルタ
60b 受信フィルタ
62 パワーアンプ
64 ローノイズアンプ(LNA)
66 パワーアンプユニット
68 送信フィルタ
100 モジュール

Claims (7)

  1. 複数の配線層と複数の絶縁層を含む多層配線基板と、前記多層配線基板中の前記複数の絶縁層のうち一部の絶縁層に内蔵された電子部品と、を備え、
    前記複数の配線層は、前記多層配線基板の積層方向から見て、前記電子部品と重複する領域に形成され、高周波信号が伝搬する信号ラインを含み、
    前記電子部品は、前記複数の配線層のうち前記信号ラインと反対側の配線層と電気的に接続され、前記信号ライン側の配線層と電気的に接続されていない部品本体と、前記部品本体の側面を囲み、グランドとして機能し且つ前記信号ライン側の前記部品本体の上面を覆わない金属枠体と、を含み、
    前記電子部品と前記信号ラインとの間に他の配線層を含まないことを特徴とするモジュール。
  2. 前記金属枠体は、前記部品本体のうち前記上面と反対側の下面をも覆わないことを特徴とする請求項1に記載のモジュール。
  3. 前記部品本体は、弾性波デバイスを含むことを特徴とする請求項1または2に記載のモジュール。
  4. 前記多層配線基板の表面に実装され、前記弾性波デバイスと電気的に接続されたパワーアンプを備えることを特徴とする請求項3に記載のモジュール。
  5. 前記弾性波デバイスは、弾性表面波、弾性境界波、バルク波、ラブ波、及びLamb波の少なくとも1つを用いる弾性波デバイスであることを特徴とする請求項3または4に記載のモジュール。
  6. 前記部品本体は、パワーアンプを含むことを特徴とする請求項1または2に記載のモジュール。
  7. 前記多層配線基板の積層方向における前記金属枠体の高さは、前記多層配線基板の積層方向における前記部品本体の高さより大きいことを特徴とする請求項1〜6のいずれか1項に記載のモジュール。
JP2013020889A 2013-02-05 2013-02-05 モジュール Active JP6438183B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013020889A JP6438183B2 (ja) 2013-02-05 2013-02-05 モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013020889A JP6438183B2 (ja) 2013-02-05 2013-02-05 モジュール

Publications (2)

Publication Number Publication Date
JP2014154941A JP2014154941A (ja) 2014-08-25
JP6438183B2 true JP6438183B2 (ja) 2018-12-12

Family

ID=51576430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013020889A Active JP6438183B2 (ja) 2013-02-05 2013-02-05 モジュール

Country Status (1)

Country Link
JP (1) JP6438183B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219535A (ja) * 2015-05-18 2016-12-22 太陽誘電株式会社 電子回路装置
JP6281000B2 (ja) * 2016-02-22 2018-02-14 太陽誘電株式会社 回路基板及びその製造方法
WO2018110577A1 (ja) * 2016-12-16 2018-06-21 株式会社村田製作所 高周波モジュール及び通信装置
WO2019146284A1 (ja) 2018-01-25 2019-08-01 株式会社村田製作所 高周波モジュールおよび通信装置
CN116097425A (zh) * 2020-09-24 2023-05-09 株式会社村田制作所 高频模块以及通信装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344146A (ja) * 2001-05-15 2002-11-29 Tdk Corp 高周波モジュールとその製造方法
JP3967990B2 (ja) * 2002-09-27 2007-08-29 京セラ株式会社 送受信制御装置
JP2004265929A (ja) * 2003-02-13 2004-09-24 Matsushita Electric Ind Co Ltd 高周波多層プリント基板
CN101803189B (zh) * 2007-10-30 2014-01-08 京瓷株式会社 弹性波装置
JP5369875B2 (ja) * 2009-04-28 2013-12-18 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
JP5397012B2 (ja) * 2009-05-19 2014-01-22 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
JP5117632B1 (ja) * 2012-08-21 2013-01-16 太陽誘電株式会社 高周波回路モジュール

Also Published As

Publication number Publication date
JP2014154941A (ja) 2014-08-25

Similar Documents

Publication Publication Date Title
JP5285806B1 (ja) 高周波回路モジュール
JP5143972B1 (ja) 高周波回路モジュール
JP5342704B1 (ja) 高周波回路モジュール
JP6250934B2 (ja) モジュール基板及びモジュール
JP5117632B1 (ja) 高周波回路モジュール
JP6438183B2 (ja) モジュール
JP5422078B1 (ja) 高周波回路モジュール
US9406622B2 (en) Electronic circuit and semiconductor component
JP5790771B2 (ja) 高周波モジュール
KR20130079213A (ko) 회로 기판
JP2014039236A (ja) 高周波回路モジュール
JP5420104B1 (ja) 高周波回路モジュール
JP5420101B1 (ja) 高周波回路モジュール
JP5420102B1 (ja) 高周波回路モジュール
JP2014099839A (ja) 高周波回路モジュール
JP5420103B1 (ja) 高周波回路モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170831

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170908

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20171124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181116

R150 Certificate of patent or registration of utility model

Ref document number: 6438183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250