JP6432623B2 - 積層モジュール、積層方法、冷却給電機構、積層モジュール搭載基板 - Google Patents

積層モジュール、積層方法、冷却給電機構、積層モジュール搭載基板 Download PDF

Info

Publication number
JP6432623B2
JP6432623B2 JP2017049683A JP2017049683A JP6432623B2 JP 6432623 B2 JP6432623 B2 JP 6432623B2 JP 2017049683 A JP2017049683 A JP 2017049683A JP 2017049683 A JP2017049683 A JP 2017049683A JP 6432623 B2 JP6432623 B2 JP 6432623B2
Authority
JP
Japan
Prior art keywords
substrate
power supply
stacked
substrates
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017049683A
Other languages
English (en)
Other versions
JP2018152534A (ja
Inventor
貴章 根立
貴章 根立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2017049683A priority Critical patent/JP6432623B2/ja
Priority to US15/892,712 priority patent/US10499545B2/en
Publication of JP2018152534A publication Critical patent/JP2018152534A/ja
Application granted granted Critical
Publication of JP6432623B2 publication Critical patent/JP6432623B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20509—Multiple-component heat spreaders; Multi-component heat-conducting support plates; Multi-component non-closed heat-conducting structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1417—Mounting supporting structure in casing or on frame or rack having securing means for mounting boards, plates or wiring boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Thermal Sciences (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、積層モジュール、積層方法、冷却給電機構、積層モジュール搭載基板に関し、特に、電圧降下を抑制可能な積層モジュール、積層方法、冷却給電機構、積層モジュール搭載基板に関する。
高速化、大容量化を実現するため、メモリなどの半導体素子や様々な部品、基板などを積層することがある。
このような積層を行う際に用いる技術の一つとして、例えば、特許文献１がある。特許文献１には、スタック構造で積み重ねられた複数の両面実装回路基板ユニットと、両面実装回路基板ユニット間の電気的な接続を行うコネクタと、冷却構造と、を有する電子装置が記載されている。具体的には、上記コネクタは、積み重ねられた複数の両面実装回路基板ユニットの少なくとも一辺側が開口するように配置され、かつ、前記両面実装回路基板ユニットの端部で、両面実装回路基板ユニット間の電気的な接続を行う。また、上記冷却構造は、スタック構造で互いに対向する半導体素子の間に設けられ、当該対抗する半導体素子の各々に接する。特許文献１によると、上記構成により、半導体素子の高密度実装を維持しつつ、効率よく放熱することが可能となる。
また、関連する技術として、例えば、特許文献２がある。特許文献２には、主基板の法線方向に平行に並べられた複数の主基板を、垂直接続基板及び垂直短絡基板によって接続するとともに、上記主基板間に設けられた４本の電源供給兼用スペーサを用いて、主基板への電源供給と物理的な固定とを行う、という技術が記載されている。
特開２００６−２０２９７５号公報 特開平６−９００７２号公報
メモリなどの半導体素子や部品、基板などの高速化、大容量化による電源電流の増大により、電圧降下が大きくなる。また、シリコンインターポーザ基板などを用いた場合、導体厚が薄くなるため、電圧降下が発生しやすくなる。このように、メモリなどの半導体素子を積層して高速化、大容量化する際には、電圧降下の問題が生じることになる。
このような問題に対して、特許文献１に記載の技術の場合、同一のコネクタ内に形成されるピンにより電源供給と信号の送信とを行っているため電源供給に用いるピン数などを増加させることが難しく、電圧降下の対策を行うことが難しい。また、同一のコネクタにより電源供給と信号の送信とを行うため、基板などにおいて信号などが密集しやすくなっており、その点においても、電圧降下の対策を行うことを難しくしていた。このように、特許文献１に記載されているような技術では、電圧降下の対策を行うことが難しかった。
また、例えば、特許文献２には、メモリやＣＰＵなどを有する主基板を積層することについて記載されており、メモリなどの主基板を構成する要素の一つを積層することについては何ら記載されていない。また、特許文献２に記載されている技術では、複数のスペーサが必用であるとともに、垂直接続基板及び垂直短絡基板が必要となる。そのため、小型化が難しい、という問題が生じていた。
以上のように、積層実装を行う際に、大型化することなく電圧降下の対策を行うことが難しい、という問題が生じていた。
そこで、本発明の目的は、積層実装を行う際に、大型化することなく電圧降下の対策を行うことが難しい、という問題を解決する積層モジュール、積層方法、冷却給電機構、積層モジュール搭載基板、を提供することにある。
かかる目的を達成するため本発明の一形態である積層モジュールは、
部品が搭載された複数の基板と、
前記基板が積み重ねられた状態で前記基板と電気的に接続する接続部品と、
複数の前記基板に給電を行うとともに、複数の前記基板に搭載された前記部品を冷却する給電冷却機構と、
を備える
という構成を採る。
また、本発明の他の形態である積層方法は、
部品が搭載されるとともに基板間を電気的に接続する接続部品を有する基板を、前記接続部品を用いて前記基板が積み重ねられた状態で接続し、
複数の前記基板に給電を行うとともに複数の前記基板に搭載された前記部品を冷却する給電冷却機構を積み重ねられた状態の複数の前記基板に対して装着する
という構成を採る。
また、本発明の他の形態である冷却給電機構は、
積み重ねられた状態で電気的に接続された複数の基板の間に挿入し、前記基板に設けられた部品と接触して当該部品を冷却する冷却部材と、
前記基板と接触して当該基板に給電を行う給電部材と、を有する
という構成を採る。
また、本発明の他の形態である積層モジュール搭載基板は、
部品が搭載された複数の基板と、前記基板が積み重ねられた状態で隣接する前記基板間を電気的に接続する接続部品と、複数の前記基板に給電を行うとともに、複数の前記基板に搭載された前記部品を冷却する給電冷却機構と、を備える積層モジュールと、
所定の処理を行う演算装置と、
を備える
という構成を採る。
本発明は、以上のように構成されることにより、積層実装を行う際に、大型化することなく電圧降下を抑制することが難しい、という問題を解決する積層モジュール、積層方法、冷却給電機構、積層モジュール搭載基板、を提供することが可能となる。
本発明の第１の実施形態に係る積層メモリモジュールを搭載した基板の構成の一例を示す平面図である。 図１で示す基板の構成の一例を示す正面図である。 図１で示す積層メモリモジュールを構成するインターポーザ基板とインターポーザ基板上の構成の一例を示す平面図である。 図３で示すインターポーザ基板とインターポーザ基板上の構成の一例を示す正面図である。 図１で示す給電冷却機構の構成の一例を示す正面図である。 図５で示す給電冷却機構の構成の一例を示す左側面図である。 基板に積層メモリモジュールを搭載する際の流れの一例を示す図である。 積層メモリモジュールを製造する際の流れの一例を示すフローチャートである。 本実施形態に係る積層メモリモジュールにおける信号と給電の流れのイメージを示す図である。 本発明の第２の実施形態に係る積層モジュールの構成の一例を示す図である。 本発明の第２の実施形態に係る給電冷却機構の構成の一例を示す図である。
［第１の実施形態］
本発明の第１の実施形態を図１乃至図８を参照して説明する。図１は、積層メモリモジュール１を搭載した基板４の全体的な構成の一例を示す平面図である。図２は、基板４の全体的な構成の一例を示す正面図である。図３は、インターポーザ基板１１とインターポーザ基板１１上の構成（メモリモジュールの構成）の一例を示す平面図である。図４は、インターポーザ基板１１とインターポーザ基板１１上の構成（メモリモジュールの構成）の一例を示す正面図である。図５は、給電冷却機構２の構成の一例を示す正面図である。図６は、給電冷却機構２の構成の一例を示す左側面図である。図７は、基板４に積層メモリモジュール１（インターポーザ基板１１や給電冷却機構２）を搭載する際の流れの一例を示す図である。図８は、積層メモリモジュール１を製造する際の流れの一例を示すフローチャートである。図９は、積層メモリモジュール１における信号と給電の流れのイメージを示す図である。
第１の実施形態では、スタッキング構造のコネクタ１２を用いて積載されたインターポーザ基板１１（メモリモジュール）と給電冷却機構２とを有する積層メモリモジュール１（積層モジュール）について説明する。後述するように、給電冷却機構２は、積層されたインターポーザ基板１１のそれぞれに対して給電する給電部材２３（給電バスバー２３１、２３２）を有しており、メモリ１３を冷却するとともに、インターポーザ基板１１に対する給電を行う。このような構造により、本実施形態における積層メモリモジュール１は、インターポーザ基板１１上の各メモリ１３に対して、コネクタ１２を介して主信号を送信する一方で、給電冷却機構２の給電部材２３を介して給電（電源電圧、グランドの供給）を行うことが出来る。換言すると、積層メモリモジュール１は、上記構成により、メモリ１３への信号と給電のチャネルを分けることを可能としている。
なお、本実施形態においては、図２のうちの基板４からみてＣＰＵ３（central processing unit）や積層メモリモジュール１が搭載されている側を上側と定義するとともに、基板４からみて構成が記載されていない側を下側と定義して説明する。つまり、図２では、基板４の上側にＣＰＵ３と積層メモリモジュール１とが搭載されている例を示している。なお、基板４の下側にＣＰＵ３や積層メモリモジュール１が搭載されていても構わない。
図１、図２を参照すると、本実施形態における積層メモリモジュール１は、例えば、平面視で略長方形の形状を有する基板４上のうちの、所定の処理を行うＣＰＵ３（演算装置）の周辺に搭載される。このように、ＣＰＵ３の周辺にメモリ１３を積層する（積み重ねる）ことで、高速かつ大容量のメモリを実現することが出来る。
より具体的には、例えば図２で示すように、基板４の中央（中央以外でも構わない）にバンプ４２を用いてＣＰＵ３を搭載する。また、基板４のうちＣＰＵ３の搭載箇所周辺には、予め、基板４とインターポーザ基板１１とを電気的に接続するコネクタ４１が設けられている。積層メモリモジュール１は、基板４に設けられたコネクタ４１と積層メモリモジュール１（インターポーザ基板１１）のコネクタ１２とを接続するとともに、給電冷却機構２を基板４にネジ止めなどすることにより、ＣＰＵ３の周辺に搭載することになる。
なお、図１の例では、ＣＰＵ３の周辺に６つの積層メモリモジュール１が搭載されている。より具体的には、ＣＰＵ３の左側に３つの積層メモリモジュール１が搭載され、ＣＰＵ３の右側に３つの積層メモリモジュール１が搭載されている。しかしながら、ＣＰＵ３の周辺に搭載される（つまり、基板４に搭載される）積層メモリモジュール１の数は、図１で示す場合に限定されない。ＣＰＵ３の周辺には、例えば、２つの積層メモリモジュール１が搭載されても構わないし、３つ以上の任意の数の積層メモリモジュール１が搭載されても構わない。同様に、基板４に設けられるコネクタ４１の数も、任意の数で構わない。
積層メモリモジュール１は、インターポーザ基板１１（基板）と、インターポーザ基板１１に設けられたコネクタ１２（接続部品）と、インターポーザ基板１１に搭載されたメモリ１３（部品）と、から構成されるメモリモジュールを積み重ねた構造と、給電冷却機構２と、から構成される。
インターポーザ基板１１は、例えば、シリコンインターポーザ基板などである（例示したもの以外でも構わない）。図２乃至図４で示すように、本実施形態におけるインターポーザ基板１１は、例えば平面視で略長方形の形状を有する板状の両面実装基板であり、バンプ１３１を用いてメモリ１３（部品）がインターポーザ基板１１の両面に搭載されている。つまり、インターポーザ基板１１の上側にメモリ１３が搭載されているとともに、インターポーザ基板１１の下側にメモリ１３が搭載されている。また、インターポーザ基板１１のうち上側及び下側（少なくとも一方の側）には、コネクタ１２が設けられている。
例えば、略長方形の形状を有するインターポーザ基板１１のうち、一方の短辺側の端部付近にコネクタ１２が設けられており、他方の短辺側の端部付近にメモリ１３が搭載されている。また、インターポーザ基板１１のうち、メモリ１３の側の端部（図３の場合、メモリ１３よりも右側の位置）には、後述する給電冷却機構２の給電部材２３から給電を受けるための図示しない電気パッドが形成されている。後述するように、インターポーザ基板１１に形成される電気パッドに給電部材２３の挟み込み部材２３１１、２３２１を当接させることで、インターポーザ基板１１は給電部材２３から給電を受ける。
なお、図４では、インターポーザ基板１１の上下対称にメモリ１３が搭載されている。しかしながら、メモリ１３が搭載される位置は図４で示す場合に限定されない。メモリ１３は必ずしもインターポーザ基板１１の上下対称に搭載されていなくても構わない。また、インターポーザ基板１１のうち、上側、または、下側、のいずれか一方のみにメモリ１３が搭載されていても構わない。
また、図４では、インターポーザ基板１１の上下両方にコネクタ１２が設けられている場合を例示している。しかしながら、インターポーザ基板１１のうち上または下のいずれか一方にのみコネクタ１２が設けられていても構わない。下側のみにコネクタ１２が設けられているインターポーザ基板１１は、例えば、積層メモリモジュール１のうち最も上方に位置するインターポーザ基板１１として利用することが想定される。インターポーザ基板１１のうち、コネクタ１２が設けられていない側には、所定の抵抗などが形成されていても構わない。
コネクタ１２は、インターポーザ基板１１が積み重ねられた状態で当該インターポーザ基板１１を他のインターポーザ基板１１と電気的に接続する。また、コネクタ１２は、基板４に設けられたコネクタ４１と接続する際に用いる。インターポーザ基板１１上の各メモリ１３に対しては、コネクタ１２を介して主信号などが送信される。なお、インターポーザ基板１１上の各メモリ１３に対しては、コネクタ１２を介して補助的な給電を行っても構わない（給電は後述する給電冷却機構２のみから行っても構わない）。
メモリ１３は、ＤＤＲ（Double-Data-Rate）メモリ、ＨＢＭ（High Bandwidth Memory）、ＨＭＣ（Hybrid Memory Cube）などである。メモリ１３は、上記例示したもの以外であっても構わない。メモリ１３は、バンプ１３１を介してインターポーザ基板１１に搭載されている。
また、メモリ１３上には、放熱グリスなどのサーマルコンパウンド２１１を付与することが出来る。後述するように、メモリ１３は、サーマルコンパウンド２１１を介して給電冷却機構２の冷却用板２１と接触する（メモリ１３は冷却用板２１と直接接触しても構わない）。換言すると、インターポーザ基板１１の上側に搭載されたメモリ１３の上側の面、及び、インターポーザ基板１１の下側に搭載されたメモリ１３の下側の面には、サーマルコンパウンド２１１を付与することが出来る。そして、メモリ１３は、付与されたサーマルコンパウンド２１１を介して、冷却用板２１と接触する。これにより、メモリ１３により発生する熱を効率的に冷却用板２１に逃がすことが出来る。
本実施形態においては、上記のような構成のメモリモジュールを積み重ねている。例えば、図２で示す例では、ＣＰＵ３の左側及び右側に、それぞれ４つのメモリモジュールを積み重ねた例を示している。なお、本実施形態においては、積み重ねるメモリモジュールの数については、特に限定しない。積層メモリモジュール１は、２つのメモリモジュールを積み重ねた構造から構成されても構わないし、３つ以上の任意の数のメモリモジュールを積み重ねた構造から構成されても構わない。
給電冷却機構２は、インターポーザ基板１１に給電を行うとともに、インターポーザ基板１１に搭載されたメモリ１３を冷却する。給電冷却機構２は、主にインターポーザ基板１１を冷却する冷却部材と、主にインターポーザ基板１１に給電を行う給電部材２３と、から構成される。例えば、図２で示すように、給電冷却機構２は、略長方形の形状を有するインターポーザ基板１１のうちコネクタ１２が設けられている側とは反対側からメモリモジュールを積み重ねた構造に装着される。
冷却部材は、例えばサーマルコンパウンド２１１を介してメモリ１３と接触して、メモリ１３から生じる熱を外部へと逃がす。冷却部材は、例えば、冷却用板２１と冷却支持部２２とから構成される。冷却部材を構成する冷却用板２１と冷却支持部２２とは、例えば、銅やアルミニウムなどの熱伝導率の高い部材により形成されている。
図５、図６を参照すると、冷却用板２１は、平面視で略長方形の形状を有する板状の部材であり、冷却支持部２２に複数形成されている。冷却用板２１は、積み重ねられたインターポーザ基板１１に搭載されたメモリ１３と上、又は、下方向から接触可能なよう、インターポーザ基板１１の上側または下側に相当する位置に形成されている。例えば、図２で示すように、冷却部材のうち最も上方に位置する冷却用板２１は、最上段のインターポーザ基板１１の上側に搭載されたメモリ１３にサーマルコンパウンド２１１を介して上側から接触する。また、中間の冷却用板２１は、積層された２つのインターポーザ基板１１の間に挿入され、上側のインターポーザ基板１１の下側に搭載されたメモリ１３及び下側のインターポーザ基板１１の上側に搭載されたメモリ１３と、サーマルコンパウンド２１１を介して接触する。さらに、最も下方に位置する冷却用板２１は、最下段のインターポーザ基板１１の下側に搭載されたメモリ１３にサーマルコンパウンド２１１を介して下側から接触する。このように、冷却用板２１は、インターポーザ基板１１に搭載されたメモリ１３と接触可能なよう冷却支持部２２に形成されている。冷却用板２１は、インターポーザ基板１１に搭載されたメモリ１３と例えばサーマルコンパウンド２１１を介して接触することで、メモリ１３を冷却することになる。
冷却支持部２２は、例えば、略四角柱形状を有しており、冷却支持部２２のうちの一方の面には、複数の冷却用板２１が形成されている。また、冷却支持部２２のうち複数の冷却用板２１が形成されている面には、例えば上下方向に延びる凹部が形成されており、当該凹部に給電部材２３（給電バスバー２３１と給電バスバー２３２）が挿入されている。
なお、冷却支持部２２に形成される冷却用板２１の数は、図２や図５、図６で示す５つの場合に限定されない。冷却支持部２２に形成される冷却用板２１の数は、メモリモジュールを積み重ねる数に応じて変更されて構わない。換言すると、積み重ねるメモリモジュール（インターポーザ基板１１）の数に応じて、形成されている冷却用板２１の数が異なる給電冷却機構２を使い分けることが考えられる。
給電部材２３は、インターポーザ基板１１に形成された電気パッドに当接して、インターポーザ基板１１に給電（電源電圧やグランドを供給）する。給電部材２３は、例えば、インターポーザ基板１１に対して電源電圧（ＶＤＤ）を供給する給電バスバー２３１と、インターポーザ基板１１に対してグランド（ＧＮＤ）を供給する給電バスバー２３２と、から構成される。給電部材２３（つまり、給電バスバー２３１、給電バスバー２３２）は、例えば、銅などの電気抵抗の低い部材により形成されている。なお、給電部材２３を銅などの部材により形成することで、給電部材２３にもインターポーザ基板１１の冷却を介してメモリ１３を冷却する機能を持たせることが出来る。
図５、図６を参照すると、給電バスバー２３１及び給電バスバー２３２は、例えば、略四角柱形状の板状部材である。給電バスバー２３１及び給電バスバー２３２は、冷却支持部２２に形成された凹部に挿入されている。給電バスバー２３１は、当該給電バスバー２３１に形成される挟み込み部材２３１１を介して当接するインターポーザ基板１１に電源電圧を供給する。また、給電バスバー２３２は、当該給電バスバー２３２に形成される挟み込み部材２３２１を介して当接するインターポーザ基板１１にグランドを供給する。
挟み込み部材２３１１及び挟み込み部材２３２１は、積み重ねられたインターポーザ基板１１に応じた位置に形成されている。挟み込み部材２３１１及び挟み込み部材２３２１はバネ機構を有しており、インターポーザ基板１１を上側及び下側から挟み込む。例えば、図６で示すように、挟み込み部材２３１１は、インターポーザ基板１１の上側に位置しており、挟み込み部材２３２１は、インターポーザ基板１１に下側に位置している。そして、挟み込み部材２３１１、挟み込み部材２３２１は、当該挟み込み部材２３１１と挟み込み部材２３２１との間に挿入されたインターポーザ基板１１を上下方向から挟み込む。換言すると、挟み込み部材２３１１がインターポーザ基板１１の上側から、挟み込み部材２３２１がインターポーザ基板１１の下側から、当該インターポーザ基板１１を挟み込む。また、上述したように、インターポーザ基板１１のうち挟み込み部材２３１１、挟み込み部材２３２１が当接する箇所には、電気パッドが形成されている。給電バスバー２３１及び給電バスバー２３２は、挟み込み部材２３１１及び挟み込み部材２３２１、電気パッドを介して、インターポーザ基板１１に給電する。
なお、図６で示す例では、給電部材２３は、２本の給電バスバー２３１と２本の給電バスバー２３２とから構成されている。しかしながら、給電部材２３を構成する給電バスバー２３１及び給電バスバー２３２の数は、図６で示す場合に限定されない。給電部材２３は、例えば、１本の給電バスバー２３１と１本の給電バスバー２３２とから構成されていても構わないし、３本以上の任意の数の給電バスバー２３１と３本以上の任意の数の給電バスバー２３２とから構成されていても構わない。
また、給電バスバー２３１、給電バスバー２３２の厚みは調整可能である。給電バスバー２３１、給電バスバー２３２の厚みを調整することで、流すことが可能な電流の量を調整することが出来る。
積層メモリモジュール１を構成するメモリモジュールや給電冷却機構２は、例えば、このような構成を有している。続いて、積層メモリモジュール１を基板４に搭載する際の流れの一例について、図７、図８を参照して説明する。
図７、図８を参照すると、コネクタ１２を介してインターポーザ基板１１を積み重ねる（ステップＳ１０１）。つまり、インターポーザ基板１１に設けられたコネクタ１２と他のインターポーザ基板１１に設けられたコネクタ１２とを接続することで、インターポーザ基板１１を積み重ねる。これにより、メモリモジュールが積み重ねられる。
続いて、メモリ１３にサーマルコンパウンド２１１を付与するとともに、冷却用板２１を積み重ねられたインターポーザ基板１１の上側、下側、及び間に差し込む。また、挟み込み部材２３１１、挟み込み部材２３２１により、インターポーザ基板１１を挟み込む（ステップＳ１０２）。これにより、メモリモジュールを積み重ねた構造と、給電冷却機構２と、を有する積層メモリモジュール１が形成される。
その後、最下段のインターポーザ基板１１が有するコネクタ１２を基板４に設けられたコネクタ４１と接続する。また、基板４と冷却支持部２２とをネジ止めなどで固定するとともに、基板４と給電バスバー２３１、給電バスバー２３２をネジ止め、又は、はんだ付けなどにより固定する。これにより、図２で示すような状態、つまり、基板４に積層メモリモジュール１が搭載された状態となる。
なお、インターポーザ基板１１の下側のコネクタ１２と基板４に設けられたコネクタ４１とを接続した後、インターポーザ基板１１を積み重ねても構わない。つまり、ステップＳ１０１の前やステップＳ１０１とステップＳ１０２の間にインターポーザ基板１１と基板４とが電気的に接続されていても構わない。
図８は、積層メモリモジュール１における信号と給電の流れのイメージを示す図である。図８を参照すると、インターポーザ基板１１上の各メモリ１３に対して、コネクタ１２を介して主信号などの信号を送信する。換言すると、コネクタ１２を介した送信は、ＣＰＵ３からの信号を優先して行う。一方で、インターポーザ基板１１上の各メモリ１３に対して、給電冷却機構２の給電部材２３（給電バスバー２３１、給電バスバー２３２）を介して給電（電源電圧、グランドの供給）を行う。なお、コネクタ１２を介して補助的な給電を行っても構わない。
このように、本実施形態における積層メモリモジュール１は、冷却用板２１と給電部材２３とを有する給電冷却機構２を有している。このような構成により、給電冷却機構２は、冷却用板２１を用いてメモリ１３を冷却するとともに、給電部材２３を用いてインターポーザ基板１１に対する給電を行うことが出来る。その結果、積層メモリモジュール１は、インターポーザ基板１１上の各メモリ１３に対して、コネクタ１２を介して主信号を送信する一方で、給電冷却機構２の給電部材２３を介して給電（電源電圧、グランドの供給）を行うことが出来る。換言すると、積層メモリモジュール１は、上記構成により、メモリ１３への信号と給電のチャネルを分けることを可能としている。これにより、例えば、より短い距離で十分な量の電源電圧を供給することが可能となり、電圧降下の対策を行うことが可能となる。また、メモリ１３への信号と給電のチャネルを分けることが出来るため、コネクタ１２を小型化することが可能となる。コネクタ１２を小型化することで、小面積での積層メモリモジュール１の実装が可能となり、ＣＰＵ３の周辺により多くの積層メモリモジュール１を搭載することが可能となる。
なお、本実施形態においては、インターポーザ基板１１にメモリ１３が搭載されている例について説明した。しかしながら、インターポーザ基板１１には、メモリ１３以外の部材が搭載されても構わない。例えば、インターポーザ基板１１には、ＬＳＩ（Large-Scale Integration）などの半導体素子（チップ）が搭載されても構わない。
また、本実施形態においては、例えば図２や図７で示すように、給電冷却機構２は、略長方形の形状を有するインターポーザ基板１１のうちコネクタ１２が設けられている側とは反対側からメモリモジュールを積み重ねた構造に装着されるとした。しかしながら、給電冷却機構２は、本実施形態で例示した以外の箇所からメモリモジュールを積み重ねた構造に装着されても構わない。例えば、給電冷却機構２は、略長方形の形状を有するインターポーザ基板１１のうちの長辺方向からメモリモジュールを積み重ねた構造に装着されても構わない。
［第２の実施形態］
次に、図１０、図１１を参照して、本発明の第２の実施形態について説明する。まず、図１０を参照して積層モジュール５の構成の概要について説明する。
図１０を参照すると、積層モジュール５は、例えば、部品５１と、基板５２と、接続部品５３と、給電冷却機構５４と、を有している。
図１０で示すように、積層モジュール５は、複数の基板５２を積み重ねた構造を有している。また、それぞれの基板５２には、部品５１が搭載されている。
接続部品５３は、コネクタなどであり、基板５２が積み重ねられた状態で基板５２を電気的に接続する。
給電冷却機構５４は、例えば、積み重ねられた複数の基板５２のそれぞれに対して当接することで、積み重ねられた複数の基板５２に対して給電を行う。また、給電冷却機構５４は、例えば基板５２に搭載された部品５１のそれぞれと接触して、基板５２に搭載された部品５１を冷却する。
このように、積層モジュール５は、基板５２を電気的に接続する接続部品５３と、基板５２に給電を行うとともに基板５２に搭載された部品５１を冷却する給電冷却機構５４と、を有している。このような構成により、積層モジュール５は、基板５２に搭載された部品５１に対して、接続部品５３を介して信号などを送信する一方で、給電冷却機構５４を介して給電を行うことが出来る。その結果、大型化することなく電圧降下を抑制することが可能となる。
また、上述した積層モジュール５を製造する際の積層方法は、部品５１が搭載されるとともに基板５２間を電気的に接続する接続部品５３を有する基板５２を、接続部品５３を用いて基板５２が積み重ねられた状態で接続し、複数の基板５２に給電を行うとともに複数の基板５２に搭載された部品５１を冷却する給電冷却機構５４を積み重ねられた状態の複数の基板５２に対して装着する、という構成を採る。
また、上述した積層モジュール５が搭載された積層モジュール搭載基板は、部品５１が搭載された複数の基板５２と、基板５２が積み重ねられた状態で隣接する基板５２間を電気的に接続する接続部品５３と、複数の基板５２に給電を行うとともに、複数の基板５２に搭載された部品５１を冷却する給電冷却機構５４と、を備える積層モジュール５と、所定の処理を行う演算装置と、を備える、という構成を採る。
上述した構成を有する積層方法、積層モジュール搭載基板の発明であっても、上記積層モジュール５と同様の作用を有するために、上述した本発明の目的を達成することが出来る。
また、上述した積層モジュール５と同様に本発明の目的を達成することが出来る構成として、例えば、給電冷却機構６がある。続いて、図１１を参照して給電冷却機構６の構成の一例について説明する。
図１１を参照すると、給電冷却機構６は、例えば、冷却部材６１と、給電部材６２と、を有している。
冷却部材６１は、積み重ねられた状態で電気的に接続された複数の基板の間に挿入し、基板に設けられた部品と接触して当該部品を冷却する。また、給電部材６２は、基板と接触して当該基板に給電を行う。
このように、給電冷却機構６は、基板に設けられた部品と接触して部品を冷却する冷却部材６１と、基板と接触して基板に給電を行う給電部材６２と、を有している。このような構成を有する給電冷却機構６であっても、上述した積層モジュール５と同様に、本発明の目的を達成することが出来る。
＜付記＞
上記実施形態の一部又は全部は、以下の付記のようにも記載されうる。以下、本発明における積層モジュールなどの概略を説明する。但し、本発明は、以下の構成に限定されない。
（付記１）
部品が搭載された複数の基板と、
前記基板が積み重ねられた状態で前記基板を電気的に接続する接続部品と、
複数の前記基板に給電を行うとともに、複数の前記基板に搭載された前記部品を冷却する給電冷却機構と、
を備える
積層モジュール。
（付記２）
付記１に記載の積層モジュールであって、
前記給電冷却機構は、前記基板に搭載された前記部品と接触して当該部品を冷却する冷却部材と、前記基板と接触して前記基板に給電を行う給電部材と、から構成されている
積層モジュール。
（付記３）
付記２に記載の積層モジュールであって、
前記給電部材は、積み重ねられた前記基板のそれぞれに応じた位置に、前記基板を挟み込む挟み込み部材を有しており、
前記給電部材は、前記挟み込み部材により前記基板を挟み込むことで、挟み込まれた当該基板に対して給電を行う
積層モジュール。
（付記４）
付記２乃至３のいずれかに記載の積層モジュールであって、
前記給電部材は、接触する前記基板に対して電源電圧を供給するとともにグランドを供給する
積層モジュール。
（付記５）
付記２乃至４のいずれかに記載の積層モジュールであって、
前記基板は、一方の面に前記部品が搭載されるとともに、他方の面に前記部品が搭載された両面搭載基板であり、
前記冷却部材は、積み重ねられた前記基板の間に挿入され、対向する前記部品のそれぞれと接触して前記部品のそれぞれを冷却する冷却用板を含んでいる
積層モジュール。
（付記６）
付記１乃至５のいずれかに記載の積層モジュールであって、
前記接続部品は、前記基板の端部に設けられたコネクタであり、前記コネクタを介して外部装置から送信される主信号を含む信号を少なくとも送信し、
前記給電冷却機構は、前記基板に対する給電を行う
積層モジュール。
（付記７）
付記１乃至６のいずれかに記載の積層モジュールであって、
前記接続部品は、前記基板の端部で前記基板を電気的に接続し、
前記給電冷却機構は、前記基板のうち前記接続部品が設けられている側とは反対側から前記基板に給電を行うとともに前記基板に搭載された前記部品を冷却する
積層モジュール。
（付記８）
部品が搭載されるとともに基板間を電気的に接続する接続部品を有する基板を、前記接続部品を用いて前記基板が積み重ねられた状態で接続し、
複数の前記基板に給電を行うとともに複数の前記基板に搭載された前記部品を冷却する給電冷却機構を積み重ねられた状態の複数の前記基板に対して装着する
積層方法。
（付記９）
積み重ねられた状態で電気的に接続された複数の基板の間に挿入し、前記基板に設けられた部品と接触して当該部品を冷却する冷却部材と、
前記基板と接触して当該基板に給電を行う給電部材と、を有する
冷却給電機構。
（付記１０）
部品が搭載された複数の基板と、前記基板が積み重ねられた状態で隣接する前記基板間を電気的に接続する接続部品と、複数の前記基板に給電を行うとともに、複数の前記基板に搭載された前記部品を冷却する給電冷却機構と、を備える積層モジュールと、
所定の処理を行う演算装置と、
を備える
積層モジュール搭載基板。
以上、上記各実施形態を参照して本願発明を説明したが、本願発明は、上述した実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明の範囲内で当業者が理解しうる様々な変更をすることが出来る。
１ 積層メモリモジュール
１１ インターポーザ基板
１２ コネクタ
１３ メモリ
１３１ バンプ
２ 給電冷却機構
２１ 冷却用板
２２ 冷却支持部
２３ 給電部材
２３１、２３２ 給電バスバー
２３１１、２３２１ 挟み込み部材
３ ＣＰＵ
４ 基板
４１ コネクタ
５ 積層モジュール
５１ 部品
５２ 基板
５３ 接続部品
５４ 給電冷却機構
６ 給電冷却機構
６１ 冷却部材
６２ 給電部材

Claims (8)

  1. 部品が搭載された複数の基板と、
    前記基板が積み重ねられた状態で前記基板を電気的に接続する接続部品と、
    複数の前記基板に給電を行うとともに、複数の前記基板に搭載された前記部品を冷却する給電冷却機構と、
    を備え、
    前記給電冷却機構は、前記基板に搭載された前記部品と接触して当該部品を冷却する冷却部材と、前記基板と接触して前記基板に給電を行う給電部材と、から構成されており、
    前記給電部材は、積み重ねられた前記基板のそれぞれに応じた位置に、前記基板を挟み込む挟み込み部材を有しており、
    前記給電部材は、前記挟み込み部材により前記基板を挟み込むことで、挟み込まれた当該基板に対して給電を行い、
    前記給電冷却機構は、前記基板のうち前記接続部品が設けられている側とは反対側に設けられている
    積層モジュール。
  2. 請求項１に記載の積層モジュールであって、
    前記給電部材は、接触する前記基板に対して電源電圧を供給するとともにグランドを供給する
    積層モジュール。
  3. 請求項１または請求項２に記載の積層モジュールであって、
    前記基板は、一方の面に前記部品が搭載されるとともに、他方の面に前記部品が搭載された両面搭載基板であり、
    前記冷却部材は、積み重ねられた前記基板の間に挿入され、対向する前記部品のそれぞれと接触して前記部品のそれぞれを冷却する冷却用板を含んでいる
    積層モジュール。
  4. 請求項１から請求項３までのいずれか１項に記載の積層モジュールであって、
    前記接続部品は、前記基板の端部に設けられたコネクタであり、前記コネクタを介して外部装置から送信される主信号を含む信号を少なくとも送信し、
    前記給電冷却機構は、前記基板に対する給電を行う
    積層モジュール。
  5. 請求項１から請求項４までのいずれか１項に記載の積層モジュールであって、
    前記接続部品は、前記基板の端部で前記基板を電気的に接続し、
    前記給電冷却機構は、前記基板のうち前記接続部品が設けられている側とは反対側から前記基板に給電を行うとともに前記基板に搭載された前記部品を冷却する
    積層モジュール。
  6. 部品が搭載されるとともに基板間を電気的に接続する接続部品を有する基板を、前記接続部品を用いて前記基板が積み重ねられた状態で接続し、
    複数の前記基板に給電を行うとともに複数の前記基板に搭載された前記部品を冷却する給電冷却機構を積み重ねられた状態の複数の前記基板に対して装着し、
    前記給電冷却機構は、前記基板に搭載された前記部品と接触して当該部品を冷却する冷却部材と、前記基板と接触して前記基板に給電を行う給電部材と、から構成されており、
    前記給電部材は、積み重ねられた前記基板のそれぞれに応じた位置に、前記基板を挟み込む挟み込み部材を有しており、
    前記給電部材は、前記挟み込み部材により前記基板を挟み込むことで、挟み込まれた当該基板に対して給電を行い、
    前記給電冷却機構は、前記基板のうち前記接続部品が設けられている側とは反対側に設けられている
    積層方法。
  7. 給電冷却機構であって、
    積み重ねられた状態で電気的に接続された複数の基板の間に挿入し、前記基板に設けられた部品と接触して当該部品を冷却する冷却部材と、
    前記基板と接触して当該基板に給電を行う給電部材と、を有し、
    前記給電部材は、積み重ねられた前記基板のそれぞれに応じた位置に、前記基板を挟み込む挟み込み部材を有しており、
    前記給電部材は、前記挟み込み部材により前記基板を挟み込むことで、挟み込まれた当該基板に対して給電を行い、
    前記給電冷却機構は、前記基板のうち、前記基板が積み重ねられた状態で前記基板を電気的に接続する接続部品が設けられている側とは反対側に設けられる機構である
    給電冷却機構。
  8. 部品が搭載された複数の基板と、前記基板が積み重ねられた状態で隣接する前記基板間を電気的に接続する接続部品と、複数の前記基板に給電を行うとともに、複数の前記基板に搭載された前記部品を冷却する給電冷却機構と、を備える積層モジュールと、
    所定の処理を行う演算装置と、
    を備え、
    前記給電冷却機構は、前記基板に搭載された前記部品と接触して当該部品を冷却する冷却部材と、前記基板と接触して前記基板に給電を行う給電部材と、から構成されており、
    前記給電部材は、積み重ねられた前記基板のそれぞれに応じた位置に、前記基板を挟み込む挟み込み部材を有しており、
    前記給電部材は、前記挟み込み部材により前記基板を挟み込むことで、挟み込まれた当該基板に対して給電を行い、
    前記給電冷却機構は、前記基板のうち前記接続部品が設けられている側とは反対側に設けられている
    積層モジュール搭載基板。
JP2017049683A 2017-03-15 2017-03-15 積層モジュール、積層方法、冷却給電機構、積層モジュール搭載基板 Active JP6432623B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017049683A JP6432623B2 (ja) 2017-03-15 2017-03-15 積層モジュール、積層方法、冷却給電機構、積層モジュール搭載基板
US15/892,712 US10499545B2 (en) 2017-03-15 2018-02-09 Stacked module, stacking method, cooling/feeding mechanism, and stacked module mounting board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017049683A JP6432623B2 (ja) 2017-03-15 2017-03-15 積層モジュール、積層方法、冷却給電機構、積層モジュール搭載基板

Publications (2)

Publication Number Publication Date
JP2018152534A JP2018152534A (ja) 2018-09-27
JP6432623B2 true JP6432623B2 (ja) 2018-12-05

Family

ID=63519826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017049683A Active JP6432623B2 (ja) 2017-03-15 2017-03-15 積層モジュール、積層方法、冷却給電機構、積層モジュール搭載基板

Country Status (2)

Country Link
US (1) US10499545B2 (ja)
JP (1) JP6432623B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10986423B2 (en) * 2019-04-11 2021-04-20 Arista Networks, Inc. Network device with compact chassis
US11266007B2 (en) 2019-09-18 2022-03-01 Arista Networks, Inc. Linecard system using riser printed circuit boards (PCBS)

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5040052A (en) * 1987-12-28 1991-08-13 Texas Instruments Incorporated Compact silicon module for high density integrated circuits
JPH0690072A (ja) 1992-07-24 1994-03-29 Toshiba Corp 基板実装方式および電子システム実装方式
US5343358A (en) * 1993-04-26 1994-08-30 Ncr Corporation Apparatus for cooling electronic devices
JP3982782B2 (ja) * 1998-06-10 2007-09-26 株式会社ルネサステクノロジ 論理モジュール
JP4608763B2 (ja) * 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
US6469671B1 (en) * 2001-07-13 2002-10-22 Lockheed Martin Corporation Low-temperature-difference TR module mounting, and antenna array using such mounting
US6807056B2 (en) * 2002-09-24 2004-10-19 Hitachi, Ltd. Electronic equipment
US7345891B2 (en) * 2003-10-07 2008-03-18 Hewlett-Packard Development Company, L.P. Circuit board assembly
JP4752369B2 (ja) * 2004-08-24 2011-08-17 ソニー株式会社 半導体装置および基板
US7280364B2 (en) * 2004-11-24 2007-10-09 Hewlett-Packard Development Company, L.P. Apparatus and method for multiprocessor circuit board
US7068515B2 (en) * 2004-11-24 2006-06-27 Hewlett-Packard Development Company, L.P. Multi-chip module with stacked redundant power
US7254027B2 (en) * 2004-12-21 2007-08-07 Hewlett-Packard Development Company, L.P. Processor module for system board
JP4522271B2 (ja) * 2005-01-20 2010-08-11 富士通株式会社 電子装置及びこれに用いられる放熱板アセンブリ
US7791889B2 (en) * 2005-02-16 2010-09-07 Hewlett-Packard Development Company, L.P. Redundant power beneath circuit board
US7835158B2 (en) * 2005-12-30 2010-11-16 Micron Technology, Inc. Connection verification technique
US20080225476A1 (en) * 2006-01-11 2008-09-18 Chris Karabatsos Tab wrap foldable electronic assembly module and method of manufacture
US7773381B2 (en) * 2007-09-26 2010-08-10 Rohm Co., Ltd. Semiconductor device
KR101420817B1 (ko) * 2008-01-15 2014-07-21 삼성전자주식회사 3 차원의 직렬 및 병렬 회로들을 가지고 차례로 적층된집적회로 모듈들을 전기적으로 접속하는 반도체 집적회로장치 및 그 장치의 형성방법
US8727793B2 (en) * 2011-03-11 2014-05-20 Cisco Technology, Inc. Optical module design in an SFP form factor to support increased rates of data transmission
JP5850045B2 (ja) * 2011-03-30 2016-02-03 吉成 河 拡張モジュールおよびベースボードと拡張モジュールの結合構造
US9129908B2 (en) * 2011-11-15 2015-09-08 Cisco Technology, Inc. Manufacturing a semiconductor package including an embedded circuit component within a support structure of the package
WO2013162844A1 (en) * 2012-04-25 2013-10-31 3M Innovative Properties Company Wireless connectors
US9357649B2 (en) * 2012-05-08 2016-05-31 Inernational Business Machines Corporation 276-pin buffered memory card with enhanced memory system interconnect
US20130321239A1 (en) * 2012-05-29 2013-12-05 Aereo, Inc. Three Dimensional Antenna Array System with Troughs
JP2014212284A (ja) * 2013-04-22 2014-11-13 矢崎総業株式会社 回路装置
US9437943B1 (en) * 2015-03-16 2016-09-06 Pure Storage, Inc. Stacked symmetric printed circuit boards
US9825408B2 (en) * 2016-03-14 2017-11-21 Te Connectivity Corporation Connector module assembly having a gasket plate

Also Published As

Publication number Publication date
JP2018152534A (ja) 2018-09-27
US10499545B2 (en) 2019-12-03
US20180270992A1 (en) 2018-09-20

Similar Documents

Publication Publication Date Title
US9516740B2 (en) Electronic component embedded substrate and method for manufacturing electronic component embedded substrate
US6580611B1 (en) Dual-sided heat removal system
EP3093885B1 (en) Semiconductor device and semiconductor device manufacturing method
JP2014529201A5 (ja)
JP2002176137A (ja) 積層型半導体デバイス
CN104885217A (zh) 两个或多个晶元的多晶元堆叠
WO2007079534A1 (en) A subsystem for computing devices
CN112185912B (zh) 包含热电路的半导体组合件及其制造方法
KR20160038304A (ko) 회로기판
JP2009038112A (ja) プリント配線板構造および電子機器
JP6432623B2 (ja) 積層モジュール、積層方法、冷却給電機構、積層モジュール搭載基板
CN108352244B (zh) 用于封装上电压调节器的磁性小占用面积电感器阵列模块
EP3028547B1 (en) Electronic module
US20110007482A1 (en) Printed circuit board unit and electronic device
JP4522271B2 (ja) 電子装置及びこれに用いられる放熱板アセンブリ
JP2003324183A (ja) 半導体装置
WO2015079551A1 (ja) 半導体装置および情報処理装置
EP3926775A2 (en) Solid state switching device including nested control electronics
US8508044B2 (en) Semiconductor package, semiconductor device, and semiconductor module
JP4486553B2 (ja) キャパシタ内蔵両面実装回路基板を有する電子装置
EP3869924A1 (en) Double-side pcb sip assembly
KR20080088094A (ko) 스택 패키지
JPH08195566A (ja) 多層型電子基板とその製造方法、及び演算処理用ボード
JP4329251B2 (ja) 積層型半導体装置の製造方法
JP7286902B1 (ja) 電子部品の配線構造、電子部品の接続方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181022

R150 Certificate of patent or registration of utility model

Ref document number: 6432623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350