JP6431123B2

JP6431123B2 - アナログ信号検出回路

Info

Publication number: JP6431123B2
Application number: JP2017079517A
Authority: JP
Inventors: チョンククソン
Original assignee: LSIS Co Ltd
Current assignee: LS Electric Co Ltd
Priority date: 2016-04-18
Filing date: 2017-04-13
Publication date: 2018-11-28
Anticipated expiration: 2037-04-13
Also published as: KR102452352B1; CN107305231B; US10466279B2; EP3236273B1; JP2017194462A; EP3236273A1; ES2693604T3; CN107305231A; US20170299637A1; KR20170119248A

Description

本発明は、アナログ信号検出回路に関し、特にアナログ信号の大きさと周波数を同時に検出することにより異常信号を高い信頼性で検出することができるアナログ信号検出回路に関する。

本発明は、漏電遮断器や回路遮断器用のアナログ信号検出回路であって、漏電電流や短絡電流などの事故電流のアナログ信号を高い信頼性で検出することができるアナログ信号検出回路に関する。このようなアナログ信号検出回路の従来技術について図５及び図６を参照して説明する。

図５は従来技術の一例によるアナログ信号検出回路の構成を示すブロック図である。図５を参照すると、従来技術の一例によるアナログ信号検出回路は、アナログ／デジタル変換部（ＡＤＣ）１０、ＲＭＳ検出器２０、周波数検出器３０及び信号処理器４０を含む。

アナログ／デジタル変換部１０は、アナログ信号をデジタル信号に変換する。

ＲＭＳ検出器２０は、所定時間の間にアナログ／デジタル変換部１０から出力されたデジタル信号の実効値、すなわち二乗平均平方根（Root Mean Square; RMS）値、つまり二乗値の平均を求めてさらにその二乗平均値のルートを取った値を算出する。

周波数検出器３０は、アナログ／デジタル変換部１０から出力されたデジタル信号におけるロジック・ハイ、すなわち１又はロジック・ロー、すなわち０の所定時間の数をカウント（計数）して時間で除算することで周波数を算出し、算出した周波数に基づいて下記数式６の公知の周期と周波数の関係式を用いて周期を算出する。

［数式６］

ここで、Ｔは周期であり、ｆは周波数である。

ＲＭＳ検出器２０により検出された実効値（アナログ信号の大きさ）と周波数検出器３０により検出された周波数及び周期は、後段の信号処理器４０に送られ、信号処理器４０は、送られたアナログ信号の大きさ（実効値）と周波数を予め設定された基準値と比較処理する。

一方、図６は従来技術の他の例によるアナログ信号検出回路の構成を示すブロック図である。図６を参照すると、従来技術の他の例によるアナログ信号検出回路は、変流器１及びピーク検出回路２を含む。

変流器１は、アナログ信号として回路に流れる電流を検出してピーク検出回路２に供給する。

ピーク検出回路２は、半波整流器及びコンデンサを含み、検出された電流を整流及び平滑してその直流平滑値と予め設定された異常決定基準値とを比較し、前記直流平滑値が前記異常決定基準値を超えると、トリップ制御信号をトリップ機構（trip mechanism）３ａに出力する。

前記トリップ制御信号によりトリップ機構３ａが閉路位置（closing position）に動作すると、トリップ機構３ａに連動する遮断機構（開閉機構（switching mechanism））３ｂが回路を遮断する位置にトリップ（trip）動作することにより、負荷を漏電電流や短絡電流などの事故電流（異常電流）から保護する。

しかし、図５に示すような従来技術の一例によるアナログ信号検出回路は、価格が高く、かつサイズが小さくないので、漏電遮断器や回路遮断器への適用には向かないという問題があった。

また、ＲＭＳ検出器は信号の値を正確に検出するために安定化時間を必要とするが、漏電遮断器や回路遮断器は規格で定められた所定の瞬時動作時間内に回路を遮断しなければならないので、前記安定化時間により、要求される瞬時動作時間内に漏電電流や短絡電流を遮断することに失敗することがあるという問題もあった。

一方、図６に示すような従来技術の他の例によるアナログ信号検出回路は、落雷などの原因により短時間で急激に大きな電流がアナログ信号として回路に流入した場合、ピーク検出回路がその検出電流を整流及び平滑できないという問題があった。

本発明は、このような従来技術の問題を解決するためになされたものであり、安定化時間を必要とせず、安価で製作することができ、急激に変化するアナログ信号も高い信頼性で検出することができるアナログ信号検出回路を提供することを目的とする。

本発明の上記目的は、入力されるアナログ信号の最小電圧値と最大電圧値との間の電圧幅に応じて数が変化する複数の基準電圧を発生して出力する基準電圧発生器と、前記アナログ信号の電圧と前記基準電圧発生器から出力される各基準電圧とをそれぞれ比較する複数の比較器と、前記アナログ信号の周波数に応じて変化するパルス間隔を有する複数のパルス信号を発生して出力する複数のパルス発生器と、前記複数のパルス発生器からのパルス信号を合わせて出力するコンバイナ（COMBINER）回路部とを含む、本発明によるアナログ信号検出回路を提供することにより達成することができる。

本発明の好ましい一態様によれば、本発明によるアナログ信号検出回路は、前記アナログ信号の最小電圧値を検出して前記基準電圧発生器に供給する最小値検出回路部と、前記アナログ信号の最大電圧値を検出して前記基準電圧発生器に供給する最大値検出回路部とをさらに含む。

本発明の好ましい他の態様によれば、前記パルス発生器は、対応する前記比較器の出力信号を時間遅延させて出力する遅延回路部と、対応する前記比較器の出力信号を受信する第１入力端及び前記遅延回路部から出力される遅延出力信号を受信する第２入力端を有し、対応する前記比較器の出力信号の論理値と前記遅延回路部の遅延出力信号の論理値とが異なる場合にパルス信号を発生する排他的論理和回路部とを含む。

本発明の好ましいさらに他の態様によれば、本発明によるアナログ信号検出回路は、前記コンバイナ回路部に接続され、前記コンバイナ回路部から出力されるパルス信号の平均値を出力する平均回路部をさらに含む。

本発明の好ましいさらに他の態様によれば、本発明によるアナログ信号検出回路は、前記平均回路部から出力される平均値と予め設定された漏電遮断器のトリップ基準値とを比較し、トリップ制御信号を出力するか否かを決定する判断回路部をさらに含む。

本発明の好ましいさらに他の態様によれば、本発明によるアナログ信号検出回路は、前記平均回路部と前記判断回路部との間に設けられ、前記平均回路部から出力される平均値を所定時間遅延させて前記判断回路部に出力する遅延回路部をさらに含む。

本発明の好ましいさらに他の態様によれば、本発明によるアナログ信号検出回路は、前記コンバイナ回路部から出力されるパルス信号に基づいて、パルス信号の数をカウントして時間で除算することでアナログ信号の周波数を算出したり、パルス信号の数に所定の比例係数を乗算してアナログ信号の大きさを算出する信号処理器をさらに含む。

本発明の好ましいさらに他の態様によれば、前記基準電圧発生器は、入力されるアナログ信号の最小電圧値と最大電圧値との間の電圧幅に比例する数の基準電圧を発生するように構成される。

本発明の好ましいさらに他の態様によれば、前記複数のパルス発生器は、前記アナログ信号の周波数が低いほど、パルス間隔の広い複数のパルス信号を発生する。

本発明によるアナログ信号検出回路においては、基準電圧発生器によりアナログ信号の最小電圧値と最大電圧値との間の電圧幅に比例する数の複数の基準電圧を発生し、それに対応する数の比較器によりアナログ信号の電圧と各基準電圧とをそれぞれ比較して出力することにより、安定化時間の遅延を伴うことなくアナログ信号の大きさに比例する数のパルス信号を出力することができる。また、本発明によるアナログ信号検出回路においては、複数の基準電圧に対応する複数のパルス発生器によりパルス間隔をアナログ信号の周波数に応じて変化させて出力することにより、アナログ信号の周波数を反映したパルス信号を出力することができる。これにより、後段の信号処理器又は判断回路部において正常信号とノイズを明確に区別して検出対象のアナログ信号のみを正確に処理することができるので、漏電遮断器又は回路遮断器などの応用分野において回路における監視対象の漏電電流や短絡電流などの事故電流の発生を正確に判別することができる。よって、本発明によるアナログ信号検出回路においては、漏電遮断器又は回路遮断器の動作信頼性を向上させるという効果がある。

本発明によるアナログ信号検出回路においては、前記アナログ信号の最小電圧値を検出して前記基準電圧発生器に供給する最小値検出回路部と、前記アナログ信号の最大電圧値を検出して前記基準電圧発生器に供給する最大値検出回路部とをさらに含むことにより、アナログ信号の最小電圧値と最大電圧値との差の値、すなわちアナログ信号の大きさを決定できるという効果がある。

本発明によるアナログ信号検出回路において、前記複数のパルス発生器は、それぞれ、遅延回路部と排他的論理和回路部とを含むので、遅延回路部の遅延時間に対応するパルス幅を有するパルス信号を供給できるという効果がある。

本発明によるアナログ信号検出回路においては、コンバイナ回路部から出力されるパルス信号の平均値を出力する平均回路部をさらに含むことにより、一時的なノイズによる影響が最小限に抑えられ、後段の判別回路においてアナログ信号に対する評価、すなわち漏電有無の判断、事故電流有無の判断を高い信頼性で行えるという効果がある。

本発明によるアナログ信号検出回路においては、判断回路部をさらに含むことにより、平均回路部から出力される平均値と予め設定された漏電遮断器のトリップ基準値とを比較し、トリップ制御信号を出力するか否かを決定することができる。

本発明によるアナログ信号検出回路においては、平均回路部から出力される平均値を所定時間遅延させて前記判断回路部に出力する遅延回路部をさらに含むことにより、一時的なノイズの混入によるアナログ信号の急激な変化に起因する漏電又は回路故障電流の検出における誤動作を防止することができる。

本発明によるアナログ信号検出回路においては、前記コンバイナ回路部から出力されるパルス信号に基づいて、パルス信号の数をカウントして時間で除算することでアナログ信号の周波数を算出したり、パルス信号の数に所定の比例係数を乗算してアナログ信号の大きさを算出する信号処理器をさらに含むことにより、アナログ信号の大きさと周波数をそれぞれ別途検出できるという効果がある。

本発明によるアナログ信号検出回路において、前記基準電圧発生器は、入力されるアナログ信号の最小電圧値と最大電圧値との間の電圧幅が大きいほど多くの数の基準電圧を発生するように構成されるので、大きいアナログ信号に対しては多くの基準電圧との比較を行うことにより、当該アナログ信号の特性を反映したパルス信号を発生することができる。

本発明によるアナログ信号検出回路において、前記複数のパルス発生器は、前記アナログ信号の周波数が低いほど、パルス間隔の広い複数のパルス信号を発生するので、アナログ信号の周波数を反映したパルス信号を出力でき、これにより、後段の信号処理器又は判断回路部において正常信号とノイズを明確に区別して検出対象のアナログ信号のみを正確に処理できるという効果がある。

本発明の好ましい一実施形態によるアナログ信号検出回路の構成を示すブロック図である。本発明の好ましい一実施形態によるアナログ信号検出回路を含む漏電遮断器の回路構成を示すブロック図である。異なる２つのアナログ信号の大きさを検出するための本発明の好ましい一実施形態によるアナログ信号検出回路のコンバイナ回路部及び平均回路部の出力波形を示す波形図である。異なる２つのアナログ信号の周波数を検出するための本発明の好ましい一実施形態によるアナログ信号検出回路のコンバイナ回路部及び平均回路部の出力波形を示す波形図である。従来技術の一例によるアナログ信号検出回路の構成を示すブロック図である。従来技術の他の例によるアナログ信号検出回路の構成を示すブロック図である。

前述した本発明の目的とそれを達成する本発明の構成及びその作用効果は、添付の図１〜図４を参照した本発明の好ましい実施形態についての以下の説明によりさらに明確に理解できるであろう。

図１は本発明の好ましい一実施形態によるアナログ信号検出回路の構成を示すブロック図であり、図２は本発明の好ましい一実施形態によるアナログ信号検出回路を含む漏電遮断器の回路構成を示すブロック図であり、図３は異なる２つのアナログ信号の大きさを検出するための本発明の好ましい一実施形態によるアナログ信号検出回路のコンバイナ回路部及び平均回路部の出力波形を示す波形図であり、図４は異なる２つのアナログ信号の周波数を検出するための本発明の好ましい一実施形態によるアナログ信号検出回路のコンバイナ回路部及び平均回路部の出力波形を示す波形図である。

本発明の好ましい一実施形態によるアナログ信号検出回路（アナログ信号検出器）２００は、基準電圧発生器２３０、複数の比較器２４０、複数のパルス発生器２５０及びコンバイナ（COMBINER）回路部２６０を含む。

基準電圧発生器２３０は、複数の基準電圧を発生し、複数の基準電圧出力端を介して出力する回路部である。前記複数の基準電圧の数は、入力されるアナログ信号の最小電圧値と最大電圧値との間の電圧幅に応じて変化する。

本発明の好ましい一実施形態によるアナログ信号検出回路２００は、最小値検出回路部２１０及び最大値検出回路部２２０をさらに含んでもよい。

最小値検出回路部２１０は、前記アナログ信号の最小電圧値を検出して基準電圧発生器２３０に供給する。

最大値検出回路部２２０は、前記アナログ信号の最大電圧値を検出して基準電圧発生器２３０に供給する。

基準電圧発生器２３０は、例えば、マイクロコンピュータなどの演算回路部と電圧分配回路部とを含んでもよい。

例えば、前記複数の基準電圧において、第１基準電圧値とそれに隣接する第２基準電圧値との電圧差の値が所定の値、例えば１ボルトに予め定められた場合、前記アナログ信号の最小電圧値と最大電圧値との間の電圧幅が６．３ボルトであると、基準電圧の数は下記数式１により求められる。

［数式１］

ここで、Ｎは基準電圧の数であって自然数であり、Ｖ_ＤＥＦはアナログ信号の最小電圧値と最大電圧値との間の電圧幅であり、Ｖ_ＲＥＦＤは基準電圧の差の値（例えば１ボルト）である。

つまり、隣接する基準電圧値の電圧差の値が１ボルト、アナログ信号の最小電圧値と最大電圧値との間の電圧幅が６．３ボルトの場合、上記数式１に代入すると、基準電圧の数は７となる。

図３に示す例において、基準電圧発生器２３０は、２つのアナログ信号、すなわちＶｉｎ＿ａとＶｉｎ＿ｂのうち最小電圧値と最大電圧値との間の電圧幅が小さいアナログ信号Ｖｉｎ＿ａに対して、３つの基準電圧信号、すなわちＶｔｈ１＿ａ、Ｖｔｈ２＿ａ、Ｖｔｈ３＿ａを出力する。

図３に示す例において、基準電圧発生器２３０は、２つのアナログ信号、すなわちＶｉｎ＿ａとＶｉｎ＿ｂのうち最小電圧値と最大電圧値との間の電圧幅が大きいアナログ信号Ｖｉｎ＿ｂに対して、５つの基準電圧信号、すなわちＶｔｈ１＿ｂ、Ｖｔｈ２＿ｂ、Ｖｔｈ３＿ｂ、Ｖｔｈ４＿ｂ、Ｖｔｈ５＿ｂを出力する。

前記電圧分配回路部は、好ましい一実施形態によれば、所定の基準電圧源に直列に接続される複数の直列抵抗と、これら各直列抵抗の両端から引き出される基準電圧出力端と、基準電圧出力端の選択回路とを含んでもよい。

複数の比較器２４０は、基準電圧発生器２３０の複数の基準電圧出力端に接続される基準電圧入力端と、前記アナログ信号を入力する信号入力端とを有し、前記アナログ信号の電圧と基準電圧発生器２３０から出力される各基準電圧とをそれぞれ比較する。

特に、複数の比較器２４０のうち、前記基準電圧入力端を介して基準電圧発生器２３０からの基準電圧信号が入力された比較器２４０のみ、前記基準電圧信号と前記信号入力端を介して入力された前記アナログ信号とを比較することができ、出力信号を出力することができる。

複数のパルス発生器２５０は、複数の比較器２４０の出力端にそれぞれ対応して接続される入力端を有し、前記アナログ信号の周波数に応じて変化するパルス間隔を有する複数のパルス信号を発生して出力する。

図４を参照すると、基準電圧発生器２３０は、大きさ（最大電圧値と最小電圧値との差の値）が同じで周波数は異なる２つのアナログ信号、すなわちＶｉｎ＿ｆ１とＶｉｎ＿ｆ２に対して、これら２つのアナログ信号の大きさが同じであるので、それぞれ３つの基準電圧を発生する。また、図４を参照すると、複数のパルス発生器２５０は、周波数の高いアナログ信号Ｖｉｎ＿ｆ１に対してはパルス間隔の短いパルス信号を出力し、周波数の低いアナログ信号Ｖｉｎ＿ｆ２に対してはパルス間隔の長いパルス信号を出力する。

複数のパルス発生器２５０は、それぞれ、遅延回路部２５０ａと排他的論理和回路部２５０ｂとを含んでもよい。

遅延回路部２５０ａは、対応する比較器２４０の出力信号を時間遅延させて出力する。

排他的論理和回路部２５０ｂは、対応する比較器２４０の出力信号を受信する第１入力端と、遅延回路部２５０ａから出力される遅延出力信号を受信する第２入力端とを有する。

排他的論理和回路部２５０ｂは、対応する比較器２４０の出力信号の論理値と遅延回路部２５０ａの遅延出力信号の論理値とが異なる場合、ハイ（ＨＩＧＨ）の論理値を有するパルス信号を発生する。

比較器２４０の出力信号が、最初は論理値１のパルス幅のほとんどない短パルス信号であったが、論理値がロー（ＬＯＷ）、すなわち０（ＺＥＲＯ）となった場合、比較器２４０の出力信号の論理値が０となっても遅延回路部２５０ａの出力信号はまだ１であるので、排他的論理和回路部２５０ｂは遅延時間の間論理値１の出力を維持する。

よって、複数のパルス発生器２５０から出力されるパルス信号は、遅延回路部２５０ａの遅延時間に対応するパルス幅を有するパルス信号となる。

このように遅延時間に対応するパルス幅を有するパルス信号を発生するのは、後段の信号処理においてパルス幅のほとんどない短パルス信号は認識及び処理が困難であるので、確実に認識及び処理できるように所定以上のパルス幅を有する信号にするためである。

コンバイナ回路部２６０は、複数のパルス発生器２５０の出力端に接続される入力端を有し、複数のパルス発生器２５０からのパルス信号を合わせて（合成して）出力する。

コンバイナ回路部２６０により合わせられたパルス信号は、図３又は図４にコンバイナ出力と示すパルス信号の全体であり、複数のパルス発生器２５０の各出力端を介して出力されるパルス信号は、図３又は図４にコンバイナ出力と示すパルス信号のそれぞれである。

図３に示す例を参照すると、コンバイナ回路部２６０から出力されるパルス信号の数は、信号Ｖｉｎ＿ａに対して６であり、信号Ｖｉｎ＿ｂに対して１０である。基準電圧の発生数は、信号Ｖｉｎ＿ａに対して３であり、信号Ｖｉｎ＿ｂに対して５である。すなわち、コンバイナ回路部２６０から出力されるパルス信号の数は基準電圧の発生数の２倍である。

本発明の好ましい一実施形態によるアナログ信号検出回路２００は、平均回路部２７０をさらに含んでもよい。

平均回路部２７０は、コンバイナ回路部２６０の出力端に接続される入力端を有する。

また、平均回路部２７０は、コンバイナ回路部２６０から出力されるパルス信号の平均値を出力する。ここで、平均回路部２７０から出力されるパルス信号の平均値は、所定時間のパルス信号の値を加算して時間で除算した値であって、アナログ値である。

図３において、信号Ｖｉｎ＿ａと信号Ｖｉｎ＿ｂに対して、例えば、パルス出力の大きさが１ボルトと一定であり、かつ１周期が６秒と同じであると仮定すると、信号Ｖｉｎ＿ａの平均値１は下記数式２のように算出され、信号Ｖｉｎ＿ｂの平均値２は下記数式３のように算出される。

［数式２］

［数式３］

このように、信号Ｖｉｎ＿ｂの平均値２のほうが信号Ｖｉｎ＿ａの平均値１より大きく、これは図３の平均値１の波形と平均値２の波形との比較によっても確認することができる。

一方、図４において、大きさ（最大値と最小値との差の値）は同じで周波数は異なる信号Ｖｉｎ＿ｆ１と信号Ｖｉｎ＿ｆ２に対して、例えば、パルス出力の大きさが１ボルトと一定であり、かつ信号Ｖｉｎ＿ｆ１の１周期が６秒、信号Ｖｉｎ＿ｆ２の１周期が１２秒であると仮定すると、６秒間の信号Ｖｉｎ＿ｆ１の平均値１は下記数式４のように算出され、同時間の信号Ｖｉｎ＿ｆ２の平均値２は下記数式５のように算出される。

［数式４］

［数式５］

このように、信号Ｖｉｎ＿ｆ２の平均値２のほうが信号Ｖｉｎ＿ｆ１の平均値１より小さく、これは図４の平均値１の波形と平均値２の波形との比較によっても確認することができる。

このようにして平均回路部２７０により得られる平均値は、監視対象のアナログ信号の大きさを高い信頼性で提供できるようにする。

本発明の好ましい一実施形態によるアナログ信号検出回路２００は、信号処理器２８０をさらに含んでもよい。図１に示すように、信号処理器２８０は、コンバイナ回路部２６０に接続され、平均回路部２７０とは並列に接続される。

信号処理器２８０は、平均回路部２７０により得られるアナログ平均値の代わりに、監視対象のアナログ信号の大きさと周波数をデジタル信号として得るために提供される。

信号処理器２８０は、コンバイナ回路部２６０から出力されるパルス信号に基づいて、パルス信号の数をカウントして時間で除算することでアナログ信号の周波数を算出したり、パルス信号の数に所定の比例係数を乗算してアナログ信号の大きさを算出する。

このような機能を実行するために、信号処理器２８０は、コンバイナ回路部２６０から出力されるパルス信号を認識するための比較器と、前記比較器の出力信号をカウントするためのカウンタ回路と、前記カウンタ回路の出力を時間で除算して周波数を算出する演算処理用マイクロコンピュータとを含んでもよい。前記マイクロコンピュータは、前記カウンタ回路の出力に前記所定の比例係数を乗算してアナログ信号の大きさを算出するようにしてもよい。

本発明の好ましい一実施形態によるアナログ信号検出回路２００は、図２に示すような判断回路部（弁別器）２９０をさらに含んでもよい。

判断回路部２９０は、平均回路部２７０から出力される平均値と予め設定された漏電遮断器のトリップ基準値とを比較し、トリップ制御信号を出力するか否かを決定する。

このために、判断回路部２９０は、比較器と信号発生器回路部とを含んでもよい。

本発明の好ましい一実施形態によるアナログ信号検出回路２００は、平均回路部２７０と判断回路部２９０との間に設けられ、平均回路部２７０から出力される平均値を所定時間遅延させて判断回路部２９０に出力する遅延回路部２７０ａをさらに含んでもよい。

平均回路部２７０と判断回路部２９０との間に遅延回路部２７０ａが設けられた場合、判断回路部２９０は、現在入力されている平均回路部２７０の出力信号と遅延回路部２７０ａの出力信号とを比較するさらなる比較器をさらに含んでもよい。

前記さらなる比較器の比較の結果、現在入力されている平均回路部２７０の出力信号と遅延回路部２７０ａの出力信号とが同じ場合は、平均回路部２７０の出力信号が一定に維持されていて信頼できるので、判断回路部２９０は、現在入力されている平均回路部２７０の出力信号とトリップ基準値とを比較し、トリップ制御信号を出力するか否かを決定する。

前記さらなる比較器の比較の結果、現在入力されている平均回路部２７０の出力信号と遅延回路部２７０ａの出力信号とが異なる場合は、ノイズ信号が混入していて平均回路部２７０の出力信号を信頼できないので、判断回路部２９０は、現在入力されている平均回路部２７０の出力信号とトリップ基準値とを比較するのではなく廃棄する。

図２において、符号１は、監視対象の電力回路に設けられて回路を流れる電流量に比例する電圧信号を前記監視対象のアナログ信号として供給する変流器（Current Transformer; CT）である。

図２において、符号３ａは、漏電遮断器又は回路遮断器のトリップ（自動回路遮断）動作をトリガ（trigger）するトリップ機構であって、公知のように、電磁石と当該電磁石により駆動されるアーマチュア（armature）とを含むように構成されてもよい。

図２において、符号３ｂは、漏電遮断器又は回路遮断器の開閉機構であって、公知のように、実際に回路を開閉する可動接触子（movable contact arm）及び接点（contact）、前記可動接触子を回路開放位置に駆動する駆動機構としてのシャフト（shaft）、リンク（link）、トリップスプリングなどを含むように構成されてもよい。

以下、前述したように構成される本発明の好ましい一実施形態によるアナログ信号検出回路２００の動作について図１〜図４を参照して説明する。

図２において、監視対象の電力回路に設けられた変流器１から、回路を流れる電流量に比例する電圧信号として前記監視対象のアナログ信号（当該アナログ信号は図１においてＶｉｎ(信号源)で示されている）が供給されると、最小値検出回路部２１０は、前記アナログ信号の最小電圧値を検出して基準電圧発生器２３０に供給し、最大値検出回路部２２０は、前記アナログ信号の最大電圧値を検出して基準電圧発生器２３０に供給する。

基準電圧発生器２３０は、最小値検出回路部２１０と最大値検出回路部２２０から入力されるアナログ信号の最小電圧値と最大電圧値との間の電圧幅に応じて上記数式１のように数が決定される複数の基準電圧を発生し、複数の基準電圧出力端を介して出力する。

すると、決定された数に対応する数の比較器２４０が出力される基準電圧と前記アナログ信号とを比較する。

このとき、複数の比較器２４０のうち、前記基準電圧入力端を介して基準電圧発生器２３０からの基準電圧信号が入力された比較器２４０のみ、前記基準電圧信号と前記信号入力端を介して入力された前記アナログ信号とを比較し、出力信号を出力する。

複数のパルス発生器２５０は、複数の比較器２４０に対応する数が設けられ、複数の比較器２４０の出力信号に基づいて、例えば、比較器２４０の出力信号の論理値がハイ（ＨＩＧＨ）であればパルス信号を出力する。

また、複数のパルス発生器２５０は、前記アナログ信号の周波数に応じて変化するパルス間隔を有する複数のパルス信号を発生して出力する。

図４を参照すると、基準電圧発生器２３０は、例えば、大きさ（最大電圧値と最小電圧値との差の値）が同じで周波数は異なる２つのアナログ信号、すなわちＶｉｎ＿ｆ１とＶｉｎ＿ｆ２に対して、これら２つのアナログ信号の大きさが同じであるので、同様に３つの基準電圧を発生し、複数のパルス発生器２５０は、周波数の高いアナログ信号Ｖｉｎ＿ｆ１に対してはパルス間隔の短いパルス信号を出力し、周波数の低いアナログ信号Ｖｉｎ＿ｆ２に対してはパルス間隔の長いパルス信号を出力する。

すると、コンバイナ回路部２６０は、複数のパルス発生器２５０からのパルス信号を合わせて（合成して）出力する。

平均回路部２７０は、コンバイナ回路部２６０から出力されるパルス信号の平均値を出力する。ここで、平均回路部２７０から出力されるパルス信号の平均値は、所定時間のパルス信号の値を加算して時間で除算した値であって、アナログ値である。

すると、判断回路部２９０は、平均回路部２７０から出力される平均値と予め設定された漏電遮断器のトリップ基準値とを比較し、トリップ制御信号を出力するか否かを決定する。

平均回路部２７０から出力される平均値が前記トリップ基準値以上の場合、判断回路部２９０は、トリップ制御信号を出力する。

従って、トリップ機構３ａがトリガすることによって開閉機構３ｂが動作し、開閉機構３ｂに含まれる可動接触子が対応する固定接触子（stationary contact arm）から分離することにより、回路が自動で遮断（トリップ）される。

よって、漏電電流又は短絡電流などの事故電流から負荷を保護することができる。

平均回路部２７０から出力される平均値が前記トリップ基準値未満の場合、判断回路部２９０は、トリップ制御信号を出力しない。

従って、トリップ機構３ａも開閉機構３ｂも動作しないので、可動接触子が対応する固定接触子に接触した状態を維持し、回路において電源から負荷側への電力供給が正常に行われる。

１変流器
３ａトリップ機構
３ｂ開閉機構
２００アナログ信号検出回路
２１０最小値検出回路部
２２０最大値検出回路部
２３０基準電圧発生器
２４０比較器
２５０パルス発生器
２６０コンバイナ回路部
２７０平均回路部
２８０信号処理器
２９０判断回路部

Claims

入力されるアナログ信号の最小電圧値と最大電圧値との間の電圧幅に応じて数が変化する複数の基準電圧を発生して出力する基準電圧発生器と、
前記アナログ信号の電圧と前記基準電圧発生器から出力される各基準電圧とをそれぞれ比較する複数の比較器と、
前記アナログ信号の周波数に応じて変化するパルス間隔を有する複数のパルス信号を発生して出力する複数のパルス発生器と、
前記複数のパルス発生器からのパルス信号を合わせて出力するコンバイナ回路部と、
前記アナログ信号の最小電圧値を検出して前記基準電圧発生器に供給する最小値検出回路部と、
前記アナログ信号の最大電圧値を検出して前記基準電圧発生器に供給する最大値検出回路部と、を含む、アナログ信号検出回路。
前記パルス発生器は、
対応する前記比較器の出力信号を時間遅延させて出力する遅延回路部と、
対応する前記比較器の出力信号を受信する第１入力端及び前記遅延回路部から出力される遅延出力信号を受信する第２入力端を有し、対応する前記比較器の出力信号の論理値と前記遅延回路部の遅延出力信号の論理値とが異なる場合にパルス信号を発生する排他的論理和回路部とを含む、請求項１に記載のアナログ信号検出回路。
前記コンバイナ回路部に接続され、前記コンバイナ回路部から出力されるパルス信号の平均値を出力する平均回路部をさらに含む、請求項１に記載のアナログ信号検出回路。
前記平均回路部から出力される平均値と予め設定された漏電遮断器のトリップ基準値とを比較し、トリップ制御信号を出力するか否かを決定する判断回路部をさらに含む、請求項３に記載のアナログ信号検出回路。
前記平均回路部と前記判断回路部との間に設けられ、前記平均回路部から出力される平均値を所定時間遅延させて前記判断回路部に出力する遅延回路部をさらに含む、請求項４に記載のアナログ信号検出回路。
前記コンバイナ回路部から出力されるパルス信号に基づいて、パルス信号の数をカウントして時間で除算することでアナログ信号の周波数を算出したり、パルス信号の数に所定の比例係数を乗算してアナログ信号の大きさを算出する信号処理器をさらに含む、請求項１に記載のアナログ信号検出回路。
前記基準電圧発生器は、入力されるアナログ信号の最小電圧値と最大電圧値との間の電圧幅に比例する数の基準電圧を発生するように構成される、請求項１に記載のアナログ信号検出回路。
前記複数のパルス発生器は、前記アナログ信号の周波数が低いほど、パルス間隔の広い複数のパルス信号を発生する、請求項１に記載のアナログ信号検出回路。