JP6427432B2 - 電源装置及び溶接用電源装置 - Google Patents

Description

本発明は、電源装置及び溶接用電源装置に関するものである。

例えばアーク溶接機に用いる電源装置は、スイッチング素子を用いるインバータ回路（スイッチング電源回路）を備えて直流電力を高周波交流電力に一旦変換し、トランスを介した二次側にて所望の出力電力を生成する構成となっている。このような電源装置では、スイッチング素子をスイッチング制御（オン・オフ制御）する駆動信号がトランジスタやフォトカプラ等の素子を用いて生成される。しかしながら、これらトランジスタやフォトカプラ等の素子のスイッチング速度には、個体毎にばらつきが存在する。このスイッチング速度のばらつきに起因して、スイッチング素子に供給される駆動信号のオンパルス幅にばらつきが生じる。すると、インバータ制御のバランスが崩れて、トランスの磁束が片側の極性に偏る偏磁という現象が発生する。このような偏磁が発生すると、片側の極性を担当するインバータ回路のスイッチング素子に過度な電流が流れることとなり、このスイッチング素子が異常発熱し、最悪の場合には破損することがある。

そこで、フォトカプラの間に可変抵抗器を設け、その可変抵抗器の抵抗値を調整することにより、スイッチング速度のばらつきに起因する駆動信号間の信号伝達時間差を調整して、駆動信号のオンパルス幅のばらつきを小さくする技術が提案されている（例えば、特許文献１参照）。

特公平６−３２８５８号公報

ところが、トランジスタやフォトカプラ等の素子におけるスイッチング速度等の特性は、使用環境（例えば、使用温度）や使用時間等によって変化する。このため、従来の電源装置では、使用環境が変わる度に、手動で可変抵抗器の抵抗値を調整する必要があり、その調整作業が繁雑であるという問題がある。

このような問題は、トランスを有するアーク溶接用電源装置以外の電源装置においても同様に発生する。
本発明は上記問題点を解決するためになされたものであって、その目的は、駆動信号のオンパルス幅のばらつきを容易に補償でき、偏磁の発生を好適に抑制できる電源装置及び溶接用電源装置を提供することにある。

上記課題を解決する電源装置は、トランスの一次側に設けられ、ブリッジ回路を構成するスイッチング素子の動作により直流電圧から高周波交流電圧を生成するインバータ回路と、前記トランスの二次側にて所望出力電力を生じさせるように前記スイッチング素子のスイッチング動作を制御する駆動信号を生成する制御部と、を備えた電源装置であって、前記制御部は、前記駆動信号のオンパルス幅を設定する指令値を生成する制御回路と、前記指令値に基づくパルス幅を持つ前記駆動信号を前記スイッチング素子に出力する駆動回路と、前記駆動信号に応じたパルス信号のパルス幅を測定するパルス幅測定回路と、を有し、前記制御回路は、前記パルス幅測定回路で測定されたパルス幅と前記指令値との比較結果に基づいて、前記指令値を補正するように構成されており、前記トランスの一次側に入力される入力電流を検出する電流検出器を備え、前記制御部は、前記駆動信号と前記電流検出器にて取得した検出信号とを入力し、前記検出信号が０Ａである場合には前記駆動信号を前記パルス信号として前記パルス幅測定回路に出力する一方で、前記検出信号が０Ａ以外の場合には、前記検出信号を全波整流し、全波整流後の信号を波形整形した信号を前記パルス信号として前記パルス幅測定回路に出力する信号処理回路を備えている。

この構成によれば、駆動信号に応じたパルス信号のパルス幅が測定され、そのパルス幅と指令値との比較結果に基づいて指令値が補正される。このとき、パルス信号のパルス幅は、駆動信号のオンパルス幅に対応するパルス幅である。このため、パルス信号のパルス幅と指令値との比較結果には、駆動回路内の素子の特性ばらつきが反映されている。このような比較結果に基づいて指令値を補正することにより、上記特性ばらつきによる影響を低減することができ、駆動信号のオンパルス幅のばらつきを補償することができる。この結果、トランスにおける偏磁の発生を抑制できる。また、制御回路の内部演算によって指令値を補正できるため、手作業による調整が必要なく、駆動信号のオンパルス幅の補償を容易に行うことができる。

この構成によれば、検出信号が０Ａであって、その検出信号を用いて指令値の補正を行うことができない期間に、駆動信号をパルス信号として用いて指令値の補正を行うことができる。

また、上記電源装置において、前記制御回路は、前記電源装置の電源オン時に常時、又は間欠的に前記指令値の補正を実行する。
この構成によれば、使用環境の変化や使用時間等に起因して駆動回路内の素子の特性ばらつきが変化する場合であっても、電源オン時には常時又は間欠的に、上記特性ばらつきの変化に合わせて指令値を補正することができる。

また、上記課題を解決する溶接用電源装置は、上記電源装置を用い、溶接用の出力電力を生成するように構成される。
この構成によれば、溶接用の出力電力を生成する溶接用電源装置での駆動信号のオンパルス幅のばらつきを容易に補償でき、偏磁の発生を好適に抑制できる。

本発明の電源装置及び溶接用電源装置によれば、駆動信号のオンパルス幅のばらつきを容易に補償でき、偏磁の発生を好適に抑制できる。

一実施形態における溶接用電源装置の構成図である。 一実施形態における信号処理回路の構成図である。 一実施形態におけるパルス幅測定回路の構成図である。 一実施形態における溶接用電源装置の動作を示すフローチャートである。 一実施形態における溶接用電源装置の動作を示す波形図である。 変形例における溶接用電源装置の制御部の構成図である。 変形例における溶接用電源装置の制御部の構成図である。

以下、電源装置（溶接用電源装置）の一実施形態について説明する。
図１に示すように、本実施形態の電源装置１０は、一次側変換回路１１と、インバータ回路１２と、溶接トランスＩＮＴと、二次側変換回路１３とを有するアーク溶接用電源装置である。電源装置１０は、商用電源から供給される三相の交流入力電力からアーク溶接に適した直流出力電力を生成する。

一次側変換回路１１は、ダイオードブリッジ回路からなる整流回路ＤＲ１と、整流回路ＤＲ１の出力端子間に接続された平滑コンデンサＣ１とを有している。一次側変換回路１１は、三相の交流入力電力を一旦直流電力に変換してインバータ回路１２に出力する。

インバータ回路１２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体スイッチング素子ＴＲ１〜ＴＲ４を用いたフルブリッジ回路にて構成されている。具体的には、第１上アームにスイッチング素子ＴＲ１が、第１下アームにスイッチング素子ＴＲ２が、第２上アームにスイッチング素子ＴＲ３が、第２下アームにスイッチング素子ＴＲ４がそれぞれ配置されてなる。スイッチング素子ＴＲ１，ＴＲ２間のインバータ回路１２の出力端子ａと、スイッチング素子ＴＲ３，ＴＲ４間のインバータ回路１２の出力端子ｂとは、トランスＩＮＴの一次側コイルＬ１と接続されている。

インバータ回路１２は、スイッチング素子ＴＲ１，ＴＲ４が組となり、スイッチング素子ＴＲ２，ＴＲ３が組となって、各組が交互にスイッチング動作することで、一次側変換回路１１から入力される直流電力を高周波交流電力に変換し、トランスＩＮＴの一次側コイルＬ１に供給する。スイッチング素子ＴＲ１，ＴＲ４がオン状態のときは、一次側コイルＬ１に正の電圧が印加され、一次側コイルＬ１に入力される入力電流Ｉａが出力端子ａから一次側コイルＬ１に向かって流れて正の値となる。一方、スイッチング素子ＴＲ２，ＴＲ３がオン状態のときは、一次側コイルＬ１に負の電圧が印加され、入力電流Ｉａが一次側コイルＬ１から出力端子ａに向かって流れて負の値となる。また、スイッチング素子ＴＲ１〜ＴＲ４が全てオフ状態のときは、入力電流Ｉａは０Ａとなる。これらスイッチング素子ＴＲ１〜ＴＲ４のスイッチング動作は、制御部３０から入力される駆動信号Ｓ１〜Ｓ４に基づいて行われる。

トランスＩＮＴの二次側では、インバータ回路１２にて生成された高周波交流電力が所定電圧に変換され、二次側コイルＬ２から出力される。二次側コイルＬ２には、二次側変換回路１３が接続されている。

二次側変換回路１３は、二次側整流回路ＤＲ２と、直流リアクトルＤＣＬとを備えている。二次側整流回路ＤＲ２は、一対のダイオードを用いた全波整流回路よりなり、各ダイオードのアノードが二次側コイルＬ２の両側端子にそれぞれ接続され、各ダイオードのカソードは共に直流リアクトルＤＣＬの一端に接続されている。直流リアクトルＤＣＬの他端は、電源装置１０のプラス側の出力端子ｏ１に接続されている。電源装置１０のマイナス側の出力端子ｏ２は、二次側コイルＬ２の中間端子と接続されている。このような、二次側変換回路１３は、トランスＩＮＴの二次側コイルＬ２からの高周波交流電力をアーク溶接の直流出力電力に変換し、出力端子ｏ１，ｏ２から出力する。そして、電源装置１０のプラス側の出力端子ｏ１に溶接トーチＴＨを、マイナス側の出力端子ｏ２に溶接対象Ｍをそれぞれ接続し、電源装置１０にて生成した直流出力電力に基づき溶接トーチＴＨの電極と溶接対象Ｍとの間にアークを生じさせ、溶接対象Ｍのアーク溶接が行われる。

電源装置１０には、ＣＰＵ（Central Processing Unit）等を含む制御部３０が備えられている。制御部３０には、インバータ回路１２の出力端子、つまりトランスＩＮＴの一次側に設置した電流検出器２１から、入力電流Ｉａに対応する検出信号Ｉｂが入力される。また、制御部３０には、電源装置１０の出力側電源線上に設置した電流検出器２２から、電源装置１０の出力電流Ｉｏに対応する検出信号Ｉｄが入力される。制御部３０には、電源装置１０の出力側電源線間に設置した電圧検出器２３から、電源装置１０の出力電圧Ｖｏに対応する検出信号Ｖｄが入力される。因みに、電流検出器２１，２２は、例えば、ホール素子を用いるホール式電流センサである。

制御部３０は、入力された検出信号Ｉｂ，Ｉｄからそれぞれ得られる入力電流Ｉａ及び出力電流Ｉｏの実値、入力された検出信号Ｖｄから得られる出力電圧Ｖｏの実値及びそれらの目標値等を含む各種パラメータに基づいて、その時々で適切な出力を行うための内部演算を行っている。制御部３０は、内部演算結果に基づいて、スイッチング素子ＴＲ１〜ＴＲ４をそれぞれスイッチング制御する駆動信号Ｓ１〜Ｓ４を生成する。この制御部３０は、信号処理回路３１と、パルス幅測定回路３２と、制御回路３３と、駆動回路３４とを備えている。

信号処理回路３１には、電流検出器２１から入力電流Ｉａに対応する検出信号Ｉｂが入力される。この検出信号Ｉｂは、入力電流Ｉａと同様に、スイッチング素子ＴＲ１，ＴＲ４のオン時間に正の値となり、スイッチング素子ＴＲ２，ＴＲ３のオン時間に負の値となる（図５参照）。信号処理回路３１は、検出信号Ｉｂに基づいて、スイッチング素子ＴＲ１，ＴＲ４のオン時間に対応するパルス幅のパルスとスイッチング素子ＴＲ２，ＴＲ３のオン時間に対応するパルス幅のパルスとを持つパルス信号Ｐｕを生成する。

図２に示すように、信号処理回路３１は、電流検出器２１の二次側に接続された全波整流回路４１と、全波整流回路４１の出力端子に接続された波形整形回路４２とを備えている。

全波整流回路４１は、４個のダイオードＤ１〜Ｄ４を用いたブリッジ回路にて構成されている。ダイオードＤ１，Ｄ２間、及びダイオードＤ３，Ｄ４間にはそれぞれ電流検出器２１の出力端子が接続されている。具体的には、電流検出器２１の一方の出力端子がダイオードＤ１のアノードとダイオードＤ２のカソードとに接続され、電流検出器２１の他方の出力端子がダイオードＤ３のアノードとダイオードＤ４のカソードとに接続されている。ダイオードＤ２，Ｄ４のアノードはグランドに接続されている。そして、全波整流回路４１は、電流検出器２１で検出された検出信号Ｉｂを全波整流し、その整流後の信号を波形整形回路４２に供給する。

波形整形回路４２は、抵抗Ｒ１，Ｒ２と、ダイオードＤ５と、コンデンサＣ２と、コンパレータ４３と、基準電源Ｅ１と、プルアップ抵抗Ｒ３と、反転回路４４とを備えている。抵抗Ｒ１、ダイオードＤ５及びコンデンサＣ２は、全波整流回路４１の出力端子間、つまりダイオードＤ１，Ｄ３のカソードとダイオードＤ２，Ｄ４のアノードとの間に並列に接続されている。

コンパレータ４３の反転入力端子には、ダイオードＤ１，Ｄ３のカソードが接続されている。コンパレータ４３の非反転入力端子には、抵抗Ｒ２を介して基準電源Ｅ１が接続されており、基準電源Ｅ１にて生成される基準電圧が入力される。コンパレータ４３の出力端子はプルアップ抵抗Ｒ３と反転回路４４とに接続されている。そして、波形整形回路４２は、上記全波整流後の信号を波形整形してパルス信号Ｐｕを生成し、そのパルス信号Ｐｕを反転回路４４から出力する。ここで、パルス信号Ｐｕは、図５に示すように、スイッチング素子ＴＲ１，ＴＲ４のオン時間に対応するパルス幅のパルスＰｍ（例えば、パルスＰ１，Ｐ３，Ｐ５，Ｐ７）と、スイッチング素子ＴＲ２，ＴＲ３のオン時間に対応するパルス幅のパルスＰｍ（例えば、Ｐ２，Ｐ４，Ｐ６，Ｐ８）とを有する。換言すると、パルス信号Ｐｕは、スイッチング素子ＴＲ１，ＴＲ４がオンする期間、及びスイッチング素子ＴＲ２，ＴＲ３がオンする期間に対応してＨレベル（例えば、高電位電源電圧レベル）になり、スイッチング素子ＴＲ１〜ＴＲ４の全てがオフする期間に対応してＬレベル（例えば、グランドレベル）になる。

以上説明した信号処理回路３１による信号処理（つまり、全波整流及び波形整形）によって、検出信号Ｉｂから安定な矩形パルスを持つパルス信号Ｐｕを生成することができる。

図３に示したパルス幅測定回路３２は、信号処理回路３１からパルス信号Ｐｕを入力し、そのパルス信号Ｐｕが有するパルスＰｍのパルス幅を測定する。このパルス幅測定回路３２は、カウンタ５１と、水晶発振器５２とを備えている。カウンタ５１は、信号処理回路３１からのパルス信号ＰｕがＨレベルである期間、つまりパルスＰｍが発生している期間に、水晶発振器５２から入力するクロック信号ＣＫをカウントする。カウンタ５１は、パルスＰｍのパルス幅に対応するカウント値Ｎｍを制御回路３３に出力する。なお、クロック信号ＣＫの周波数は例えば４０ＭＨｚ程度とすることができ、クロック信号ＣＫの周期Ｔは例えば２５ｎｓ程度とすることができる。

制御回路３３は、パルス幅測定回路３２からのカウント値Ｎｍと、電流検出器２２からの検出信号Ｉｄと、電圧検出器２３からの検出信号Ｖｄとを入力する。制御回路３３は、インバータ回路１２のスイッチング制御としてＰＷＭ制御を実施しており、検出信号Ｉｄ，Ｖｄに基づいて、その時々でスイッチング素子ＴＲ１〜ＴＲ４のオンデューティが適切となるような駆動信号Ｓ１〜Ｓ４のオンパルス幅の設定（算出）を行っている。具体的には、制御回路３３は、その時々において出力電力を大きくする場合には、駆動信号Ｓ１〜Ｓ４のオンパルス幅を長く設定する一方で、出力電力を小さくする場合には、駆動信号Ｓ１〜Ｓ４のオンパルス幅を短く設定する指令値Ｆａ，Ｆｂを生成する。

駆動回路３４は、指令値Ｆａに基づくオンパルス幅を持つ駆動信号Ｓ１，Ｓ４を生成し、指令値Ｆｂに基づくオンパルス幅を持つ駆動信号Ｓ２，Ｓ３を生成する。駆動回路３４は、駆動信号Ｓ１〜Ｓ４をそれぞれスイッチング素子ＴＲ１〜ＴＲ４に供給する。この駆動回路３４は、駆動信号Ｓ１〜Ｓ４をスイッチング素子ＴＲ１〜ＴＲ４にそれぞれ出力する複数（ここでは、スイッチング素子ＴＲ１〜ＴＲ４と同数の４個）のフォトカプラ３４Ａを備えている。

ところで、駆動回路３４内のフォトカプラ３４Ａやスイッチング素子ＴＲ１〜ＴＲ４の特性（例えば、スイッチング速度）にばらつきが存在すると、指令値Ｆａ，Ｆｂで指定される駆動信号Ｓ１〜Ｓ４のオンパルス幅（指令値）と、スイッチング素子ＴＲ１〜ＴＲ４が実際にオンされる期間（実値）との間に差が生じる場合がある。このような差に起因して、スイッチング素子ＴＲ１，ＴＲ４のオン時間と、スイッチング素子ＴＲ２，ＴＲ３のオン時間との差が大きくなると、トランスＩＮＴの磁束が片側の極性に偏る偏磁が発生する。

そこで、本実施形態の制御回路３３は、指令値Ｆａ，Ｆｂと、カウント値Ｎｍから得られるパルス幅Ｗａ，Ｗｂ（図５参照）との比較結果に基づいて、駆動信号Ｓ１〜Ｓ４の実際のオンパルス幅が所望のパルス幅になるように指令値Ｆａ，Ｆｂを補正する。そして、駆動回路３４は、補正後の指令値Ｆａ，Ｆｂに基づくオンパルス幅を持つ駆動信号Ｓ１〜Ｓ４を生成する。ここで、パルス幅Ｗａは、スイッチング素子ＴＲ１，ＴＲ４のオン時間（実値）に対応し、パルス幅Ｗｂは、スイッチング素子ＴＲ２，ＴＲ３のオン時間（実値）に対応している。このようなパルス幅Ｗａ，Ｗｂ（実値）と指令値Ｆａ，Ｆｂとの差分に基づいて指令値Ｆａ，Ｆｂを補正することにより、フォトカプラ３４Ａ及びスイッチング素子ＴＲ１〜ＴＲ４の特性ばらつきによる影響を低減することができる。これによって、スイッチング素子ＴＲ１，ＴＲ４のオン時間を補正前の指令値Ｆａに近づけることができ、スイッチング素子ＴＲ２，ＴＲ３のオン時間を補正前の指令値Ｆｂに近づけることができる。したがって、スイッチング素子ＴＲ１，ＴＲ４のオン時間と、スイッチング素子ＴＲ２，ＴＲ３のオン時間との差を小さくできる。すなわち、スイッチング素子ＴＲ１，ＴＲ４のオン時間と、スイッチング素子ＴＲ２，ＴＲ３のオン時間とのばらつきを補償することができる。この結果、トランスＩＮＴにおける偏磁の発生を抑制することができる。

次に、図４及び図５に従って、電源装置１０の動作について説明する。
図４に示したステップＳＴ１において、電源装置１０の電源がオンされると、制御部３０は、各種変数を初期化する初期化処理を実行する。本例では、制御部３０は、パルス幅Ｗａ，Ｗｂを算出する際に必要なパルスＰｍの個数ｎを８個に設定し、ｍ（ｍは整数）番目のパルスＰｍのカウント値Ｎｍを「０」に設定し、パルスＰｍを識別するための変数ｍを最小値の「１」に設定する。

また、電源装置１０の電源がオンされると、制御回路３３では、トランスＩＮＴの二次側にて所望の出力電力を生じさせるように、指令値Ｆａ，Ｆｂが生成される。この指令値Ｆａに基づいて、駆動信号Ｓ１，Ｓ４のオンパルス幅（ここでは、Ｈレベルパルスの幅）が設定され、指令値Ｆｂに基づいて、駆動信号Ｓ２，Ｓ３のオンパルス幅（ここでは、Ｈレベルパルスの幅）が設定される。このときの指令値Ｆａと指令値Ｆｂとは、通常、同一の値に設定されている。なお、これら指令値Ｆａ，Ｆｂは、制御回路３３内の記憶装置（図示略）に記憶される。

そして、図５に示した時刻ｔ１〜ｔ２において、駆動信号Ｓ１，Ｓ４のオンパルスに基づいてスイッチング素子ＴＲ１，ＴＲ４がオンされると、電流検出器２１で検出される検出信号Ｉｂが正の値になる。このスイッチング素子ＴＲ１，ＴＲ４のオン期間（時刻ｔ１〜ｔ２）に対応して、パルス信号ＰｕにＨレベルのパルスＰｍ（ここでは、パルスＰ１）が発生する。このパルスＰ１のパルス幅Ｗ１がパルス幅測定回路３２で測定される。

具体的には、まず時刻ｔ１において、パルス信号Ｐｕの立ち上がりエッジが発生すると（ステップＳＴ２でＹＥＳ）、パルス幅測定回路３２は、１番目のパルスＰ１のパルス幅の測定、つまりクロック信号ＣＫのカウントを開始する（ステップＳＴ３）。具体的には、パルス幅測定回路３２は、クロック信号ＣＫの立ち上がりエッジを検出する度にカウント値Ｎｍ（ここでは、カウント値Ｎ１）をカウントアップする（Ｎ１＝Ｎ１＋１）。このカウント動作は、パルス信号Ｐｕの立ち下がりエッジが発生するまで繰り返し実行される。

次いで、図５に示した時刻ｔ２において、パルス信号Ｐｕの立ち下がりエッジが発生すると（ステップＳＴ４でＹＥＳ）、パルス幅測定回路３２は、クロック信号ＣＫのカウントを停止する（ステップＳＴ５）。このとき、パルス幅測定回路３２は、パルスＰ１のパルス幅Ｗ１に対応するカウント値Ｎ１を制御回路３３に出力する。また、制御回路３３は、変数ｍに「１」を加算する。これにより、変数ｍは「２」となる。

次に、ステップＳＴ６において、制御回路３３は、変数ｍが個数ｎ（本例では、ｎ＝８）よりも大きいか否かを判定する。すなわち、ステップＳＴ６では、所定数（本例では、８個）のパルスＰｍのパルス幅Ｗｍの測定が終了したか否かが判定される。ここでは、ｍ＝２であり、ｍ＜ｎであるため（ステップＳＴ６でＮＯ）、ステップＳＴ２に戻る。

続いて、図５に示した時刻ｔ２〜ｔ３では、スイッチング素子ＴＲ１〜ＴＲ４の全てがオフされ、パルス信号ＰｕがＬレベルであるため（ステップＳＴ２でＮＯ）、パルス幅測定回路３２によるパルス幅測定（カウント動作）は開始されない。

次いで、図５に示した時刻ｔ３〜ｔ４において、駆動信号Ｓ２，Ｓ３のオンパルスに基づいてスイッチング素子ＴＲ２，ＴＲ３がオンされると、電流検出器２１で検出される検出信号Ｉｂが負の値になる。このスイッチング素子ＴＲ２，ＴＲ３のオン期間に対応して、パルス信号ＰｕにＨレベルのパルスＰ２が発生する。そして、パルスＰ１の際と同様にして、パルスＰ２のパルス幅Ｗ２がパルス幅測定回路３２で測定され、パルスＰ２のパルス幅Ｗ２に対応するカウント値Ｎ２が制御回路３３に出力される（ステップＳＴ２〜ＳＴ５参照）。

以後も同様にして、パルス信号ＰｕのパルスＰ３〜Ｐ８のパルス幅Ｗ３〜Ｗ８がパルス幅測定回路３２で測定され、それらパルスＰ３〜Ｐ８のパルス幅Ｗ３〜Ｗ８に対応するカウント値Ｎ３〜Ｎ８が制御回路３３に出力される。

その後、ステップＳＴ５において、変数ｍに「１」が加算されると、ｍ＝９となってｍ＞ｎとなるため（ステップＳＴ６でＹＥＳ）、ステップＳＴ７に移る。
続いて、制御回路３３は、パルス幅測定回路３２から入力したカウント値Ｎ１〜Ｎ８に基づいて、スイッチング素子ＴＲ１〜ＴＲ４の実際のオン時間に対応するパルス幅Ｗａ，Ｗｂを算出する（ステップＳＴ７）。具体的には、制御回路３３は、クロック信号ＣＫの周期をＴとしたときに、パルスＰｍのパルス幅Ｗｍ（つまり、パルスＰ１〜Ｐ８のパルス幅Ｗ１〜Ｗ８）を以下の式で求める。

Ｗｍ＝Ｎｍ×Ｔ
ここで、本例では、パルスＰ１〜Ｐ８のうち奇数番目のパルスＰ１，Ｐ３，Ｐ５，Ｐ７のパルス幅Ｗ１，Ｗ３，Ｗ５，Ｗ７がスイッチング素子ＴＲ１，ＴＲ４のオン時間に対応している。また、パルスＰ１〜Ｐ８のうち偶数番目のパルスＰ２，Ｐ４，Ｐ６，Ｐ８のパルス幅Ｗ２，Ｗ４，Ｗ６，Ｗ８がスイッチング素子ＴＲ２，ＴＲ４のオン時間に対応している。

そこで、制御回路３３は、パルス幅Ｗ１，Ｗ３，Ｗ５，Ｗ７の平均値を求めて、スイッチング素子ＴＲ１，ＴＲ４のオン時間に対応するパルス幅Ｗａを算出する。また、制御回路３３は、パルス幅Ｗ２，Ｗ４，Ｗ６，Ｗ８の平均値を求めて、スイッチング素子ＴＲ２，ＴＲ４のオン時間に対応するパルス幅Ｗｂを算出する。すなわち、制御回路３３は、以下の式からパルス幅Ｗａ，Ｗｂを算出する。

Ｗａ＝（Ｗ１＋Ｗ３＋Ｗ５＋Ｗ７）／４
＝｛（Ｎ１×Ｔ）＋（Ｎ３×Ｔ）＋（Ｎ５×Ｔ）＋（Ｎ７×Ｔ）｝／４
Ｗｂ＝（Ｗ２＋Ｗ４＋Ｗ６＋Ｗ８）／４
＝｛（Ｎ２×Ｔ）＋（Ｎ４×Ｔ）＋（Ｎ６×Ｔ）＋（Ｎ８×Ｔ）｝／４
次に、制御回路３３は、算出したパルス幅Ｗａ，Ｗｂ（実値）と上記記憶装置に記憶されていた指令値Ｆａ，Ｆｂとの比較結果に基づいて、スイッチング素子ＴＲ１〜ＴＲ４のオンパルス幅を示す指令値Ｆａ，Ｆｂを補正する（ステップＳＴ８）。具体的には、制御回路３３は、記憶装置に記憶されていた指令値Ｆａ，Ｆｂを便宜上それぞれ指令値ＷＦａ，ＷＦｂとしたときに、以下の式を用いて補正後の指令値Ｆａ，Ｆｂを算出する。

Ｆａ＝（ＷＦａ−Ｗａ）＋ＷＦａ
Ｆｂ＝（ＷＦｂ−Ｗｂ）＋ＷＦｂ
すなわち、算出したパルス幅Ｗａ，Ｗｂ（実値）と記憶装置に記憶されていた指令値ＷＦａ，ＷＦｂとの差分を、その指令値ＷＦａ，ＷＦｂに加算することにより、補正後の指令値Ｆａ，Ｆｂを算出する。ここで、算出したパルス幅Ｗａ，Ｗｂと指令値ＷＦａ，ＷＦｂとの差分が、フォトカプラ３４Ａやスイッチング素子ＴＲ１〜ＴＲ４の特性ばらつき等に起因して生じる差である。このため、上記差分を本来の指令値Ｆａ，Ｆｂ（ここでは、最初に設定された補正前の指令値ＷＦａ，ＷＦｂ）に重畳することにより、上記特性ばらつきを補償することができる。

例えば、スイッチング素子ＴＲ１，ＴＲ４の実際のオン時間に相当するパルス幅Ｗａが指令値ＷＦａよりも小さい場合には、指令値ＷＦａに対して足りない時間分だけ指令値ＷＦａを大きくするように補正される。また、パルス幅Ｗａが指令値ＷＦａよりも大きい場合には、指令値ＷＦａに対して余分な時間分だけ指令値ＷＦａを小さくするように補正される。これにより、スイッチング素子ＴＲ１，ＴＲ４の実際のオン時間を、本来の指令値ＷＦａに近づけることができる。同様に、スイッチング素子ＴＲ２，ＴＲ３の実際のオン時間を、本来の指令値ＷＦｂに近づけることができる。したがって、スイッチング素子ＴＲ１，ＴＲ４の実際のオン時間と、スイッチング素子ＴＲ２，ＴＲ３の実際のオン時間との差を小さくすることができる。

以上説明した制御部３０による指令値Ｆａ，Ｆｂの補正処理は、電源装置１０の電源オン時に常時行われる。すなわち、ステップＳＴ８の補正処理が終了した後、再度ステップＳＴ１が開始される。

次に、本実施形態の特徴的な効果を記載する。
（１）駆動信号Ｓ１〜Ｓ４に応じた信号としてトランスＩＮＴの入力電流Ｉａが検出され、その入力電流Ｉａに対応する検出信号Ｉｂからパルス信号Ｐｕが生成される。そのパルス信号Ｐｕが有するパルスＰｍのパルス幅Ｗｍが測定され、その測定結果に基づいてスイッチング素子ＴＲ１〜ＴＲ４の実際のオン時間に相当するパルス幅Ｗａ，Ｗｂが算出される。これらパルス幅Ｗａ，Ｗｂ（実値）と指令値Ｆａ，Ｆｂとの差分に基づいて、指令値Ｆａ，Ｆｂが補正される。すなわち、フォトカプラ３４Ａの特性ばらつき等に起因して生じる上記差分が指令値Ｆａ，Ｆｂに重畳されて指令値Ｆａ，Ｆｂが補正される。このため、補正後の指令値Ｆａ，Ｆｂに基づいて駆動信号Ｓ１〜Ｓ４のオンパルス幅を設定することにより、上記特性ばらつきによる影響を低減することができる。したがって、フォトカプラ３４Ａに特性ばらつきが存在する場合であっても、スイッチング素子ＴＲ１，ＴＲ４のオン時間と、スイッチング素子ＴＲ２，ＴＲ３のオン時間との差が大きくなることを抑制できる。この結果、トランスＩＮＴにおける偏磁の発生を好適に抑制することができる。

また、指令値Ｆａ，Ｆｂの補正は、制御回路３３の内部演算によって自動的に実行される。このため、可変抵抗器の抵抗値を手作業で調整する場合に比べて、指令値Ｆａ，Ｆｂの補正、及び駆動信号Ｓ１〜Ｓ４のオンパルス幅のばらつきの補償を容易に行うことができる。

（２）指令値Ｆａ，Ｆｂの補正処理は、電源装置１０の電源オン時に常時実行される。また、制御部３０では、その時々で得られる上記差分に基づいて、指令値Ｆａ，Ｆｂが補正される。このため、使用環境（例えば、使用温度）の変化や使用時間等に起因して、フォトカプラ３４Ａ等の特性ばらつきが変化した場合であっても、その特性ばらつきを補償するように指令値Ｆａ，Ｆｂを容易に補正することができる。すなわち、特性ばらつきの変化に応じて上記差分も変化するため、その変化した差分に基づいて指令値Ｆａ，Ｆｂを補正することにより、変化後の特性ばらつきを補償することができる。したがって、使用環境の変化や経年劣化によりフォトカプラ３４Ａ等の素子の特性ばらつきが変化した場合であっても、駆動信号Ｓ１〜Ｓ４のオンパルス幅のばらつきを補償することができ、偏磁の発生を好適に抑制することができる。

（３）さらに、入力電流Ｉａに対応する検出信号Ｉｂを用いてパルス幅Ｗａ，Ｗｂを算出するようにした。このため、指令値Ｆａ，Ｆｂとパルス幅Ｗａ，Ｗｂとの差分は、フォトカプラ３４Ａの特性ばらつきと併せて、スイッチング素子ＴＲ１〜ＴＲ４の特性ばらつきを反映したものになる。したがって、上記差分を指令値Ｆａ，Ｆｂに重畳することにより、フォトカプラ３４Ａの特性ばらつきによる影響と併せて、スイッチング素子ＴＲ１〜ＴＲ４の特性ばらつきによる影響も低減することができる。

（４）インバータ回路１２とトランスＩＮＴとを備える溶接用電源装置１０においては、トランスＩＮＴが過度の偏磁状態となると回路上に大きな電流が生じるため、インバータ回路１２のスイッチング素子ＴＲ１〜ＴＲ４が異常発熱状態となり得る構成である。したがって、本実施形態のような構成の電源装置１０への適用が特に有効であり、溶接用電源装置１０の信頼性向上に貢献できる。

（５）複数のパルスＰｍのパルス幅Ｗｍの平均値からパルス幅Ｗａ，Ｗｂを算出するようにした。このため、例えばノイズ等に起因してスイッチング素子ＴＲ１〜ＴＲ４のオン時間が一時的に急変した場合であっても、その急変に伴って指令値Ｆａ，Ｆｂが必要以上に補正されることを好適に抑制することができる。

なお、上記実施形態は、以下のように変更してもよい。
・上記実施形態では、算出したパルス幅Ｗａ，Ｗｂと指令値ＷＦａ，ＷＦｂとの差分を、最初に設定された補正前の指令値ＷＦａ，ＷＦｂに加算するようにした。これに限らず、例えば、上記差分を、その時々で出力電流Ｉｏに対応する検出信号Ｉｄに基づいて生成される指令値Ｆａ，Ｆｂに加算するようにしてもよい。

・上記実施形態では、制御部３０による指令値Ｆａ，Ｆｂの補正処理を、電源装置１０の電源オン時に常時行うようにした。これに限らず、例えば、指令値Ｆａ，Ｆｂの補正処理を、電源装置１０の電源オン時に間欠的に行うようにしてもよい。すなわち、電源装置１０の電源オン時において、指令値Ｆａ，Ｆｂの補正処理を、所定時間（例えば、１時間）毎に１回行うようにしてもよい。

・あるいは、指令値Ｆａ，Ｆｂの補正処理を、出荷検査時等の１回のみ実施するようにしてもよい。この場合には、出荷検査用の検査ユニットに制御回路３３と同様の回路を設け、その回路で上記実施形態と同様の補正処理を実施し、補正処理後の指令値を電源装置１０内の制御回路３３に設定する。なお、この場合の電源装置１０には、パルス幅測定回路３２から出力されるカウント値Ｎｍを検査ユニットに送信する通信装置が設けられる。

・上記実施形態の制御回路３３において、算出したパルス幅Ｗａ，Ｗｂと指令値Ｆａ，Ｆｂとの差分値の算出を複数回行って、複数回分の差分値の平均値を算出し、その差分値の平均値を本来の指令値Ｆａ，Ｆｂ（最初に設定された補正値又はその時々で検出信号Ｉｄ等に基づいて生成される指令値）に加算するようにしてもよい。

・上記実施形態の指令値Ｆａ，Ｆｂの補正処理における個数ｎは特に限定されない。例えば、個数ｎを「２」〜「７」に設定してもよいし、個数ｎを「９」以上に設定してもよい。

・上記実施形態では、複数のパルスＰｍのパルス幅Ｗｍの平均値を算出してパルス幅Ｗａ，Ｗｂを算出するようにした。これに限らず、例えば、スイッチング素子ＴＲ１，ＴＲ４のオン時間に対応する１つのパルスＰｍのパルス幅Ｗｍをパルス幅Ｗａとし、スイッチング素子ＴＲ２，ＴＲ３のオン時間に対応する１つのパルスＰｍのパルス幅Ｗｍをパルス幅Ｗｂとして算出してもよい。

・上記実施形態では、トランスＩＮＴの入力電流Ｉａに対応する検出信号Ｉｂからパルス信号Ｐｕを生成し、そのパルス信号Ｐｕのパルス幅Ｗｍを測定するようにした。すなわち、駆動回路３４から出力される駆動信号Ｓ１〜Ｓ４に応じたパルス信号として、検出信号Ｉｂ（トランスＩＮＴの入力電流Ｉａ）から生成されたパルス信号Ｐｕを利用するようにしたが、これに限らず適宜変更してもよい。

・例えば図６に示すように、制御部３０を制御部３０Ａに変更してもよい。制御部３０Ａでは、制御部３０（図１参照）から信号処理回路３１が省略され、パルス幅測定回路３２に駆動信号Ｓ１〜Ｓ４がパルス信号として入力される。パルス幅測定回路３２は、駆動信号Ｓ１〜Ｓ４のオンパルス幅をそれぞれ測定する。具体的には、パルス幅測定回路３２は、駆動信号Ｓ１〜Ｓ４のオンパルスが発生している期間にクロック信号ＣＫ（図３参照）をカウントし、各駆動信号Ｓ１〜Ｓ４のオンパルス幅に対応するカウント値Ｎｍを制御回路３３に出力する。

制御回路３３は、カウント値Ｎｍに基づいて、駆動信号Ｓ１〜Ｓ４の実際のオンパルス幅に相当するパルス幅（第２パルス幅）を算出し、その算出したパルス幅と指令値Ｆ１〜Ｆ４との差分を算出する。また、制御回路３３は、算出した差分を本来の指令値Ｆ１〜Ｆ４（例えば、最初に設定された補正値又はその時々で検出信号Ｉｄ等に基づいて生成される指令値）に加算することにより、指令値Ｆ１〜Ｆ４を補正する。そして、駆動回路３４は、補正後の指令値Ｆ１に基づくオンパルス幅を持つ駆動信号Ｓ１と、補正後の指令値Ｆ２に基づくオンパルス幅を持つ駆動信号Ｓ２と、補正後の指令値Ｆ３に基づくオンパルス幅を持つ駆動信号Ｓ３と、補正後の指令値Ｆ４に基づくオンパルス幅を持つ駆動信号Ｓ４とを生成する。

この構成によれば、駆動回路３４内のフォトカプラ３４Ａ等の素子の特性ばらつきに起因して生じる差分、つまり算出したパルス幅と指令値Ｆ１〜Ｆ４との差分に基づいて、指令値Ｆ１〜Ｆ４が補正される。これにより、フォトカプラ３４Ａの特性ばらつきによる影響を低減することができ、駆動信号Ｓ１〜Ｓ４のオンパルス幅のばらつきを補償することができる。

また、駆動信号Ｓ１〜Ｓ４のオンパルス幅を個別に測定するため、それら駆動信号Ｓ１〜Ｓ４のオンパルス幅をそれぞれ設定する指令値Ｆ１〜Ｆ４を個別に補正することができる。

・例えば図７に示すように、制御部３０を制御部３０Ｂに変更してもよい。制御部３０Ｂでは、信号処理回路３１が信号処理回路３１Ａに変更されている。この信号処理回路３１Ａには、電流検出器２１からの検出信号Ｉｂと、駆動信号Ｓ１〜Ｓ４とが入力される。信号処理回路３１Ａは、検出信号Ｉｂが０Ａであるときは、駆動信号Ｓ１〜Ｓ４をパルス信号Ｐｕとしてパルス幅測定回路３２に出力する。一方、信号処理回路３１Ａは、検出信号Ｉｂが０Ａ以外のときは、上記実施形態と同様に、検出信号Ｉｂからパルス信号Ｐｕを生成し、そのパルス信号Ｐｕをパルス幅測定回路３２に出力する。

この構成によれば、検出信号Ｉｂが０Ａのとき、つまり検出信号Ｉｂから生成したパルス信号Ｐｕを用いて指令値Ｆ１〜Ｆ４の補正処理を行うことのできない期間に、駆動信号Ｓ１〜Ｓ４を用いて指令値Ｆ１〜Ｆ４の補正処理を行うことができる。

なお、信号処理回路３１Ａにおける検出信号Ｉｂと駆動信号Ｓ１〜Ｓ４との切替条件は、上記条件に限らずに適宜変更してもよい。
・インバータ回路１２はフルブリッジ回路以外の構成であってもよく、例えばハーフブリッジ回路であってもよい。

・アーク溶接用の電源装置１０に適用したが、他の溶接用の電源装置や溶接以外の電源装置に適用してもよい。

１０ 電源装置（溶接用電源装置）
１１ 一次側変換回路
１２ インバータ回路
１３ 二次側変換回路
２１ 電流検出器
３０，３０Ａ，３０Ｂ 制御部
３１，３１Ａ 信号処理回路
３２ パルス幅測定回路
３３ 制御回路
３４ 駆動回路
３４Ａ フォトカプラ
５１ カウンタ
Ｆａ，Ｆｂ 指令値
Ｆ１〜Ｆ４ 指令値
Ｉａ 入力電流
Ｉｂ 検出信号
ＩＮＴ 溶接トランス（トランス）
Ｌ１ 一次側コイル
Ｌ２ 二次側コイル
Ｐｕ パルス信号
Ｓ１〜Ｓ４ 駆動信号
ＴＲ１〜ＴＲ４ スイッチング素子
Ｗａ，Ｗｂ パルス幅（第１パルス幅）

Claims (3)

1. トランスの一次側に設けられ、ブリッジ回路を構成するスイッチング素子の動作により直流電圧から高周波交流電圧を生成するインバータ回路と、
   前記トランスの二次側にて所望出力電力を生じさせるように前記スイッチング素子のスイッチング動作を制御する駆動信号を生成する制御部と、を備えた電源装置であって、
   前記制御部は、
   前記駆動信号のオンパルス幅を設定する指令値を生成する制御回路と、
   前記指令値に基づくオンパルス幅を持つ前記駆動信号を前記スイッチング素子に出力する駆動回路と、
   前記駆動信号に応じたパルス信号のパルス幅を測定するパルス幅測定回路と、を有し、
   前記制御回路は、前記パルス幅測定回路で測定されたパルス幅と前記指令値との比較結果に基づいて、前記指令値を補正するように構成されており、
   前記トランスの一次側に入力される入力電流を検出する電流検出器を備え、
   前記制御部は、
   前記駆動信号と前記電流検出器にて取得した検出信号とを入力し、前記検出信号が０Ａである場合には前記駆動信号を前記パルス信号として前記パルス幅測定回路に出力する一方で、前記検出信号が０Ａ以外の場合には、前記検出信号を全波整流し、全波整流後の信号を波形整形した信号を前記パルス信号として前記パルス幅測定回路に出力する信号処理回路を備えていることを特徴とする電源装置。
2. 請求項１に記載の電源装置において、
   前記制御回路は、前記電源装置の電源オン時に常時、又は間欠的に前記指令値の補正を実行することを特徴とする電源装置。
3. 請求項１又は２に記載の電源装置を用い、溶接用の出力電力を生成するように構成されたことを特徴とする溶接用電源装置。