JP6417416B2 - シリサイド層を保護するための保護方法 - Google Patents

シリサイド層を保護するための保護方法 Download PDF

Info

Publication number
JP6417416B2
JP6417416B2 JP2016532002A JP2016532002A JP6417416B2 JP 6417416 B2 JP6417416 B2 JP 6417416B2 JP 2016532002 A JP2016532002 A JP 2016532002A JP 2016532002 A JP2016532002 A JP 2016532002A JP 6417416 B2 JP6417416 B2 JP 6417416B2
Authority
JP
Japan
Prior art keywords
protection method
plasma
layer
etching
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016532002A
Other languages
English (en)
Other versions
JP2016537817A5 (ja
JP2016537817A (ja
Inventor
ニコラ ポスム
ニコラ ポスム
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ, コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2016537817A publication Critical patent/JP2016537817A/ja
Publication of JP2016537817A5 publication Critical patent/JP2016537817A5/ja
Application granted granted Critical
Publication of JP6417416B2 publication Critical patent/JP6417416B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、集積回路の電気的コンタクト形成用のシリサイド層を保護するための保護方法に関する。
シリコン基板上の集積回路用に電気的コンタクトを作製すると言えば、半導体材料と電気的コンタクトの金属との間の電気的接続抵抗を低減するために、基板上に金属シリサイドを形成することが示唆されている。当該シリサイド材料は一般にシリサイド層によって形成され、そのうちコンタクトに用いられる領域が局所的エッチングにより露出される。しかしながら、空気と接触すると、そのような領域は劣化し、且つ、空気中の水分とエッチングの反応剤の残りとが反応して表面に残渣が形成される。この残渣は、続いて形成される電気的コンタクトの品質を制限し、結果として効率が低下する。また、コンタクトの欠陥の増加も見られ、これは、技術ノード毎にコンタクトの寸法が縮小するにつれて、より大きな問題になっている。
このような残渣の形成を防ぐ目的においては、表面を洗浄するために基板及びシリサイド領域をウェットエッチングしても効果的ではない。他の手段は、酸素のプラズマを適用することである。しかし、そのような工程を行うと、シリサイドを酸化させるか、又は、シリサイドの化学組成を変化させてしまい、シリサイドを損傷することがある。更にまた、Ｎ２／Ｈ２系洗浄も考えられ、これはエッチング反応装置中にてその場（in situ）で行われる。それでも、一旦シリサイド領域が空気と接触すると、残渣の発生は遅くなるとしても、時間が経てば常に残渣は形成される。
本発明の目的の１つは、当該課題を解決することである。
この目的のために、本発明は、集積回路の電気的コンタクト形成用のシリサイド層を保護するための保護方法を提供する。当該保護方法は、下記の工程、つまり、
（ａ）基板と、前記基板上に形成されたシリサイド層と、少なくとも前記シリサイド層を覆うシリコン窒化物層とがこの順になった積層体を準備する工程
（ｂ）所定領域の前記シリコン窒化物層をエッチングし、少なくとも電気的コンタクトを形成するための領域のシリサイド層を露出させる工程
（ｃ）少なくとも工程（ｂ）にて露出させた領域の前記シリサイド層上に、保護層を堆積させる工程
を備え、工程（ｂ）と工程（ｃ）との間について、前記積層体が水分、特に周囲の空気中の水分と接触する工程を避ける。
このような保護方法によると、シリコン窒化物層のエッチングに用いた反応剤の残りは、保護層を堆積する際に除去される。保護層は、工程（ｂ）と工程（ｃ）との間に、露出させた領域のシリサイド層と水分とを接触させることなく形成されるので、エッチング剤の残りと水分とが存在する場合にシリサイド層を腐食する残渣の発生は、防がれる。実際、当該保護方法により、シリサイド金属、エッチングの反応剤の残り、及び、空気中の水分の間のどのような接触も避けることができる。従って、ウェットエッチングでは除去し難い、残渣を発生させる寄生的反応が防がれる。この後、前記の残渣が形成されるおそれ無しに、積層体及びシリサイド領域を周囲の空気に曝露することができる。従って、物品の残りの製造工程を通常通りに行うことができる。
１つの構成では、エッチングの工程（ｂ）は、ＣＨ ３ Ｆ系プラズマのようなフッ化物プラズマ（fluorinated plasma）エッチングである。実際、フッ化物プラズマは、シリコン窒化物層の所定領域を選択的にエッチングするために非常に効果的である。しかし、このようなエッチングは積層体の表面にフッ素の痕跡を残し、積層体を開放空気中又は水を含む大気中に置くと、保護層が無い場合にはシリサイド領域上への前記残渣の形成が明らかに促進される。
望ましくは、工程（ｂ）及び工程（ｃ）は反応装置の同じ部屋で行われ、反応装置は容量結合又は誘導結合された反応装置であることが好ましい。これにより、保護層を形成する前に空気中の水分に接触することを一切避けて、残渣の形成を完全に防ぐことが可能となる。
１つの構成によると、保護方法は、工程（ｃ）の後に工程（ｄ）を含み、当該工程では、積層体に対してウェット洗浄、特にＮＨ４ＯＨ／Ｈ２Ｏ２溶液による洗浄を行う。このような、ＳＣ１型（ＳＣ１はStandard Clean 1 頭文字である）の条件下で行われる洗浄により、シリサイド領域の金属化の品質を変質させる可能性のある汚染及び他の残渣を除去できる。
他の構成によると、保護方法は、工程（ｄ）の後に工程（ｅ）を含み、当該工程では、工程（ｂ）にて露出させたシリサイド領域上にタングステン又は銅等の金属層を堆積し、それによって電気的コンタクトを形成する。このようにして、シリサイド上に高効率な電気的コンタクトを形成すると共に、コンタクト領域の表面を減少させる残渣の形成を避けることができる。
望ましくは、工程（ｅ）は、前記金属層の堆積の前に、Ｔａ／ＴａＮ又はＴｉ／ＴｉＮ金属バリア層の堆積を更に含む。
望ましくは、工程（ｃ）における保護層の堆積は、プラズマ処理によって行う。
１つの構成によると、工程（ｃ）は、ＣｘＯｙ系プラズマ、例えばＣＯ系又はＣＯ２系プラズマを用いて行うことにより、炭素を含有する保護層を形成する。
１つの可能性として、ＣｘＣｙ系プラズマは更に１つ又は複数の気体から生成される。当該気体は窒素及び酸素から選ばれ、１から１５０ｃｍ３／分の流量で供給される。これにより、堆積時間が数秒続いたとしても、保護層の堆積の速さ及び／又は保護層の厚さを制御できる。
１つの変形例によると、工程（ｃ）は、ＣｘＨｙ系プラズマ、例えばＣＨ４系プラズマを用いて行うことにより、炭素を含有する保護層を形成する。
望ましくは、プラズマがＣｘＯｙ系及びＣｘＨｙ系のいずれのプラズマであっても、工程（ｃ）は、炭素含量が３０％よりも高い、望ましくは３５％以上である保護層を形成するように行う。実際、このような炭素含量によって、シリサイド残渣の形成、特に、フッ化物プラズマを用いてシリコン窒化物をエッチングする工程を行う際における残渣の形成に対して最適な保護を行うことができる。
他の変形例によると、工程（ｃ）は、シリコンを含む気体、例えばＳｉｘＣｌｙ又はＳｉｘＦｙ、望ましくはＳｉＣｌ４又はＳｉＦ４のプラズマを用いて行うことにより、シリコンを含有する保護層を形成する。
望ましくは、工程（ｃ）における保護層の堆積は、少なくともＣｘＨｙ、ＣｘＯｙ、ＳｉｘＣｌｙ及びＳｉｘＦｙから選ばれる少なくとも一つの気体に基づくプラズマを用いて行われる。
典型的には、シリコン系又はＣｘＨｙ系プラズマを用いる場合、工程（ｃ）は、更に一つ又は複数の気体のから生成されるプラズマを用いて実施される。気体は酸素及び窒素から選ばれ、５０から５００ｃｍ３／分で供給される。これにより、堆積時間が数秒続いたとしても、保護層の堆積の速さ及び／又は保護層の厚さを容易に制御できる。従って、この比較的薄い保護層を適切な瞬間に除去できる。
典型的には、シリサイド層の種類は、以下シリサイド種から選ばれる：ＰｔＳｉ、ＮｉＰｔＳｉ、ＮｉＳｉ、ＮｉＳｉ２、ＴｉＳｉ２（Ｃ５４相）、ＴｉＳｉ２（Ｃ４９相）、Ｃｏ２Ｓｉ、ＣｏＳｉ、ＣｏＳｉ２、ＷＳｉ２、ＭｏＳｉ２、ＴａＳｉ２。実際、これらのシリサイドは、シリコン基板等の半導体基板に比べて低減された電気抵抗を示す。従って、シリサイドの種類については幅広い選択肢がある。この選択は、コンタクトの望ましい機械的抵抗、温度への耐性、又は、電気的コンタクトを形成するために金属を受容する容量に基づいて行うことができる。
特に、工程（ｂ）は、エッチングから保護されるべき部分をシリコン酸化物層によって保護することによって、シリコン窒化物層のエッチングされるべき領域を決定する工程（ｂ１）と、前記決定された領域をエッチングする工程（ｂ２）とを含む。
ある形態では、工程（ｂ１）は、エッチングから保護されるべき部分のシリコン窒化物層を保護する工程を含み、保護はシリコン酸化物層上にエッチングマスクを形成することにより行われ、マスクは、エッチングされるように決定されたシリコン窒化物層の領域と一致する貫通開口を有する。
一つの可能性として、工程（ｃ）は、気体流量１０から１００ｃｍ３／分のＣｘＨｙ、ＳｉｘＣｌｙ又はＳｉｘＦｙのプラズマ、又は、気体流量が５０から５００ｃｍ３／分のＣｘＯｙのプラズマを用いて行われる。Ｃｌ又はＦを含むプラズマを用いても、本保護方法の工程（ｂ）においてエッチング用フッ化物プラズマを用いた場合とは異なり、空気中で残渣を形成することはない。堆積された保護層は主にシリコンからなり、用いたプラズマのフッ素又は塩素は、積層体を空気中に置いた後には非常に揮発性が高い。
更に、工程（ｃ）は、１０から２００mTorrの間の圧力下で行う。
ＣｘＨｙ系又はＣｘＯｙ系のプラズマの場合、反応装置のソース電力（power of the source）は、１００から１０００Ｗである。ＳｉｘＣｌｙ系又はＳｉｘＦｙ系のプラズマの場合、反応装置のソース電力は、１００から５００Ｗである。
分極力（Polarization power）（又はバイアス電力（Bias Power））は、０から２００Ｗである。
工程（ｃ）の継続時間は、５から６０秒であり、その間、積層体は２０から１００℃の間の温度にされる。
本発明の他の面、目的及び利点は、非限定的な例として添付の図面を参照して示される下記実施形態の説明を読むことでより良く現れてくる。可読性を向上するために、図は、各要素に関して必ずしも寸法通りに示されてはいない。簡素化のために、以下の説明では、異なる実施形態における同一、類似又は同等の要素は同じ符号を有している。
図１は、本発明の一実施形態において、シリコン窒化物層のエッチングされるべき領域を決定するためのマスクを含む積層体の模式的な断面を示す。 図２は、本発明の一実施形態による保護方法の工程（ｂ１）における積層体の模式的な断面を示す。 図３は、本発明の一実施形態による保護方法の工程（ｂ）における積層体の模式的な断面を示す。 図４は、本発明の一実施形態による保護方法の工程（ｃ）における積層体の模式的な断面を示す。 図５は、本発明の一実施形態による保護方法の工程（ｅ）における積層体の模式的な断面を示す。
図１は、基板１、特にシリコンからなる基板と、シリサイド層２と、シリコン窒化物層３とをこの順に含む積層体１００を示し、これは保護方法の工程（ａ）によるものである。
例として、図１に示された基板１は、トランジスタを製造するために典型的な形に準備されている。つまり、基板１は、トランジスタを絶縁するためのトレンチ４と、基板１の下方に装置の性能を向上するため、特に、リーク電流を制限するために設けられたシリコン酸化物ＳｉＯ２と、絶縁膜６上に設けられ且つ側面が窒化物からなるスペーサー７に覆われたゲート５と、ゲートに対して持ち上げられたソース領域８及びドレイン領域９とを備える。
本発明の保護方法の工程（ｂ１）によると、積層体１００は、マスク１１を更に備え、これは、シリコン窒化物層３を覆うシリコン酸化物層１２上に堆積されている。当該マスク１１は、シリコン酸化物層１２の局所的なエッチング（例えばＣＦ４／Ｃ４Ｆ８による）を可能とし（図２）、且つ、シリコン窒化物層３のエッチングされるべき領域１３を決定する開口を有する。層３のＳｉＮ系材料は、ＳｉＯ２層１２のエッチングに対してバリアを構成し、シリコン窒化物層３の定められたエッチングされるべき領域１３上に開口を形成する。次に、マスク１１は、定められた領域１３のエッチングに先立って、例えばＯ２プラズマを用いて除去される（図２）。エッチングは、フッ化物プラズマ、例えばＣＨ３Ｆ／Ａｒ／Ｏ２系プラズマを用いて行われる。プラズマは、シリサイド層２においてエッチングが選択的に止まるように選ばれており、これによって電気的コンタクトを形成するためのシリサイド領域１４を露出させる（ステップ（ｂ２）、図３）。次に、反応装置におけるエッチングを行ったのと同じチャンバー中において、保護方法の工程（ｃ）による保護層１５を、露出したシリサイド領域１４上に堆積させる（図４）。反応装置としては、ＩＣＰ（inductively coupled reactor；誘導結合型反応装置）又はＣＣＰ（capacitively coupled reactor；容量結合型反応装置）を用いても良い。このように、堆積をその場（in situ）で行うと、特にエッチング反応剤の残りが存在する場合に、シリサイド領域１４が空気と接触して残渣を形成するのを避けることができる。
一つの可能性によると、保護層１５は、ＣｘＨｙ系プラズマ、特にＣＨ４系プラズマによって堆積することにより、炭素を含有する保護層１５とする。特に、炭素含量が３０％を越える、望ましくは３５％を越えることを可能とする条件下で堆積する。このためには、以下のパラメータを適用する。ここで、炭素含量はＸＰＳ（Ｘ線電子分光、X-ray Photoelectron Spectroscopy の頭文字）表面分析によって測定可能である。
・ＣｘＨｙ系プラズマの流量を１０ｃｍ３／分から１００ｃｍ３／分の間とし、更に窒素又は酸素を５０−５００ｃｍ３／分の流量で含むようにし、１０から６０秒の間、積層体１００を２０℃から１００℃の間の温度に維持する。
・圧力：１０−２００mTorr
・ソース電力：１００−１０００Ｗ
・分極力（又はバイアス電力−イオンエネルギー制御）：０−２００Ｗとする
この分極力を越えると、炭素プラズマから導かれた元素がシリサイド層２に注入され、損傷を与える可能性がある。
炭素を含有する保護層１５を２ｎｍの厚さに形成するために、堆積の条件は、例えば、流量２０ｃｍ３／分のＣＨ４プラズマ及び流量８０ｃｍ３／分の窒素プラズマに１０秒間、積層体１００を接触させることを含む。圧力は５０mTorr、積層体１００の温度は６０℃、ソース電力は６００Ｗ、分極力は１００Ｗとする。
他の可能性によると、保護層１５をＣｘＯｙ系プラズマ、特にＣＯ系又はＣＯ２系プラズマにより堆積することによって、炭素含量が３０％、望ましくは３５％を越えるようにすることができる。この際の堆積のメカニズムは、ＣｘＨｙ系のプラズマの場合と同じである。例えば、ＣＯ系プラズマを流量５０ｃｍ３／分から５００ｃｍ３／分で用いると共に、更に窒素を流量０−１５０ｃｍ３／分で用い、堆積の期間を１０から６０秒としても良い。
一つの変形例によると、保護層１５はシリコンを含む材料からなっていても良い。この場合、堆積はＳｉｘＣｌｙ系又はＳｉｘＦｙ系プラズマ、特に、順にＳｉＣｌ４系又はＳｉＦ４系プラズマにより行われ、流量は１０から１００ｃｍ３／分の間とする。酸素又は窒素のような気体を流量５０から５００ｃｍ３／分でシリコン含有のガスに追加し、堆積の速度を高めても良い。ソース電力は１００から５００Ｗの間、分極力は０から２００Ｗの範囲とし、堆積期間は５から６０秒間、積層体１００の温度は２０から１００℃の間とする。
シリコンを含有する保護層１５を１−２ｎｍの厚さに堆積するためには、例えばＳｉＣｌ４プラズマを５秒間、流量９５ｃｍ３／分で用い、同時に、窒素を流量４７５ｃｍ３／分で用いる。ソース電力は１００Ｗ、分極力は０、圧力は１０mTorrとする。
次に、図５に示すように、保護層１５に覆われた積層体１００の洗浄の後、金属化の工程を行って電気的コンタクトを形成する。一つの可能性によると、保護方法の工程（ｄ）による洗浄は、ＮＨ４ＯＨ／Ｈ２Ｏ２溶液を含むＳＣ１型化学媒体に積層体１００を晒すことにより行う。このような洗浄により、反応剤の残り、汚染物質となりうるもの、及び、シリカを含む材料からなる場合には保護層１５を除去することができる。
最後に、保護方法の工程（ｅ）の金属化、つまり、露出したシリサイド領域１４上に、タングステン等の金属層１６の堆積及びこれに先立つスパッタリングを行う。このスパッタリング工程により、炭素質の材料でできていれば保護層１５除去することができ（側面を除く：図５には示されていない）、また、タングステンの堆積の前に、生じている可能性のあるシリサイド領域１４の酸化物を除去できる。
金属層１６が銅の場合、堆積はＥＣＤ（Electro Chemical Deposition：電気化学堆積）によって行う。
シリサイド層２は、多様な金属及びシリコンの合金によって構成でき、例えば、ＰｔＳｉ、ＮｉＰｔＳｉ、ＮｉＳｉ、ＮｉＳｉ２、ＴｉＳｉ２（Ｃ５４相）、ＴｉＳｉ２（Ｃ４９相）、Ｃｏ２Ｓｉ、ＣｏＳｉ、ＣｏＳｉ２、ＷＳｉ２、ＭｏＳｉ２及びＴａＳｉ２から選ばれるものであっても良い。
このようにして、本発明は、シリサイド領域１４を保護する保護方法を提供し、高効率な電気的コンタクトを迅速且つ正確に形成する方法を提供することにより、従来技術に対して決定的な進歩をもたらす。この結果、このようなコンタクト領域を有する装置は信頼性が高く、性能が向上する。
本発明が上記に例示説明した実施形態に限られず、あらゆる技術的な等価物及び説明した変形例とそれらの組み合わせを含むことは言うまでも無い。

Claims (15)

  1. 集積回路の電気的コンタクト形成用のシリサイド層を保護するための保護方法において、下記の工程、つまり、
    （ａ）基板と、前記基板上に形成されたシリサイド層と、少なくとも前記シリサイド層を覆うシリコン窒化物層とがこの順に積層された積層体を準備する工程と、
    （ｂ）所定領域の前記シリコン窒化物層をエッチングし、少なくとも電気的コンタクトを形成するための領域の前記シリサイド層を露出させる工程と、
    （ｃ）少なくとも工程（ｂ）にて露出させた前記シリサイド層の前記領域上に、保護層を堆積する工程と、
    を備え、
    工程（ｂ）は、ＣＨ ３ Ｆ系プラズマを用いて行い、
    工程（ｃ）は、ＣｘＨｙ系、ＣｘＯｙ系、ＳｉｘＣｌｙ系又はＳｉｘＦｙ系のプラズマを用いて行い、
    前記工程（ｂ）と前記工程（ｃ）との間について、前記積層体が水分と接触する工程を避ける、保護方法。
  2. 請求項１の保護方法において、
    前記工程（ｂ）におけるエッチングは、フッ化物プラズマによるエッチングである、保護方法。
  3. 請求項１又は２の保護方法において、
    前記工程（ｂ）及び前記工程（ｃ）は、反応装置の同じ部屋にて行われる、保護方法。
  4. 請求項１から３のいずれか１つの保護方法において、
    前記工程（ｃ）の後に、前記積層体に対してウェット洗浄を行う工程（ｄ）を更に備える、保護方法。
  5. 請求項４の保護方法において、
    前記工程（ｄ）の後に、前記工程（ｂ）にて露出させた前記シリサイド層の前記領域上に金属層を堆積し、前記電気的コンタクトを形成する工程（ｅ）を更に備える、保護方法。
  6. 請求項１から５のいずれか１つの保護方法において、
    前記工程（ｃ）は、ＣｘＯｙ系プラズマを用いて行うことにより、炭素を含有する前記保護層を形成する、保護方法。
  7. 請求項１から５のいずれか１つの保護方法において、
    前記工程（ｃ）は、ＣｘＨｙ系のプラズマを用いて行うことにより、炭素を含有する前記保護層を形成する、保護方法。
  8. 請求項６又は７の保護方法において、
    前記工程（ｃ）において、炭素含量が３０％よりも高い前記保護層を形成する、保護方法。
  9. 請求項１から５のいずれか１つの保護方法において、
    前記工程（ｃ）は、ケイ素を含む気体のプラズマを用いて行うことにより、シリコンを含有する保護層を形成する、保護方法。
  10. 請求項１から５のいずれか１つの保護方法において、
    前記工程（ｃ）は、ＳｉｘＣｌｙ系又はＳｉｘＦｙ系のプラズマを用いて行うことにより、シリコンを含有する保護層を形成する、保護方法。
  11. 請求項７から１０のいずれか１つの保護方法において、
    前記工程（ｃ）は、５０から５００ｃｍ３／分の間の流速で供給され、且つ、酸素及び窒素から選ばれる１つ又は複数の気体を更に用いるプラズマによって行われる、保護方法。
  12. 請求項１から１１のいずれか１つの保護方法において、
    シリサイド層の種類は、以下のシリサイド、つまり、ＰｔＳｉ、ＮｉＰｔＳｉ、ＮｉＳｉ、ＮｉＳｉ２、ＴｉＳｉ２（Ｃ５４相）、ＴｉＳｉ２（Ｃ４９相）、Ｃｏ２Ｓｉ、ＣｏＳｉ、ＣｏＳｉ２、ＷＳｉ２、ＭｏＳｉ２、ＴａＳｉ２から選ばれる、保護方法。
  13. 請求項１から１２のいずれか１つの保護方法において、
    前記工程（ｂ）は、
    前記シリコン窒化物層におけるエッチングから保護されるべき部分をシリコン酸化物層によって保護することにより、前記シリコン窒化物層のエッチングされるべき前記領域を決定する工程（ｂ１）と、
    決定された前記領域をエッチングする工程（ｂ２）とを含む、保護方法。
  14. 請求項１３の保護方法において、
    前記工程（ｂ１）におけるエッチングから保護されるべき部分の前記シリコン窒化物層の保護は、エッチングマスクを前記シリコン酸化物上にエッチングマスクを形成することにより行われ、
    前記マスクは、前記シリコン窒化物層のエッチングされるように決定された領域と一致する貫通開口を有する、保護方法。
  15. 請求項１から１４のいずれか１つの保護方法において、
    前記工程（ｃ）は、プラズマ処理により行われる、保護方法。
JP2016532002A 2013-11-20 2014-11-19 シリサイド層を保護するための保護方法 Active JP6417416B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1361393A FR3013502A1 (fr) 2013-11-20 2013-11-20 Procede de protection d’une couche de siliciure
FR13/61393 2013-11-20
PCT/FR2014/052964 WO2015075379A1 (fr) 2013-11-20 2014-11-19 Procédé de protection d'une couche de siliciure

Publications (3)

Publication Number Publication Date
JP2016537817A JP2016537817A (ja) 2016-12-01
JP2016537817A5 JP2016537817A5 (ja) 2018-10-11
JP6417416B2 true JP6417416B2 (ja) 2018-11-07

Family

ID=49998499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016532002A Active JP6417416B2 (ja) 2013-11-20 2014-11-19 シリサイド層を保護するための保護方法

Country Status (5)

Country Link
US (1) US9607823B2 (ja)
EP (1) EP3072148B1 (ja)
JP (1) JP6417416B2 (ja)
FR (1) FR3013502A1 (ja)
WO (1) WO2015075379A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102420087B1 (ko) * 2015-07-31 2022-07-12 삼성전자주식회사 반도체 소자의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3530788B2 (ja) * 1998-10-29 2004-05-24 キヤノン株式会社 マイクロ波供給器及びプラズマ処理装置並びに処理方法
KR20010028673A (ko) * 1999-09-22 2001-04-06 윤종용 반응성 이온 식각을 이용한 반도체 소자의 컨택 홀 형성 방법
JP3840198B2 (ja) 2003-04-28 2006-11-01 株式会社東芝 半導体装置およびその製造方法
US6878624B1 (en) * 2003-09-30 2005-04-12 International Business Machines Corporation Pre-anneal of CoSi, to prevent formation of amorphous layer between Ti-O-N and CoSi
US7659203B2 (en) * 2005-03-18 2010-02-09 Applied Materials, Inc. Electroless deposition process on a silicon contact
JP2007214538A (ja) * 2006-01-11 2007-08-23 Renesas Technology Corp 半導体装置およびその製造方法
JP2008311457A (ja) 2007-06-15 2008-12-25 Renesas Technology Corp 半導体装置の製造方法
US7897514B2 (en) * 2008-01-24 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor contact barrier
JP2010205782A (ja) * 2009-02-27 2010-09-16 Renesas Electronics Corp 半導体装置の製造方法
JP5326113B2 (ja) * 2009-06-25 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置の洗浄方法
JP2011233713A (ja) * 2010-04-27 2011-11-17 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
WO2012122052A2 (en) * 2011-03-04 2012-09-13 Applied Materials, Inc. Methods for contact clean
US8871650B2 (en) * 2011-10-28 2014-10-28 Applied Materials, Inc. Post etch treatment (PET) of a low-K dielectric film

Also Published As

Publication number Publication date
FR3013502A1 (fr) 2015-05-22
EP3072148B1 (fr) 2021-07-07
EP3072148A1 (fr) 2016-09-28
US9607823B2 (en) 2017-03-28
US20160240371A1 (en) 2016-08-18
JP2016537817A (ja) 2016-12-01
WO2015075379A1 (fr) 2015-05-28

Similar Documents

Publication Publication Date Title
TWI636501B (zh) 使用水蒸氣處理將材料層從基材移除的方法
US6365516B1 (en) Advanced cobalt silicidation with in-situ hydrogen plasma clean
KR20010051575A (ko) 살리사이드 처리를 위한 화학적 플라즈마 세정
TW200402777A (en) Method and apparatus for making cobalt silicide
KR19980064255A (ko) ＴｉｘＮｙ의 선택적 제거
TWI387008B (zh) 含矽化物纖維移除程序之半導體製程
JP3104689B2 (ja) シリサイド層の形成方法および半導体装置の製造方法
JP5653577B2 (ja) ゲルマナイド成長の改良方法およびそれにより得られたデバイス
JP6417416B2 (ja) シリサイド層を保護するための保護方法
TWI579919B (zh) 製造半導體元件的乾蝕刻氣體和方法
US8946081B2 (en) Method for cleaning semiconductor substrate
CN101178549A (zh) 移除光致抗蚀剂层的方法以及开口的形成方法
JP4662943B2 (ja) コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法
JP2006203109A (ja) 半導体装置およびその製造方法
TW200901322A (en) Manufacturing method of semiconductor device, and recording medium
US7166526B2 (en) Method for forming silicide film in semiconductor device
KR100630769B1 (ko) 반도체 소자 및 그 소자의 제조 방법
JP4380414B2 (ja) 半導体装置の製造方法
JP4283189B2 (ja) 半導体装置の製造方法
KR100956595B1 (ko) 텅스텐 오염을 방지한 반도체 소자의 제조방법
KR100577020B1 (ko) 반도체 소자의 레지듀 및 열 특성 개선 방법
TW469569B (en) Method for manufacturing low-resistance polysilicon/metal gate structure
JP2016537817A5 (ja)
KR100823707B1 (ko) 반도체 장치의 제조 방법
KR20000019439A (ko) 티타늄과 질화 티타늄 증착에 의한 티타늄 샐리사이드 형성방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20180829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181005

R150 Certificate of patent or registration of utility model

Ref document number: 6417416

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250