JP6416065B2 - 診断回路及び半導体システム - Google Patents

Description

本発明の実施形態は、診断回路及び半導体システムに関する。

高い安全性が要求される分野では、機能が正しく動作していることを動作中に監視することが求められる。このため、モジュールなどの機能単位で、運用系と安全系とで機能が二重化され、それらの出力を比較することによって動作が監視されている。この方法では、レジスタ以外の組み合わせ回路もすべて二重化する必要があり、回路規模が二倍以上になっている。

また、運用系と安全系で、共通原因故障（例えば温度変化による遅延の発生など）が発生する場合がある。この場合には、運用系と安全系で出力が一致することがあり、故障が検出できない可能性がある。

特開２００４−３４０８７７号公報

そこで、本実施形態は、このような点を考慮してなされたものであり、故障の検出率をより高くすることが可能な診断回路を提供することを目的とする。

本実施形態に係る診断回路は、連続的に接続された複数段の回路部を有する診断回路であって、複数段の回路部は、それぞれ、第１レジスタと、第２レジスタと、第１出力部と、第２出力部とを、備える。第１出力部は、第１レジスタ及び第２レジスタと接続され、第１レジスタから入力された第１の入力信号と第２レジスタから入力された第２の入力信号のうちの一方を選択して出力する。第２出力部は、第１出力部から出力された信号を少なくとも含む入力信号に基づき論理演算を行う論理回路部からの出力された第３入力信号と前記第２入力信号のうち、一方を選択して、次段の第２レジスタに出力する。

図１は、本実施形態に係る半導体システムの構成を説明するブロック図である。 図２は、診断回路の構成を示すブロック図である。 図３は、通常運用時の診断回路の動作を説明するブロック図である。 図４は、診断値の設定時における診断回路の動作を説明するブロック図である。 図５は、診断時における診断回路の動作を説明するブロック図である。 図６は、レジスタの状態とクロック制御信号との関係を説明する模式図である。 図７は、診断回路１００の変形例１を示すブロック図である。 図８は、診断回路１００の変形例２を示すブロック図である。 図９は、診断回路１００の変形例３を模式的に示す図である。

以下、図面を参照して、本発明の実施形態について説明する。本実施形態は、本発明を限定するものではない。

本実施形態に係る診断回路は、診断対象の論理回路部に診断信号を入力し、得られた結果信号の値と期待値を比較することにより、故障の検出率をより高くしようとしたものである。

図１は、第１実施形態に係る半導体システム１の構成を説明するブロック図である。本実施形態に係る半導体システム１は、診断回路１００と、診断パターン出力部１０２と、期待値出力部１０４と、診断部１０６と、制御部１０８とを、備えて構成されている。

診断回路１００は、診断機能を有する回路である。すなわち、診断回路１００は、診断対象の回路部へ、診断信号を入力し、回路部の出力信号の値と、期待値とに基づき回路部が正常か否かを診断し得る回路構造を有する。

診断パターン出力部１０２は、故障の有無を診断するための診断信号を出力する。診断パターン出力部１０２は、例えば予め決められた診断パターンを診断信号として診断回路１００に出力する。

期待値出力部１０４は、診断パターンに対応する期待値を出力する。すなわち、期待値出力部１０４は、診断パターンに基づいて回路部が出力すべき理論値として期待値を出力する。例えば、期待値は、診断信号に基づいて予め演算された値である。

診断部１０６は、診断対象の回路部からの出力信号の値と、期待値出力部１０４からの期待値とを、比較することで回路が故障か否かを診断する。すなわち、期待値通りの出力信号が出力されたかどうかで、回路が故障しているか否かを検出する。

制御部１０８は、診断回路１００、診断パターン出力部１０２、期待値出力部１０４、及び診断部１０６を制御する。すなわち、制御部１０８は、不図示の、クロック出力部と、制御信号出力部とを、備える。クロック出力部は、クロック制御信号を出力する。また、制御信号出力部は、制御信号を出力する。

また、診断回路１００と制御部１０８内のクロック出力部とを、同じ半導体チップ内に構成してもよい。さらにまた、診断パターン出力部１０２、期待値出力部１０４、診断部１０６、及び制御部１０８内の制御信号出力部も、同じ半導体チップ内に構成してもよい。或いは、診断パターン出力部１０２、期待値出力部１０４、診断部１０６、及び制御部１０８内の制御信号出力部は、診断回路１００を含む半導体チップ外に構成してもよい。図２は、診断回路１００の構成を示すブロック図である。診断回路１００は、回路部Ｃ（ｎ）（０≦ｎ＜ｍ）を接続して構成されている。ｍは２以上の整数であり、例えば万オーダの数字である。最初段の回路部Ｃ（０）は、前段の出力部を介して接続され、最終段の回路部Ｃ（ｍ−１）は、外部へと接続されている。これらの回路部Ｃ（０）の入力と回路部Ｃ（ｍ−１）の出力の接続先を除き、回路部Ｃ（ｎ）はそれぞれ同等に構成されている。ここで、回路部Ｃ（ｎ）（１≦ｎ＜ｍ−１）の構成について説明する。

回路部Ｃ（ｎ）は、運用系レジスタＲＭ（ｎ）（第１レジスタ）と、安全系レジスタＲＳ（ｎ）（第２レジスタ）と、第１出力部ＭＵＸＩ（ｎ）と、論理回路部Ｇと、第２出力部ＭＵＸＯ（ｎ）と、第１比較部ＣＭＰ（ｎ）とを備えて構成されている。

運用系レジスタＲＭ（ｎ）は、制御部１０８からの制御クロック信号に従い、入力信号を保持し、出力する。すなわち、運用系レジスタＲＭ（ｎ）は、フリップフロップなどで構成されている。

安全系レジスタＲＳ（ｎ）は、運用系レジスタＲＭ（ｎ）と同等の構成であり、例えばフリップフロップなどで構成されている。複数段の安全系レジスタＲＳを接続するとシフトレジスタとして機能する。

第１出力部ＭＵＸＩ（ｎ）は、運用系レジスタＲＭ（ｎ）及び安全系レジスタＲＳ（ｎ）と接続され、運用系レジスタＲＭ（ｎ）からの入力信号（第１入力信号）と安全系レジスタＲＳ（ｎ）から入力信号（第２入力信号）のうちの一方を選択して出力する。すなわち、第１出力部ＭＵＸＩ（ｎ）は、例えばマルチプレクサである。

論理回路部Ｇは、第１出力部ＭＵＸＩ（ｎ）と接続され、第１出力部ＭＵＸＩ（ｎ）からの入力信号を含む複数の入力信号に基づき論理演算を行い、次段の運用系レジスタＲＭ（ｎ＋１）に複数出力の内の１つを出力する。すなわち、論理回路部Ｇは、複数の入力信号に対して複数の出力信号が生成される回路部である。論理回路部Ｇは、例えば組み合わせ回路で構成され、回路部Ｃ（ｎ）で共有されている。第２出力部ＭＵＸＯ（ｎ）は、論理回路部Ｇと安全系レジスタＲＳ（ｎ）と接続され、論理回路部Ｇからの入力信号（第３入力信号）と安全系レジスタＲＳ（ｎ）からの入力信号のうちの一方を選択して、次段の安全系レジスタＲＳ（ｎ＋１）に出力する。すなわち、第２出力部ＭＵＸＯ（ｎ）は、例えばマルチプレクサである。

第１比較部ＣＭＰ（ｎ）は、運用系レジスタＲＭ（ｎ）と安全系レジスタＲＳ（ｎ）と接続され、運用系レジスタＲＭ（ｎ）内の第１レジスタ値と安全系レジスタＲＳ（ｎ）の第２レジスタ値とを比較する。すなわち、第１比較部ＣＭＰ（ｎ）は、第１レジスタ値と第２レジスタ値とが不一致である場合に、不一致信号を出力する。このように、第１比較部ＣＭＰ（ｎ）は、不一致があれば遷移故障として通知する。

次に、通常運用時の診断回路１００の動作を説明する。図３は、通常運用時の診断回路１００の動作を説明するブロック図である。図３において、点線は信号の流れを示している。
通常運用時には、運用系レジスタＲＭ（ｎ＋１）と、安全系レジスタＲＳ（ｎ＋１）には、同一の信号が入力される。すなわち、通常運用時において、第１出力部ＭＵＸＩ（ｎ）は、運用系レジスタＲＭ（ｎ）からの入力信号を選択して論理回路部Ｇに出力する。また、第２出力部ＭＵＸＯ（ｎ）は、論理回路部Ｇからの入力信号を選択して、次段の安全系レジスタＲＳ（ｎ＋１）に出力する。

運用系レジスタＲＭ（ｎ＋１）と安全系レジスタＲＳ（ｎ＋１）の出力信号に不一致が生じていると、第１比較部ＣＭＰ（ｎ＋１）は、不一致信号を出力する。すなわち、第１出力部ＭＵＸＩ（ｎ）において、運用系レジスタＲＭ（ｎ）からの入力信号が選択された状態で、論理回路部Ｇの出力信号の１つ（第３入力信号）が運用系レジスタＲＭ（ｎ＋１）及び安全系レジスタＲＳ（ｎ＋１）へ入力されている。

次に、診断値の設定時における診断回路１００の動作を説明する。図４は、診断値の設定時における診断回路１００の動作を説明するブロック図である。図４において、点線は信号の流れを示している。
診断値の設定時には、第１出力部ＭＵＸＩ（ｎ）は、運用系レジスタＲＭ（ｎ）からの入力信号を選択して論理回路部Ｇに出力する。また、第２出力部ＭＵＸＯ（ｎ）は、安全系レジスタＲＳ（ｎ）からの入力信号を選択して、安全系レジスタＲＳ（ｎ＋１）に出力する。

すなわち、第１出力部ＭＵＸＩ（ｎ）において、運用系レジスタＲＭ（ｎ）からの入力信号が選択され、運用系レジスタＲＭ（ｎ）へ論理回路部Ｇの出力信号の１つが入力されている。

また、第２出力部ＭＵＸＯ（ｎ）において、安全系レジスタＲＳ（ｎ）からの入力信号が選択された状態で、診断信号が、診断パターン出力部１０２からシリアルに安全系レジスタの初段ＲＳ（０）へ入力される。この場合、安全系レジスタＲＳ（ｎ）は、シフトレジスタとしてチェーン接続となっている。つまり、ｍクロック分の時間を用いて、診断信号をＲＳ（ｍ−１）まで設定する。安全系レジスタＲＳ（０）の前段に第２出力部ＭＵＸＯ（ｎ）と同等な出力部ＭＵＸＯが接続されている。このＭＵＸＯは、診断パターン出力部１０２からの診断信号と論理回路Ｇの出力信号とを切り替えて安全系レジスタＲＳ（０）へ出力している。すなわち、ＭＵＸIは、診断信号の出力を選択する場合に、安全系レジスタＲＳ（０）を診断信号の入力起点とする。一方で、ＭＵＸIは、通常運用時には、論理回路Ｇの出力信号を選択して安全系レジスタＲＳ（０）に出力する。

一方、診断値の設定時においても、運用系レジスタＲＭ（ｎ）は、通常運用時と同様の動作を行っている。このため、診断値の設定時においても、診断回路１００は、通常の動作を継続することが可能である。

次に、診断時における診断回路１００の動作を説明する。図５は、診断時における診断回路１００の動作を説明するブロック図である。点線は信号の流れを示している。
診断時には、第１出力部ＭＵＸＩ（ｎ）は、安全系レジスタＲＳ（ｎ）からの入力信号を選択して論理回路部Ｇに出力する。また、第２出力部ＭＵＸＯ（ｎ）は、論理回路部Ｇからの入力信号を選択して、安全系レジスタＲＳ（ｎ＋１）に出力する。すなわち、診断信号に基づき、論理回路部Ｇが出力した多数の出力のうちの１つとして結果信号が次段の安全系レジスタＲＳ（ｎ＋１）に出力される。

このとき、第１出力部ＭＵＸＩ（ｎ）が安全系レジスタＲＳ（ｎ）からの入力信号を選択するタイミングで、制御部１０８は、運用系レジスタＲＭ（ｎ）のクロックを停止する。この場合、安全系レジスタＲＳ（ｎ）にはクロック信号が供給されるが、運用系レジスタＲＭ（ｎ）へのクロック信号の供給は停止される。また、制御部１０８は、安全系レジスタＲＳ（ｎ）に診断信号が診断パターンとして設定された後に、第１出力部ＭＵＸＩ（ｎ）及び第２出力部ＭＵＸＯ（ｎ）の出力信号の選択を変更する。

次に、図４を参照して結果信号の伝送について説明する。結果信号の伝送をする場合、第１出力部ＭＵＸＩ（ｎ）は、運用系レジスタＲＭ（ｎ）からの入力信号を選択して論理回路部Ｇに出力する。また、第２出力部ＭＵＸＯ（ｎ）は、安全系レジスタＲＳ（ｎ）からの入力信号を選択して、安全系レジスタＲＳ（ｎ＋１）に出力する。すなわち、安全系レジスタＲＳ（ｎ）は、再びシフトレジスタとしてチェーン接続される。

一方、第１出力部ＭＵＸＩ（ｎ）が運用系レジスタＲＭ（ｎ）からの入力信号を選択するタイミングで、制御部１０８は、運用系レジスタＲＭ（ｎ）にクロック制御信号の供給を開始する。これにより、結果信号の伝送時においても、運用系レジスタＲＭ（ｎ）は、通常運用時と同様の動作を行うことが可能である。このため、結果信号の伝送時においても、診断回路１００は、通常の動作を継続することが可能である。

次に、各安全系レジスタＲＳ（ｎ）から結果信号が伝送され、安全系レジスタＲＳ（ｍ−１）から結果信号が出力されるタイミングで、第２出力部ＭＵＸＯ（ｎ）それぞれは、論理回路部Ｇからの入力信号が選択された状態にされる。これにより、通常状態に診断回路１００は戻る。

次に、安全系レジスタの終段であるＲＳ（ｍ−１）から結果信号が出力されると、診断部１０６は、期待値出力部１０４から取得した期待値と比較する。診断部１０６は、結果信号の値と期待値が異なる場合に、論理回路部Ｇは故障していると診断する。一方、結果信号の値と期待値が同一である場合に、論理回路部Ｇは正常であると診断する。

次に、運用系レジスタＲＭ（ｎ）と安全系レジスタＲＳ（ｎ）の状態を、クロック制御信号のタイミングとの関係で説明する。図６は、レジスタの状態とクロック制御信号との関係を説明する模式図である。中段は、運用系レジスタＲＭ（ｎ）の状態を示し、下段は、安全系レジスタＲＳ（ｎ）の状態を示す。

安全系レジスタＲＳ（ｎ）が診断値の設定動作を行っている期間において、運用系レジスタＲＭ（ｎ）は通常の運用動作を行っている。そして、安全系レジスタＲＳ（ｎ）が診断動作を行っている間、運用系レジスタＲＭ（ｎ）はクロックの供給を停止され、運用を停止している。また、安全系レジスタＲＳ（ｎ）が結果信号の伝送を行っている間において、運用系レジスタＲＭ（ｎ）は通常の運用動作を行っている。すなわち、運用系レジスタＲＭ（ｎ）が通常の運用動作を停止するのは、診断時の間だけである。診断時のクロックは、例えばワンクロックである。なお、２から３などの複数クロックとしてもよい。

このように、本実施形態では運用に用いている回路そのものに対して共通原因の故障診断を実施することができる。共通原因故障を検出できる。また、診断信号の設定には、安全系レジスタＲＳ（ｎ）が用いられるため、運用系レジスタＲＭ（ｎ）は通常の運用動作を継続することが可能である。これにより、診断回路１００は、診断対象の回路に診断信号を送信するクロック分の時間だけしか通常運用を停止する必要がないのである。

また、レジスタ部分を二重化にしているが、二重化したレジスタそれぞれが論理回路部を共用している。このため、モジュール単位での二重化に比べて、回路規模をより減少可能である。さらに、機能安全対策がない回路であっても、例えばスキャン目的で設置されている既存のレジスタチェーンを本発明の構成に変更することによって、機能安全対策を施すことが容易である。

なお、診断信号を診断対象の演算回路に出力する場合に、安全系レジスタＲＳ（ｎ）から診断信号を入力する代わりに、ＭＵＸＩ（ｎ）から固定値を出力させてもよい。また、結果信号の評価において、結果信号を外部に出力しているが、診断信号を固定値とし、予め定めた期待値と結果信号とを診断回路１００内で比較し、その結果のみを診断回路１００の外部に通知してもよい。また、診断値の設定、結果信号の伝送において、シリアルに入出力を行わない場合には、チェーン構造にしなくともよい。

（変形例１）
図７は、診断回路１００の変形例１を示すブロック図である。変形例１は、遷移故障の検出を診断回路１００内で行わず、回路規模をより低減しようとしたしたものである。このため、第１比較部ＣＭＰ（ｎ）を有しないことで、図２の診断回路１００と相違している。これにより、回路規模をより低減可能である。

（変形例２）
図８は、診断回路１００の変形例２を示すブロック図である。変形例２は、比較系レジスタＲＣ（ｎ）（０≦ｎ＜ｍ）（第３レジスタ）を備えることで図２の診断回路１００と相違している。以下、図２の診断回路１００と相違する部分を説明する。

第２比較部ＣＭＰ２（ｎ）は、運用系レジスタＲＭ（ｎ）と比較系レジスタＲＣ（ｎ）と接続され、運用系レジスタＲＭ（ｎ）内の第１レジスタ値と比較系レジスタＲＣ（ｎ）の第３レジスタ値とを比較する。すなわち、第２比較部ＣＭＰ２（ｎ）は、第１レジスタ値と２レジスタ値とが不一致である場合に、不一致信号を出力する。第２比較部ＣＭＰ２（ｎ）は、不一致があれば遷移故障として通知する。

すなわち、診断回路１００が診断値の設定動作などの動作状態であっても、運用系レジスタＲＭ（ｎ）と比較系レジスタＲＣ（ｎ）との比較を行うことが可能である。これにより、運用系レジスタＲＭ（ｎ）の遷移故障を常に監視することが可能である。

（変形例３）
図９は、診断回路１００の変形例３を模式的に示す図である。図９において、四角型は安全系レジスタＲＳ（ｎ）を示している。また、数字の(1)から(4)は、診断信号を分割してパラレルに入力する位置と、結果信号をパラレルに取り出す位置を矢印の向きを変えて示している。

例えば安全系レジスタＲＳ（ｎ）に向けた矢印(1)は、分割した診断信号を入力する安全系レジスタＲＳ（ｎ）を示している。また、矢印(2)は、診断信号を入力する安全系レジスタＲＳ（ｎ＋３）を示している。一方で、逆向きの矢印は結果信号を分割して取り出す位置を示している。診断信号を分割してパラレルに入出力することでより高速に診断値の設定を行うことが可能である。また、より高速に結果信号を取り出すことが可能である。

以上のように、本実施形態に係る診断回路１００によれば、診断信号を、安全系レジスタＲＳ（ｎ）を介して論理回路部Ｇに出力し、論理回路部Ｇから得られた結果信号と期待値を比較することで診断部１０６が故障か否かを診断する。これにより、運用系レジスタＲＭ（ｎ）の停止時間をより短縮するとともに、実際に実装されている論理回路部Ｇの動作状態を診断できるので故障の検出率をより高くできる。また、運用系レジスタＲＭ（ｎ）と安全系レジスタＲＳ（ｎ）とが論理回路部Ｇに接続されるため、論理回路部Ｇを二重化する必要がなく、回路規模をより低減できる。

以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるような形態や変形例を含むように意図されている。

１：半導体システム、１００：診断回路、１０２：診断パターン出力部、１０４：期待値出力部、１０６：診断部、１０８：制御部、Ｃ（ｎ）：回路部、ＲＭ（ｎ）：運用系レジスタ、ＲＳ（ｎ）：安全系レジスタ、ＭＵＸＩ（ｎ）：第１出力部、Ｇ：論理回路部、ＭＵＸＯ（ｎ）：第２出力部、ＣＭＰ（ｎ）：第１比較部、ＲＣ（ｎ）：比較系レジスタ、ＣＭＰ２（ｎ）：第２比較部

Claims (7)

1. 連続的に接続された複数段の回路部を有する診断回路であって、
   前記複数段の回路部は、それぞれ、
   第１レジスタと、
   前記第１レジスタに対応する第２レジスタと、
   前記第１レジスタ及び前記第２レジスタと接続され、前記第１レジスタからの第１入力信号と前記第２レジスタからの第２入力信号のうち、一方を選択して出力する第１出力部と、
   前記第１出力部から出力された信号を少なくとも含む入力信号に基づき論理演算を行う論理回路部からの出力された第３入力信号と前記第２入力信号のうち、一方を選択して、次段の第２レジスタに出力する第２出力部と、
   を備えることを特徴とする診断回路。
2. 前記第１出力部において前記第１入力信号が選択され、前記第２出力部において前記第２入力信号が選択された状態で、前記第２レジスタへ診断信号が入力されると、
   前記第２レジスタに前記診断信号に基づく診断値が設定された後に、前記第１レジスタへのクロック信号の供給が停止され、前記第１出力部において前記第２入力信号が選択され、且つ前記第２出力部において前記第３入力信号が選択されて前記論理回路部の診断を行うことを特徴とする請求項１に記載の診断回路。
3. 前記論理回路部から前記診断信号に基づく結果信号が次段の第２レジスタに入力された後に、前記第１レジスタに前記クロック信号が供給されることを特徴とする請求項２に記載の診断回路。
4. 連続的に接続された複数段の回路部を有する半導体システムであって、
   前記複数段の回路部は、それぞれ、
   第１レジスタと、
   前記第１レジスタに対応する第２レジスタと、
   前記第１レジスタ及び前記第２レジスタと接続され、前記第１レジスタからの第１入力信号と前記第２レジスタからの第２入力信号のうち、一方を選択して出力する第１出力部と、
   前記第１出力部から出力された信号を少なくとも含む入力信号に基づき論理演算を行う論理回路部からの出力された第３入力信号と前記第２入力信号のうち、一方を選択して、次段の第２レジスタに出力する第２出力部と、
   を備えることを特徴とする半導体システム。
5. 前記第２レジスタの初段へ診断信号を診断パターンとしてシリアルに出力する診断パターン出力部を、更に備え、
   前記第１出力部において前記第１入力信号が選択され、且つ前記第２出力部において前記第２入力信号が選択された状態で、
   前記第１レジスタへ前記第３入力信号が入力され、前記診断パターン出力部から前記第２レジスタへ診断信号が入力されることを特徴とする請求項４に記載の半導体システム。
6. 前記連続的に接続された複数段の回路部に更に連続的に接続された最終段の回路部であって、前記最終段の回路部の前段における回路部の第２出力部に接続された第２レジスタを有する最終段の回路部を更に備え、
   前記複数段の回路部のそれぞれが備える前記第１出力部において前記第１入力信号が選択され、前記複数段の回路部のそれぞれが備える前記第２出力部において前記第２入力信号が選択された状態で、前記複数段の回路部のそれぞれが備える前記第２レジスタへ診断信号が入力されると、
   前記複数段の回路部のそれぞれが備える前記第２レジスタに前記診断信号に基づく診断値が設定された後に、前記複数段の回路部のそれぞれが備える前記第１レジスタへのクロック信号の供給が停止され、前記複数段の回路部のそれぞれが備える前記第１出力部において前記第２入力信号が選択され、且つ前記複数段の回路部のそれぞれが備える前記第２出力部において前記第３入力信号が選択されて前記論理回路部の診断を行うことを特徴とする請求項１に記載の診断回路。
7. 前記複数段の回路部のそれぞれが備える前記第２出力部から、前記複数段の回路部のそれぞれが備える前記第２レジスタに設定された前記診断値に基づく前記論理回路部の結果信号が出力され、前記複数段の回路部のそれぞれの次段の回路部が備える前記第２レジスタに入力された後に、前記複数段の回路部のそれぞれが備える前記第１レジスタに前記クロック信号が供給されることを特徴とする請求項６に記載の診断回路。

Images