CN107300906B - 具有单一诊断输出的多通道故障检测 - Google Patents

具有单一诊断输出的多通道故障检测 Download PDF

Info

Publication number
CN107300906B
CN107300906B CN201710243327.5A CN201710243327A CN107300906B CN 107300906 B CN107300906 B CN 107300906B CN 201710243327 A CN201710243327 A CN 201710243327A CN 107300906 B CN107300906 B CN 107300906B
Authority
CN
China
Prior art keywords
channel
signal
fault
pin
diagnostic status
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710243327.5A
Other languages
English (en)
Other versions
CN107300906A (zh
Inventor
M·拉杜纳
D·迈耶
A·皮杜蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107300906A publication Critical patent/CN107300906A/zh
Application granted granted Critical
Publication of CN107300906B publication Critical patent/CN107300906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/55—Testing for incorrect line connections
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0221—Preprocessing measurements, e.g. data collection rate adjustment; Standardization of measurements; Time series or signal analysis, e.g. frequency analysis or wavelets; Trustworthiness of measurements; Indexes therefor; Measurements using easily measured parameters to estimate parameters difficult to measure; Virtual sensor creation; De-noising; Sensor fusion; Unconventional preprocessing inherently present in specific fault detection methods like PCA-based methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/16—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to fault current to earth, frame or mass
    • H02H3/17—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to fault current to earth, frame or mass by means of an auxiliary voltage injected into the installation to be protected
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/26—Sectionalised protection of cable or line systems, e.g. for disconnecting a section on which a short-circuit, earth fault, or arc discharge has occured

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本公开涉及具有单一诊断输出的多通道故障检测。例如，具有单个诊断状态管脚的多通道设备可以被配置为检测一个或多个通道是否具有故障。可以在系统内操作的多通道设备可以仅使用单个诊断状态管脚而不利用附加的诊断控制管脚来传输多个通道中的哪个通道具有故障。多通道设备可以在诊断状态管脚上输出故障信号，并且响应于与故障通道相同的通道上的询问输入信号，向系统指示哪个通道是故障通道。

Description

具有单一诊断输出的多通道故障检测
技术领域
本公开总体上涉及电子设备中的故障检测，更具体地涉及具有单一诊断输出的多通道故障检测。
背景技术
许多集成模块(包括集成电路)使用多个管脚来实施诊断功能。一些多通道产品可以具有用于每个通道的诊断状态。在一些情况下，封装尺寸可以限制可用管脚的数量。这些产品可以使用较少的诊断状态管脚，缺点是其仅可以检测在设备中的某个地方存在故障，但是不检测哪个通道具有故障。又一些产品可以实施诊断多路复用方法或者串行外围接口(SPI)。多路复用器、SPI和类似方法会限制监控能量并增加电路复杂性，并且可能增加针对给定应用的电路的管脚的要求数量。
发明内容
在一个示例中，本公开的目的在于一种包括多通道设备的系统，包括：诊断状态管脚；多个通道；多个输入管脚，其中多个通道中的每个通道均具有相关联的输入管脚；多个输出管脚，其中多个通道中的每个通道均具有相关联的输出管脚；以及处理器，耦合至诊断状态管脚并且被配置为使用诊断状态管脚确定多个通道中的哪个通道是故障通道。
在另一示例中，本公开的目的在于一种多通道设备，包括：诊断状态管脚；多个通道；多个输入管脚，其中多个通道中的每个通道均具有相关联的输入管脚；多个输出管脚，其中多个通道中的每个通道均具有相关联的输出管脚；以及多通道设备，被配置为检测多个通道中的至少一个通道上的故障，并使用诊断状态管脚输出哪个通道是故障通道。
在另一示例中，本公开的目的在于一种方法，包括：通过多通道设备监控多通道设备中的多个通道的每个通道；通过多通道设备检测多通道设备中的至少一个通道的故障；以及响应于在至少一个通道上检测故障，确定至少一个通道是故障通道；并且使用诊断状态管脚输出哪个通道是故障通道。
在附图和以下说明书中阐述本公开的一个或多个实施例的细节。本公开的其他特征、目的和优点将从说明书、附图和权利要求中变得明显。
附图说明
图1是示出根据本公开的一种或多种技术的包括具有单个诊断状态管脚的多通道设备的示例性系统的概念框图。
图2是示出根据本公开的一种或多种技术的实施状态逻辑模块的示例性技术的概念和示意性框图。
图3是示出根据本公开的一种或多种技术的实施多通道设备的示例性技术的其他细节的概念和示意性框图。
图4A是示出本公开的一种或多种技术的定时图。
图4B是示出根据本公开的一种或多种技术的询问输入信号的细节的定时图。
图5是示出经由单个诊断状态管脚实施线编码以将诊断状态传送至解码设备的示例性技术的定时图。
图6是示出本公开的一种或多种技术的流程图。
具体实施方式
本公开的技术能够使多通道设备仅使用设备上的一个诊断状态管脚来识别故障通道，并且不具有附加的诊断控制管脚。如果多通道设备中的通道具有故障，则使用多通道设备的系统需要识别哪个通道具有故障。多通道设备被配置为根据本公开的技术可以检测哪个通道是故障通道，并且仅通过使用单个管脚将该信息传输至系统。例如，使用多通道设备的系统能够确定多个通道中的哪个通道可具有故障。该系统可使用简单的控制技术，每个设备具有单个诊断连接以诊断设备的每个通道的状态。单个诊断状态连接还可以意味着更小的尺寸和更简单的连接方案。
多通道设备可以是系统的一部分，并且可以检测一个或多个通道上的故障。该设备可以通过在诊断状态管脚上输出故障信号来警告系统。此时，系统知道至少一个通道具有故障，但是系统不知道哪个通道具有故障。在一个示例中，诸如微控制器或类似设备的处理器可以响应于警告向多通道设备的每个通道输入发送询问输入信号的序列。处理器可以一次向一个通道发送每个询问输入信号，并且在发送询问输入信号的同时监控诊断状态管脚。响应于询问输入信号，诊断状态管脚可以向处理器指示询问输入信号是否在故障通道上。例如，当处理器在故障通道上发送询问输入信号时，诊断状态管脚可以临时地停止故障信号。以这种方式，处理器接收到处理器正在故障通道上询问的指示。在其他示例中，当处理器在故障通道上发送询问输入信号时，诊断状态管脚可以启动故障信号，或者发送完全不同的信号。任何这种技术都可以通过仅使用与相应通道相关联的相应通道输入管脚和单个诊断状态管脚指示处理器哪个通道或哪些通道具有故障。这可以避免使用独立的诊断多路复用器或通道选择管脚的需要以及复杂通信方案的需要。
图1是示出根据本公开的一种或多种技术的包括具有单个诊断状态管脚的多通道设备的示例性系统的概念框图。系统10包括：多通道设备12，其还可以包括状态逻辑模块14、故障检测模块16、诊断状态管脚ST；以及处理器18，可以监控诊断状态管脚ST。图1示出了具有四个通道的多通道设备12，每个通道具有输入(IN1–IN4)和输出(OUT1–OUT2)。然而，在其他示例中，多通道设备12可具有多于四个或少于四个的通道。处理器18可以连接至每个通道输入管脚(IN1–IN4)，并且响应于一个通道上的故障20传输询问输入信号(22-28)。处理器18的示例可以包括微处理器、控制器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、芯片上系统(SoC)或者等效的分立或集成逻辑电路中的任何一个或多个。处理可以是集成电路，即集成处理电路，并且集成处理电路可以实现为固定硬件处理电路、可编程处理电路和/或固定和可编程处理电路的组合。
如图1所示，多通道设备12包括四个通道，每个通道都具有通过各个部件连接至与相应通道相关联的相应输出的输入。然而，本公开不限于四通道设备，并且可用于具有任何数量的通道的多通道设备。在图1的示例中，输入管脚IN1和输出管脚OUT1可以与通道1(CH1)相关联。下面讨论的图3的示例提供了输入和输出之间的连接的一些示例性细节。图1的多通道设备12可以通过GND管脚接地，并通过Vs管脚接收电源。故障检测模块16可以在操作期间监控多通道设备12的通道。故障检测模块16应检测一个通道上的故障20，故障检测模块16可向状态逻辑模块14发送通道故障信号。例如，如图1所示，如果通道4得到故障20，则故障检测模块16可向用于通道4的状态逻辑模块14发送通道故障信号。通道故障信号将是特定通道所特定的。图2的示例将更加详细地描述状态逻辑模块14。
状态逻辑模块14可接收来自故障检测模块16的通道故障信号，并且响应于此可以在诊断状态管脚ST上输出故障信号。处理器18可以连接至诊断状态管脚ST并且被配置为确定多通道设备12的哪个通道是故障通道。处理器18可以使用诊断状态管脚ST来向处理器18提供多通道设备12的每个通道的状态(ST＝Status)。响应于处理器18接收到来自诊断状态管脚ST的故障信号，处理器18可以开始询问序列。询问序列通过在第一通道IN1上传输询问输入信号22来开始。在图1的示例中，处理器18向每个通道传输询问输入信号，一次传输序列中的一个信号，从通道一IN1开始。在其他示例中，处理器18可以在不同的序列中传输询问输入信号(22-28)，诸如一次一个，奇数通道后跟偶数通道。
处理器18在询问输入信号序列期间持续监控诊断状态管脚ST。状态逻辑模块14还可以监控每个输入管脚(IN1-IN2)。如果询问输入信号在不同于故障通道的通道上，则状态逻辑模块14可以持续在诊断状态管脚ST上输出故障信号。如果询问输入信号在与故障通道相同的通道上，则状态逻辑模块14可以在一段延迟时间内临时地停止输出故障信号。在延迟时间之后，状态逻辑模块14可以再次开始传输故障信号。处理器18可以使用故障通道上与询问输入信号相对应的故障信号中的这种暂停来确定哪个通道为故障通道。
在一个示例中，如图1所示，通道四可以识别故障20。故障检测模块16可以确定在通道4上存在故障，并且向状态逻辑模块14传输通道故障信号。响应于来自故障检测模块16的通道故障信号，状态逻辑模块14可以在诊断状态管脚ST上输出故障信号。响应于在诊断状态管脚ST上检测到故障信号，处理器18可以开始向IN1传输询问输入信号22，并且持续监控诊断状态管脚ST。由于IN1不是故障通道的一部分，所以状态逻辑模块14可以持续在诊断状态管脚ST上输出故障信号。
响应于在诊断状态管脚ST上接收到故障的指示，处理器18可以向IN2传输询问输入信号24。与IN1相同，由于通道二(CH2)不是故障通道，所以状态逻辑模块14可以持续在诊断状态管脚ST上传输故障信号。处理器18可以在CH3，然后在CH4上继续询问序列。当处理器18向IN4传输询问输入信号28时，状态逻辑模块14可以在一段延迟时间内停止故障信号在诊断状态管脚ST上的输出。处理器18可以检测到诊断状态管脚ST上的故障信号在处理器18传输询问输入信号28时停止。这可以向处理器18指示通道4是故障通道。
注意，在图1和图2的示例中，处理器18检测到诊断状态管脚ST上的故障信号在处理器18向故障通道IN4传输询问输入信号时停止。然而，在其他示例中，状态逻辑模块14可以代替地被配置为当处理器18向非故障通道传输询问序列时停止故障信号。在又一些其他示例中，当处理器18在故障通道上传输询问输入信号时，状态逻辑模块14可以在诊断状态管脚ST上传输不同信号。以这种方式，多通道设备12可以通过单个诊断状态管脚ST与处理器18通信，以识别多通道设备12的哪个通道具有故障。这可以为在多通道设备12上包括较少管脚的系统10提供多个优势。具有这种配置的多通道设备仅使用ST管脚和通道输入管脚(IN1-IN4)，从而不要求附加的输入管脚。这可以减少系统10的尺寸、成本和复杂性。根据本公开的技术配置的多通道设备可以提供具有低复杂性诊断接口的全诊断功能，在更多数量的应用中具有更大的灵活性。
在图1的示例中，处理器18在多通道设备12外，并且向多通道设备12传输询问输入信号的序列。然而，在其他示例中，处理器18和多通道设备12可以集成到单个封装件中。多通道设备12上的单个诊断状态管脚或者本公开的低复杂度诊断方案的其他示例可以允许更大的灵活性来在各种系统中使用多通道设备12。一些具体示例可以包括汽车应用，诸如螺线管控制和监控、光和LED控制器以及引擎控制系统。其他示例可以包括飞行器数据监控、控制和传感器，诸如轮位置传感器或飞行控制位置传感器。又一些示例可以包括其他系统，诸如精炼离心机、采暖、通风和空气调节(HVAC)、发电厂监控和控制以及其他机械装置。
图2是示出根据本公开的一种或多种技术的实施状态逻辑模块的示例性技术的概念和示意性框图。状态逻辑模块100对应于图1的状态逻辑模块14。图2的示例示出了状态逻辑模块100作为连接的分立逻辑元件。然而，状态逻辑模块100可以通过软件、固件或硬件来实施，包括FPGA、微处理器或其他类似技术。图2的示例示出了状态逻辑模块100具有用于每个通道的两个输入。首先，每个通道可以具有监控询问输入信号120的输入(IN1_INT–IN4_INT)。第二，每个通道均可以具有用于通道故障信号(FAULT_CH1–FAULT_CH4)的输入，诸如通道故障信号122。与上面的图1相同，图2的示例示出了四通道状态逻辑模块，然而状态逻辑模块100可以具有与多通道设备相对应的任何数量的通道。
用于每个通道的两个输入(INx_INT和FAULT_CHx)连接至用于每个通道的相应AND门(AND_1–AND_4)。每个通道AND门(AND_1–AND_4)的输出可以连接至XOR_1的输出。XOR_1的输出(126)可以连接至延迟模块130。延迟模块130的输出(128)可以连接至输出AND门(134)。通道故障信号输入(FAULT_CH1–FAULT_CH4)除了连接至通道AND门，还可以连接至OR_1的输入。OR_1的输出可以连接至输出AND门134。最后，134的输出可以连接至状态诊断管脚ST(135)。
在操作中，状态模块100允许多通道设备内的通道特有的故障检测。继续图1的示例，图2示出了通道4具有故障。故障检测模块16(来自图1)或者一些其他机制可以检测通道4上的故障并将故障信号122发送至FAULT_CH4。由于FAULT_CH4可以是OR_1的输入，所以OR_1接收故障信号122并且可以发送故障信号122作为组合故障信号124至输出AND门134。延迟模块130的输出通常为HIGH(128)，因此输出AND门134可以将组合故障信号124传送至诊断状态管脚135。如图1的示例所示，诊断状态管脚135可以连接至处理器18(图2中未示出)。
响应于在诊断状态管脚135上检测到故障信号124，处理器18可以开始询问输入信号序列。在图2的示例中，处理器18可以将询问输入信号120发送至多通道设备的通道四(CH4)。IN4_INT可以在AND_4的一个输入上接收询问输入信号120。应注意，在图2的示例中，只要故障四具有故障，状态逻辑模块100就可以继续接收故障信号122。此外，图2将询问输入信号120示为短的、正脉冲，其可以近似为几微秒(μs)。通道AND门AND_4可以组合询问输入信号120和故障信号122，并且发送至XOR_1。XOR_1可以将来自AND_4的组合信号126传送至延迟模块130，其可以触发延迟模块130以将延迟掩蔽(mask)信号128传送至输出AND门134。延迟模块130可以接收短(近似为3μs)脉冲，但是将延迟掩蔽输出信号132输出至诊断状态管脚135持续预定延迟时间。预定的延迟时间可以阻挡故障信号124足够的时间，使得处理器18可以(a)不再在诊断状态管脚135上检测故障信号以及(b)根据需要响应寄存器通道4作为故障通道。以这种方式，该系统可以仅使用单个诊断状态管脚确定多通道设备的哪个通道是故障通道，并且不需要附加的诊断输入控制管脚。
如图2的示例所示，应注意，如果除故障通道之外的任何相应通道接收到询问输入信号，则用于相应通道的通道AND门(例如，AND_2)将不将询问输入信号传送至XOR_1，除非该通道也具有相应的通道故障信号。此外，注意，多通道设备可以同时检测两个或更多个通道中的故障。如果OR_1检测到两个或更多个通道故障信号，则OR_1可以将每个相应的通道故障信号组合成为组合故障信号124。如上所述，输出AND门134可以将组合故障信号124发送至诊断状态管脚135。例如，如果通道四和通道二都具有故障，则FAULT_CH4和FAULT_CH2都可以通道故障信号。OR_1可以将两个通道故障信号组合成组合故障信号124，并通过输出AND门134发送至诊断状态管脚135。
与单个故障通道相同，响应于在诊断状态管脚135上检测到组合故障信号，处理器18可以开始询问输入信号序列。处理器18可以向每个相应的通道发送询问输入信号，一次一个通道。当CH2在IN2_INT处接收到询问输入信号时，AND_2可以将组合信号传送至XOR_1，因为AND_2还可以在FAULT_CH2上接收通道故障信号。当XOR_1接收到来自AND_2的组合信号时，XOR_1可以触发延迟掩蔽模块以在一段延迟时间内掩蔽诊断状态管脚135上的故障信号。以相同方式，当CH4接收到询问输入信号124时，状态逻辑模块100可以在一段延迟时间内掩蔽故障信号。以这种方式，处理器18可以确定CH2和CH4都具有故障。
图3是示出根据本公开的一种或多种技术的实施多通道设备的示例性技术的又一些细节的概念和示意性框图。图3示出了多通道设备300可以包括状态逻辑模块14A和四个通道，每个通道均具有相应的输入(IN1–IN4)和相应的输出(OUT1–OUT2)。输入信号可以进入输入电平位移器302-308，并且继续进入到相应的输出级(312-318)以及状态逻辑模块14A处的IN1_INT–IN4_INT。每个相应的输出级(312-318)都可以包括故障检测模块，其利用通道故障信号(FAULT_CH1–FAULT_CH4)可连接至状态逻辑模块14A。如上面的图1和图2所述，状态逻辑模块14A可以在诊断状态管脚335上输出组合故障信号。在图3的示例中，组合故障信号可以在到达诊断状态管脚335之前首先通过开放漏极输出级320。在操作中，图3的示例如上面图1和图2所述来动作。下面的图4A和图4B的示例性示图将参照图3。
图4是示出本公开的一种或多种技术的定时图。顶部是响应于检测到故障并接收到询问输入信号的诊断状态管脚(ST)的输出。图4A的示例示出了诊断状态管脚ST正常为高。响应于检测到通道四上的故障(402)，通道四输出级318(图3所示)中的故障检测电路可以向状态逻辑模块14A的FAULT_CH4输入发送通道故障信号。状态逻辑模块14A可以在状态管脚ST上输出组合故障信号，在图4A中示为从FIGH到LOW的下降(402)。
响应于在诊断状态管脚ST上检测到故障信号，处理器18(图1所示)可以开始询问输入信号序列(404)。在图4A的示例中，处理器18可以在用CH1_IN开始的时间处向一个通道的输入管脚发送询问输入信号输入序列。图4A示出了询问输入信号作为瞬时中断或者正常输入信号的失活410。在该示例中，由于CH1不是故障通道，所以诊断状态管脚ST示出询问输入信号410没有变化。此外，注意，因为询问输入信号410期间的瞬时中断，用于通道一的输出信号CH1_OUT没有示出变化。
通过向CH2_IN发送询问输入信号412，接着向CH3_IN发送询问输入信号414，处理器18可以继续询问输入序列。由于CH2或CH3都不是故障通道，所以询问输入信号412和414对诊断状态管脚ST处的故障信号没有影响。此外，注意，询问输入信号对输出(CH2_OUT和CH3_out)没有影响。图4B的示例更加详细地讨论了询问输入信号对输出信号的影响。
处理器18可以向CH4_IN传输询问输入信号(416)。由于在该示例中CH4是故障通道，所以状态逻辑模块14A可在IN4_INT处接收相应的询问输入信号并且触发延迟模块130(图2所示)。延迟模块130可以输出延迟掩蔽信号420以在一段延迟时间内掩蔽故障信号。应注意，图4A的示例示出了由曲线MASK4上的420示出的延迟时间的持续时间常用询问输入信号416。延迟模块130可以采用可近似为几微秒的询问输入信号，并且输出预定长度的延迟掩蔽信号420。注意，CH4_IN上的询问输入信号和延迟掩蔽信号420都不对CH4_OUT处的输出信号具有任何影响。随着延迟掩蔽信号420结束，诊断状态管脚ST处的故障信号恢复(422)。由图4A示出的序列可应用于任何数量的通道。图4A示出了四通道设备。在具有附加通道的情况下，询问输入信号序列可以在CH5_IN、CH6_IN、CH7_IN等(未示出)上继续。
图4B是示出根据本公开的一种或多种技术的询问输入信号的细节的定时图。图4B的示例示出了各种询问输入信号对输出的影响。图4B的示例中的曲线包括故障信号ST(450)、四个输出管脚处的四个输出信号CHx_OUT(452)、四个输出信号CHx_OUT的详细放大示图(454)以及四个通道输入管脚处的四个输入信号CHx_IN(456)的表示。图4B的描述参照图3的四通道示例性多通道设备300。下面的表格1总结了图4B的示例的结果。与上面的示例相同，在该示例中，通道四是故障通道。
表格1—瞬时响应
Figure BDA0001269907700000101
Figure BDA0001269907700000111
在该示例中，多通道设备300接通并且初始地没有检测到故障，由诊断状态管脚ST上的故障信号450示为HIGH。设备300可以接收输入管脚上的输入信号，在曲线456中示为每个输入信号接通(440-446)。用于每个通道的对应输出信号也接通，如曲线452和454所示。可以在与每个相应通道相关联的输出管脚处测量输出信号。多通道设备300可以检测故障，如曲线450上的460所示。在该示例中，多通道设备300可以通过在诊断状态管脚ST上发送LOW来指示故障(如图3所示的335)。以这种方式，多通道设备300可以向系统指示多通道设备300已经检测到故障。然而，系统还不能确定哪个通道或哪些通道具有故障。
诊断状态管脚ST处的故障信号可以触发处理器18(图1所示)以开始询问输入序列，由曲线456中的480-486所示。在该示例中，处理器18可以向CH1_IN发送询问输入信号，其在CH1_IN的输入信号中为12μs中断(480)。该询问输入信号对CH1_OUT处的相关联输出信号具有显著影响(470)。对输出信号的显著影响还影响系统(诸如系统10(图1所示))的操作，因此不是期望的。
在下一示例性询问输入信号中，处理器18中断CH2_IN的输入信号9μs(482)，这对输出信号CH2_OUT也具有显著影响(472)。在一些示例中，多通道设备输出级312-318(来自图3)可以包括具有相对较高栅极电容的功率晶体管。根据询问输入信号的持续时间，功率晶体管的相对较高栅极电容可以固有地掩蔽询问输入信号向输出信号的传播。对于CH3_IN的示例性询问输入信号(484)，处理器18中断CH3_IN的输入信号6μs，仅对相关联的输出管脚CH3_OUT处的输出信号产生微小的影响(474)。这仍然对示例性系统10操作具有影响，这种影响是不期望的。
对于CH4_in的询问输入信号，处理器18可以中断输入信号3μs(486)。该持续时间对CH4_OUT处的输出信号具有最小的影响(476)。由于CH4是故障通道，所以CH4_IN上的询问输入信号可以触发延迟模块以在一段延迟时间内掩蔽诊断状态管脚ST上的故障信号(462)。当与输出级312-318中的功率晶体管的高栅极电容组合时，3μs(486)询问输入信号可以固有地掩蔽询问输入信号向输出信号的传播。在其他示例中，输出级312-318可以包括放置在输出级中的功率晶体管之前的附加延迟元件(图3中未示出)。附加延迟元件可以在短询问脉冲期间掩蔽询问输入信号向功率晶体管的传播。附加延迟元件可以使得输出级完全对诊断询问处理无视，并且可以提供询问输入信号对输出信号没有影响的有利传输。
图4B的示例示出了59μs的延迟时间(462)。以这种方式，图4B的示例示出了3μs询问输入信号持续时间，其可以对用于相应通道的输出信号具有微小影响到没有影响，但是能够触发延迟掩蔽。触发延迟掩蔽可以允许足够的时间使处理器18(a)确定哪个通道是故障通道以及(b)能够监控下一询问输入信号的结果。例如，用于故障通道的延迟掩蔽时间可以在处理器18可发送用于下一通道的询问输入信号之前结束。此外，注意，处理器18可以发送用于下一通道的询问输入信号。以这种方式，诊断接口可以具有低复杂度，并且可以不要求通道诊断地址管脚或多路复用连接，这对于一些系统来说是有利的。
图5是示出经由单个诊断状态管脚实施线编码以将诊断状态传送至解码设备的示例性技术的定时图。图5示出了用于特征在于脉冲计数492的两通道设备的线编码的示例以及特征在于脉宽调制(PWM)495的示例。脉冲技术示例492示出了三种情况。第一种情况示出了仅通道一上的故障492A，第二种情况示出了仅通道二上的故障492B，以及第三种情况示出了通道一和二上均故障492C。类似地，PWM示例495首先示出了仅通道一上的故障495A，第二示出了仅通道二上的故障495B，以及第三示出了通道一和二上均故障495C。尽管图5描述了两通道设备，但以下技术应用于本公开所描述的任何多通道设备。
线编码特征可以允许多通道设备(诸如图1的多通道设备12)通过单个诊断状态管脚ST向解码设备(诸如处理器18)传输诊断状态的数字表示。在492的脉冲计数示例中，处理器可以监控两通道设备的状态管脚，并确定设备具有故障。如上所述，处理器可以在通道(例如，CH1)上开始询问输入信号(490)。响应于询问输入信号，两通道设备可以输出一系列脉冲。例如，如果CH2是故障通道，则两通道设备可以输出两个脉冲(492B)。如果CH1和CH2都是故障通道，则两通道设备可以输出三个脉冲(492C)。对于多通道设备来说，脉冲的数量可以对应于故障通道的通道数量。解码器(例如，处理器)可以被配置为解码多个脉冲以确定哪个通道或哪些通道检测到故障。
对于495的PWM示例来说，两通道设备可以输出不同脉冲宽度的脉冲，它们可对应于通道数量。处理器可以被配置为解码脉冲宽度以确定哪个通道或哪些通道检测到故障。在图5的示例中，如果CH1是故障通道，则两通道设备可以经由单个诊断状态管脚输出具有第一宽度的脉冲(495A)。在495C的示例中，两通道设备可以输出具有不同脉冲宽度的一系列脉冲。处理器可以解码脉冲序列以确定故障通道。
通过使用线编码，利用单个诊断状态管脚的简化架构，系统可以确定多通道设备的状态的附加细节。线编码概念的附加优点可以包括识别故障的类型，诸如过热、过电流、开路负载和类似故障。
图6是示出本公开的一种或多种技术的流程图。图6的示例考虑图1的系统10。图1的示例示出了多通道设备12作为四通道设备，但是在其他示例中，多通道设备12可以具有多于四个或少于四个的通道。
如图1所示，多通孔设备12可以监控多通道设备中的所有通道的每个通道(500)。图1的示例将故障检测模块16示为独立的模块。在其他示例中，多通道设备12可以使用其他故障检测技术，诸如用于每个相应通道的输出级可以管理故障检测，如图3所示。在故障检测模块没有检测到故障的情况下(502)，多通道设备12可以继续监控每个通道(500)。
响应于多通道设备在至少一个通道上检测到故障(502)，设备可以确定至少一个通道是故障通道(504)。可以向系统控制器传送哪个通道是故障通道的多通道设备可以对该系统是有利的。在图1的示例中，多通道设备仅具有诊断状态管脚ST来向系统10的处理器18通信。对于图1的示例，多通道设备12可以确定CH4具有故障20，但是还没有向处理器传输哪个通道具有故障。
当多通道设备12检测到故障时，多通道设备12可以在诊断状态管脚ST上输出故障信号(506)。此时，处理器18可以仅确定在多通道设备12上的一些地方具有故障，但是还没有确定哪个通道。响应于在诊断状态管脚12上检测到故障信号，处理器18可以开始询问输入信号序列(508)。在一个示例中，询问输入信号可以包括处理器18短暂地使去向多通道设备12的一个或多个通道输入管脚的输入信号失活。在图4A和图4B的示例中，多通道设备12一次可以在一个通道上接收询问输入信号，开始于通道一(CH1)并且顺序到通道四(CH4)(508)。在其他示例中，多通道设备12可以接收不同序列中的输入，例如CH2、CH4、CH1和CH3。然而，多通道设备12仍然可以一次仅接收一个通道上的一个询问输入信号(508)。换句话说，每个相应的通道都可以在任何其他通道接收询问输入信号的时间不同的时间处接收输入询问输入信号。
与图1、图4A和图4B的示例相同，多通道设备12可以在不与故障通道相同的通道上接收询问输入信号(510)。响应于此，多通道设备12可以等待接收下一询问输入信号(508)，但是可以继续在诊断状态管脚上输出故障信号(506)。然而，在一些时间，多通道设备12可以在与故障通道相同的通道上接收询问输入信号(510)。
响应于此，多通道设备12可以在一段延迟时间内停止向诊断状态管脚输出故障信号(512)。如上面图2的示例所讨论的，与故障通道相同的通道上的询问输入信号可以触发延迟模块130来向诊断状态管脚输出延迟掩蔽信号。延迟掩蔽信号可以使得多通道设备12在延迟时间内暂停故障信号，这足以使处理器18确定输入通道是故障通道。例如，如图4B所示，CH4_IN上3μs的输入询问信号486可以触发延迟掩蔽信号以使得多通道设备12在预定的延迟时间462内停止输出故障信号。图4B的示例示出了延迟时间近似为59μs，但是这仅仅是为了说明的示例。足以使系统确定故障通道(514)并且准备下一询问输入信号的任何延迟时间是适当的。
响应于在多通道设备的两个或更多个通道中检测到故障，对于单个询问输入信号序列，图6的示例可以重复508、510、512和514多于一次。例如，多通道设备可以在CH2和CH3中检测到故障(502)。响应于此，多通道设备可以内部生成两个通道故障信号，一个通道故障信号用于每个相应的故障通道(504)。如上面图2的示例所示，使用状态逻辑模块100，多通道设备12可以将每个相应的通道故障信号组合成组合故障信号。如上面的图2所示，使用OR_1和输出AND门134，多通道设备12可以向诊断状态管脚ST发送组合故障信号(506)。例如，OR_1可以将用于CH2和CH3的通道故障信号组合成组合故障信号124，并且在诊断状态管脚ST上输出组合故障信号(图2中的135)(506)。
响应于与相应故障通道(诸如CH2)相同的通道上的相应询问输入信号(510)，多通道设备12可以在一段延迟时间内停止在诊断状态管脚ST上输出故障信号(512)。以这种方式，处理器18可以确定CH2是故障通道。多通道设备12可以接下来在CH3_IN上接收询问输入信号(508)。由于CH3也是故障通道(510)，所以多通道设备12可以在一段延迟时间内停止输出故障信号(512)。以这种方式，处理器18可以确定CH2和CH3均为故障通道(514)。
示例1.一种系统，包括多通道设备和处理器，多通道设备包括：诊断状态管脚；多个通道；多个输入管脚，其中多个通道中的每个通道均具有相关联的输入管脚；多个输出管脚，其中多个通道中的每个通道均具有相关联的输出管脚；并且处理器耦合至诊断状态管脚，并且被配置为使用诊断状态管脚确定多个通道中的哪个通道是故障通道。
示例2.根据示例1的系统，还包括耦合至多个输入管脚中的至少每个相应输入管脚的处理器，该处理器被配置为：监控多通道设备的诊断状态管脚；检测诊断状态管脚上的故障信号；响应于诊断状态管脚上的故障信号：对于多个输入管脚中的每个输入管脚，在每个相应的输入管脚上传输相应的询问输入信号，对于相应输入管脚上的相应询问输入信号，确定处理器是否继续检测诊断状态管脚上的故障信号，对于相应输入管脚上的相应询问输入信号，响应于处理器继续检测诊断状态管脚上的故障信号，确定相应通道不是故障通道，以及对于相应输入管脚上的相应询问输入脉冲，响应于处理器在诊断状态管脚上没有检测到故障信号，确定相应通道是故障通道。
示例3.根据示例1-2的任何组合的系统，其中输入管脚上的询问输入信号不影响与该输入管脚相关联的通道的相应输出信号。
示例4.根据示例1-2的任何组合的系统，其中处理器进一步被配置为在每个输入管脚上传输询问输入信号，其中处理器向一个输入管脚且每次仅向一个输入管脚地传输询问输入信号。
示例5.根据示例1-4的任何组合的系统，其中多通道设备包括状态逻辑模块，其被配置为：监控多通道设备的多个通道的状态；对于作为故障通道的通道，接收通道故障信号；向诊断状态管脚发送所障信号；在多个通道的相应通道上接收询问输入信号；以及响应于询问输入信号在与故障通道相同的通道上，触发延迟模块来向诊断状态管脚输出延迟掩蔽信号，其中延迟掩蔽信号使得诊断状态管脚在一段延迟时间内停止故障信号在诊断状态管脚上的输出。
示例6.根据示例1-5的任何组合的系统，其中响应于多通道设备的两个或更多个通道中的故障，状态逻辑模块进一步被配置为：将每个相应的通道故障信号组合成组合故障信号；向诊断状态管脚发送组合故障信号；以及响应于相应的询问输入信号在与相应的故障通道相同的通道上，触发延迟模块，以在一段延迟时间内对于每个相应的故障通道向诊断状态管脚输出相应的延迟掩蔽信号。
示例7.根据示例1-5的任何组合的系统，其中询问输入信号与延迟时间相比更短。
示例8.根据示例1-7的任何组合的系统，其中处理器包括以下装置中的一个或多个：微处理器、控制器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、芯片上系统(SoC)和集成处理电路。
示例9.根据示例1-8的任何组合的系统，其中多通道设备包括六通道设备。
示例10.一种多通道设备，包括：诊断状态管脚；多个通道；多个输入管脚，其中多个通道中的每个通道均具有相关联的输入管脚；多个输出管脚，其中多个通道中的每个通道均具有相关联的输出管脚；以及多通道设备被配置为：检测多个通道中的至少一个通道上的故障，并且使用诊断状态管脚输出哪个通道是故障通道。
示例11.根据示例10的多通道设备，其中，多通道设备还被配置为：响应于在至少一个通道上检测到故障，在诊断状态管脚上输出故障信号；对于多个通道中的每个通道，在每个相应的通道上接收相应的询问输入信号；对于每个相应的通道，确定接收到询问输入信号的相应通道是否是故障通道；响应于确定接收到询问输入信号的通道不是故障通道，继续在诊断状态管脚上输出故障信号；响应于确定接收到询问输入信号的通道是故障通道，在诊断输出管脚上停止输出故障信号。
示例12.根据示例10-11的任何组合的多通道设备，其中相应通道上的询问输入信号不影响与该通道相关联的输出管脚处的输出信号。
示例13.根据示例10-12的任何组合的多通道设备，还包括状态逻辑模块，状态逻辑模块包括延迟模块，状态逻辑模块被配置为：监控多通道设备的多个通道的状态；用于故障通道，接收通道故障信号；向诊断状态管脚发送故障信号；对于多个通道中的每个通道，在每个相应的通道上接收相应的询问输入信号；以及响应于询问输入信号在与故障通道相同的通道上，触发延迟模块来向诊断状态管脚输出延迟掩蔽信号，其中延迟掩蔽信号使得诊断状态管脚在一段延迟时间内停止故障信号在诊断状态管脚上的输出。
示例14.根据示例10-12的任何组合的多通道设备，其中响应于多通道设备的两个或更多个通道中的故障，状态逻辑模块进一步被配置为：将每个相应的通道故障信号组合成组合故障信号；向诊断状态管脚发送组合故障信号；以及响应于相应的询问输入信号在与相应的故障通道相同的通道上，触发延迟模块，以在一段延迟时间内对于每个相应的故障通道向诊断状态管脚输出相应的延迟掩蔽信号。
示例15.根据示例10-14的任何组合的多通道设备，其中多通道设备包括六通道设备。
示例16.一种方法，包括：通过多通道设备监控多通道设备中的多个通道的每个通道；通过多通道设备检测多通道设备的至少一个通道中的故障；以及响应于在至少一个通道上检测故障：确定至少一个通道是故障通道，并且使用诊断状态管脚输出哪个通道是故障通道。
示例17.根据示例16的方法，还包括：在多通道设备的诊断状态管脚上输出故障信号；在多个通道的每个相应通道处，接收相应的输入询问信号，其中每个相应通道在与任何其他通道接收相应输入信号的时间不同的时间处接收相应的输入信号；响应于在不是故障通道的相应通道上接收相应的输入询问信号，继续在诊断状态管脚上输出故障信号；响应于在作为故障通道的相应通道上接收相应的输入询问信号，在一段延迟时间内停止故障信号在诊断状态管脚上的输出。
示例18.根据示例16-17的任何组合的方法，其中在相应通道上的询问输入信号不影响与该通道相关联的输出信号。
示例19.根据示例16-17的任何组合的方法，响应于在作为故障通道的相应通道上接收相应的输入询问信号，还包括：触发延迟模块来向诊断状态管脚输出延迟掩蔽信号，其中延迟掩蔽信号使得诊断状态管脚在一段延迟时间内停止故障信号在诊断状态管脚上的输出。
示例20.根据示例16-19的任何组合的方法，其中响应于通过多通道设备在多通道设备的两个或更多个通道中检测到故障：通过多通道设备生成用于作为故障通道的每个相应通道的通道故障信号；通过多通道设备将每个相应的通道故障信号组合成组合故障信号；向诊断状态管脚发送组合故障信号；以及响应于相应询问输入信号在与相应故障通道相同的通道上，在一段延迟时间内对于每个相应的故障通道向诊断状态管脚输出相应的延迟掩蔽信号。
已经描述了本公开的各个实施例。这些和其他实施例均包括在以下权利要求的范围内。

Claims (20)

1.一种故障检测系统，包括：
多通道设备，包括：
诊断状态管脚，其中所述多通道设备被配置为在所述诊断状态管脚上输出故障信号；
多个通道；
多个输入管脚，其中所述多个通道中的每个通道均具有相关联的输入管脚；
多个输出管脚，其中所述多个通道中的每个通道均具有相关联的输出管脚；以及
处理器，与所述多通道设备分离，耦合至所述诊断状态管脚，并且被配置为基于来自所述诊断状态管脚的所述故障信号确定所述多个通道中的哪个通道是故障通道。
2.根据权利要求1所述的系统，还包括耦合至所述多个输入管脚中的至少每个相应输入管脚的所述处理器，所述处理器被配置为：
监控所述多通道设备的所述诊断状态管脚；
检测所述诊断状态管脚上的故障信号；
响应于所述诊断状态管脚上的故障信号：
对于所述多个输入管脚中的每个输入管脚，在每个相应的输入管脚上传输相应的询问输入信号；
对于相应输入管脚上的相应询问输入信号，确定所述处理器是否继续检测所述诊断状态管脚上的所述故障信号；
对于所述相应输入管脚上的相应询问输入信号，响应于所述处理器继续检测所述诊断状态管脚上的所述故障信号，确定相应通道不是故障通道；以及
对于所述相应输入管脚上的相应询问输入脉冲，响应于所述处理器在所述诊断状态管脚上没有检测到故障信号，确定相应通道是故障通道。
3.根据权利要求2所述的系统，其中输入管脚上的所述询问输入信号不影响与该输入管脚相关联的通道的相应输出信号。
4.根据权利要求2所述的系统，其中所述处理器进一步被配置为在每个输入管脚上传输所述询问输入信号，其中所述处理器向一个输入管脚且每次仅向一个输入管脚传输所述询问输入信号。
5.根据权利要求1所述的系统，其中所述多通道设备包括状态逻辑模块，其被配置为：
监控所述多通道设备的所述多个通道的状态；
对于是故障通道的通道，接收通道故障信号；
向所述诊断状态管脚发送所述故障信号；
在所述多个通道的相应通道上接收询问输入信号；以及
响应于所述询问输入信号在与所述故障通道相同的通道上，触发延迟模块来向所述诊断状态管脚输出延迟掩蔽信号，其中所述延迟掩蔽信号使得所述诊断状态管脚在一段延迟时间内停止所述故障信号在所述诊断状态管脚上的输出。
6.根据权利要求5所述的系统，其中响应于所述多通道设备的两个或更多个通道中的故障，所述状态逻辑模块进一步被配置为：
将每个相应的通道故障信号组合成组合故障信号；
向所述诊断状态管脚发送所述组合故障信号；以及
响应于相应的询问输入信号在与相应的故障通道相同的通道上，触发所述延迟模块，以在一段延迟时间内对于每个相应的故障通道向所述诊断状态管脚输出相应的延迟掩蔽信号。
7.根据权利要求5所述的系统，其中所述询问输入信号与所述延迟时间相比更短。
8.根据权利要求1所述的系统，其中所述处理器包括以下装置中的一个或多个：微处理器、控制器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、芯片上系统(SoC)和集成处理电路。
9.根据权利要求1所述的系统，其中所述多通道设备包括六通道设备。
10.一种多通道设备，包括：
诊断状态管脚；
多个通道；
多个输入管脚，其中所述多个通道中的每个通道均具有相关联的输入管脚；
多个输出管脚，其中所述多个通道中的每个通道均具有相关联的输出管脚；并且
其中所述多通道设备被配置为：
检测所述多个通道中的至少一个通道上的故障；
响应于检测到所述至少一个通道上的故障，在诊断状态管脚上向处理电路装置输出故障信号，其中所述处理电路装置与所述多通道设备分离；以及
基于从所述诊断状态管脚输出的所述故障信号指示所述处理电路装置哪个通道是故障通道。
11.根据权利要求10所述的多通道设备，其中所述多通道设备还被配置为：
对于所述多个通道中的每个通道，在每个相应的通道上接收相应的询问输入信号；
对于每个相应的通道，确定接收到所述询问输入信号的相应通道是否是故障通道；
响应于确定接收到所述询问输入信号的通道不是所述故障通道，继续在所述诊断状态管脚上输出所述故障信号；
响应于确定接收到所述询问输入信号的通道是所述故障通道，在所述诊断状态 管脚上停止输出所述故障信号。
12.根据权利要求11所述的多通道设备，其中相应通道上的所述询问输入信号不影响与该通道相关联的输出管脚处的输出信号。
13.根据权利要求11所述的多通道设备，还包括状态逻辑模块，所述状态逻辑模块包括延迟模块，所述状态逻辑模块被配置为：
监控所述多通道设备的所述多个通道的状态；
对于所述故障通道，接收通道故障信号；
向所述诊断状态管脚发送所述故障信号；
对于所述多个通道中的每个通道，在每个相应的通道上接收相应的询问输入信号；以及
响应于所述询问输入信号在与所述故障通道相同的通道上，触发所述延迟模块来向所述诊断状态管脚输出延迟掩蔽信号，其中所述延迟掩蔽信号使得所述诊断状态管脚在一段延迟时间内停止所述故障信号在所述诊断状态管脚上的输出。
14.根据权利要求13所述的多通道设备，其中响应于所述多通道设备的两个或更多个通道中的故障，所述状态逻辑模块进一步被配置为：
将每个相应的通道故障信号组合成组合故障信号；
向所述诊断状态管脚发送所述组合故障信号；以及
响应于相应的询问输入信号在与相应的故障通道相同的通道上，触发所述延迟模块，以在一段延迟时间内对于每个相应的故障通道向所述诊断状态管脚输出相应的延迟掩蔽信号。
15.根据权利要求10所述的多通道设备，其中所述多通道设备包括六通道设备。
16.一种故障检测方法，包括：
通过多通道设备监控所述多通道设备中的多个通道的每个通道；
通过所述多通道设备检测所述多通道设备的至少一个通道中的故障；以及响应于在所述至少一个通道上检测到故障：
确定至少一个通道是故障通道；
响应于检测到所述至少一个通道上的故障，在诊断状态管脚上向处理电路装置输出故障信号，其中所述处理电路装置与所述多通道设备分离；以及
基于从所述诊断状态管脚输出的所述故障信号指示所述处理电路装置哪个通道是故障通道。
17.根据权利要求16所述的方法，还包括：
在所述多个通道的每个相应通道处，接收相应的输入询问信号，其中每个相应通道在与任何其他通道接收相应输入信号的时间不同的时间处接收相应的输入信号；
响应于在不是所述故障通道的相应通道上接收相应的输入询问信号，继续在所述诊断状态管脚上输出所述故障信号；
响应于在是所述故障通道的相应通道上接收相应的输入询问信号，在一段延迟时间内停止所述故障信号在所述诊断状态管脚上的输出一段。
18.根据权利要求17所述的方法，其中在相应通道上的询问输入信号不影响与该通道相关联的输出信号。
19.根据权利要求17所述的方法，还包括：响应于在是所述故障通道的相应通道上接收相应的输入询问信号，触发延迟模块来向所述诊断状态管脚输出延迟掩蔽信号，其中所述延迟掩蔽信号使得所述诊断状态管脚在一段延迟时间内停止所述故障信号在所述诊断状态管脚上的输出。
20.根据权利要求16所述的方法，其中响应于通过所述多通道设备在所述多通道设备的两个或更多个通道中检测到故障：
对于是故障通道的每个相应通道，通过所述多通道设备生成通道故障信号；
通过所述多通道设备将每个相应的通道故障信号组合成组合故障信号；
向所述诊断状态管脚发送所述组合故障信号；以及
响应于相应询问输入信号在与相应故障通道相同的通道上，在一段延迟时间内对于每个相应的故障通道向所述诊断状态管脚输出相应的延迟掩蔽信号。
CN201710243327.5A 2016-04-15 2017-04-14 具有单一诊断输出的多通道故障检测 Active CN107300906B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/130,775 US10473711B2 (en) 2016-04-15 2016-04-15 Multi-channel fault detection with a single diagnosis output
US15/130,775 2016-04-15

Publications (2)

Publication Number Publication Date
CN107300906A CN107300906A (zh) 2017-10-27
CN107300906B true CN107300906B (zh) 2020-03-27

Family

ID=59980721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710243327.5A Active CN107300906B (zh) 2016-04-15 2017-04-14 具有单一诊断输出的多通道故障检测

Country Status (3)

Country Link
US (1) US10473711B2 (zh)
CN (1) CN107300906B (zh)
DE (1) DE102017107890A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112540358A (zh) * 2020-12-02 2021-03-23 中国电子科技集团公司第三十八研究所 一种基于状态预测的功能自修复雷达系统
CN112596976B (zh) * 2020-12-17 2024-06-18 中国航空工业集团公司沈阳飞机设计研究所 一种监控余度间处理器有效性的方法
US11710955B2 (en) 2021-01-22 2023-07-25 Infineon Technologies Ag Parameter threshold level based on signal from controller
US11797373B2 (en) 2021-12-13 2023-10-24 Nxp B.V. System and method for managing faults in integrated circuits
CN115859090A (zh) * 2023-02-23 2023-03-28 华东交通大学 基于1dcnn-lstm的道岔故障诊断方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006053587A1 (en) * 2004-11-22 2006-05-26 Freescale Semiconductor, Inc. Integrated circuit and a method for testing a multi-tap integrated circuit
WO2010106403A1 (en) * 2009-03-17 2010-09-23 Toyota Jidosha Kabushiki Kaisha Failure diagnostic system, electronic control unit for vehicle, failure diagnostic method
CN102566564A (zh) * 2011-12-22 2012-07-11 北京交控科技有限公司 一种车载控制器测试系统
CN105388881A (zh) * 2015-11-04 2016-03-09 北京长城华冠汽车科技股份有限公司 一种整车控制器的故障检测显示装置和方法
CN105425766A (zh) * 2015-11-04 2016-03-23 北京长城华冠汽车科技股份有限公司 一种整车控制器的故障检测装置和方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4183460A (en) * 1977-12-23 1980-01-15 Burroughs Corporation In-situ test and diagnostic circuitry and method for CML chips
US4504784A (en) * 1981-07-02 1985-03-12 International Business Machines Corporation Method of electrically testing a packaging structure having N interconnected integrated circuit chips
US6260163B1 (en) * 1997-12-12 2001-07-10 International Business Machines Corporation Testing high I/O integrated circuits on a low I/O tester
JP3576457B2 (ja) * 1999-05-11 2004-10-13 シャープ株式会社 １チップマイクロコンピュータおよびその制御方法、ならびにそれを用いたｉｃカード
JP3483130B2 (ja) * 1999-11-29 2004-01-06 松下電器産業株式会社 集積回路の検査方法
US7003707B2 (en) * 2000-04-28 2006-02-21 Texas Instruments Incorporated IC tap/scan test port access with tap lock circuitry
US7225098B2 (en) * 2002-11-21 2007-05-29 Stmicroelectronics S.A. Monitoring device with optimized buffer
WO2006080111A1 (ja) * 2005-01-27 2006-08-03 Matsushita Electric Industrial Co., Ltd. 半導体集積回路及びシステムｌｓｉ
US8122309B2 (en) * 2008-03-11 2012-02-21 Formfactor, Inc. Method and apparatus for processing failures during semiconductor device testing
TWI440312B (zh) * 2010-11-15 2014-06-01 Anpec Electronics Corp 類比數位轉換的功能裝置
EP2745318A4 (en) * 2011-08-17 2015-04-15 Rambus Inc MULTICHIP HOUSING AND INTERMEDIATE WITH SIGNALING COMPRESSION
US20160349320A1 (en) * 2015-05-26 2016-12-01 Qualcomm Incorporated Remote bus wrapper for testing remote cores using automatic test pattern generation and other techniques
DE102015110144B8 (de) * 2015-06-24 2018-06-28 Infineon Technologies Ag Chip und Verfahren zum Testen einer Verarbeitungskomponente eines Chips
US9632059B2 (en) * 2015-09-03 2017-04-25 Ashwin-Ushas Corporation, Inc. Potentiostat/galvanostat with digital interface
US9880195B2 (en) * 2015-10-14 2018-01-30 Texas Instruments Incorporated Test systems and methods of testing devices
US9823306B2 (en) * 2016-02-11 2017-11-21 Texas Instruments Incorporated Measuring internal signals of an integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006053587A1 (en) * 2004-11-22 2006-05-26 Freescale Semiconductor, Inc. Integrated circuit and a method for testing a multi-tap integrated circuit
WO2010106403A1 (en) * 2009-03-17 2010-09-23 Toyota Jidosha Kabushiki Kaisha Failure diagnostic system, electronic control unit for vehicle, failure diagnostic method
CN102566564A (zh) * 2011-12-22 2012-07-11 北京交控科技有限公司 一种车载控制器测试系统
CN105388881A (zh) * 2015-11-04 2016-03-09 北京长城华冠汽车科技股份有限公司 一种整车控制器的故障检测显示装置和方法
CN105425766A (zh) * 2015-11-04 2016-03-23 北京长城华冠汽车科技股份有限公司 一种整车控制器的故障检测装置和方法

Also Published As

Publication number Publication date
DE102017107890A1 (de) 2017-10-19
US20170302071A1 (en) 2017-10-19
CN107300906A (zh) 2017-10-27
US10473711B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
CN107300906B (zh) 具有单一诊断输出的多通道故障检测
US8589139B2 (en) Method and circuit configuration for simulating fault states in a control unit
EP2814173A1 (en) Insulated gate bipolar transistor failure mode detection and protection system and method
JP6263880B2 (ja) ストレージ制御装置、制御装置および制御プログラム
KR100780949B1 (ko) 데이터 독출 모드에서 ｏｄｔ 회로의 온/오프 상태를테스트할 수 있는 반도체 메모리 장치 및 ｏｄｔ 회로의상태 테스트 방법
KR101534974B1 (ko) 다중 마이크로 코어 감시 장치 및 방법
JP2017142228A (ja) 自動車用のレーダ装置を運転するための方法
US9442478B2 (en) Systems, circuits and a method for generating a configurable feedback
US10817438B2 (en) Safety arrangement
KR101019991B1 (ko) 반도체 장치 및 그 제어 방법
EP3068052B1 (en) Industrial control system with integrated circuit elements partitioned for functional safety and employing watchdog timing circuits
KR101448013B1 (ko) 항공기용 다중 컴퓨터의 고장 허용 장치 및 방법
US20030105992A1 (en) Control apparatus and self-diagnostic method for electronic control system
US20090083595A1 (en) Scan test circuit
US9823302B2 (en) Semiconductor circuit and semiconductor system
US11054853B2 (en) Integrated circuit device
US6570515B2 (en) Decoder for reducing test time for detecting defective switches in a digital-to-analog converter
JP5397604B2 (ja) デジタル出力モジュール
KR101782261B1 (ko) 디지털 출력 시스템
JP6660818B2 (ja) 制御装置
RU2342690C1 (ru) Релейный регулятор
SU972415A1 (ru) Устройство дл контрол схем управлени тиристорными преобразовател ми частоты
RU2408045C2 (ru) Релейный регулятор
WO2003102963A1 (en) An integrated circuit having a memory device, and a method of testing such an integrated circuit
US10396802B2 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant