JP6407672B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6407672B2 JP6407672B2 JP2014233829A JP2014233829A JP6407672B2 JP 6407672 B2 JP6407672 B2 JP 6407672B2 JP 2014233829 A JP2014233829 A JP 2014233829A JP 2014233829 A JP2014233829 A JP 2014233829A JP 6407672 B2 JP6407672 B2 JP 6407672B2
- Authority
- JP
- Japan
- Prior art keywords
- contact pin
- contact
- semiconductor device
- manufacturing
- tip portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06716—Elastic
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07357—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with flexible bodies, e.g. buckling beams
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4885—Wire-like parts or pins
- H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
<半導体装置の実装構成>
半導体装置(半導体パッケージ)は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)(本明細書では、MOSFETをMOSトランジスタと呼ぶ場合もある)などの半導体素子を形成した半導体チップを含んでいる。半導体装置(半導体パッケージ)には、(1)半導体チップに形成されている半導体素子と外部回路とを電気的に接続するという機能や、(2)湿度や温度などの外部環境から半導体チップを保護し、振動や衝撃による破損や半導体チップの特性劣化を防止する機能がある。さらに、パッケージには、(3)半導体チップのハンドリングを容易にするといった機能や、(4)半導体チップの動作時における発熱を放散し、半導体素子の機能を最大限に発揮させる機能なども合わせ持っている。
図4は、QFPからなる半導体装置PKG2の実装構成を示す断面図である。図4に示すように、変形例における半導体装置PKG2は、チップ搭載部TABを有し、このチップ搭載部TAB上に、接着材ADH1を介して、半導体チップCHPが搭載されている。そして、半導体チップCHPに形成されているパッドPDは、リードLDとワイヤWで電気的に接続されている。ここで、半導体チップCHP、ワイヤW、チップ搭載部TABおよびリードLDの一部分(「インナー部」とも呼ぶ)は、封止体MRで封止されている一方、リードLDの他部分(「アウター部」とも呼ぶ)は、封止体MRの側面(上面と下面との間の面)から露出(突出)している。封止体MRから露出しているリードLDの他部分は、ガルウィング状に曲げ加工されており、特に、折り曲げられたリードLDの先端部は、水平面に対して傾斜するように加工されている。このとき、図4に示すように、本変形例における半導体装置PKG2では、折り曲げられたリードLDの先端部の下面が、請求項に記載されている「第1面」に対応する。したがって、本変形例における半導体装置PKG2の場合、リードLDの「第1面」は、水平面に対して傾斜しているということができる。一方、封止体MRの下面については、水平面とほぼ並行しているということができる。
次に、本実施の形態における半導体装置(被検査デバイス)の製造方法について説明する。図5は、本実施の形態における半導体装置の製造工程の流れを示すフローチャートである。
まず、例えば、本工程で準備されるリードフレームは、枠部(枠体)の内側に行列状に配置された複数のデバイス領域(製品領域)を備えている。そして、複数のデバイス領域のそれぞれには、吊りリードで支持されたチップ搭載部と、複数のリードとが形成されている。このように構成されたリードフレームは、金属からなり、例えば、銅を主成分とする金属から形成されている。
次に、図5に示すダイボンディング工程では、チップ搭載部上に半導体チップを搭載する。具体的に、半導体チップは、複数のパッドが形成された表面と、表面の反対側に位置する裏面とを有しており、チップ搭載部側に半導体チップの裏面を対向させた状態で、接着材であるダイボンド材を介して、チップ搭載部上に半導体チップが搭載される。この結果、チップ搭載部上に搭載された半導体チップは、複数のパッドが形成された表面が上を向くようにして、チップ搭載部上に配置されることになる。
続いて、図5に示すワイヤボンディング工程では、半導体チップの表面に形成された複数のパッドと、半導体チップの周囲に配置された複数のリードとを、複数のワイヤ(導電性部材)を介して、それぞれ電気的に接続する。
次に、図5に示すモールド工程では、半導体チップ、複数のワイヤ、および、複数のリードのそれぞれの一部を樹脂により封止して、封止体を形成する。具体的には、リードの下面が露出するように半導体チップを樹脂で封止して、封止体を形成する。すなわち、モールド工程においては、例えば、リードフレームに形成されている複数のデバイス領域のそれぞれに樹脂からなる封止体を形成し、半導体チップの全体、複数のワイヤの全体、および、複数のリードのそれぞれの一部分(インナーリード部)を樹脂により封止する。
続いて、図5に示すリード切断工程では、複数のリードのそれぞれを切断する。複数のリードは、例えば、切断金型を使用して、プレス加工によって切断することができる。
次に、図5に示すメッキ工程では、封止体を形成したリードフレームをメッキ液に投入する(浸す)。これにより、リードフレームのうち、封止体から露出する部分にメッキ膜(導体膜)が形成される。特に、リードの下面は、封止体から露出しているため、リードの下面にもメッキ膜が形成される。このように、本実施の形態では、封止体から露出するリードの下面にメッキ膜を形成することにより、後の実装工程(半田材を介して完成した半導体装置を実装基板上に搭載する工程)で使用する半田材の濡れ性を向上することができ、これによって、実装強度を確保することができる。なお、本実施の形態におけるメッキ工程で形成されるメッキ膜は、例えば、錫(Sn)を主成分とする半田材からなる。
続いて、図5に示す個片化工程では、チップ搭載部を支持する吊りリードを切断して、被検査デバイスをリードフレームの枠部から切り離す。これにより、被検査デバイスを取得することができる。吊りリードの切断方法としては、例えば、上述したリード切断工程と同様に、切断金型を使用したプレス加工により実施することができる。
次に、図5に示す検査工程では、例えば、被検査デバイスの電気的特性検査を実施して、予め定められた評価基準に適合する良品を選別する。そして、良品、すなわち、図1〜図3に示す半導体装置PKG1は出荷されて、実装基板に実装される。これに対し、評価基準に適合しなかった不適合品は、不適合の内容に応じて、修正処理や廃棄処理が実施される。
例えば、被検査デバイスの検査工程において、コンタクトピンは、リードの表面に形成された半田膜と直接接触することになる。この場合、大電流を流すリードの外観不良や、大電流を流すリードと接触するコンタクトピンの短寿命化が顕在化する。以下では、このメカニズムについて説明する。
図7は、本実施の形態における検査工程を説明する図である。図7に示すように、本実施の形態における検査工程では、ハンドラHDを使用することにより、被検査デバイスTDを位置決め治具JGに配置する。具体的には、図7において、リードLDの下面が樹脂で構成された封止体MRから露出しており、このリードLDの下面にコンタクトピンPINが接触するように、被検査デバイスTDが位置決め治具JGに配置される。すなわち、本実施の形態における検査工程では、被検査デバイスTDを位置決め治具JGにセットし、コンタクトピンPINをリードLDの下面(「第1面」)に接触させる。
次に、本実施の形態における特徴点について説明する。図11は、本実施の形態における検査工程で使用されるコンタクトピンPINの構成を示す模式図である。特に、図11(a)は、コンタクトピンPINの構成を示す上面図であり、(b)は、図11(a)の矢印の方向から見た側面図である。
本変形例1では、コンタクトピンPINが3つのコンタクトピンPIN1とコンタクトピンPIN2とコンタクトピンPIN3とから構成される例について説明する。図15(a)は、本変形例1におけるコンタクトピンPINの構成を示す平面図であり、図15(b)は、図15(a)の矢印の方向から見た側面図である。図15に示すように、コンタクトピンPINは、互いに独立したコンタクトピンPIN1〜PIN3から構成されている。具体的には、前記実施の形態の構成に加えて、本変形例1におけるコンタクトピンPINは、さらに、リードの第3部分に接触する先端部PTU3を備えるコンタクトピンPIN3を含み、このコンタクトピンPIN3は、支持部SPU3と、支持部SPU3と繋がる先端部PTU3とを有する。そして、この先端部PTU3の一部に高さの高い接触部CNT3が設けられている。
前記実施の形態では、半導体装置のパッケージ形態として、QFNとQFPを取り上げて説明したが、前記実施の形態における技術的思想は、これに限らず、例えば、SONやSOPなどのパッケージ形態からなる半導体装置にも幅広く適用することができる。
前記実施の形態では、半導体装置の封止構造として、個々の半導体装置に対して、個々の封止体を形成する、いわゆる個片モールド技術を使用する例について説明したが、前記実施の形態における技術的思想は、これに限らず、一括モールド技術(MAP:Mold Array Package)を使用した封止体を有する半導体装置にも適用することができる。
メッキ膜(半田材)は、実質的に鉛(Pb)を含まない、いわゆる鉛フリー半田を使用したメッキ膜に限らず、鉛(Pb)を含む半田材を使用してもよい。また、メッキ膜として、錫(Sn)にビスマス(Bi)を含有させた合金膜を使用してもよい。さらには、実装基板(マザーボード)に半導体装置を実装する実装工程における半田材の濡れ性を特に考慮する必要のない場合、必ずしも、リード(外部端子)の表面にメッキ膜を形成しなくてもよい。すなわち、本実施の形態における技術的思想は、リードの表面にメッキ膜が形成されている半導体装置だけに適用されるものではなく、リードの表面にメッキ膜が形成されていない半導体装置にも幅広く適用することができる。
さらに、前記実施の形態で説明した技術的思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することもできる。
以下の工程を含む半導体装置の検査方法:
(a)露出した第1面を有する外部端子を含む半導体装置を治具にセットし、コンタクトピンを前記外部端子の前記第1面に接触させる工程;
(b)前記(a)工程の後、前記コンタクトピンを介して前記外部端子に電流を流すことにより、前記半導体装置の電気特性を検査する工程、
ここで、
前記コンタクトピンは、前記外部端子の第1部分に接触する第1先端部を備える第1コンタクトピンと、前記外部端子の第2部分に接触する第2先端部を備える第2コンタクトピンと、から成り、
前記第1コンタクトピンは、第1支持部と、前記第1支持部に繋がる前記第1先端部と、を有し、
前記第2コンタクトピンは、第2支持部と、前記第2支持部に繋がる前記第2先端部と、を有し、
前記第1コンタクトピンの前記第1支持部および前記第2コンタクトピンの前記第2支持部は、封止体の下面と並行な第1方向に沿って並べて配置され、
前記第2コンタクトピンの前記第2先端部は、前記第1コンタクトピンの前記第1先端部から、前記封止体の下面と並行で、かつ、前記第1方向と交差する第2方向に沿ってずれている。
LD リード
MR 封止体
PIN コンタクトピン
PIN1 コンタクトピン
PIN2 コンタクトピン
PKG1 半導体装置(被検査デバイス)
PTU1 先端部
PTU2 先端部
SPU1 支持部
SPU2 支持部
Claims (15)
- 以下の工程を含む半導体装置の製造方法:
(a)半導体チップと外部端子とを電気的に接続する工程;
(b)前記(a)工程の後、前記外部端子の第1面が露出するように前記半導体チップを樹脂で封止して、封止体を形成する工程;
(c)前記(b)工程の後、前記半導体装置を治具にセットし、コンタクトピンを前記外部端子の前記第1面に接触させる工程;
(d)前記(c)工程の後、前記コンタクトピンを介して前記外部端子に電流を流すことにより、前記半導体装置の電気特性を検査する工程、
ここで、
前記コンタクトピンは、前記外部端子の第1部分に接触する第1先端部を備える第1コンタクトピンと、前記外部端子の第2部分に接触する第2先端部を備える第2コンタクトピンと、から成り、
前記第1コンタクトピンは、第1支持部と、前記第1支持部に繋がる前記第1先端部と、を有し、
前記第2コンタクトピンは、第2支持部と、前記第2支持部に繋がる前記第2先端部と、を有し、
前記第1コンタクトピンの前記第1支持部および前記第2コンタクトピンの前記第2支持部は、前記封止体の下面と並行な第1方向に沿って並べて配置され、
前記第2コンタクトピンの前記第2先端部は、前記第1コンタクトピンの前記第1先端部から、前記封止体の下面と並行で、かつ、前記第1方向と交差する第2方向に沿ってずれており、
前記(c)工程では、前記コンタクトピンを前記外部端子の前記第1面に接触させた後、前記第1支持部および前記第2支持部の延在方向に沿って、前記第1先端部および前記第2先端部を前記第1面上に擦りつけるワイピング動作を実施し、
前記第1コンタクトピンの前記第1先端部と前記第2コンタクトピンの前記第2先端部との前記第2方向のずれ量は、前記ワイピング動作のワイピング量の2倍以上である。 - 請求項1に記載の半導体装置の製造方法において、
前記封止体の下面と交差する方向における前記第1コンタクトピンの前記第1支持部の位置は、前記封止体の下面と交差する方向における前記第2コンタクトピンの前記第2支持部の位置と互いに等しい、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第2方向は、前記第1コンタクトピンの前記第1支持部の延在方向であり、かつ、前記第2コンタクトピンの前記第2支持部の延在方向である、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第1支持部の延在方向の長さと前記第2支持部の延在方向の長さとは、互いに異なる、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第1方向において、前記第1コンタクトピンの前記第1支持部と前記第2コンタクトピンの前記第2支持部とは、互いに離間して配置される、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
断面視において、前記第1支持部のうちの前記第1先端部が繋がる部分とは反対側の部分に繋がる第1湾曲部の曲率半径と、前記第2支持部のうちの前記第2先端部が繋がる部分とは反対側の部分に繋がる第2湾曲部の曲率半径は、互いに等しい、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第1先端部の形状と前記第2先端部の形状は、互いに等しい、半導体装置の製造方法。 - 請求項7に記載の半導体装置の製造方法において、
前記封止体の下面と交差する方向における前記第1先端部の位置と前記封止体の下面と交差する方向における前記第2先端部の位置は、互いに等しい、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記コンタクトピンは、さらに、前記外部端子の第3部分に接触する第3先端部を備える第3コンタクトピンを含み、
前記第3コンタクトピンは、第3支持部と、前記第3支持部と繋がる前記第3先端部と、を有し、
前記第1コンタクトピンの前記第1支持部と前記第2コンタクトピンの前記第2支持部と前記第3コンタクトピンの前記第3支持部とは、前記第1方向に沿って並べて配置され、
前記第3コンタクトピンの前記第3先端部は、前記第2コンタクトピンの前記第2先端部から、前記第2方向に沿ってずれている、半導体装置の製造方法。 - 請求項9に記載の半導体装置の製造方法において、
前記第1コンタクトピンの前記第1先端部と前記第3コンタクトピンの前記第3先端部とは、前記第2方向の位置が互いに等しい、半導体装置の製造方法。 - 以下の工程を含む半導体装置の製造方法:
(a)半導体チップと外部端子とを電気的に接続する工程;
(b)前記(a)工程の後、前記外部端子の第1面が露出するように前記半導体チップを樹脂で封止して、封止体を形成する工程;
(c)前記(b)工程の後、前記外部端子の前記第1面に導体膜を形成する工程;
(d)前記(c)工程の後、前記半導体装置を治具にセットし、コンタクトピンを前記導体膜に接触させる工程;
(e)前記(d)工程の後、前記コンタクトピンを介して前記外部端子に電流を流すことにより、前記半導体装置の電気特性を検査する工程、
ここで、
前記コンタクトピンは、前記外部端子の第1部分に接触する第1先端部を備える第1コンタクトピンと、前記外部端子の第2部分に接触する第2先端部を備える第2コンタクトピンと、から成り、
前記第1コンタクトピンは、第1支持部と、前記第1支持部に繋がる前記第1先端部と、を有し、
前記第2コンタクトピンは、第2支持部と、前記第2支持部に繋がる前記第2先端部と、を有し、
前記第1コンタクトピンの前記第1支持部および前記第2コンタクトピンの前記第2支持部は、前記封止体の下面と並行な第1方向に沿って並べて配置され、
前記第2コンタクトピンの前記第2先端部は、前記第1コンタクトピンの前記第1先端部から、前記封止体の下面と並行で、かつ、前記第1方向と交差する第2方向に沿ってずれており、
前記(d)工程では、前記コンタクトピンを前記外部端子の前記第1面に接触させた後、前記第1支持部および前記第2支持部の延在方向に沿って、前記第1先端部および前記第2先端部を前記第1面上に擦りつけるワイピング動作を実施し、
前記第1コンタクトピンの前記第1先端部と前記第2コンタクトピンの前記第2先端部との前記第2方向のずれ量は、前記ワイピング動作のワイピング量の2倍以上である。 - 請求項11に記載の半導体装置の製造方法において、
前記導体膜は、半田膜である、半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法において、
前記第2方向は、前記第1コンタクトピンの前記第1支持部の延在方向であり、かつ、前記第2コンタクトピンの前記第2支持部の延在方向である、半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法において、
前記第1支持部の延在方向の長さと前記第2支持部の延在方向の長さとは、互いに異なる、半導体装置の製造方法。 - 請求項11に記載の半導体装置の製造方法において、
断面視において、前記第1支持部のうちの前記第1先端部が繋がる部分とは反対側の部分に繋がる第1湾曲部の曲率半径と、前記第2支持部のうちの前記第2先端部が繋がる部分とは反対側の部分に繋がる第2湾曲部の曲率半径は、互いに等しい、半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014233829A JP6407672B2 (ja) | 2014-11-18 | 2014-11-18 | 半導体装置の製造方法 |
US14/929,252 US9515000B2 (en) | 2014-11-18 | 2015-10-30 | Method for manufacturing semiconductor device |
EP15194183.8A EP3023796B1 (en) | 2014-11-18 | 2015-11-11 | Method for manufacturing semiconductor device |
TW104137259A TW201629511A (zh) | 2014-11-18 | 2015-11-12 | 半導體裝置之製造方法 |
KR1020150161691A KR20160059447A (ko) | 2014-11-18 | 2015-11-18 | 반도체 장치의 제조 방법 |
CN201510794281.7A CN105609441A (zh) | 2014-11-18 | 2015-11-18 | 用于制造半导体装置的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014233829A JP6407672B2 (ja) | 2014-11-18 | 2014-11-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016099136A JP2016099136A (ja) | 2016-05-30 |
JP6407672B2 true JP6407672B2 (ja) | 2018-10-17 |
Family
ID=54542038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014233829A Active JP6407672B2 (ja) | 2014-11-18 | 2014-11-18 | 半導体装置の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9515000B2 (ja) |
EP (1) | EP3023796B1 (ja) |
JP (1) | JP6407672B2 (ja) |
KR (1) | KR20160059447A (ja) |
CN (1) | CN105609441A (ja) |
TW (1) | TW201629511A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7397567B2 (ja) * | 2017-12-20 | 2023-12-13 | 富士通オプティカルコンポーネンツ株式会社 | 光変調器及び光モジュール |
US11740259B1 (en) * | 2022-02-24 | 2023-08-29 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0758170A (ja) * | 1993-08-10 | 1995-03-03 | Hitachi Ltd | 面実装型半導体装置の電気特性の検査方法及びその実施装置 |
EP1408337A3 (en) * | 1994-11-15 | 2007-09-19 | FormFactor, Inc. | Probe card assembly |
JPH1073634A (ja) | 1996-08-29 | 1998-03-17 | Nec Kyushu Ltd | Icソケット及びicソケットを用いたicのテスト方 法 |
US6293814B1 (en) * | 1997-08-07 | 2001-09-25 | Yin Leong Tan | Socket contact with kelvin contact for testing integrated circuit devices |
JPH11260513A (ja) | 1998-03-13 | 1999-09-24 | Ricoh Co Ltd | Icソケット |
JP3956328B2 (ja) | 1998-04-13 | 2007-08-08 | 株式会社エンプラス | Icソケット |
US6255126B1 (en) * | 1998-12-02 | 2001-07-03 | Formfactor, Inc. | Lithographic contact elements |
JP2002531915A (ja) * | 1998-12-02 | 2002-09-24 | フォームファクター,インコーポレイテッド | リソグラフィ接触要素 |
US6888362B2 (en) * | 2000-11-09 | 2005-05-03 | Formfactor, Inc. | Test head assembly for electronic components with plurality of contoured microelectronic spring contacts |
JP3696448B2 (ja) * | 1999-09-02 | 2005-09-21 | 矢崎総業株式会社 | 電流検出器 |
JP2001153886A (ja) * | 1999-11-26 | 2001-06-08 | Mitsubishi Electric Corp | プローブカード、及びこれを備えたテスト装置 |
ITMI20012574A1 (it) * | 2001-12-06 | 2003-06-06 | Technoprobe S R L | Sonda di contattatura per una testa di misura |
EP1518127B1 (de) * | 2002-07-01 | 2006-08-09 | Infineon Technologies AG | Testvorrichtung für bauteile integrierter schaltungen |
US8988091B2 (en) * | 2004-05-21 | 2015-03-24 | Microprobe, Inc. | Multiple contact probes |
US20070075717A1 (en) * | 2005-09-14 | 2007-04-05 | Touchdown Technologies, Inc. | Lateral interposer contact design and probe card assembly |
DE102006037904B4 (de) * | 2006-08-11 | 2008-12-11 | Ictest Gmbh | Kontaktierungseinheit für elektronische Bauelemente |
TWI326359B (en) * | 2007-03-28 | 2010-06-21 | Nanya Technology Corp | Tester and sturcture of probe thereof |
US7514948B2 (en) * | 2007-04-10 | 2009-04-07 | Microprobe, Inc. | Vertical probe array arranged to provide space transformation |
DE102007058365C5 (de) * | 2007-12-03 | 2018-08-09 | Ictest Gmbh | Kontaktierungseinheit zur Kontaktierung von Anschlusskontakten elektronischer Bauelemente |
US20110285416A1 (en) * | 2008-06-30 | 2011-11-24 | Petersen Dirch H | Multi-point probe for testing electrical properties and a method of producing a multi-point probe |
US8441272B2 (en) * | 2008-12-30 | 2013-05-14 | Stmicroelectronics S.R.L. | MEMS probe for probe cards for integrated circuits |
JP2010175507A (ja) * | 2009-02-02 | 2010-08-12 | Micronics Japan Co Ltd | 電気的接続装置 |
EP2422205B1 (en) * | 2009-04-21 | 2019-09-18 | JohnsTech International Corporation | Electrically conductive kelvin contacts for microcircuit tester |
JP2011141126A (ja) * | 2010-01-05 | 2011-07-21 | Toshiba Corp | プローブカード |
US8441275B1 (en) * | 2010-01-14 | 2013-05-14 | Tapt Interconnect, LLC | Electronic device test fixture |
IT1399906B1 (it) * | 2010-04-28 | 2013-05-09 | Technoprobe Spa | Metodo per la pulitura di una piazzola di contatto di una microstruttura e relative sonda di contatto a sbalzo e testa di misura a sonde a sbalzo [cantilever]. |
SG193040A1 (en) * | 2012-02-21 | 2013-09-30 | Test Max Mfg Pte Ltd | Test socket with hook-like pin contact edge |
JP5868239B2 (ja) * | 2012-03-27 | 2016-02-24 | 株式会社日本マイクロニクス | プローブ及びプローブカード |
WO2014073368A1 (ja) * | 2012-11-07 | 2014-05-15 | オムロン株式会社 | 接続端子およびこれを用いた導通検査器具 |
ITMI20122023A1 (it) * | 2012-11-28 | 2014-05-29 | Technoprobe Spa | Sonda di contatto a sbalzo [cantilever] per una testa di misura |
JP2014167693A (ja) | 2013-02-28 | 2014-09-11 | Kddi Corp | 複数カメラを用いた奥行き推定装置 |
JP6234441B2 (ja) * | 2013-04-11 | 2017-11-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
TWI564571B (zh) * | 2014-11-14 | 2017-01-01 | Mpi Corp | Cantilever high frequency probe card |
-
2014
- 2014-11-18 JP JP2014233829A patent/JP6407672B2/ja active Active
-
2015
- 2015-10-30 US US14/929,252 patent/US9515000B2/en active Active
- 2015-11-11 EP EP15194183.8A patent/EP3023796B1/en active Active
- 2015-11-12 TW TW104137259A patent/TW201629511A/zh unknown
- 2015-11-18 CN CN201510794281.7A patent/CN105609441A/zh active Pending
- 2015-11-18 KR KR1020150161691A patent/KR20160059447A/ko unknown
Also Published As
Publication number | Publication date |
---|---|
TW201629511A (zh) | 2016-08-16 |
US9515000B2 (en) | 2016-12-06 |
EP3023796B1 (en) | 2019-05-22 |
CN105609441A (zh) | 2016-05-25 |
JP2016099136A (ja) | 2016-05-30 |
KR20160059447A (ko) | 2016-05-26 |
EP3023796A1 (en) | 2016-05-25 |
US20160141215A1 (en) | 2016-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9385072B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP5272191B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8704342B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
JP6234441B2 (ja) | 半導体装置の製造方法 | |
US9368432B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
WO2017002268A1 (ja) | 半導体装置の製造方法および半導体装置 | |
US9029995B2 (en) | Semiconductor device and method of manufacturing the same | |
CN104916618B (zh) | 半导体器件 | |
JP7089388B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4146290B2 (ja) | 半導体装置 | |
JP6147588B2 (ja) | 半導体装置 | |
JP2013239740A (ja) | 半導体装置 | |
JP6407672B2 (ja) | 半導体装置の製造方法 | |
JP2012109435A (ja) | 半導体装置の製造方法 | |
US20130256920A1 (en) | Semiconductor device | |
JP2014082385A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2004063616A (ja) | リードフレーム、これを用いた半導体装置の製造方法および小型素子の電気特性検査方法 | |
JP2008235557A (ja) | リードフレームおよび半導体装置 | |
JP6357386B2 (ja) | 半導体装置の製造方法 | |
JP2008258289A (ja) | 半導体チップ支持体およびそれを用いた半導体装置の製造方法 | |
JP6416055B2 (ja) | 半導体装置 | |
CN117497522A (zh) | 半导体装置以及半导体装置的制造方法 | |
JP2011029492A (ja) | 電力用半導体装置 | |
JP2019075474A (ja) | 半導体装置の製造方法 | |
JP2006013391A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180919 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6407672 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |