JP6407672B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6407672B2
JP6407672B2 JP2014233829A JP2014233829A JP6407672B2 JP 6407672 B2 JP6407672 B2 JP 6407672B2 JP 2014233829 A JP2014233829 A JP 2014233829A JP 2014233829 A JP2014233829 A JP 2014233829A JP 6407672 B2 JP6407672 B2 JP 6407672B2
Authority
JP
Japan
Prior art keywords
contact pin
contact
semiconductor device
manufacturing
tip portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014233829A
Other languages
English (en)
Other versions
JP2016099136A (ja
Inventor
稔二 石井
稔二 石井
尚宏 槇平
尚宏 槇平
岩崎 秀和
秀和 岩崎
潤 松橋
潤 松橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014233829A priority Critical patent/JP6407672B2/ja
Priority to US14/929,252 priority patent/US9515000B2/en
Priority to EP15194183.8A priority patent/EP3023796B1/en
Priority to TW104137259A priority patent/TW201629511A/zh
Priority to KR1020150161691A priority patent/KR20160059447A/ko
Priority to CN201510794281.7A priority patent/CN105609441A/zh
Publication of JP2016099136A publication Critical patent/JP2016099136A/ja
Application granted granted Critical
Publication of JP6407672B2 publication Critical patent/JP6407672B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07357Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with flexible bodies, e.g. buckling beams
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4885Wire-like parts or pins
    • H01L21/4889Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、例えば、半導体装置の電気特性を検査する工程を含む半導体装置の製造方法に関する。
特開平11−260513号公報(特許文献1)には、例えば、特許文献1の図5に示すように、先端部に互いに高さの異なる突起部を形成したコンタクトピンを使用して、半導体装置の電気特性の検査を実施する形態が記載されている。
特開平10−73634号公報(特許文献2)には、例えば、特許文献2の図3に示すように、鉛直方向に沿って並べて配置されたコンタクトピンを使用して、半導体装置の電気特性の検査を実施する形態が記載されている。
特開平11−297442号公報(特許文献3)には、例えば、特許文献3の図6に示すように、鉛直方向に沿って並べて配置されたコンタクトピンを使用して、半導体装置の電気特性の検査を実施する形態が記載されている。
国際公開第2014/167693号(特許文献4)には、ソケット端子の先端部に複数の突起部を設けることにより、大電流を流すリードとソケット端子との接触を複数の突起部による多点接触とする形態が記載されている。
特開平11−260513号公報 特開平10−73634号公報 特開平11−297442号公報 国際公開第2014/167693号
パワー半導体装置のように、その検査工程において大きな電流を流す場合、例えば、特許文献4に示すように、被検査デバイス(被検査体)の外部端子(リード)と接触する部分に複数の接触部(突起部、凸部)を有するコンタクトピンを用いることが考えられる。これにより、1箇所(1点)でしか外部端子とコンタクトピンとが接触しない場合に比べて、電流を分散させることができる。言い換えると、1つの接触箇所に流れる電流の電流値を減らすことができる。この結果、例えば、特許文献4に記載されているように、電流分散効果によって、コンタクトピンにおけるスパークの発生を抑制することができ、これによって、コンタクトピンの寿命を確保することができる。
ところが、複数の接触部を、いわゆる板バネ構造のコンタクトピンに対して採用する場合、各接触部の高さを十分に調整する必要がある。具体的には、板バネ構造のコンタクトピンを用いた検査工程では、コンタクトピンが撓む。すなわち、コンタクトピンの先端部は、被検査デバイスの外部端子をコンタクトピンに接触させる際の荷重(垂直荷重)により、外部端子が接触する前の位置から移動する。この結果、コンタクトピンの先端部に複数の接触部を設ける形状を採用する場合、コンタクトピンが撓んだ状態であっても、複数の接触部が被検査デバイスの外部端子に確実に接触するようにコンタクトピンの各接触部の高さを調整しなければならない。つまり、コンタクトピンの先端部に複数の接触部を設ける構成の場合、電流分散によるコンタクトピンの寿命の向上を実効的に図るためには、高い加工精度が要求されることから、製造容易性の観点から改善の余地が存在する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態における半導体装置の製造方法は、以下に示す構造のコンタクトピンを使用した半導体装置の検査工程を含む。すなわち、第1コンタクトピンの第1支持部および第2コンタクトピンの第2支持部が水平面内の第1方向に沿って並べて配置され、かつ、第2コンタクトピンの第2先端部が第1コンタクトピンの第1先端部から、第1方向と交差する水平面内の第2方向に沿ってずれている構成のコンタクトピンを採用して、半導体装置の検査工程を実施する。
一実施の形態によれば、コンタクトピンの製造容易性の向上を図りながら、外部端子へのコンタクトピンによる多点接触の確実性を向上することができる。
実施の形態における半導体装置の実装構成を示す図であり、半導体装置を上面から見た平面図である。 実施の形態における半導体装置を下面から見た平面図である。 図1のA−A線で切断した断面図である。 QFPからなる半導体装置の実装構成を示す断面図である。 実施の形態における半導体装置の製造工程の流れを示すフローチャートである。 リードの外観不良や、コンタクトピンの短寿命化が引き起こされるメカニズムを説明するフローチャートである。 実施の形態における検査工程を説明する図である。 リードとコンタクトピンとの接続態様を拡大して示す図である。 被検査デバイスを押圧した状態を示す断面図である。 押圧時におけるリードとコンタクトピンとの接続態様を拡大して示す図である。 (a)は、コンタクトピンの構成を示す上面図であり、(b)は、(a)の矢印の方向から見た側面図である。 (a)は、実施の形態における検査工程を多数回実施することにより、コンタクトピンに半田材が付着した状態を示す上面図であり、(b)は、(a)の矢印の方向から見た側面図である。 図2の領域ARを拡大して示す図である。 2つのコンタクトピンを垂直方向(z方向)に沿って並べて配置する関連技術の構成を示す模式図である。 (a)は、変形例1におけるコンタクトピンの構成を示す平面図であり、(b)は、(a)の矢印の方向から見た側面図である。 (a)は、変形例1における検査工程を多数回実施することにより、コンタクトピンに半田材が付着した状態を示す上面図であり、(b)は、(a)の矢印の方向から見た側面図である。 変形例1におけるコンタクトピンをリードに接触させる結果、リードに形成される痕跡を模式的に示す平面図である。 関連技術において、コンタクトピンの一部がリードからはみ出すことを模式的に示す図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
(実施の形態)
<半導体装置の実装構成>
半導体装置(半導体パッケージ)は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)(本明細書では、MOSFETをMOSトランジスタと呼ぶ場合もある)などの半導体素子を形成した半導体チップを含んでいる。半導体装置(半導体パッケージ)には、(1)半導体チップに形成されている半導体素子と外部回路とを電気的に接続するという機能や、(2)湿度や温度などの外部環境から半導体チップを保護し、振動や衝撃による破損や半導体チップの特性劣化を防止する機能がある。さらに、パッケージには、(3)半導体チップのハンドリングを容易にするといった機能や、(4)半導体チップの動作時における発熱を放散し、半導体素子の機能を最大限に発揮させる機能なども合わせ持っている。
半導体装置(半導体パッケージ)の構造(形態)には、例えば、BGA(Ball Grid Array)やQFP(Quad Flat Package)やQFN(Quad Flat Non-leaded Package)などのように様々な種類がある。このような多様なパッケージ形態のうち、例えば、本実施の形態では、QFNからなる半導体装置の実装構成について、図面を参照しながら説明する。
図1は、本実施の形態における半導体装置PKG1の実装構成を示す図であり、半導体装置PKG1を上面(表面)から見た平面図である。図1に示すように、本実施の形態における半導体装置PKG1は、略矩形形状をした封止体(樹脂)MRで覆われている。
次に、図2は、本実施の形態における半導体装置PKG1を下面(裏面)から見た平面図である。図2に示すように、半導体装置PKG1の裏面も封止体MRで覆われているが、この封止体MRからチップ搭載部TABが露出している。このようにチップ搭載部TABが半導体装置PKG1の裏面から露出していることにより、半導体装置PKG1の放熱効率を向上させることができる。また、略矩形形状をした半導体装置PKG1の外周領域(外周部)には、複数のリードLDのそれぞれの一部(下面、実装面)も露出している。ここで、本明細書では、リードLDを外部端子と呼ぶ場合がある。
続いて、本実施の形態における半導体装置PKG1の内部構造について説明する。図3は、図1のA−A線で切断した断面図である。図3に示すように、チップ搭載部TAB上には、接着材ADH1を介して、半導体チップCHPが搭載されている。また、チップ搭載部TABから離間してリードLDが配置されており、半導体チップCHPに形成されているパッドPDとリードLDとは、導電性部材からなるワイヤWで電気的に接続されている。そして、半導体チップCHP、ワイヤW、チップ搭載部TABの一部およびリードLDの一部は、封止体MRで覆われている。このとき、チップ搭載部TABの下面は、封止体MRの下面(裏面、実装面)から露出しており、リードLDの下面も封止体MRの下面(裏面、実装面)から露出している。そして、封止体MRから露出しているチップ搭載部TABの下面と、封止体MRから露出しているリードLDの下面とには、半田膜SFが形成されている。
ここで、本実施の形態における半導体装置PKG1では、封止体MRから露出しているリードLDの下面が、請求項に記載されている「第1面」に対応する。本実施の形態における半導体装置PKG1の場合、リードLDの下面(「第1面」)は、水平面と並行しているということができる。また、封止体MRの下面についても、水平面とほぼ並行しているということができる。
以上のようにして、本実施の形態における半導体装置PKG1が実装構成されていることになる。なお、本実施の形態では、QFNからなる半導体装置PKG1の実装構成について説明しているが、本実施の形態における技術的思想は、QFNからなる半導体装置PKG1に限らず適用できるため、以下では、本実施の形態の変形例として、QFPからなる半導体装置の実装構成についても説明する。
<変形例>
図4は、QFPからなる半導体装置PKG2の実装構成を示す断面図である。図4に示すように、変形例における半導体装置PKG2は、チップ搭載部TABを有し、このチップ搭載部TAB上に、接着材ADH1を介して、半導体チップCHPが搭載されている。そして、半導体チップCHPに形成されているパッドPDは、リードLDとワイヤWで電気的に接続されている。ここで、半導体チップCHP、ワイヤW、チップ搭載部TABおよびリードLDの一部分(「インナー部」とも呼ぶ)は、封止体MRで封止されている一方、リードLDの他部分(「アウター部」とも呼ぶ)は、封止体MRの側面(上面と下面との間の面)から露出(突出)している。封止体MRから露出しているリードLDの他部分は、ガルウィング状に曲げ加工されており、特に、折り曲げられたリードLDの先端部は、水平面に対して傾斜するように加工されている。このとき、図4に示すように、本変形例における半導体装置PKG2では、折り曲げられたリードLDの先端部の下面が、請求項に記載されている「第1面」に対応する。したがって、本変形例における半導体装置PKG2の場合、リードLDの「第1面」は、水平面に対して傾斜しているということができる。一方、封止体MRの下面については、水平面とほぼ並行しているということができる。
<半導体装置(被検査デバイス)の製造方法>
次に、本実施の形態における半導体装置(被検査デバイス)の製造方法について説明する。図5は、本実施の形態における半導体装置の製造工程の流れを示すフローチャートである。
1.基材(リードフレーム)準備工程(S101)
まず、例えば、本工程で準備されるリードフレームは、枠部(枠体)の内側に行列状に配置された複数のデバイス領域(製品領域)を備えている。そして、複数のデバイス領域のそれぞれには、吊りリードで支持されたチップ搭載部と、複数のリードとが形成されている。このように構成されたリードフレームは、金属からなり、例えば、銅を主成分とする金属から形成されている。
ここで、本明細書でいう「主成分」とは、部材を構成する構成材料のうち、最も多く含まれている材料成分のことをいい、例えば、「銅を主成分とする材料」とは、部材の材料が銅を最も多く含んでいることを意味している。本明細書で「主成分」という言葉を使用する意図は、例えば、部材が基本的に銅から構成されているが、その他に不純物を含む場合を排除するものではないことを表現するために使用している。
2.ダイボンディング工程(S102)
次に、図5に示すダイボンディング工程では、チップ搭載部上に半導体チップを搭載する。具体的に、半導体チップは、複数のパッドが形成された表面と、表面の反対側に位置する裏面とを有しており、チップ搭載部側に半導体チップの裏面を対向させた状態で、接着材であるダイボンド材を介して、チップ搭載部上に半導体チップが搭載される。この結果、チップ搭載部上に搭載された半導体チップは、複数のパッドが形成された表面が上を向くようにして、チップ搭載部上に配置されることになる。
3.ワイヤボンディング工程(S103)
続いて、図5に示すワイヤボンディング工程では、半導体チップの表面に形成された複数のパッドと、半導体チップの周囲に配置された複数のリードとを、複数のワイヤ(導電性部材)を介して、それぞれ電気的に接続する。
ワイヤボンディング工程では、ワイヤボンディングツールを使用することにより、例えば、金(Au)や銅(Cu)などの金属材料からなるワイヤの一端部を半導体チップのパッドと接合し、ワイヤの他端部をリード(インナーリード部)と接合する。この接合方式としては、例えば、接合部に超音波を印加して金属結合を形成する方式や、熱圧着を利用する方式や、超音波と熱圧着とを併用する方式などが存在する。
4.モールド工程(S104)
次に、図5に示すモールド工程では、半導体チップ、複数のワイヤ、および、複数のリードのそれぞれの一部を樹脂により封止して、封止体を形成する。具体的には、リードの下面が露出するように半導体チップを樹脂で封止して、封止体を形成する。すなわち、モールド工程においては、例えば、リードフレームに形成されている複数のデバイス領域のそれぞれに樹脂からなる封止体を形成し、半導体チップの全体、複数のワイヤの全体、および、複数のリードのそれぞれの一部分(インナーリード部)を樹脂により封止する。
5.リード切断工程(S105)
続いて、図5に示すリード切断工程では、複数のリードのそれぞれを切断する。複数のリードは、例えば、切断金型を使用して、プレス加工によって切断することができる。
6.メッキ工程(S106)
次に、図5に示すメッキ工程では、封止体を形成したリードフレームをメッキ液に投入する(浸す)。これにより、リードフレームのうち、封止体から露出する部分にメッキ膜(導体膜)が形成される。特に、リードの下面は、封止体から露出しているため、リードの下面にもメッキ膜が形成される。このように、本実施の形態では、封止体から露出するリードの下面にメッキ膜を形成することにより、後の実装工程(半田材を介して完成した半導体装置を実装基板上に搭載する工程)で使用する半田材の濡れ性を向上することができ、これによって、実装強度を確保することができる。なお、本実施の形態におけるメッキ工程で形成されるメッキ膜は、例えば、錫(Sn)を主成分とする半田材からなる。
7.個片化(吊りリード切断)工程(S107)
続いて、図5に示す個片化工程では、チップ搭載部を支持する吊りリードを切断して、被検査デバイスをリードフレームの枠部から切り離す。これにより、被検査デバイスを取得することができる。吊りリードの切断方法としては、例えば、上述したリード切断工程と同様に、切断金型を使用したプレス加工により実施することができる。
ここで、個片化工程によって取得される被検査デバイスは、図1〜図3に示す半導体装置PKG1と同じ構造物である。ただし、個片化工程によって取得される被検査デバイスは、検査工程を実施する前の状態なので、検査前と検査後の半導体装置の状態を区別するため、本実施の形態では、検査前の半導体装置は、被検査デバイスとして説明する。一方、検査後の半導体装置は、半導体装置PKG1として説明する。
8.検査工程(S108)
次に、図5に示す検査工程では、例えば、被検査デバイスの電気的特性検査を実施して、予め定められた評価基準に適合する良品を選別する。そして、良品、すなわち、図1〜図3に示す半導体装置PKG1は出荷されて、実装基板に実装される。これに対し、評価基準に適合しなかった不適合品は、不適合の内容に応じて、修正処理や廃棄処理が実施される。
被検査デバイスの電気的特性検査を実施する検査工程においては、被検査デバイスを検査治具にセットした後、被検査デバイスのリードにコンタクトピンを接触させて、コンタクトピンから被検査デバイスのリードに大きな電流を流すことが行なわれる。このような検査工程について本発明者が検討したところ、コンタクトピンの寿命を向上する観点から改善の余地が存在することが明らかになった。そこで、以下では、まず、検査工程に存在する改善の余地について説明した後、この改善の余地に対する工夫を施した本実施の形態における技術的思想について説明することにする。
<検査工程に存在する改善の余地>
例えば、被検査デバイスの検査工程において、コンタクトピンは、リードの表面に形成された半田膜と直接接触することになる。この場合、大電流を流すリードの外観不良や、大電流を流すリードと接触するコンタクトピンの短寿命化が顕在化する。以下では、このメカニズムについて説明する。
図6は、リードの外観不良や、コンタクトピンの短寿命化が引き起こされるメカニズムを説明するフローチャートである。まず、図6に示すように、リードとコンタクトピンとの間に大電流を流すと、大電流を流すことによるジュール熱の発生によって、リードとコンタクトピンとの間の接触部の温度が上昇する(S201)。そして、接触部の温度が上昇すると、リードに形成された半田膜が軟化し(S202)、コンタクトピンへ半田材が付着する(S203)。その後、コンタクトピンに付着した半田材は酸化する(S204)。この結果、リードとコンタクトピンとの間の接触抵抗が増大する(S205)。このとき、複数のコンタクトピンにおいては、半田材の付着量が異なり、かつ、半田の酸化状態にもばらつきが存在する。このため、リードとコンタクトピンとの間の接触抵抗には、ばらつきが生じる。この結果、接触抵抗の低いコンタクトピンに優先的に電流が流れる。すなわち、1ピン当たりに流れる電流値が増大し(S206)、これによって、さらに、リードとコンタクトピンとの間の接触部の温度が上昇する(S207)。
このような過程が繰り返されることにより、リードに形成されている半田膜が溶融し、溶融した半田材が、リードと接触しているコンタクトピンによって排斥される。特に、板バネ構造のコンタクトピンを採用する場合には、リードとの接触面積が大きいことに加え、検査工程における押圧時の荷重によりコンタクトピンが撓んで、リードの表面(封止体からの露出面)上をリードの延在方向に沿って滑走するために、溶融した半田材の排斥量も多くなる。この結果、例えば、リードから半田材がはみ出し、いわゆる半田ひげが生じ、リードの外観不良が引き起こされることになる。さらに、半導体装置の小型化に伴って、例えば、隣り合うリード間の距離が小さくなると、半田ひげを介して、隣り合うリードが短絡する可能性も大きくなる。
一方、コンタクトピンにおいては、半田材が付着し、付着した半田材が酸化することにより、コンタクトピンの表面は絶縁膜で被覆される状態に近くなる。そして、この状態で、コンタクトピンに流れる電流が増加すると、絶縁膜が絶縁破壊を起こして、スパークが発生すると考えられる。このようなスパークの発生によって、コンタクトピンの先端部が消失すると推測され、コンタクトピンの寿命が短くなってしまうと考えられる。
以上のようなメカニズムによって、大電流を流す検査工程においては、被検査デバイスの外観不良や、ソケット端子の短寿命化が顕在化しやすくなることがわかる。このことから、大電流を流す検査工程においては、改善の余地が存在する。
ここで、上述したメカニズムを考慮して、大電流を流しても、ジュール熱の発生をなるべく抑制する観点から、例えば、被検査デバイスのリードと接触する部分に複数の突起部を有するコンタクトピンを用いることが考えられる。これにより、1箇所(1点)でしかリードとコンタクトピンとが接触しない場合に比べて、電流を分散させることができる。言い換えると、1つの接触箇所に流れる電流の電流値を減らすことができる。この結果、電流分散効果によって、コンタクトピンにおけるスパークの発生を抑制することができ、これによって、コンタクトピンの寿命を確保することができると考えられる。
ところが、複数の突起部を、いわゆる板バネ構造のコンタクトピンに対して採用する場合、各突起部の高さを十分に調整する必要がある。具体的には、板バネ構造のコンタクトピンを用いた検査工程では、コンタクトピンが撓む。すなわち、コンタクトピンの先端部は、被検査デバイスのリードをコンタクトピンに接触させる際の荷重(垂直荷重)により、リードが接触する前の位置から移動する。この結果、コンタクトピンの先端部に複数の突起部を設ける形状を採用する場合、コンタクトピンが撓んだ状態であっても、複数の突起部が被検査デバイスのリードに確実に接触するようにコンタクトピンの各突起部の高さを調整しなければならない。つまり、コンタクトピンの先端部に複数の突起部を設ける構成の場合、電流分散効果が期待されるものの、電流分散によるコンタクトピンの寿命の向上を実効的に図るためには、高い加工精度が要求されることから、製造容易性の観点から改善の余地が存在するのである。
そこで、本実施の形態では、上述した改善の余地に対する工夫を施している。以下に、この工夫を施した本実施の形態における技術的思想について説明することにする。
<実施の形態における検査工程>
図7は、本実施の形態における検査工程を説明する図である。図7に示すように、本実施の形態における検査工程では、ハンドラHDを使用することにより、被検査デバイスTDを位置決め治具JGに配置する。具体的には、図7において、リードLDの下面が樹脂で構成された封止体MRから露出しており、このリードLDの下面にコンタクトピンPINが接触するように、被検査デバイスTDが位置決め治具JGに配置される。すなわち、本実施の形態における検査工程では、被検査デバイスTDを位置決め治具JGにセットし、コンタクトピンPINをリードLDの下面(「第1面」)に接触させる。
このとき、図7に示すように、1つのリードLDに接触させるコンタクトピンPINは、コンタクトピンPIN1とコンタクトピンPIN2とから構成されている。コンタクトピンPIN1は、湾曲部BDU1と接続する支持部SPU1と支持部SPU1の先端に設けられた先端部PTU1から構成されている。同様に、図7では、図示されないが、コンタクトピンPIN2も、湾曲部BDU1と同様の構造から構成されている湾曲部(図7では、湾曲部BDU1に重なって見えない)を有し、この湾曲部と接続される支持部(図7では、支持部SPU1と重なって見えない)と、この支持部の先端に設けられた先端部PTU2とから構成されている。
そして、被検査デバイスTDのリードLDとコンタクトピンPINとの接触は、リードLDとコンタクトピンPIN1の先端部PTU1との接触(第1接触)と、リードLDとコンタクトピンPIN2の先端部PTU2との接触(第2接触)により実現される。すなわち、本実施の形態において、被検査デバイスTDのリードLDとコンタクトピンPINとの接触は2点接触となっている。つまり、本実施の形態における検査工程においては、互いに独立した湾曲部と支持部と先端部とから構成される一対のコンタクトピンPIN1とコンタクトピンPIN2とからなるコンタクトピンPINを使用して、被検査デバイスTDのリードLDとコンタクトピンPINとの2点接触が実現される。
図8は、リードLDとコンタクトピンPINとの接続態様を拡大して示す図である。図8に示すように、封止体MRから露出しているリードLDには、本実施の形態に特有のコンタクトピンPINが接触している。具体的には、コンタクトピンPINは、一対のコンタクトピンPIN1とコンタクトピンPIN2とを備えており、コンタクトピンPIN1の先端部PTU1とリードLDの下面に形成されている半田膜SFとが、リードLDの第1部分で接触しているとともに、コンタクトピンPIN2の先端部PTU2とリードLDの下面に形成されている半田膜SFとが、リードLDの第2部分で接触している。
すなわち、本実施の形態において、コンタクトピンPINは、リードLDの第1部分に接触する先端部PTU1を備えるコンタクトピンPIN1と、リードLDの第2部分に接触する先端部PTU2を備えるコンタクトピンPIN2とを含む。そして、コンタクトピンPIN1は、支持部SPU1と、支持部SPU1に繋がる先端部PTU1とを有し、かつ、コンタクトピンPIN2は、支持部SPU2と、支持部SPU2に繋がる先端部PTU2とを有する。このとき、コンタクトピンPIN1の支持部SPU1およびコンタクトピンPIN2の支持部SPU2は、水平面内(xy平面内)のx方向(第1方向)に沿って並べて配置され、かつ、コンタクトピンPIN2の先端部PTU2は、コンタクトピンPIN1の先端部PTU1から、x方向と直交する水平面内のy方向(第2方向)に沿ってずれている。このようにして、本実施の形態では、リードLDとコンタクトピンPINとが接触するように、被検査デバイスTDが位置決め治具JG内に配置されることになる。なお、上記の「水平面」とは、リードLDの下面あるいは封止体MRの下面とほぼ並行な面を指す。そのため、「水平面内のx方向」および「水平面内のy方向」とは、何れもリードLDの下面にほぼ並行な方向に延在している方向を指す。
続いて、図9は、被検査デバイスTDを押圧した状態を示す断面図である。図9に示すように、本実施の形態における検査工程では、例えば、被検査デバイスTDを位置決め治具JG内に配置した後、ハンドラHDを使用することにより、被検査デバイスTDに垂直荷重を加えて、押圧する。これにより、コンタクトピンPIN1とコンタクトピンPIN2のそれぞれが撓み、リードLDとコンタクトピンPIN1が確実に接触することになるとともに、リードLDとコンタクトピンPIN2が確実に接触することになる。
このとき、本実施の形態では、図9に示すように、断面視において、コンタクトピンPIN1の支持部SPU1のうちの先端部PTU1が繋がる部分とは反対側の部分に繋がる湾曲部BDU1の曲率半径と、コンタクトピンPIN2の支持部(図9では、支持部SPU1と重なって見えない)のうちの先端部PTU2が繋がる部分とは反対側の部分に繋がる湾曲部(図9では、湾曲部BDU1と重なって見えない)の曲率半径は、互いに等しくなっている。これにより、本実施の形態によれば、コンタクトピンPIN1の撓み状態とコンタクトピンPIN2の撓み状態をほぼ同様にすることができる。この結果、本実施の形態によれば、コンタクトピンPIN1をリードLDに接触させる調整(ストローク制御)と、コンタクトピンPIN2をリードLDに接触させる調整(ストローク制御)とがほぼ同様の調整方法で実現できるため、調整技術の簡素化を図ることができる。
なお、本実施の形態では、ハンドラHDを使用することにより、被検査デバイスTDの押圧を行なっているが、例えば、位置決め治具JGが蓋を備えている場合には、この蓋を使用して、被検査デバイスTDの押圧をしてもよい。
図10は、押圧時におけるリードLDとコンタクトピンPINとの接続態様を拡大して示す図である。図10に示すように、封止体MRから露出しているリードLDには、本実施の形態に特有のコンタクトピンPINが接触しており、特に、押圧時の垂直荷重により、コンタクトピンPINを構成する一対のコンタクトピンPIN1とコンタクトピンPIN2のそれぞれが撓んで、リードLDの露出面(下面)上をリードLDの延在方向(y方向)に沿って滑走する。つまり、コンタクトピンPINをリードLDの下面に接触させた後、支持部SPU1および支持部SPU2の延在方向に沿って、先端部PTU1および先端部PTU2をリードLDの下面に擦りつける。この動作を本明細書では、ワイピングと呼ぶことにする。この結果、本実施の形態では、リードLDとコンタクトピンPINとが確実に接触することになる。つまり、押圧後、コンタクトピンPIN1に形成されている先端部PTU1およびコンタクトピンPIN2に形成されている先端部PTU2のそれぞれがリードLDの下面に形成されている半田膜SFと確実に接触することになる。すなわち、ワイピングにより、コンタクトピンPIN1に形成されている先端部PTU1およびコンタクトピンPIN2に形成されている先端部PTU2のそれぞれが、半田膜SFの表面に形成されている酸化膜ではなく、その内部にある半田材に接触することになり、この接触部における抵抗成分をより低減することができる。このように実施の形態における検査工程では、被検査デバイスTDの押圧によって、ワイピングを実施することにより、リードLDとコンタクトピンPINとの確実な接触(低抵抗な接触)を実現することができる。
例えば、コンタクトピンPIN1の先端部PTU1のワイピング量、および、コンタクトピンPIN2の先端部PTU2のワイピング量は、ともに、約70μm程度である。
その後、コンタクトピンPINを介してリードLDに電流を流すことにより、被検査デバイスの電気特性を検査する。このようにして、本実施の形態における検査工程が実施される。ここで、例えば、本実施の形態における検査工程において、被検査デバイスTDを押圧するために加える荷重値は、65g重/1ピンである。また、被検査デバイスTDがパワー半導体装置である場合、例えば、この被検査デバイスTDのソース端子に50Aの電流を流して、被検査デバイスTDの電気特性検査が実施される。このとき、例えば、被検査デバイスTDのソース端子が、3つのリードLDから構成されているとすると、1つのリードLDに流れる電流値は、約17Aとなる。さらに、本実施の形態における検査工程においては、1つのリードLDに2本のコンタクトピン(コンタクトピンPIN1とコンタクトピンPIN2)が接触するように構成されているため、コンタクトピンPIN1とコンタクトピンPIN2のそれぞれに流れる電流値は、約8.5Aとなる。このように、本実施の形態における検査工程によれば、コンタクトピンに流れる電流値を分散させることができることがわかる。
<実施の形態における特徴>
次に、本実施の形態における特徴点について説明する。図11は、本実施の形態における検査工程で使用されるコンタクトピンPINの構成を示す模式図である。特に、図11(a)は、コンタクトピンPINの構成を示す上面図であり、(b)は、図11(a)の矢印の方向から見た側面図である。
まず、図11(a)に示すように、本実施の形態におけるコンタクトピンPINは、コンタクトピンPIN1とコンタクトピンPIN2とを備える。そして、コンタクトピンPIN1は、y方向に延在する支持部SPU1と、この支持部SPU1に繋がる先端部PTU1とを有し、先端部PTU1の一部に接触部CNT1が形成されている。同様に、コンタクトピンPIN2は、y方向に延在する支持部SPU2と、この支持部SPU2に繋がる先端部PTU2とを有し、先端部PTU2の一部に接触部CNT2が形成されている。
ここで、コンタクトピンPIN1の支持部SPU1およびコンタクトピンPIN2の支持部SPU2は、水平面内(xy平面内)のx方向に沿って並べて配置され、かつ、コンタクトピンPIN2の先端部PTU2は、コンタクトピンPIN1の先端部PTU1から、x方向と交差(直交)する水平面内のy方向に沿ってずれている。つまり、コンタクトピンPIN2の先端部PTU2が、コンタクトピンPIN1の先端部PTU1からずれている方向は、コンタクトピンPIN1の支持部SPU1およびコンタクトピンPIN2の支持部SPU2の延在方向となっている。この場合、例えば、コンタクトピンPIN1およびコンタクトピンPIN2を接触させるリードの平面形状が長方形とすると、長方形の長辺方向に支持部SPU1および支持部SPU2の延在方向を合わせることにより、長方形の長辺方向に沿って、コンタクトピンPIN2の先端部PTU2とコンタクトピンPIN1の先端部PTU1とをずらすことができるため、ずらし量を確保しやすくなる利点を得ることができる。
また、本実施の形態におけるコンタクトピンPIN1およびコンタクトピンPIN2において、コンタクトピンPIN1の支持部SPU1の延在方向(y方向)の長さと、コンタクトピンPIN2の支持部SPU2の延在方向(y方向)の長さとは異なっている。
例えば、互いに同じ形状(長さ、幅)のコンタクトピンPIN1とコンタクトピンPIN2とを使用しながら、コンタクトピンPIN1に対してコンタクトピンPIN2を平行移動させることにより、コンタクトピンPIN2の先端部PTU2をコンタクトピンPIN1の先端部PTU1に対して、ずらすことができると考えられる。ただし、この場合、コンタクトピンPIN1に対してコンタクトピンPIN2を平行移動する分だけ、同一形状のコンタクトピンPIN1(PIN2)の寸法以上の配置スペースを確保する必要があり、検査装置の小型化が図ることが難しくなる。
これに対し、本実施の形態では、コンタクトピンPIN1の支持部SPU1の延在方向(y方向)の長さと、コンタクトピンPIN2の支持部SPU2の延在方向(y方向)の長さとを相違させることによって、コンタクトピンPIN2の先端部PTU2をコンタクトピンPIN1の先端部PTU1に対して、ずらしている。この構成は、例えば、コンタクトピンPIN1の支持部SPU1の延在方向(y方向)の長さを、コンタクトピンPIN2の支持部SPU2の延在方向(y方向)の長さよりも短くすることにより実現できる。この結果、本実施の形態によれば、コンタクトピンPIN2の支持部SPU2の延在方向(y方向)の長さが収まる配置スペースを確保すればよく、これによって、検査装置の省スペースを図ることができる利点を得ることができる。
さらに、図11(a)に示すように、本実施の形態におけるコンタクトピンPINを構成する一対のコンタクトピンPIN1およびコンタクトピンPIN2は、互いに独立した構成要素(支持部や先端部)から構成されており、x方向において、コンタクトピンPIN1の支持部SPU1とコンタクトピンPIN2の支持部SPU2とは、離間して配置されている。
続いて、図11(b)に示すように、コンタクトピンPIN1において、支持部SPU1と先端部PTU1とは一体的に形成されており、先端部PTU1のうち、z方向の高さが高くなっている領域が接触部CNT1となっている。同様に、コンタクトピンPIN2において、支持部SPU2と先端部PTU2とは一体的に形成されており、先端部PTU2のうち、z方向の高さが高くなっている領域が接触部CNT2となっている。そして、図11(b)に示すように、コンタクトピンPIN1の支持部SPU1の高さ(z方向)は、コンタクトピンPIN2の支持部SPU2の高さと等しくなっている。すなわち、封止体の下面(xy平面)と交差(直交)するz方向におけるコンタクトピンPIN1の支持部SPU1の位置は、封止体の下面(xy平面)と交差(直交)するz方向におけるコンタクトピンPIN2の支持部SPU2の位置と等しい。さらに、図11(b)に示すように、コンタクトピンPIN1の先端部PTU1の形状と、コンタクトピンPIN2の先端部PTU2の形状とは等しく、かつ、コンタクトピンPIN1の先端部PTU1の高さ(z方向)と、コンタクトピンPIN2の先端部PTU2の高さ(z方向)とは等しくなっている。すなわち、封止体の下面(xy平面)と交差(直交)するz方向におけるコンタクトピンPIN1の先端部PTU1の位置は、封止体の下面(xy平面)と交差(直交)するz方向におけるコンタクトピンPIN2の先端部PTU2の位置と等しい。
ここで、本実施の形態における特徴点は、コンタクトピンPINを互いに独立した一対のコンタクトピンPIN1とコンタクトピンPIN2とから構成することを前提として、支持部SPU1および支持部SPU2が、水平面内のx方向に沿って並べて配置され、かつ、先端部PTU2が、先端部PTU1から、水平面内のy方向に沿ってずれるように配置されている点にある。これにより、本実施の形態によれば、まず、コンタクトピンPINを互いに独立した一対のコンタクトピンPIN1とコンタクトピンPIN2とから構成することにより、一対のコンタクトピンPIN1とコンタクトピンPIN2のそれぞれに流れる電流を分散させることができる。これにより、コンタクトピンPINにおけるスパークの発生を抑制することができる。なぜなら、図6に示すメカニズムからもわかるように、流す電流の電流値が大きくなればなるほど、接触部におけるジュール熱の発生が大きくなり、これによって、ジュール熱で軟化した半田材のコンタクトピンPINへの付着量が多くなる結果、半田材の酸化に起因する抵抗値の増大を招くことになり、コンタクトピンPINにおけるスパークの発生が顕在化すると考えられるからである。言い換えれば、電流を分散させることができれば、ジュール熱の発生を抑制することができ、これによって、コンタクトピンPINへの半田材の付着量が減少する結果、半田材の酸化に起因する抵抗値の増大が起こりにくくなり、コンタクトピンPINにおけるスパークの発生を抑制することができると考えられるのである。
そして、本実施の形態では、コンタクトピンPIN2の先端部PTU2が、コンタクトピンPIN1の先端部PTU1から、水平面内のy方向に沿ってずれるように配置されていることにより、コンタクトピンPINにおけるスパークの発生をさらに抑制することができ、これによって、コンタクトピンPINの寿命を確保することができる。
以下に、この点について説明する。本実施の形態における検査工程では、図7〜図10で説明したように、被検査デバイスTDのリードLDにコンタクトピンPINを接触させた後、コンタクトピンPINに対して、ワイピング動作が実施される。これにより、本実施の形態によれば、リードLDとコンタクトピンPINとの接触信頼性を向上することができる。このとき、ワイピング動作では、リードLDにコンタクトピンPINを接触させた後、半田膜SFが形成されているリードLDに対して、コンタクトピンPINを擦りつけながら滑走させることになるため、コンタクトピンPINに半田材が付着する。
このとき、コンタクトピンPINを互いに独立した一対のコンタクトピンPIN1とコンタクトピンPIN2とから構成することにより、一対のコンタクトピンPIN1とコンタクトピンPIN2のそれぞれに流れる電流を分散させることができる。ただし、コンタクトピンPIN2の先端部PTU2とコンタクトピンPIN1の先端部PTU1とがずれて配置されていない場合には、以下に示す不都合が生じる。
すなわち、検査工程の実施回数が多くなればなるほど、コンタクトピンPIN1の先端部PTU1に付着する半田材の量と、コンタクトピンPIN2の先端部PTU2に付着する半田材の量が多くなる。この結果、たとえ、コンタクトピンPINを互いに独立した一対のコンタクトピンPIN1とコンタクトピンPIN2とから構成しても、コンタクトピンPIN2の先端部PTU2とコンタクトピンPIN1の先端部PTU1とがずれて配置されていない場合には、先端部PTU1に付着した半田材と先端部PTU2に付着した半田材とが繋がってしまうことが考えられる。この場合、コンタクトピンPINを互いに独立した一対のコンタクトピンPIN1とコンタクトピンPIN2とから構成しても、半田材による半田ブリッジによって、コンタクトピンPIN1とコンタクトピンPIN2とによる電流分散効果が消失してしまう。言い換えれば、半田ブリッジに電流が集中して、大きなジュール熱が発生することになり、図6に示すメカニズムによって、半田ブリッジにスパークが発生しやすくなり、これによって、コンタクトピンPINの寿命が短くなってしまうのである。すなわち、コンタクトピンPINを互いに独立した一対のコンタクトピンPIN1とコンタクトピンPIN2とから構成しても、コンタクトピンPIN2の先端部PTU2とコンタクトピンPIN1の先端部PTU1とがずれて配置されていない場合には、半田ブリッジが生じやすく、スパークに起因するコンタクトピンPINの長寿命化を図ることが困難になると考えられるのである。
これに対し、本実施の形態では、図11(a)および図11(b)に示すように、コンタクトピンPINを互いに独立した一対のコンタクトピンPIN1とコンタクトピンPIN2とから構成し、かつ、コンタクトピンPIN1の先端部PTU1とコンタクトピンPIN2の先端部PTU2とが水平面内のy方向に沿ってずれるように配置している。これにより、本実施の形態によれば、コンタクトピンPINにおけるスパークの発生を抑制することができ、これによって、コンタクトピンPINの寿命を確保することができる。
具体的に、図12(a)は、本実施の形態における検査工程を多数回実施することにより、コンタクトピンPINに半田材SDが付着した状態を示す上面図であり、(b)は、図12(a)の矢印の方向から見た側面図である。図12(a)および図12(b)において、コンタクトピンPIN1に形成された先端部PTU1の接触部CNT1周辺に半田材SDが付着しているとともに、コンタクトピンPIN2に形成された先端部PTU2の接触部CNT2周辺に半田材SDが付着していることがわかる。
このとき、本実施の形態では、コンタクトピンPIN1の先端部PTU1とコンタクトピンPIN2の先端部PTU2とが水平面内(xy平面内)のy方向に沿ってずれるように配置されている。このため、図12(a)および図12(b)からわかるように、コンタクトピンPIN1の先端部PTU1での半田材SDの付着位置と、コンタクトピンPIN2の先端部PTU2での半田材SDの付着位置とがずれることになる。このことは、コンタクトピンPIN1に付着した半田材SDとコンタクトピンPIN2に付着した半田材SDとが繋がりにくくなっていることを意味し、これによって、本実施の形態によれば、コンタクトピンPIN1とコンタクトピンPIN2との間の半田ブリッジが生じにくくなることになる。つまり、本実施の形態では、検査工程を多数回実施しても、コンタクトピンPIN1とコンタクトピンPIN2との半田ブリッジが抑制されることから、検査工程を多数回実施した後も、コンタクトピンPINを互いに独立した一対のコンタクトピンPIN1とコンタクトピンPIN2とから構成することによる電流分散効果を維持することができるのである。このことから、本実施の形態によれば、検査工程を多数回実施しても、コンタクトピンPINにおけるスパークの発生ポテンシャルを低減することができ、この結果、コンタクトピンPINの長寿命化を図ることができる。
以上のように、本実施の形態によれば、コンタクトピンPIN1の先端部PTU1とコンタクトピンPIN2の先端部PTU2とが水平面内(xy平面内)のy方向に沿ってずれるように配置されていることから、検査工程を多数回実施しても、ずれて配置されていない場合よりも、半田ブリッジが生じにくくなる効果を得ることができる。このように、コンタクトピンPIN1の先端部PTU1とコンタクトピンPIN2の先端部PTU2とが水平面内(xy平面内)のy方向に沿ってずれるように配置されていれば、コンタクトピンPINの長寿命化に寄与する一定の効果を得ることができる。ただし、先端部PTU1と先端部PTU2との間の半田ブリッジを効果的に抑制して、さらなるコンタクトピンPINの長寿命化を図る観点から、コンタクトピンPIN1の先端部PTU1とコンタクトピンPIN2の先端部PTU2とのy方向のずれ量は、ワイピング動作のワイピング量の2倍以上であることが望ましい。以下に、この理由について説明する。
図13は、図2の領域ARを拡大して示す図である。具体的に、図13では、1つのリードLDの下面が拡大して示されている。図13において、リードLDの下面には、図11に示す本実施の形態に特有のコンタクトピンPINを接触させて検査工程が実施される結果、図13に示すような痕跡が形成される。つまり、図13において、リードLDの下面には、図11に示すコンタクトピンPIN1の先端部PTU1に形成されている接触部CNT1が接触する結果、コンタクトピンPIN1の接触部CNT1が接触した痕跡(接触領域CTR1)が形成される。そして、コンタクトピンPIN1がワイピングされることから、ワイピング量WPAに相当する領域にも痕跡が残る。同様に、リードLDの下面には、図11に示すコンタクトピンPIN2の先端部PTU2に形成されている接触部CNT2が接触する結果、コンタクトピンPIN2の接触部CNT2が接触した痕跡(接触領域CTR2)が形成される。そして、コンタクトピンPIN2がワイピングされることから、ワイピング量WPAに相当する領域にも痕跡が残る。
ここで、図12に示すコンタクトピンPIN1の先端部PTU1には、主に、接触部CNT1からワイピング量の範囲内に半田材SDが付着し、かつ、図12に示すコンタクトピンPIN2の先端部PTU2にも、主に、接触部CNT2からワイピング量の範囲内に半田材SDが付着すると考えられる。したがって、図13において、コンタクトピンPIN1の接触部CNT1とコンタクトピンPIN2の接触部CNT2との間の距離がワイピング量WPAの2倍以上離れている場合には、コンタクトピンPIN1に付着した半田材SDとコンタクトピンPIN2に付着した半田材SDとの間に半田ブリッジが生じにくくなると考えられる。すなわち、コンタクトピンPIN1の先端部PTU1とコンタクトピンPIN2の先端部PTU2とのy方向のずれ量が、ワイピング動作のワイピング量の2倍以上である場合には、先端部PTU1と先端部PTU2との間の半田ブリッジを効果的に抑制することができると考えられるのである。この場合、図13において、ワイピング量WPAが70μm程度であるとすると、コンタクトピンPIN1の接触部CNT1が接触した痕跡(接触領域CTR1)とコンタクトピンPIN2の接触部CNT2が接触した痕跡(接触領域CTR2)との間のy方向の距離は、150μm程度となる。
なお、図12において、先端部PTU1と先端部PTU2との間の半田ブリッジを効果的に抑制して、さらなるコンタクトピンPINの長寿命化を図る観点から、コンタクトピンPIN1の先端部PTU1とコンタクトピンPIN2の先端部PTU2とのy方向のずれ量を大きくすることが望ましい。ただし、コンタクトピンPIN1とコンタクトピンPIN2の両方をリードLDと接触させるためには、平面視において、接触部CNT1と接触部CNT2のいずれもがリードLDに内包される必要がある。このため、先端部PTU1と先端部PTU2とのy方向のずれ量の最大値は、この点から規定されることになる。
続いて、本実施の形態における特徴点のうち、コンタクトピンPINを互いに独立した一対のコンタクトピンPIN1とコンタクトピンPIN2とから構成する点に着目し、この構成による利点について説明する。
例えば、コンタクトピンにおける電流分散を図るため、1本のコンタクトピンの先端部に複数の突起部を設け、複数の突起部をリードに多点接触することが考えられる。ところが、この構成の場合、ワイピングによって、コンタクトピンが撓んだ状態でも、複数の突起部がリードと確実に接触させるためには、コンタクトピンの撓みを考慮して、複数の突起部のそれぞれの高さ調節を行なわなければならない。そして、たとえ、複数の突起部のそれぞれの高さ調整が良好に行なわれたとしても、製造ばらつきを考慮すると、複数の突起部を安定してリードに接触させることは困難であると考えられる。すなわち、1本のコンタクトピンの先端部に複数の突起部を設け、複数の突起部をリードに多点接触する構成において、電流分散効果を実効的に実現するためには、複数の突起部の高さ調整や製造ばらつきを考慮する必要があり、コンタクトピンの製造容易性の観点から課題がある。
これに対し、本実施の形態では、1本のコンタクトピンの先端部に複数の突起部を設ける構成ではなく、図11に示すように、コンタクトピンPINを互いに独立した一対のコンタクトピンPIN1とコンタクトピンPIN2とから構成している。この場合、コンタクトピンPIN1の先端部PTU1とコンタクトピンPIN2の先端部PTU2との間の高さ調整は容易となる。すなわち、先端部PTU1と先端部PTU2とは独立した構成要素であることから、先端部PTU1と先端部PTU2とが互いの配置位置に依存して精密な高さ調整する必要がなくなる。この結果、本実施の形態によれば、コンタクトピンPINを互いに独立した一対のコンタクトピンPIN1とコンタクトピンPIN2とから構成することにより、コンタクトピンPINの製造容易性および調整容易性を向上しながら、確実な多点接触を実現できるという顕著な効果を得ることができる。
さらに、本実施の形態における特徴点のうち、コンタクトピンPINを互いに独立した一対のコンタクトピンPIN1とコンタクトピンPIN2とから構成することを前提として、支持部SPU1および支持部SPU2を水平面内のx方向に沿って並べて配置する点によって、以下に示す利点を得ることができる。
例えば、図14は、支持部SPU1および支持部SPU2を垂直方向(z方向)に沿って並べて配置する関連技術の構成を示す模式図である。図14に示すように、関連技術においては、支持部SPU1および支持部SPU2が垂直方向(z方向)に沿って並べて配置される結果、支持部SPU1の撓み方と、支持部SPU2の撓み方とが異なることになる。すなわち、関連技術では、支持部SPU1の構成と支持部SPU2の構成が異なることに起因して、支持部SPU1のストロークと、支持部SPU2のストロークとが相違することになるのである。これにより、関連技術では、コンタクトピンPINを互いに独立した一対のコンタクトピンPIN1とコンタクトピンPIN2とから構成しているものの、コンタクトピンPIN1とリードLDとの接触信頼性を向上するとともに、コンタクトピンPIN2とリードLDとの接触信頼性も同時に向上することが難しくなるのである。さらには、コンタクトピンPIN1をリードLDに接触させる調整方法(ストローク制御方法)と、コンタクトピンPIN2をリードLDに接触させる調整方法(ストローク制御方法)とが異なり、調整方法も複雑化することになる。
これに対し、本実施の形態では、例えば、図11(a)および図11(b)に示すように、コンタクトピンPINを互いに独立した一対のコンタクトピンPIN1とコンタクトピンPIN2とから構成することを前提として、支持部SPU1および支持部SPU2を水平面内のx方向に沿って並べて配置している。この場合、関連技術と異なり、コンタクトピンPIN1の形状とコンタクトピンPIN2の形状をほぼ同様の形状とすることができる。具体的には、コンタクトピンPIN1の先端部PTU1の形状と、コンタクトピンPIN2の先端部PTU2の形状は同様の形状となる。また、支持部SPU1および支持部SPU2においても、長さは、ずれ量だけ異なるものの高さは同じであり、ほぼ同様の構成で実現される。このことから、本実施の形態によれば、関連技術に比べて、コンタクトピンPIN1とリードLDとの接触信頼性を向上し、かつ、コンタクトピンPIN2とリードLDとの接触信頼性も同時に向上することが容易となる利点が得られる。
さらには、本実施の形態によれば、コンタクトピンPIN1をリードLDに接触させる調整(ストローク制御)と、コンタクトピンPIN2をリードLDに接触させる調整(ストローク制御)とがほぼ同様の調整方法で実現できるため、調整技術の簡素化を図ることができる利点も得られる。
また、関連技術では、図14に示すように、支持部SPU1および支持部SPU2が垂直方向(z方向)に沿って並べて配置される結果、コンタクトピンPINによるz方向の占有スペースが大きくなる。一方、本実施の形態では、図11に示すように、支持部SPU1および支持部SPU2が水平面内のx方向に沿って並べて配置されているため、コンタクトピンPINによるz方向の占有スペースを小さくできる利点を得ることができる。
以上のことから、本実施の形態における特徴点によれば、まず、検査工程を多数回実施しても、コンタクトピンPINにおけるスパークの発生ポテンシャルを低減することができ、この結果、コンタクトピンPINの長寿命化を図ることができる。そして、本実施の形態における特徴点によれば、コンタクトピンPINの製造容易性および調整容易性を向上させながら、コンタクトピンPINの省スペース化も実現できるという優れた効果を得ることができる。すなわち、本実施の形態における技術的思想は、コンタクトピンPINの製造容易性および調整容易性を実現し、かつ、確実な多点接触による電流分散効果を発揮しながら、コンタクトピンPINの長寿命化を図り、かつ、コンタクトピンPINの小型化も図ることができるという点で、非常に有益な技術的思想であることがわかる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
<変形例1>
本変形例1では、コンタクトピンPINが3つのコンタクトピンPIN1とコンタクトピンPIN2とコンタクトピンPIN3とから構成される例について説明する。図15(a)は、本変形例1におけるコンタクトピンPINの構成を示す平面図であり、図15(b)は、図15(a)の矢印の方向から見た側面図である。図15に示すように、コンタクトピンPINは、互いに独立したコンタクトピンPIN1〜PIN3から構成されている。具体的には、前記実施の形態の構成に加えて、本変形例1におけるコンタクトピンPINは、さらに、リードの第3部分に接触する先端部PTU3を備えるコンタクトピンPIN3を含み、このコンタクトピンPIN3は、支持部SPU3と、支持部SPU3と繋がる先端部PTU3とを有する。そして、この先端部PTU3の一部に高さの高い接触部CNT3が設けられている。
ここで、図15(a)に示すように、コンタクトピンPIN1の支持部SPU1とコンタクトピンPIN2の支持部SPU2とコンタクトピンPIN3の支持部SPU3とは、水平面内(xy平面内)のx方向(第1方向)に沿って並べて配置されている。そして、コンタクトピンPIN3の先端部PTU3は、コンタクトピンPIN2の先端部PTU2から、x方向と交差する水平面内のy方向に沿ってずれている。
ただし、図15(a)に示すように、コンタクトピンPIN1の前先端部PTU1とコンタクトピンPIN3の先端部PTU3とは、y方向の位置が等しくなっている。このことから、例えば、図15(b)において、コンタクトピンPIN3は、コンタクトピンPIN2に隠れて見えないことになる。以上のようにして、先端部PTU1と先端部PTU2と先端部PTU3とは、千鳥配置で配置されていることになる。
これにより、本変形例1においても、コンタクトピンPINにおけるスパークの発生を抑制することができ、この結果、コンタクトピンPINの寿命を確保することができる。
具体的に、図16(a)は、本変形例1における検査工程を多数回実施することにより、コンタクトピンPINに半田材SDが付着した状態を示す上面図であり、図16(b)は、図16(a)の矢印の方向から見た側面図である。図16(a)および図16(b)において、コンタクトピンPIN1に形成された先端部PTU1の接触部CNT1周辺に半田材SDが付着し、かつ、コンタクトピンPIN2に形成された先端部PTU2の接触部CNT2周辺に半田材SDが付着し、かつ、コンタクトピンPIN3に形成された先端部PTU3の接触部CNT3周辺に半田材SDが付着していることがわかる。
このとき、本変形例1では、コンタクトピンPIN1の先端部PTU1とコンタクトピンPIN2の先端部PTU2とコンタクトピンPIN3の先端部PTU3が、水平面内(xy平面内)のy方向に沿ってずれるように千鳥配置されている。このため、図16(a)および図16(b)からわかるように、コンタクトピンPIN1の先端部PTU1での半田材SDの付着位置と、コンタクトピンPIN2の先端部PTU2での半田材SDの付着位置と、コンタクトピンPIN3の先端部PTU3での半田材SDの付着位置とがずれることになる。このことは、コンタクトピンPIN1に付着した半田材SDとコンタクトピンPIN2に付着した半田材SDとコンタクトピンPIN3に付着した半田材SDとが繋がりにくくなっていることを意味する。この結果、本変形例1によれば、コンタクトピンPIN1とコンタクトピンPIN2とコンタクトピンPIN3の間の半田ブリッジが生じにくくなることになる。つまり、本変形例1では、検査工程を多数回実施しても、コンタクトピンPIN1とコンタクトピンPIN2とコンタクトピンPIN3の半田ブリッジが抑制される。このことから、検査工程を多数回実施した後も、コンタクトピンPINを互いに独立した一対のコンタクトピンPIN1とコンタクトピンPIN2とコンタクトピンPIN3から構成することによる電流分散効果を維持することができるのである。したがって、本変形例1によれば、検査工程を多数回実施しても、コンタクトピンPINにおけるスパークの発生ポテンシャルを低減することができ、これによって、コンタクトピンPINの長寿命化を図ることができる。
特に、本変形例1におけるコンタクトピンPINは、3本のコンタクトピンPIN1〜PIN3から構成されていることから、大きな電流分散効果を得ることができる。これにより、本変形例1によれば、大きな電流分散効果によって、スパークの発生ポテンシャルを低減することができ、この結果、コンタクトピンPINの長寿命化を図ることができる。
図17は、本変形例1におけるコンタクトピンPINをリードLDに接触させる結果、リードLDに形成される痕跡を模式的に示す平面図である。図17に示すように、本変形例1におけるコンタクトピンPINが千鳥配置された3本のコンタクトピンPIN1〜PIN3から構成されていることを反映して、リードLDの表面には、千鳥状に3つの痕跡が形成される。具体的には、接触領域CTR1からワイピング量WPAの範囲に1つの痕跡が形成され、かつ、接触領域CTR2からワイピング量WPAの範囲にもう1つの痕跡が形成され、かつ、接触領域CTR3からワイピング量WPAの範囲にさらにもう1つの痕跡が形成される。このとき、本変形例1におけるコンタクトピンPINを構成するコンタクトピンPIN1〜PIN3が、水平面内(xy平面内)のx方向(第1方向)に沿って並べて千鳥配置されていることから、リードLDのサイズを大きくしなくても、リードLDとコンタクトピンPINとの3点接触を実現できる利点が得られる。
例えば、支持部SPU1および支持部SPU2を垂直方向(z方向)に沿って並べて配置する図14に示す関連技術の構成では、リードLDとコンタクトピンPINとの3点接触を実現しようとする場合、図18に示すように、リードLDのサイズが小さいままであると、コンタクトピンPINの一部がリードLDからはみ出すことになり、3点接触を実現することができなくなる。つまり、関連技術の構成の場合、適切なワイピング量WPAを確保しながら、3点接触を実現しようとすると、リードLDのサイズを大きくしなければならないのである。
これに対し、本変形例1によれば、コンタクトピンPINを構成するコンタクトピンPIN1〜PIN3が、水平面内(xy平面内)のx方向(第1方向)に沿って並べて千鳥配置されているという特徴構成が採用されている。この結果、リードLDのサイズを小さく維持しながらも、ワイピング量WPAの確保と3点接触をともに実現できるという、関連技術の構成では実現することができない顕著な効果を得ることができる。
<変形例2>
前記実施の形態では、半導体装置のパッケージ形態として、QFNとQFPを取り上げて説明したが、前記実施の形態における技術的思想は、これに限らず、例えば、SONやSOPなどのパッケージ形態からなる半導体装置にも幅広く適用することができる。
<変形例3>
前記実施の形態では、半導体装置の封止構造として、個々の半導体装置に対して、個々の封止体を形成する、いわゆる個片モールド技術を使用する例について説明したが、前記実施の形態における技術的思想は、これに限らず、一括モールド技術(MAP:Mold Array Package)を使用した封止体を有する半導体装置にも適用することができる。
<変形例4>
メッキ膜(半田材)は、実質的に鉛(Pb)を含まない、いわゆる鉛フリー半田を使用したメッキ膜に限らず、鉛(Pb)を含む半田材を使用してもよい。また、メッキ膜として、錫(Sn)にビスマス(Bi)を含有させた合金膜を使用してもよい。さらには、実装基板(マザーボード)に半導体装置を実装する実装工程における半田材の濡れ性を特に考慮する必要のない場合、必ずしも、リード(外部端子)の表面にメッキ膜を形成しなくてもよい。すなわち、本実施の形態における技術的思想は、リードの表面にメッキ膜が形成されている半導体装置だけに適用されるものではなく、リードの表面にメッキ膜が形成されていない半導体装置にも幅広く適用することができる。
例えば、図6に示すメカニズムによるスパークの発生は、コンタクトピンに半田材が付着することに起因する。ただし、これ以外にも、例えば、リードとコンタクトピンとの接触部に異物が挟まることも考えられる。この場合、接触部の接触抵抗が高くなり、スパークが発生しやすくなるが、前記実施の形態における技術的思想によれば、1つのリードに対して、複数の接触部が確保されることから、異物に起因する接触抵抗の増大を招きにくくなり、スパークの発生を抑制することができる。つまり、前記実施の形態における技術的思想は、半田材の酸化に起因するスパークの発生を抑制するだけでなく、異物に起因するスパークの発生の抑制にも効果があると考えられる。
さらには、前記実施の形態における技術的思想から必然的にもたらされる電流分散効果によれば、1つの接触部に流れる電流の減少による電圧降下量の減少を図ることができ、この点からも、スパークが発生しにくくなり、これによって、コンタクトピンの長寿命化を図ることができる。また、リードの表面にメッキ膜が存在していなくても、リードの表面酸化によって、スパークの発生ポテンシャルが存在するため、前記実施の形態による多点接触でもたらされる接触抵抗の安定および低抵抗化によって、スパークの発生は、より起こりにくくなると考えられる。さらには、たとえ、スパークが発生したとしても、電流分散効果によって、スパーク時に流れる電流量が少なくなることから、コンタクトピンへのスパークによるダメージを低減することができ、この観点からも、前記実施の形態によれば、コンタクトピンの長寿命化を図ることができる。
以上のことから、前記実施の形態における技術的思想は、リードの表面にメッキ膜が形成されている半導体装置に対して有用であるだけでなく、リードの表面にメッキ膜が形成されていない半導体装置にも有用であることがわかる。
<変形例5>
さらに、前記実施の形態で説明した技術的思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することもできる。
その他、前記実施の形態に記載された内容の一部を以下に記載する。
(付記1)
以下の工程を含む半導体装置の検査方法:
(a)露出した第1面を有する外部端子を含む半導体装置を治具にセットし、コンタクトピンを前記外部端子の前記第1面に接触させる工程;
(b)前記(a)工程の後、前記コンタクトピンを介して前記外部端子に電流を流すことにより、前記半導体装置の電気特性を検査する工程、
ここで、
前記コンタクトピンは、前記外部端子の第1部分に接触する第1先端部を備える第1コンタクトピンと、前記外部端子の第2部分に接触する第2先端部を備える第2コンタクトピンと、から成り、
前記第1コンタクトピンは、第1支持部と、前記第1支持部に繋がる前記第1先端部と、を有し、
前記第2コンタクトピンは、第2支持部と、前記第2支持部に繋がる前記第2先端部と、を有し、
前記第1コンタクトピンの前記第1支持部および前記第2コンタクトピンの前記第2支持部は、封止体の下面と並行な第1方向に沿って並べて配置され、
前記第2コンタクトピンの前記第2先端部は、前記第1コンタクトピンの前記第1先端部から、前記封止体の下面と並行で、かつ、前記第1方向と交差する第2方向に沿ってずれている。
CHP 半導体チップ
LD リード
MR 封止体
PIN コンタクトピン
PIN1 コンタクトピン
PIN2 コンタクトピン
PKG1 半導体装置(被検査デバイス)
PTU1 先端部
PTU2 先端部
SPU1 支持部
SPU2 支持部

Claims (15)

  1. 以下の工程を含む半導体装置の製造方法:
    (a)半導体チップと外部端子とを電気的に接続する工程;
    (b)前記(a)工程の後、前記外部端子の第1面が露出するように前記半導体チップを樹脂で封止して、封止体を形成する工程;
    (c)前記(b)工程の後、前記半導体装置を治具にセットし、コンタクトピンを前記外部端子の前記第1面に接触させる工程;
    (d)前記(c)工程の後、前記コンタクトピンを介して前記外部端子に電流を流すことにより、前記半導体装置の電気特性を検査する工程、
    ここで、
    前記コンタクトピンは、前記外部端子の第1部分に接触する第1先端部を備える第1コンタクトピンと、前記外部端子の第2部分に接触する第2先端部を備える第2コンタクトピンと、から成り、
    前記第1コンタクトピンは、第1支持部と、前記第1支持部に繋がる前記第1先端部と、を有し、
    前記第2コンタクトピンは、第2支持部と、前記第2支持部に繋がる前記第2先端部と、を有し、
    前記第1コンタクトピンの前記第1支持部および前記第2コンタクトピンの前記第2支持部は、前記封止体の下面と並行な第1方向に沿って並べて配置され、
    前記第2コンタクトピンの前記第2先端部は、前記第1コンタクトピンの前記第1先端部から、前記封止体の下面と並行で、かつ、前記第1方向と交差する第2方向に沿ってずれており、
    前記(c)工程では、前記コンタクトピンを前記外部端子の前記第1面に接触させた後、前記第1支持部および前記第2支持部の延在方向に沿って、前記第1先端部および前記第2先端部を前記第1面上に擦りつけるワイピング動作を実施し、
    前記第1コンタクトピンの前記第1先端部と前記第2コンタクトピンの前記第2先端部との前記第2方向のずれ量は、前記ワイピング動作のワイピング量の2倍以上である。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記封止体の下面と交差する方向における前記第1コンタクトピンの前記第1支持部の位置は、前記封止体の下面と交差する方向における前記第2コンタクトピンの前記第2支持部の位置と互いに等しい、半導体装置の製造方法。
  3. 請求項1に記載の半導体装置の製造方法において、
    前記第2方向は、前記第1コンタクトピンの前記第1支持部の延在方向であり、かつ、前記第2コンタクトピンの前記第2支持部の延在方向である、半導体装置の製造方法。
  4. 請求項1に記載の半導体装置の製造方法において、
    前記第1支持部の延在方向の長さと前記第2支持部の延在方向の長さとは、互いに異なる、半導体装置の製造方法。
  5. 請求項1に記載の半導体装置の製造方法において、
    前記第1方向において、前記第1コンタクトピンの前記第1支持部と前記第2コンタクトピンの前記第2支持部とは、互いに離間して配置される、半導体装置の製造方法。
  6. 請求項1に記載の半導体装置の製造方法において、
    断面視において、前記第1支持部のうちの前記第1先端部が繋がる部分とは反対側の部分に繋がる第1湾曲部の曲率半径と、前記第2支持部のうちの前記第2先端部が繋がる部分とは反対側の部分に繋がる第2湾曲部の曲率半径は、互いに等しい、半導体装置の製造方法。
  7. 請求項1に記載の半導体装置の製造方法において、
    前記第1先端部の形状と前記第2先端部の形状は、互いに等しい、半導体装置の製造方法。
  8. 請求項7に記載の半導体装置の製造方法において、
    前記封止体の下面と交差する方向における前記第1先端部の位置と前記封止体の下面と交差する方向における前記第2先端部の位置は、互いに等しい、半導体装置の製造方法。
  9. 請求項1に記載の半導体装置の製造方法において、
    前記コンタクトピンは、さらに、前記外部端子の第3部分に接触する第3先端部を備える第3コンタクトピンを含み、
    前記第3コンタクトピンは、第3支持部と、前記第3支持部と繋がる前記第3先端部と、を有し、
    前記第1コンタクトピンの前記第1支持部と前記第2コンタクトピンの前記第2支持部と前記第3コンタクトピンの前記第3支持部とは、前記第1方向に沿って並べて配置され、
    前記第3コンタクトピンの前記第3先端部は、前記第2コンタクトピンの前記第2先端部から、前記第2方向に沿ってずれている、半導体装置の製造方法。
  10. 請求項9に記載の半導体装置の製造方法において、
    前記第1コンタクトピンの前記第1先端部と前記第3コンタクトピンの前記第3先端部とは、前記第2方向の位置が互いに等しい、半導体装置の製造方法。
  11. 以下の工程を含む半導体装置の製造方法:
    (a)半導体チップと外部端子とを電気的に接続する工程;
    (b)前記(a)工程の後、前記外部端子の第1面が露出するように前記半導体チップを樹脂で封止して、封止体を形成する工程;
    (c)前記(b)工程の後、前記外部端子の前記第1面に導体膜を形成する工程;
    (d)前記(c)工程の後、前記半導体装置を治具にセットし、コンタクトピンを前記導体膜に接触させる工程;
    (e)前記(d)工程の後、前記コンタクトピンを介して前記外部端子に電流を流すことにより、前記半導体装置の電気特性を検査する工程、
    ここで、
    前記コンタクトピンは、前記外部端子の第1部分に接触する第1先端部を備える第1コンタクトピンと、前記外部端子の第2部分に接触する第2先端部を備える第2コンタクトピンと、から成り、
    前記第1コンタクトピンは、第1支持部と、前記第1支持部に繋がる前記第1先端部と、を有し、
    前記第2コンタクトピンは、第2支持部と、前記第2支持部に繋がる前記第2先端部と、を有し、
    前記第1コンタクトピンの前記第1支持部および前記第2コンタクトピンの前記第2支持部は、前記封止体の下面と並行な第1方向に沿って並べて配置され、
    前記第2コンタクトピンの前記第2先端部は、前記第1コンタクトピンの前記第1先端部から、前記封止体の下面と並行で、かつ、前記第1方向と交差する第2方向に沿ってずれており、
    前記(d)工程では、前記コンタクトピンを前記外部端子の前記第1面に接触させた後、前記第1支持部および前記第2支持部の延在方向に沿って、前記第1先端部および前記第2先端部を前記第1面上に擦りつけるワイピング動作を実施し、
    前記第1コンタクトピンの前記第1先端部と前記第2コンタクトピンの前記第2先端部との前記第2方向のずれ量は、前記ワイピング動作のワイピング量の2倍以上である。
  12. 請求項11に記載の半導体装置の製造方法において、
    前記導体膜は、半田膜である、半導体装置の製造方法。
  13. 請求項11に記載の半導体装置の製造方法において、
    前記第2方向は、前記第1コンタクトピンの前記第1支持部の延在方向であり、かつ、前記第2コンタクトピンの前記第2支持部の延在方向である、半導体装置の製造方法。
  14. 請求項11に記載の半導体装置の製造方法において、
    前記第1支持部の延在方向の長さと前記第2支持部の延在方向の長さとは、互いに異なる、半導体装置の製造方法。
  15. 請求項11に記載の半導体装置の製造方法において、
    断面視において、前記第1支持部のうちの前記第1先端部が繋がる部分とは反対側の部分に繋がる第1湾曲部の曲率半径と、前記第2支持部のうちの前記第2先端部が繋がる部分とは反対側の部分に繋がる第2湾曲部の曲率半径は、互いに等しい、半導体装置の製造方法。
JP2014233829A 2014-11-18 2014-11-18 半導体装置の製造方法 Active JP6407672B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014233829A JP6407672B2 (ja) 2014-11-18 2014-11-18 半導体装置の製造方法
US14/929,252 US9515000B2 (en) 2014-11-18 2015-10-30 Method for manufacturing semiconductor device
EP15194183.8A EP3023796B1 (en) 2014-11-18 2015-11-11 Method for manufacturing semiconductor device
TW104137259A TW201629511A (zh) 2014-11-18 2015-11-12 半導體裝置之製造方法
KR1020150161691A KR20160059447A (ko) 2014-11-18 2015-11-18 반도체 장치의 제조 방법
CN201510794281.7A CN105609441A (zh) 2014-11-18 2015-11-18 用于制造半导体装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014233829A JP6407672B2 (ja) 2014-11-18 2014-11-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016099136A JP2016099136A (ja) 2016-05-30
JP6407672B2 true JP6407672B2 (ja) 2018-10-17

Family

ID=54542038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014233829A Active JP6407672B2 (ja) 2014-11-18 2014-11-18 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US9515000B2 (ja)
EP (1) EP3023796B1 (ja)
JP (1) JP6407672B2 (ja)
KR (1) KR20160059447A (ja)
CN (1) CN105609441A (ja)
TW (1) TW201629511A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7397567B2 (ja) * 2017-12-20 2023-12-13 富士通オプティカルコンポーネンツ株式会社 光変調器及び光モジュール
US11740259B1 (en) * 2022-02-24 2023-08-29 Renesas Electronics Corporation Method of manufacturing semiconductor device

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758170A (ja) * 1993-08-10 1995-03-03 Hitachi Ltd 面実装型半導体装置の電気特性の検査方法及びその実施装置
EP1408337A3 (en) * 1994-11-15 2007-09-19 FormFactor, Inc. Probe card assembly
JPH1073634A (ja) 1996-08-29 1998-03-17 Nec Kyushu Ltd Icソケット及びicソケットを用いたicのテスト方 法
US6293814B1 (en) * 1997-08-07 2001-09-25 Yin Leong Tan Socket contact with kelvin contact for testing integrated circuit devices
JPH11260513A (ja) 1998-03-13 1999-09-24 Ricoh Co Ltd Icソケット
JP3956328B2 (ja) 1998-04-13 2007-08-08 株式会社エンプラス Icソケット
US6255126B1 (en) * 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
JP2002531915A (ja) * 1998-12-02 2002-09-24 フォームファクター,インコーポレイテッド リソグラフィ接触要素
US6888362B2 (en) * 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
JP3696448B2 (ja) * 1999-09-02 2005-09-21 矢崎総業株式会社 電流検出器
JP2001153886A (ja) * 1999-11-26 2001-06-08 Mitsubishi Electric Corp プローブカード、及びこれを備えたテスト装置
ITMI20012574A1 (it) * 2001-12-06 2003-06-06 Technoprobe S R L Sonda di contattatura per una testa di misura
EP1518127B1 (de) * 2002-07-01 2006-08-09 Infineon Technologies AG Testvorrichtung für bauteile integrierter schaltungen
US8988091B2 (en) * 2004-05-21 2015-03-24 Microprobe, Inc. Multiple contact probes
US20070075717A1 (en) * 2005-09-14 2007-04-05 Touchdown Technologies, Inc. Lateral interposer contact design and probe card assembly
DE102006037904B4 (de) * 2006-08-11 2008-12-11 Ictest Gmbh Kontaktierungseinheit für elektronische Bauelemente
TWI326359B (en) * 2007-03-28 2010-06-21 Nanya Technology Corp Tester and sturcture of probe thereof
US7514948B2 (en) * 2007-04-10 2009-04-07 Microprobe, Inc. Vertical probe array arranged to provide space transformation
DE102007058365C5 (de) * 2007-12-03 2018-08-09 Ictest Gmbh Kontaktierungseinheit zur Kontaktierung von Anschlusskontakten elektronischer Bauelemente
US20110285416A1 (en) * 2008-06-30 2011-11-24 Petersen Dirch H Multi-point probe for testing electrical properties and a method of producing a multi-point probe
US8441272B2 (en) * 2008-12-30 2013-05-14 Stmicroelectronics S.R.L. MEMS probe for probe cards for integrated circuits
JP2010175507A (ja) * 2009-02-02 2010-08-12 Micronics Japan Co Ltd 電気的接続装置
EP2422205B1 (en) * 2009-04-21 2019-09-18 JohnsTech International Corporation Electrically conductive kelvin contacts for microcircuit tester
JP2011141126A (ja) * 2010-01-05 2011-07-21 Toshiba Corp プローブカード
US8441275B1 (en) * 2010-01-14 2013-05-14 Tapt Interconnect, LLC Electronic device test fixture
IT1399906B1 (it) * 2010-04-28 2013-05-09 Technoprobe Spa Metodo per la pulitura di una piazzola di contatto di una microstruttura e relative sonda di contatto a sbalzo e testa di misura a sonde a sbalzo [cantilever].
SG193040A1 (en) * 2012-02-21 2013-09-30 Test Max Mfg Pte Ltd Test socket with hook-like pin contact edge
JP5868239B2 (ja) * 2012-03-27 2016-02-24 株式会社日本マイクロニクス プローブ及びプローブカード
WO2014073368A1 (ja) * 2012-11-07 2014-05-15 オムロン株式会社 接続端子およびこれを用いた導通検査器具
ITMI20122023A1 (it) * 2012-11-28 2014-05-29 Technoprobe Spa Sonda di contatto a sbalzo [cantilever] per una testa di misura
JP2014167693A (ja) 2013-02-28 2014-09-11 Kddi Corp 複数カメラを用いた奥行き推定装置
JP6234441B2 (ja) * 2013-04-11 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI564571B (zh) * 2014-11-14 2017-01-01 Mpi Corp Cantilever high frequency probe card

Also Published As

Publication number Publication date
TW201629511A (zh) 2016-08-16
US9515000B2 (en) 2016-12-06
EP3023796B1 (en) 2019-05-22
CN105609441A (zh) 2016-05-25
JP2016099136A (ja) 2016-05-30
KR20160059447A (ko) 2016-05-26
EP3023796A1 (en) 2016-05-25
US20160141215A1 (en) 2016-05-19

Similar Documents

Publication Publication Date Title
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5272191B2 (ja) 半導体装置および半導体装置の製造方法
US8704342B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JP6234441B2 (ja) 半導体装置の製造方法
US9368432B2 (en) Semiconductor device and manufacturing method of semiconductor device
WO2017002268A1 (ja) 半導体装置の製造方法および半導体装置
US9029995B2 (en) Semiconductor device and method of manufacturing the same
CN104916618B (zh) 半导体器件
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
JP4146290B2 (ja) 半導体装置
JP6147588B2 (ja) 半導体装置
JP2013239740A (ja) 半導体装置
JP6407672B2 (ja) 半導体装置の製造方法
JP2012109435A (ja) 半導体装置の製造方法
US20130256920A1 (en) Semiconductor device
JP2014082385A (ja) 半導体装置の製造方法および半導体装置
JP2004063616A (ja) リードフレーム、これを用いた半導体装置の製造方法および小型素子の電気特性検査方法
JP2008235557A (ja) リードフレームおよび半導体装置
JP6357386B2 (ja) 半導体装置の製造方法
JP2008258289A (ja) 半導体チップ支持体およびそれを用いた半導体装置の製造方法
JP6416055B2 (ja) 半導体装置
CN117497522A (zh) 半导体装置以及半导体装置的制造方法
JP2011029492A (ja) 電力用半導体装置
JP2019075474A (ja) 半導体装置の製造方法
JP2006013391A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180919

R150 Certificate of patent or registration of utility model

Ref document number: 6407672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150