JP6407042B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP6407042B2 JP6407042B2 JP2015010527A JP2015010527A JP6407042B2 JP 6407042 B2 JP6407042 B2 JP 6407042B2 JP 2015010527 A JP2015010527 A JP 2015010527A JP 2015010527 A JP2015010527 A JP 2015010527A JP 6407042 B2 JP6407042 B2 JP 6407042B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- die pad
- arc groove
- back surface
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Description
本発明は、半導体装置とその製造方法に関するものである。 The present invention relates to a semiconductor device and a manufacturing method thereof.
近年における電子デバイスは、電力消費の削減や環境負荷低減の為の低消費電流動作、又、車載製品に代表される高温環境下での安定した高信頼動作が要求されている。電子デバイスの主たる構成を担う半導体デバイスも一種の抵抗と見なすことができ、電流が流れると、オン抵抗(電気を流したときの内部抵抗)に応じた熱を発生することになる。発生した熱は、半導体デバイスそのものに対してはもちろん、それを組み込んだ電子機器にもさまざまな影響を及ぼすことから、こうした熱による影響を回避するために、半導体パッケージの熱対策が不可欠となっている。 In recent years, electronic devices are required to operate with low current consumption for reducing power consumption and environmental load, and stable and reliable operation under a high temperature environment typified by in-vehicle products. A semiconductor device responsible for the main configuration of an electronic device can also be regarded as a kind of resistance. When a current flows, heat corresponding to on-resistance (internal resistance when electricity is passed) is generated. The generated heat has various effects not only on the semiconductor device itself but also on the electronic equipment in which it is incorporated. Therefore, in order to avoid such heat, it is essential to take measures against heat from the semiconductor package. Yes.
半導体デバイスにおける熱は熱源となる半導体チップから最終的な熱の放出先となる空気へ放熱されるが、放熱される熱の大半は外部端子からプリント基板に熱伝導し、空気へと伝達する経路を通っている。従って、半導体デバイスからプリント基板への伝導を促す構造が重要である。放熱性の高い半導体装置として、ダイパッドの裏面を封止樹脂から露出させたものが提案されている。(例えば、特許文献1参照)。 The heat in a semiconductor device is radiated from the semiconductor chip that is the heat source to the air that is the final heat release destination, but most of the radiated heat is transferred from the external terminals to the printed circuit board and transferred to the air. Through. Therefore, a structure that promotes conduction from the semiconductor device to the printed circuit board is important. As a semiconductor device having high heat dissipation, a semiconductor device in which the back surface of a die pad is exposed from a sealing resin has been proposed. (For example, refer to Patent Document 1).
しかしながら、特許文献1に示した半導体装置では、樹脂封止する際にダイパッド裏面と金型との間に樹脂が流れ込み、フラッシュバリと呼ばれる薄いバリが容易に形成されてしまう。
However, in the semiconductor device disclosed in
図5と図6は、従来構造の半導体装置の樹脂封止工程を図示している。図5は樹脂封止後のダイパッド裏面を示す図である。ダイパッド3の底面に溝10bを設けた裏面形状としているが、フラッシュバリ9が封止樹脂8からダイパッド3にかけて形成されたところを示している。図6(a)はフラッシュバリ9領域の要部拡大平面図、(b)は要部拡大断面図である。フラッシュバリ9はダイパッド3に設けられた溝10bを越えて溝10bの内側のダイパッド領域にもフラッシュバリ9を形成している。図6(b)からも明らかなように、金型13とダイパッド裏面の基準面11との間の隙間に樹脂が侵入し、溝10bを埋めてしまうため、その内側の領域にも樹脂が入り込んでフラッシュバリ9が形成されることになる。
5 and 6 illustrate a resin sealing process of a semiconductor device having a conventional structure. FIG. 5 is a diagram showing the back surface of the die pad after resin sealing. Although the back surface shape is provided with the
このフラッシュバリが放熱性を低下させることになるが、これを除去するためには電解バリ浮かしやアルカリ無電解浸漬など複雑な工程を付加する必要がある。
本発明は、上記課題に鑑み成されたもので、放熱性の高い半導体装置を得ることを目的とするものである。
This flash burr reduces heat dissipation. To remove this flash burr, it is necessary to add a complicated process such as electrolytic burr floating and alkali electroless dipping.
The present invention has been made in view of the above problems, and an object of the present invention is to obtain a semiconductor device with high heat dissipation.
上述の課題を解決するための手段は以下の通りである。
まず、半導体チップと、接着剤を介して前記半導体チップを固定するダイパッドと、前記ダイパッドの辺に向かって延在する複数のリードと、前記半導体チップと前記リードとを接続するボンディングワイヤと、前記半導体チップを封止する樹脂とを備えた半導体装置において、前記半導体チップを搭載するダイパッドが前記半導体チップを搭載するダイパッドの裏面に、円弧溝が連続して設けられていることを特徴とする半導体装置とした。
Means for solving the above-described problems are as follows.
First, a semiconductor chip, a die pad for fixing the semiconductor chip via an adhesive, a plurality of leads extending toward the side of the die pad, a bonding wire for connecting the semiconductor chip and the lead, A semiconductor device comprising a resin for sealing a semiconductor chip, wherein a die pad for mounting the semiconductor chip is provided with an arc groove continuously on a back surface of the die pad for mounting the semiconductor chip. The device.
また、前記円弧溝の側端に、ダイパッド裏面の基準面よりも盛り上がっているダムを有することを特徴とする半導体装置とした。
また、前記円弧溝が楕円形状であることを特徴とする半導体装置とした。
Further, the semiconductor device is characterized in that a dam is formed at a side end of the arc groove, which is raised from a reference surface on the back surface of the die pad.
Further, the semiconductor device is characterized in that the arc groove has an elliptical shape.
また、リードフレームを成形する工程と、半導体チップをダイパッドに固定するダイボンド工程と、前記半導体チップと前記リードとをワイヤを介して接続するワイヤボンド工程と、前記半導体チップを樹脂封止する工程とを備える半導体装置の製造方法において、前記リードフレームを成形する工程において、リードフレームの裏面に円弧溝を連続して設けることを特徴とする半導体装置の製造方法とした。 A step of molding a lead frame; a die bonding step of fixing a semiconductor chip to a die pad; a wire bonding step of connecting the semiconductor chip and the lead via a wire; and a step of resin-sealing the semiconductor chip. In the method of manufacturing a semiconductor device, the method for manufacturing a semiconductor device is characterized in that, in the step of forming the lead frame, arc grooves are continuously provided on the back surface of the lead frame.
また、前記円弧溝を形成するとともに、前記円弧溝の側端にダムを形成することを特徴とする半導体装置の製造方法とした。
また、前記円弧溝はプレス加工またはレーザー加工で形成することを特徴とする半導体装置の製造方法とした。
Further, the semiconductor device manufacturing method is characterized in that the arc groove is formed and a dam is formed at a side end of the arc groove.
The arc groove is formed by press working or laser processing.
上記手段を用いることで、半導体装置のダイパッド裏面にはフラッシュバリが付着せず、良好な放熱性を有する半導体装置とすることができる。 By using the above means, a flash burr does not adhere to the back surface of the die pad of the semiconductor device, and a semiconductor device having good heat dissipation can be obtained.
本発明の実施形態を、図を用いて説明する。
図1に示すように、樹脂封止型の半導体装置1は、半導体チップ2と、半導体チップ2を固定するダイパッド3と、ダイパッド3の周辺から外側に延在されたリード6とを備えている。半導体チップ2は、例えば、半導体基板と、半導体基板上に設けられた配線層などで構成されるものであり、ダイパッド3に接着固定されている。ダイパッド3及びリード部6は、導電性を有するものであり、例えば、Fe−Ni合金やCu合金等の金属で形成されている。ダイパッドの周囲には複数のリードインナー部6aがあり、本実施形態においては、ダイパッド3の一辺側に4本、対向する他辺側に4本、計8本配置されている。そして、これらのリードインナー部6aが近接する上記2辺と異なる他の2辺には吊りリード基部5aがダイパッド3に固定され、吊りリード基部5aから吊りリードアウター部5bが延伸している。リードインナー部6aが導電性を有するボンディングワイヤ7を介して半導体チップ2上のパッドと電気的に接続されている。なお、ボンディングワイヤ7には、金線や銅線が用いられる。
Embodiments of the present invention will be described with reference to the drawings.
As shown in FIG. 1, a resin-encapsulated
図2は、ダイパッドの裏面構造を示す平面図である。ダイパッド3の裏面は封止樹脂8により覆われてなく、外部へ露出している。樹脂封止による封止時にはフラッシュバリ9がダイパッド3の裏面外周部から中心に向けて流れ込むことがあり、図2はそのような状態を表している。樹脂封止により覆われていないダイパッド3の裏面の周囲にはフラッシュバリ9を堰き止める円弧溝10aが設けられている。円弧溝10aの溝は円の円弧部分からなる溝であって、複数の円弧溝が部分的に重畳するように少しずつずらして連続形成されている。即ち、円弧溝10aにおいては複数の円あるいは弧からなる溝が部分的に重畳するように連続して形成されている。図2では個々の溝は円であり、円形の溝が部分的に重畳して連続して形成されている。円弧溝10aは裏面外周部に沿って全体に設けられており、一周している。
FIG. 2 is a plan view showing the back surface structure of the die pad. The back surface of the
図3は、本発明の半導体装置の要部拡大図で、図3(a)は平面図、図3(b)は図3(a)のA−A線における断面図である。図3(a)に示す通り、ダイパッド3の裏面に設けられたフラッシュバリ9を堰き止める円弧溝10aは円弧形状で且つ、連続的に形成されている。又、図3(b)に示す通り、フラッシュバリ9を堰き止める円弧溝10aはその側端にダイパッド3の裏面における基準面11よりも高く盛り上がったダム12を有している。これにより封止樹脂8が外周部からダイパッド3の中心部へ流れ込んでも、基準面11よりも高いダム12を有するため樹脂を堰き止める。加えて、その形状は円弧状に連続形成されることにより円弧溝10aは封止樹脂8の流入経路上に幾重にも重なりを有し、封入樹脂8が円弧溝10aで確実に堰き止められる。フラッシュバリ9は連続した円弧溝10aが配置されないダイパッドの内側には形成されない。
3 is an enlarged view of a main part of the semiconductor device of the present invention, FIG. 3A is a plan view, and FIG. 3B is a cross-sectional view taken along the line AA of FIG. As shown in FIG. 3A, the
なお、図3では真円からなる円弧溝10aを図示しているが、楕円形状としても良い。真円あるいは楕円の場合に、かならずしも真円あるいは楕円の全体が形成されなくとも良く、真円あるいは楕円の一部である弧の形状の溝をダイパッドの外周部に沿って重畳して配置することも可能である。レーザー加工で楕円形状を形成するには、レーザーの光軸をリードフレーム面に対し傾ければ良い。
In addition, in FIG. 3, although the
図4には、本発明の半導体装置の製造フローを示した。まず、Fe−Ni合金やCu合金からなる平板の金属板を準備し、これを打ち抜き及びプレス加工を施してリードフレームを成形する。なお、円弧溝10aはリードフレームを金型によるプレス加工やレーザー加工することによって形成できる。円弧溝10aの側端のダム12はプレス加工やレーザー加工時に溝の側端が盛り上げることで形成できる。(S1)。次いで、ダイパッド上にダイボンディングペーストを介して半導体チップを載置する(S2)。続くワイヤボンド工程S3は半導体チップ上の電極とリードフレームのリードとをワイヤで接続する工程である。
FIG. 4 shows a manufacturing flow of the semiconductor device of the present invention. First, a flat metal plate made of an Fe—Ni alloy or a Cu alloy is prepared, and punched and pressed to form a lead frame. The
組立検査工程S4にて外観検査をした後、ダイパッド上の半導体チップを樹脂で被覆(S5)する。このとき、図3(b)に示すように、ダム12の突端は金型13と接触して樹脂の流れ込みを堰き止める役目を果たす。そして、その後、余分な樹脂バリ取りを行う(S6)。従来の半導体装置であれば、この後にフラッシュバリ9を除去する工程になるが、本発明の半導体装置の製造工程においてはその工程は不要であり、リードメッキ工程S7とリード切断工程S8を経て本発明の半導体装置が完成する。
After the appearance inspection in the assembly inspection step S4, the semiconductor chip on the die pad is covered with a resin (S5). At this time, as shown in FIG. 3 (b), the tip of the
上記では、工程S1で円弧溝をリードフレームに設けたが、樹脂封止工程よりも前、すなわちS4工程以前に溝形成されれば良い。
尚、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
In the above description, the arc groove is provided in the lead frame in step S1, but the groove may be formed before the resin sealing step, that is, before the step S4.
Although the embodiment of the present invention has been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and includes design changes and the like within a scope not departing from the gist of the present invention.
1 半導体装置
2 半導体チップ
2a 半導体チップ底面
2b 半導体チップ総厚
3 ダイパッド
3a ダイパッド底面
5 吊りリード
5a 吊りリード基部
5b 吊りリードアウター部
6 リード
6a リードインナー部
6b リードアウター部
7 ボンディングワイヤ
8 封止樹脂
9 フラッシュバリ
10a 円弧溝
10b 溝
11 基準面
12 ダム
13 金型
S1 リードフレーム成形工程
S2 ダイボンド工程
S3 ワイヤボンド工程
S4 組立検査工程
S5 樹脂封止工程
S6 樹脂バリ取り工程
S7 リードメッキ工程
S8 リード切断工程
DESCRIPTION OF
Claims (6)
を備えた半導体装置において、
前記ダイパッドの裏面は前記封止樹脂に覆われておらず、露出しており、
前記封止樹脂に覆われていない前記裏面の周囲に、複数の円あるいは円の一部である円弧が部分的に重畳するように連続して設けられた円弧溝が形成されていることを特徴とする半導体装置。 A semiconductor chip; a die pad that fixes the semiconductor chip to the surface via an adhesive; a plurality of leads extending from the periphery of the die pad; a bonding wire that connects the semiconductor chip and the lead; and the semiconductor A sealing resin for sealing the chip;
In a semiconductor device comprising:
The back surface of the die pad is not covered with the sealing resin and is exposed,
A plurality of circles or circular arc grooves provided continuously are formed around the back surface that is not covered with the sealing resin so as to partially overlap a plurality of circles or arcs that are parts of the circles. A semiconductor device.
前記リードフレームを成形する工程において、前記リードフレームのダイパッドの裏面の周囲に、複数の円あるいは円の一部である円弧が部分的に重畳するように連続して設けられた円弧溝を設け、前記封止する工程において、前記ダイパッドの裏面が前記封止樹脂に覆われず、露出することを特徴とする半導体装置の製造方法。 A step of forming a lead frame, a die bonding step of fixing the semiconductor chip to a die pad, a wire bonding step of connecting the semiconductor chip and the lead via a wire, and a step of sealing the semiconductor chip with a sealing resin; A method of manufacturing a semiconductor device comprising:
In the step of forming the lead frame, an arc groove provided continuously so that a plurality of circles or arcs that are part of the circle partially overlap is provided around the back surface of the die pad of the lead frame ; wherein the sealing to process, the back surface of the die pad is not covered with the sealing resin, the exposure to a method of manufacturing a semiconductor device according to claim Rukoto.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015010527A JP6407042B2 (en) | 2015-01-22 | 2015-01-22 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015010527A JP6407042B2 (en) | 2015-01-22 | 2015-01-22 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016134604A JP2016134604A (en) | 2016-07-25 |
JP6407042B2 true JP6407042B2 (en) | 2018-10-17 |
Family
ID=56434566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015010527A Expired - Fee Related JP6407042B2 (en) | 2015-01-22 | 2015-01-22 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6407042B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106910728A (en) * | 2017-02-28 | 2017-06-30 | 郑州云海信息技术有限公司 | A kind of improvement QFN encapsulates the method for designing of chip welding quality |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03284866A (en) * | 1990-03-30 | 1991-12-16 | Fujitsu Ltd | Lead frame |
JPH0730049A (en) * | 1993-07-07 | 1995-01-31 | Toshiba Corp | Lead frame |
JPH11220075A (en) * | 1998-02-04 | 1999-08-10 | Sony Corp | Resin encapsulated type semiconductor device |
JP3335967B2 (en) * | 1999-11-01 | 2002-10-21 | 日本電気株式会社 | Resin-sealed semiconductor device package |
JP5211493B2 (en) * | 2007-01-30 | 2013-06-12 | 富士通セミコンダクター株式会社 | Wiring substrate and semiconductor device |
WO2012131919A1 (en) * | 2011-03-29 | 2012-10-04 | ルネサスエレクトロニクス株式会社 | Semiconductor device and method for manufacturing same |
JP2013069955A (en) * | 2011-09-26 | 2013-04-18 | Renesas Electronics Corp | Semiconductor device, semiconductor device manufacturing method and lead frame |
JP2013258348A (en) * | 2012-06-14 | 2013-12-26 | Renesas Electronics Corp | Semiconductor device manufacturing method |
-
2015
- 2015-01-22 JP JP2015010527A patent/JP6407042B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016134604A (en) | 2016-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106471617B (en) | Semiconductor device | |
JP6030970B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP2005191240A (en) | Semiconductor device and method for manufacturing the same | |
JPWO2016084483A1 (en) | Lead frame, semiconductor device, lead frame manufacturing method, and semiconductor device manufacturing method | |
JP2009140962A (en) | Semiconductor device and manufacturing method thereof | |
JP2012199436A (en) | Semiconductor device and manufacturing method of the same | |
TW201448059A (en) | Method of manufacturing resin-encapsulated semiconductor device, and lead frame | |
JP2017139290A (en) | Resin-sealed semiconductor device | |
JP2015099874A (en) | Electronic element package and method for manufacturing the same | |
JP2006165411A (en) | Semiconductor device and manufacturing method thereof | |
JP2009071154A (en) | Semiconductor apparatus | |
JP6407042B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2019121698A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP5264677B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP6869602B2 (en) | Semiconductor device | |
JP2015153987A (en) | mold package | |
JP6434269B2 (en) | Semiconductor device | |
JP2012182207A (en) | Lead frame for led element and method for manufacturing the same | |
US9147646B2 (en) | Lead frame, method for manufacturing lead frame and semiconductor device using same | |
JP2018056308A (en) | Semiconductor device and method of manufacturing the same | |
JP2007134585A (en) | Semiconductor device and its manufacturing method | |
JP2012195546A (en) | Semiconductor device, and packaging body and manufacturing method of the same | |
JP7419474B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
WO2015129185A1 (en) | Resin-sealed semiconductor device, production method therefor, and mounting body therefor | |
KR101356389B1 (en) | Semiconductor package having conductive terminals on upper surface and method for manufacturing thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180918 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6407042 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |