JP6402432B2 - 情報処理装置、及び情報処理方法 - Google Patents

Description

本発明は、ライフタイム及びデータサイズが異なる複数種類のデータを扱うのに好適な情報処理装置及び情報処理方法に関する。

パチンコ機やパチスロ機等の遊技機においては、静止画や動画の画像、スピーカーからの音、ＬＥＤによる発光等により、遊技中の遊技者に対して、多彩な演出を提供することにより、高い遊興感を味わえるように緻密に構成されている。

遊技中のこれらの画像、音、光の出力は、それらの出力のためのデータを予め遊技機内に格納しておき、遊技の際、遊技の進行に応じて、それらのデータを読み出してきて、所定のデータ変換により画像、光、音として出力することにより行われている。更に詳細には、それらの画像データ、音声データ、及び発光データは、遊技機の製造時に、読み出し専用メモリに圧縮符号化して書き込んでおき、遊技の際には、それらのデータを専用で処理するプロセッサが、随時、その読み出し専用メモリから読み出して復号して、データに応じて液晶表示器、スピーカー、ＬＥＤ（Light Emitting Diode）等に出力するようにしている。

ところで、上記の専用のデータ処理プロセッサが、読み出し専用メモリから所望のデータを読み出す際においては、特に遊技機にあっては液晶表示器等への多彩で変化の激しい出力要求に応ずべく、高速に読み出せることが要求される。従って、この読み出し専用メモリからのデータの読み出しにおいても、キャッシュの技術を採用することが多い。具体的には、読み出し専用メモリにおいて、画像データ、音声データ、及び発光データを格納する主たるメモリ（典型的にはフラッシュメモリ）に加えて、キャッシュ（リードキャッシュ）として機能させるメモリ（例えば、ＤＲＡＭ（Dynamic Random Access Memory））を備え、キャッシュ機能を実現している。

特許文献１においては、ＨＤＤ（８）の前段にキャッシュメモリ（６）がある構成であり、ＨＤＤ（８）に記録するデータも映像信号と音声信号の２種類の信号であるものの、当該文献に記載の技術の目的は、一纏まり（１ファイル）のサイズがＨＤＤ（８）の容量を越えるようなサイズの映像・音声信号であっても、複数のＨＤＤ（８）に渡ってうまく記録できるようにすることであり、その目的を達成するための構成は、１ファイルの映像・音声信号を、その映像・音声信号の切り替わり箇所で複数に分割して、その各所で分割可能なファイルに構成する、というものである。
また、特許文献２においては、容量の異なる２つのキャッシュメモリによる階層化の技術と、命令とデータ（オペランド）とでキャッシュを分ける技術とを組み合わせる技術の更なる応用が開示されており、その具体的構成は、オペランドアクセス時及び分岐命令の分岐先命令アクセス時に比較的小容量の第１キャッシュメモリをアクセスし、不在のときに大容量の第２キャッシュメモリにアクセスする、というものである。
また、特許文献３においては、複数のプロセッサで処理する処理において、各プロセッサが時々において自身が担当処理するプロセスがない場合に効率的に低電力モードに切り替わる工夫について開示しており、その前提として、各プロセッサには１対１でキャッシュメモリが備わっている（図１、図５）というものである。

特開２００３−１１５１６８公報 特開昭６４−１８８４３号公報 特表２００５−５３１８６０公報

しかしながら、上述の画像データ、音声データ、及び発光データのように多種のデータを扱う場合、それらのデータ種別に応じてライフタイム（データが利用される時間長）やデータサイズ（通信データ量単位）が異なることが多く、その場合、基本的にデータサイズが大きい種別のデータが偏ってキャッシュメモリを占めてしまい、必要なデータを所望のタイミングで処理できない状況に陥ることがある。
特に、パチンコ機等の遊技機においては、音声データ及び発光データが画像データと比較して処理の遅延が許容されないにも拘わらず、データサイズの大きい画像データのみがキャッシュメモリを占めてしまうので、音や光の出力が許容量を超えて遅れてしまうといった問題があった。これは、画像データが音声データや発光データよりデータ量が大きいため、キャッシュメモリにおける占有率が高くなり、音声データや発光データのデータがキャッシュメモリにキャッシュされにくく、処理遅延が生じるためである。
本発明は、上記に鑑みてなされたもので、その目的は、リードデータの要求元に関連した各種データのうち、特定のデータのみが一時記憶部を占めてしまうことを回避することにある。

上記課題を解決するために、請求項１記載の発明は、複数のデータ種別に対応した複数の種類のデータを記憶する記憶部と、前記記憶部から読み出したデータを一時記憶領域に一時的に記憶する一時記憶部と、前記記憶部、及び前記一時記憶部を制御する制御部と、を備えた補助記憶装置と、上位ＣＰＵからの要求に基づいて、前記補助記憶装置から複数の種類のデータを読み出し、所定の処理部にデータを出力するデータ処理プロセッサと、を備えた情報処理装置であって、前記データ処理プロセッサは、読み出しデータに係るキャッシュ制御の要否情報及び読み出し要求する処理部に応じたキャッシュＩＤを設定するインターフェース制御部を備え、前記インターフェース制御部は、前記読み出し要求する複数の処理部のうちどれからの要求であるかを判定するとともに、当該要求がキャッシュ制御を必要としているか否かを判定する要求元／キャッシュ要否判定部を備え、前記補助記憶装置の制御部は、前記データ処理プロセッサからのリードコマンドに含まれる前記キャッシュ制御の要否情報及びキャッシュＩＤに基づいて前記補助記憶装置から読み出したデータを一時的に記憶する一時記憶部の一時記憶領域を選択するように制御したことを特徴とする。

本発明によれば、リードデータの要求元に関連した各種データのうち、特定のデータのみが一時記憶部を占めてしまうことを回避することができる。

本発明の一実施形態に係る情報処理装置の構成を説明するための機能ブロック図である。 本発明の一実施形態に係るデータ処理プロセッサに設けられたインターフェース制御部の構成を説明するための機能ブロック図である。 （ａ）は一般的なＳＡＴＡ規格のリードコマンドパケットの構成を示す図、（ｂ）は本発明に係るインターフェース制御部で生成する改良されたＳＡＴＡ規格のリードコマンドパケットの構成を示す図、（ｃ）は改良されたＳＡＴＡ規格のリードコマンドパケットにおけるＣＣＨＩＤの定義を示す図である。 本発明の一実施形態に係る補助記憶装置に設けられた領域制御部の構成を説明するための機能ブロック図である。 本発明の一実施形態に係るデータ処理プロセッサに設けられたインターフェース制御部の動作について説明するためのフローチャートである。 本発明の一実施形態に係る補助記憶装置に設けられた領域制御部の動作について説明するためのフローチャートである。

以下、本発明を図面に示した実施の形態により詳細に説明する。
本発明は、リードデータの要求元に関連した各種データのうち、特定のデータのみが一時記憶部を占めてしまうことを回避するために、以下の構成を有する。
すなわち、本発明の情報処理装置は、複数のデータ種別に対応した複数の種類のデータを記憶する記憶部と、記憶部から読み出したデータを一時記憶領域に一時的に記憶する一時記憶部と、記憶部、及び一時記憶部を制御する制御部と、を備えた補助記憶装置と、上位ＣＰＵからの要求に基づいて、補助記憶装置から複数の種類のデータを読み出し、所定の処理部にデータを出力するデータ処理プロセッサと、を備えた情報処理装置であって、データ処理プロセッサは、読み出しデータに係るキャッシュ制御の要否情報及び読み出し要求する処理部に応じたキャッシュＩＤを設定するインターフェース制御部を備え、補助記憶装置の制御部は、データ処理プロセッサからのリードコマンドに含まれるキャッシュ制御の要否情報及びキャッシュＩＤに基づいて補助記憶装置から読み出したデータを一時的に記憶する一時記憶部の一時記憶領域を選択するように制御したことを特徴とする。
以上の構成を備えることにより、リードデータの要求元に関連した各種データのうち、特定のデータのみが一時記憶部を占めてしまうことを回避することができる。
上記の本発明の特徴に関して、以下、図面を用いて詳細に説明する。

＜情報処理装置＞
図１を参照して、本発明の一実施形態に係る情報処理装置の構成について説明する。図１は、本発明の一実施形態に係る情報処理装置の構成を説明するための機能ブロック図である。
情報処理装置１は、データ処理プロセッサ１０、補助記憶装置４０、を備えている。
図１に示す上位ＣＰＵ２は、遊技機等を構成する情報処理装置１に対して上位に配置されたＣＰＵである。
データ処理プロセッサ１０は、画像、音声、発光等のデータを処理するプロセッサであり、ＣＰＵ１２、画像処理部１４、表示出力部１６、サウンド処理部１８、サウンド出力部２０、発光処理部２２、発光出力部２４、インターフェース制御部２６、バス２８を備えている。

ＣＰＵ１２は、データ処理プロセッサの全体を制御する。
画像処理部１４は、表示すべき画像を処理するものであり、補助記憶装置４０に格納されたデータを取得して復号し、画像として描画することで画像データを生成する。
表示出力部１６は、画像処理部１４が生成した画像データをディスプレイ３０等の表示部に出力する。ディスプレイ３０は、ＬＣＤ等の表示デバイスである。
サウンド処理部１８は、出力すべき音声信号を処理するものであり、補助記憶装置４０に格納されたデータを取得して復号し、サウンドデータを生成する。
サウンド出力部２０は、生成されたサウンドデータに基づき、スピーカー３２等に音声信号を出力する。

発光処理部２２は、演出に基づき、補助記憶装置４０に格納されたデータを復号して、ＬＥＤ３４等の発光体を駆動するためのデータを生成する。
発光出力部２４は、発光処理部が生成したデータに基づき、ＬＥＤ等の発光体を駆動する。
ＬＥＤ（light emitting diode）３４は、順方向に電圧を加えた際に発光する半導体素子であり、発光体の一例である。
インターフェース制御部２６は、補助記憶装置４０との間のインターフェースを制御するもので、画像処理部１４、サウンド処理部１８、発光処理部２２、その他（ＣＰＵ）のいずれか１つが要求するリードリクエストがどの処理部またはＣＰＵから行われたものかを判別し、判別結果に応じてリードリクエストであるリードコマンドに含ませるセクターカウント値（Ｓｅｃｔｏｒ Ｃｏｕｎｔ）及びキャッシュＩＤを設定する。

補助記憶装置４０は、記憶部（フラッシュメモリ）４２、一時記憶部（ＤＲＡＭ）４４、メモリコントローラ４６、バス４８を備えている。
補助記憶装置４０は、いわゆるＮＡＮＤフラッシュメモリを含むＳＳＤ（Solid State Drive）である。ただし、通常のＳＳＤでは一時記憶部４４が書き込み用のキャッシュメモリとして用いられるが、本発明において用いるＳＳＤはＳＳＤのファームウェアを変更し、一時記憶部４４を読み出し用のキャッシュメモリとして利用している。なお、書き込み用に利用されるＤＲＡＭを読み出し用に変更せず、読み出し用として別途ＤＲＡＭを用意しても良い。
記憶部４２は、例えば、ＮＡＮＤフラッシュメモリアレイからなる記憶部である。
一時記憶部４４は、例えば、ＤＤＲ ＤＲＡＭからなる一時記憶部であって、読み出しデータをキャッシュする。

メモリコントローラ４６は、全体制御部５０、シーケンス制御部５２、ＥＣＣ（Error Check and Correct）制御部５４、ホストＩ／Ｆ制御部５６、メモリＩ／Ｆ制御部５８、領域制御部６０を備え、補助記憶装置４０を制御する。
全体制御部５０は、ＲＡＭ、ＲＯＭ等を内蔵し（図示省略）、メモリコントローラ４６全体を制御する。
シーケンス制御部５２は、メモリコントローラ４６から記憶部４２に与えられる内部コマンド信号に基づき、記憶部４２の動作を制御する。
ＥＣＣ制御部５４は、読み出しデータに付加されたエラーコレクションコードに基づき、読み出したデータに含まれる誤りを検出し、且つ誤りを検出した場合に当該データの誤りを訂正する。
ホストＩ／Ｆ制御部５６は、ホスト（データ処理プロセッサ）との間のインターフェースを制御する。
メモリＩ／Ｆ制御部５８は、記憶部４２であるＮＡＮＤアレイや一時記憶部４４であるＤＲＡＭ等とのインターフェースを制御する。
領域制御部６０は、データ処理プロセッサ１０から指定されるキャッシュＩＤに基づき、記憶部４２から読み出したデータを一時記憶部４４の指定された一時記憶領域に格納する。
なお、メモリコントローラ４６の各構成は、メモリコントローラ４６のマイクロプロセッサにより実現する。
また、バス２８とバス４８との接続は、シリアル高速通信バスや、ＰＣＩｅ（ＰＣＩエクスプレス）等を利用することができ、各バス２８、４８は説明を簡単にするためデータバス及びレジスタバスを区別せずに記載している。

＜インターフェース制御部＞
図２を参照して、図１に示すインターフェース制御部の機能ブロックの構成について説明する。図２は、本発明の一実施形態に係るデータ処理プロセッサに設けられたインターフェース制御部の構成を説明するための機能ブロック図である。
インターフェース制御部２６は、要求データ量判定部２６ａ、セクターカウント設定部２６ｂ、データ要求元／キャッシュ要否判定部２６ｃ、キャッシュＩＤ設定部２６ｄ、修正リードコマンド生成部２６ｅ、修正リードコマンド出力部２６ｆ、を備えている。
要求データ量判定部２６ａは、データ処理プロセッサ１０に設けられた画像処理部１４、サウンド処理部１８、発光処理部２２、ＣＰＵ１２の何れか１つから出力されるリードリクエストをバスから受け取った際、記憶部４２から何セクター分のデータを読み出せば良いかを判定する。
セクターカウント設定部２６ｂは、要求データ量判定部２６ａにて判定したセクター数に応じてセクターカウント値を設定する。
例えば、ＳＡＴＡの規格によれば、最少のデータ読み出し単位は５１２バイトであり、リードコマンドで要求された読み出しデータ量が５１２バイト以下であり、かつ単一のセクター内に納まる場合には、要求データ量判定部はセクター数１と判定し、セクターカウント設定部２６ｂにてセクターカウント値１を設定する。
また、リードコマンドで要求された読み出しデータ量が５１２バイト以下であっても、その要求されたデータが複数のセクターに跨って格納されている場合には、要求データ量判定部はセクター数２と判定し、セクターカウント設定部２６ｂにてセクターカウント値２を設定する。
同様に、リードコマンドで要求された読み出しデータ量が、例えば、９００バイトの場合、その要求されたデータが２つのセクター内に納まっている場合には、要求データ量判定部はセクター数２と判定し、セクターカウント設定部２６ｂにてセクターカウント値２を設定するが、３つのセクターに跨って格納されている場合には、要求データ量判定部はセクター数３と判定し、セクターカウント設定部２６ｂにてセクターカウント値３を設定する。

要求元／キャッシュ要否判定部２６ｃは、データ処理プロセッサ１０に設けられた画像処理部１４、サウンド処理部１８、発光処理部２２、ＣＰＵ１２の何れか１つから出力されるリードリクエストをバスから受け取った際、リードリクエストに含まれる情報によりどの処理部からのリクエストであるか及びキャッシュ制御を要求しているか否かを判定する。
キャッシュＩＤ設定部２６ｄは要求元／キャッシュ要否判定部２６ｃの判定結果に基づき、リードコマンドにキャッシュＩＤ（領域設定情報）を設定する。例えば、キャッシュ制御が必要な場合、表１に示すように、リードリクエストの要求元とキャッシュＩＤとを対応付けておき、リードリクエストの要求元に応じて読み出したデータを格納するキャッシュＩＤを指定する。

修正リードコマンド生成部２６ｅは、セクターカウント設定部２６ｂで設定したセクターカウント値とキャッシュＩＤ設定部２６ｄで設定したキャッシュＩＤとをリードコマンドに含め、修正した修正リードコマンドを生成する。
修正リードコマンド出力部２６ｆは、データ処理プロセッサ１０の画像処理部１４、サウンド処理部１８、発光処理部２２、ＣＰＵ１２から発行されたリードリクエストと修正リードコマンド生成部２６ｄで決定したセクターカウント値及びキャッシュＩＤをＳＡＴＡ規格のコマンドパケット（ＦＩＳ：Frame Information Structure）として生成し、リードコマンドとして補助記憶装置４０へ出力する。
図３（ａ）は一般的なＳＡＴＡ規格のリードコマンドパケットの構成を示す図、図３（ｂ）は本発明に係るインターフェース制御部２６で生成する改良されたＳＡＴＡ規格のリードコマンドパケットの構成を示す図、図３（ｃ）は改良されたＳＡＴＡ規格のリードコマンドパケットにおけるＣＣＨＩＤ（Ｃａｓｈｅ ＩＤ:キャッシュＩＤ）の定義を示す図である。
本発明に係るインターフェース制御部２６の修正リードコマンド生成部２６ｅでは図３（ａ）に示す従来の一般的なコマンドパケットに代えて、図３（ｂ）に示すようにＣｏｕｎｔの１３ビット〜１１ビットをキャッシュＩＤを表すレジスタとして定義すると共に、当該レジスタにキャッシュＩＤ或いはキャッシュ制御なしのデータを格納すると共に、リクエストするデータに応じたセクターカウントをコマンドパケットのフィーチャーズ（Ｆｅａｔｕｒｅｓ）に割り当てられたレジスタに設定する。また、画像処理部１４、サウンド処理部１８、発光処理部２２、ＣＰＵ１２から発行されたリードリクエストはコマンドパケットのＬＢＡに割り当てられたレジスタに格納される。

＜領域制御部＞
図４を参照して、図１に示す領域制御部の機能ブロックの構成について説明する。図４は、本発明の一実施形態に係る補助記憶装置に設けられた領域制御部の構成を説明するための機能ブロック図である。
領域制御部６０は、一時記憶部領域設定部６０ａ、キャッシュ制御部６０ｂ、一時記憶部書込み制御部６０ｃ、を備えている。
一時記憶部領域設定部６０ａは、一時記憶部４４に読み出しデータを書き込みする際の一時記憶領域を設定するものであり、例えば、一時記憶部４４を４つの一時記憶領域に分ける場合には、キャッシュＩＤ０〜３及び各キャッシュＩＤの領域を設定し、一時記憶部書き込み制御部６０ｃに設定値を供給するものである。領域設定は任意に行うことができ、例えば、表２に示すようにキャッシュＩＤに対応してＤＲＡＭの領域（容量）を設定する。なお、表２は一時記憶部４４の容量が２ＧＢ、キャッシュする一時記憶領域を４つとした場合の一例であり、図３（ｂ）及び図３（ｃ）に示したようにＣＣＨＩＤとして３ビットを割り当てると、キャッシュＩＤには８種類を設定可能であり、また一時記憶部４４の容量に応じて設定領域は任意に設定可能である。

キャッシュ制御部６０ｂは、キャッシュＩＤ判定部６０ｄ、キャッシュ要否判定部６０ｅを含み、キャッシュＩＤ判定部６０ｄ及びキャッシュ要否判定部６０ｅはデータ処理プロセッサ１０から受領したリードリクエストコマンドに含まれるＣＣＨＩＤのレジスタ値からキャッシュＩＤまたはキャッシュ要否を判定し、キャッシュ情報（キャッシュ要否及びキャッシュＩＤ）を一時記憶部書き込み制御部６０ｃに出力する。
一時記憶部書き込み制御部６０ｃは、キャッシュ制御部６０ｂより供給されるキャッシュ情報に基づき、記憶部４２からの読み出しデータを一時記憶部４４の所定のキャッシュＩＤに対応した一時記憶領域に書き込む。

なお、領域制御部６０は、メモリコントローラ４６に含まれるマイクロプロセッサにより実現するものであり、全体制御部５０やシーケンス制御部５２と協働し、データ処理プロセッサ１０から受け付けたコマンドパケットに含まれるＬＢＡのレジスタ値により、メモリコントローラ４６は記憶部４２の指定されたアドレスからデータを読み出すと共に、上記キャッシュ情報に基づいて読み出しデータを一時記憶部４４の指定されたキャッシュＩＤに対応した一時記憶領域に書き込んだり、或いはキャッシュせずに読み出しデータをデータ処理プロセッサ１０に出力したりする。

＜インターフェース制御部の動作フロー＞
図５を参照して、図２に示すインターフェース制御部の動作フローについて説明する。図５は、本発明の一実施形態に係るデータ処理プロセッサに設けられたインターフェース制御部の動作について説明するためのフローチャートである。
ステップＳ５では、要求データ量判定部２６ａ及び要求元／キャッシュ要否判定部２６ｃは、画像処理部１４やサウンド処理部１８等からのリードリクエストを含むコマンド（リードコマンド）を受け付けたか否かを判定する。リードコマンドを受け付けた場合、ステップＳ１０及びＳ１５に進む。

ステップＳ１０では、要求データ量判定部２６ａは、要求された読み出しデータ量に基づき、記憶部４２から何セクター分のデータを読み出せば良いかを判定し、セクターカウント設定部２６ｂにてセクターカウント値を設定する。
例えば、ＳＡＴＡの規格によれば、最少のデータ読み出し単位は５１２バイトであり、リードコマンドで要求された読出しデータ量が５１２バイト以下であり、かつ単一のセクター内に納まる場合には、要求データ量判定部２６ａはセクター数１と判定し、セクターカウント設定部２６ｂにてセクターカウント値１を設定する。
また、リードコマンドで要求された読出しデータ量が５１２バイト以下であっても、その要求されたデータが複数のセクターに跨って格納されている場合には、要求データ量判定部２６ａはセクター数２と判定し、セクターカウント設定部２６ｂにてセクターカウント値２を設定する。
同様に、リードコマンドで要求された読出しデータ量が、例えば、９００バイトである場合、その要求されたデータが２つのセクター内に納まっている場合には、要求データ量判定部２６ａはセクター数２と判定し、セクターカウント設定部２６ｂにてセクターカウント値２を設定するが、３つのセクターに跨って格納されている場合には、要求データ量判定部２６ａはセクター数３と判定し、セクターカウント設定部２６ｂにてセクターカウント値３を設定する。

要求元／キャッシュ要否判定部２６はステップＳ１５にてキャッシュ制御が必要か否かを判断し、キャッシュ制御が要求されていないリードリクエストの場合（ステップＳ１５でＮＯ）、“キャッシュ制御なし”のレジスタ値を設定する（ステップＳ２０）。
例えば、要求元／キャッシュ要否判定部２６は、キャッシュ制御が要求されていないリードリクエストである場合、キャッシュ制御なしのレジスタ値として１１１ｄを設定する。
一方、キャッシュ制御が要求されているリードリクエストの場合（ステップＳ１５でＹＥＳ）、要求元／キャッシュ要否判定部２６はステップＳ３０にてリードリクエスト要求元を判定する。
ここで、要求元／キャッシュ要否判定部２６ｃは、データ処理プロセッサ１０に設けられた画像処理部１４、サウンド処理部１８、発光処理部２２、ＣＰＵ１２の何れか１つから出力されるリードリクエストをバスから受け取った際にどの処理部からのリクエストであるかを判定する。

リードリクエストの要求元に応じ、キャッシュＩＤ設定部２６ｄは予め設定されたキャッシュＩＤを割り当て（ステップＳ４１〜ステップＳ４４）、修正リードコマンド生成部２６ｅにレジスタ値を出力する。
なお、本実施形態では表１に示したリードリクエストの要求元とキャッシュＩＤとの関係でフローを記載している。
すなわち、画像処理部１４がリードリクエストを要求した場合（ステップＳ４１）に、キャッシュＩＤ設定部２６ｄはキャッシュＩＤ＝１のレジスタ値を修正リードコマンド生成部２６ｅに出力する。
また、サウンド処理部１８がリードリクエストを要求した場合（ステップＳ４２）に、キャッシュＩＤ設定部２６ｄはキャッシュＩＤ＝２のレジスタ値を修正リードコマンド生成部２６ｅに出力する。
さらに、発光処理部２２がリードリクエストを要求した場合（ステップＳ４３）に、キャッシュＩＤ設定部２６ｄはキャッシュＩＤ＝３のレジスタ値を修正リードコマンド生成部２６ｅに出力する。
また、ＣＰＵ１２がリードリクエストを要求した場合（ステップＳ４４）に、キャッシュＩＤ設定部２６ｄはキャッシュＩＤ＝０のレジスタ値を修正リードコマンド生成部２６ｅに出力する。

その後、修正リードコマンド生成部２６ｅは“キャッシュ制御無し”の場合には“キャッシュ制御なし”を表すデータをコマンドパケットのＣＣＨＩＤのレジスタ値に設定すると共に、読み出しデータ量に応じたセクターカウント値をフィーチャーズのレジスタに設定し、更に読出すデータのアドレスを含むＬＢＡをレジスタ値に設定し、修正リードコマンドとなるコマンドパケットを生成する（ステップＳ５０）。

また、“キャッシュ制御あり”の場合には、リードリクエストの要求元に応じたキャッシュＩＤをＣＣＨＩＤのレジスタ値に設定すると共に、読み出しデータ量に応じたセクターカウント値及び読出すデータのアドレスを含むＬＢＡをレジスタ値に設定し、修正リードコマンドとなるコマンドパケットを生成する（ステップＳ５０）。
修正リードコマンドであるコマンドパケットを生成した後、修正リードコマンド出力部２６ｆは修正リードコマンドを出力する（ステップＳ６０）。

＜領域制御部の動作フロー＞
図６を参照して、領域制御部の動作フローについて説明する。図６は、本発明の一実施形態に係る補助記憶装置４０に設けられた領域制御部６０の動作について説明するためのフローチャートである。
ステップＳ１０５では、領域制御部６０は、インターフェース制御部２６からリードコマンドを受け付けたか否かを判断し、リードコマンドを受け付けた場合にはステップＳ１１０に進む。

キャッシュ制御部６０ｂにおいて、受け付けたリードコマンドであるコマンドパケットのＣＣＨＩＤとして定義されたレジスタ値を確認する（ステップＳ１１０）。
この際、キャッシュ制御部６０ｂに含まれるキャッシュＩＤ判定部６０ｄでは、ＣＣＨＩＤのレジスタ値として、０００ｄ、００１ｄ、０１０ｄ、０１１ｄ、１１１ｄの何れか１つが確認できる。
キャッシュ制御部６０ｂは、キャッシュ制御の要否及びキャッシュＩＤを判定する（ステップＳ１１５）。
例えば、ＣＣＨＩＤのレジスタ値が０００ｄ、００１ｄ、０１０ｄ、０１１ｄの何れか１つである場合には“キャッシュ制御あり”を表し、１１１ｄである場合には“キャッシュ制御なし”を表す。
キャッシュ制御部６０ｂのキャッシュ要否判定部６０ｅにて“キャッシュ制御なし”と判断した場合（ステップＳ１１５でＮＯ）、コマンドパケットに含まれるＬＢＡに基づいてリクエストされたデータを記憶部４２から読み出し（ステップＳ１２０）、データ処理プロセッサ１０に読み出しデータを出力する（ステップＳ１２５）。

一方、ステップＳ１１５にてキャッシュ制御部６０ｂのキャッシュ要否判定部６０ｅが“キャッシュ制御あり”と判断した場合（ステップＳ１１５でＹＥＳ）、ＣＣＨＩＤのレジスタ値に対応したキャッシュＩＤを認識する（ステップＳ１３０）。
この際、キャッシュ要否判定部６０ｅでは、ＣＣＨＩＤのレジスタ値が０００ｄ、００１ｄ、０１０ｄ、０１１ｄのうち何れか１つである場合には、キャッシュＩＤがそれぞれ０、１、２、３である。
キャッシュ要否判定部６０ｅは、一時記憶部書き込み制御部６０ｃにキャッシュ情報（キャッシュ要否及びキャッシュＩＤ）を出力する。
その後、補助記憶装置のメモリコントローラ４６はキャッシュ制御部６０ｂが認識したキャッシュＩＤに相当する一時記憶部４４の一時記憶領域にデータがあるか否かを確認する（ステップＳ１３５）。
例えば、キャッシュＩＤ判定部６０ｄは、キャッシュＩＤが０である場合に、一時記憶部４４のアドレスが００ｈ〜ＦＦＦＦＦＦＦｈの一時記憶領域からデータを読み出し、データがあるか否かを判定する。
一時記憶部４４の指定されたキャッシュＩＤに対応した一時記憶領域にデータがある場合には（ステップＳ１３５でＹＥＳ）、一時記憶部４４からデータを読み出し（ステップＳ１４０）、データ処理プロセッサ１０に読み出しデータを出力する（ステップＳ１２５）。

一方、キャッシュ制御部６０ｂが認識したキャッシュＩＤに相当する一時記憶部４４の領域にデータが無い場合（ステップＳ１３５でＮＯ）、コマンドパケットに含まれるＬＢＡに基づいてリクエストされたデータを記憶部４２から読み出し（ステップＳ１４５）、指定されたキャッシュＩＤに相当する一時記憶部４４の一時記憶領域に読み出しデータを書き込み（ステップＳ１５０）、データ処理プロセッサ１０に読み出しデータを出力（転送）する（ステップＳ１２５）。
なお、上述したステップＳ１２５では、一時記憶部４４の一時記憶領域からデータ処理プロセッサ１０に読み出しデータを出力（転送）するように構成しているが、データ処理プロセッサ１０が一時記憶部４４の一時記憶領域からデータを読み出すように構成してもよい。
なお、一時記憶部４４（キャッシュ）の一時記憶領域へのデータ書き込みは、割り当てられた一時記憶領域に空きがあれば、空いている一時記憶領域に格納し、空きがなければ最も古いデータを破棄し、そこにキャッシュする（ＬＲＵアルゴリズム（Least Recently Used））。また、ＬＦＵ（Least Frequently Used）アルゴリズムを用いてキャッシュすることも可能である。

本実施形態によれば、データ処理プロセッサ１０は、インターフェース制御部２６が、読み出し要求する各処理部の要求元を判定し、処理部に応じて一時記憶部４４の一時記憶領域を設定するキャッシュＩＤを生成する。一方、補助記憶装置４０のメモリコントローラ４６（制御部）は、データ処理プロセッサ１０からのリードコマンドに含まれるキャッシュ情報に基づいて、キャッシュ制御の有無及びキャッシュＩＤを認識し、キャッシュ制御する場合には読み出しデータの一時格納場所である一時記憶領域の所定の一時記憶領域を選択するように制御したので、リードデータの要求元に関連した各種データ（画像データ、音声データ、発光データ、他データ）のうち、特定のデータのみが一時記憶部４４を占有してしまうことを回避することができる。

＜本発明の実施態様例の構成、作用、効果＞
＜第１態様＞
本態様の情報処理装置１は、複数のデータ種別に対応した複数の種類のデータを記憶する記憶部４２と、記憶部４２から読み出したデータを一時記憶領域に一時的に記憶する一時記憶部４４と、記憶部４２、及び一時記憶部４４を制御するメモリコントローラ４６と、を備えた補助記憶装置４０と、上位ＣＰＵ２からの要求に基づいて、補助記憶装置４０から複数の種類のデータを読み出し、所定の処理部にデータを出力するデータ処理プロセッサ１０と、を備えた情報処理装置１であって、データ処理プロセッサ１０は、読み出しデータに係るキャッシュ制御の要否情報及び読み出し要求する処理部に応じたキャッシュＩＤを設定するインターフェース制御部２６を備え、補助記憶装置４０のメモリコントローラ４６は、データ処理プロセッサ１０からのリードコマンドに含まれるキャッシュ制御の要否情報及びキャッシュＩＤに基づいて補助記憶装置４０から読み出したデータを一時的に記憶する一時記憶部４４の一時記憶領域を選択するように制御したことを特徴とする。
本態様によれば、データ処理プロセッサ１０は、インターフェース制御部２６が読み出しデータに係るキャッシュ制御の要否情報及び読み出し要求する処理部に応じたキャッシュＩＤを設定する。補助記憶装置４０のメモリコントローラ４６は、データ処理プロセッサ１０からのリードコマンドに含まれるキャッシュ制御の要否情報及びキャッシュＩＤに基づいて補助記憶装置４０から読み出したデータを一時的に記憶する一時記憶部４４の一時記憶領域を選択するように制御したので、リードデータの要求元に関連した各種データ（画像データ、音声データ、発光データ、他データ）のうち、特定のデータのみが一時記憶部を占めてしまうことを回避することにある。

＜第２態様＞
本態様のインターフェース制御部２６は、読み出し要求する複数の処理部のうちどれからの要求であるかを判定するとともに、当該要求がキャッシュ制御を必要としているか否かを判定する要求元／キャッシュ要否判定部２６ｃを備えたことを特徴とする。
本態様によれば、要求元／キャッシュ要否判定部２６ｃが読み出し要求する複数の処理部のうちどれからの要求であるかを判定するので、リードデータの要求元を判定することができ、当該要求がキャッシュ制御を必要としているか否かを判定するので、当該要求がキャッシュ制御を必要としている場合には、特定のデータのみが一時記憶部を占めてしまうことを回避することにある。

＜第３態様＞
本態様の処理部は、画像処理部１４、サウンド処理部１８、発光処理部２２、及びＣＰＵ１２であることを特徴とする。
本態様によれば、リードデータの要求元が、画像処理部１４、サウンド処理部１８、発光処理部２２、及びＣＰＵ１２であっても、要求元に関連した各種データ（画像データ、音声データ、発光データ、他データ）のうち、特定のデータのみが一時記憶部を占めてしまうことを回避することにある。

＜第４態様＞
本態様の補助記憶装置４０のメモリコントローラ４６は、画像データとその他のデータとで区分けして２以上の一時記憶領域を一時記憶部４４に設けたことを特徴とする。
本態様によれば、キャッシュメモリを占有しやすい画像データとそれ以外の音声データ、発光データのキャッシュする一時記憶領域を分けて利用するので、処理遅延の許容量が少ない音声データや発光データの読み出しにもキャッシュを用いて行うことができ、音や光の出力を適切に行うことができる。

＜第５態様＞
本態様の情報処理方法は、複数のデータ種別に対応した複数の種類のデータを記憶する記憶部４２と、記憶部４２から読み出したデータを一時記憶領域に一時的に記憶する一時記憶部４４と、記憶部４２、及び一時記憶部４４を制御するメモリコントローラ４６と、を備えた補助記憶装置４０と、上位ＣＰＵ２からの要求に基づいて、補助記憶装置４０から複数の種類のデータを読み出し、所定の処理部にデータを出力するデータ処理プロセッサ１０と、を備えた情報処理装置１による情報処理方法であって、データ処理プロセッサ１０は、読み出しデータに係るキャッシュ制御の要否情報及び読み出し要求する処理部に応じたキャッシュＩＤを設定するインターフェース制御ステップを実行し、補助記憶装置４０のメモリコントローラ４６は、データ処理プロセッサ１０からのリードコマンドに含まれるキャッシュ制御の要否情報及びキャッシュＩＤに基づいて補助記憶装置４０から読み出したデータを一時的に記憶する一時記憶部４４の一時記憶領域を選択するように制御するステップを実行したことを特徴とする。
本態様によれば、データ処理プロセッサ１０は、読み出しデータに係るキャッシュ制御の要否情報及び読み出し要求する処理部に応じたキャッシュＩＤを設定する。補助記憶装置４０のメモリコントローラ４６は、データ処理プロセッサ１０からのリードコマンドに含まれるキャッシュ制御の要否情報及びキャッシュＩＤに基づいて補助記憶装置４０から読み出したデータを一時的に記憶する一時記憶部４４の一時記憶領域を選択するように制御したので、リードデータの要求元に関連した各種データ（画像データ、音声データ、発光データ、他データ）のうち、特定のデータのみが一時記憶部を占めてしまうことを回避することにある。

１…情報処理装置、２…上位ＣＰＵ、１０…データ処理プロセッサ、１２…ＣＰＵ、１４…画像処理部、１６…表示出力部、１８…サウンド処理部、２６…インターフェース制御部、２６ａ…要求データ量判定部、２６ｂ…セクターカウント設定部、２６ｃ…要求元／キャッシュ要否判定部、２６ｄ…キャッシュＩＤ設定部（ＣＣＨＩＤ設定部）、２６ｅ…修正リードコマンド生成部、２６ｆ…修正リードコマンド出力部、４０…補助記憶装置、４２…記憶部、４４…一時記憶部、４６…メモリコントローラ、６０…領域制御部、６０ａ…一時記憶部領域設定部、６０ｂ…キャッシュ制御部、６０ｃ…一時記憶部書き込み制御部、６０ｄ…キャッシュＩＤ設定部判定部、６０ｅ…キャッシュ要否判定部

Claims (4)

1. 複数のデータ種別に対応した複数の種類のデータを記憶する記憶部と、
   前記記憶部から読み出したデータを一時記憶領域に一時的に記憶する一時記憶部と、
   前記記憶部、及び前記一時記憶部を制御する制御部と、を備えた補助記憶装置と、
   上位ＣＰＵからの要求に基づいて、前記補助記憶装置から複数の種類のデータを読み出し、所定の処理部にデータを出力するデータ処理プロセッサと、を備えた情報処理装置であって、
   前記データ処理プロセッサは、読み出しデータに係るキャッシュ制御の要否情報及び読み出し要求する処理部に応じたキャッシュＩＤを設定するインターフェース制御部を備え、
   前記インターフェース制御部は、前記読み出し要求する複数の処理部のうちどれからの要求であるかを判定するとともに、当該要求がキャッシュ制御を必要としているか否かを判定する要求元／キャッシュ要否判定部を備え、
   前記補助記憶装置の制御部は、前記データ処理プロセッサからのリードコマンドに含まれる前記キャッシュ制御の要否情報及びキャッシュＩＤに基づいて前記補助記憶装置から読み出したデータを一時的に記憶する一時記憶部の一時記憶領域を選択するように制御したことを特徴とする情報処理装置。
2. 前記処理部は、画像処理部、サウンド処理部、発光処理部、及びＣＰＵであることを特徴とする請求項１記載の情報処理装置。
3. 前記補助記憶装置の制御部は、画像データとその他のデータとで区分けして２以上の一時記憶領域を前記一時記憶部に設けたことを特徴とする請求項１又は２記載の情報処理装置。
4. 複数のデータ種別に対応した複数の種類のデータを記憶する記憶部と、
   前記記憶部から読み出したデータを一時記憶領域に一時的に記憶する一時記憶部と、
   前記記憶部、及び前記一時記憶部を制御する制御部と、を備えた補助記憶装置と、
   上位ＣＰＵからの要求に基づいて、前記補助記憶装置から複数の種類のデータを読み出し、所定の処理部にデータを出力するデータ処理プロセッサと、を備えた情報処理装置による情報処理方法であって、
   前記データ処理プロセッサは、読み出しデータに係るキャッシュ制御の要否情報及び読み出し要求する処理部に応じたキャッシュＩＤを設定するインターフェース制御ステップを実行し、
   前記インターフェース制御ステップは、前記読み出し要求する複数の処理部のうちどれからの要求であるかを判定するとともに、当該要求がキャッシュ制御を必要としているか否かを判定する要求元／キャッシュ要否判定ステップを実行し、
   前記補助記憶装置の制御部は、前記データ処理プロセッサからのリードコマンドに含まれる前記キャッシュ制御の要否情報及びキャッシュＩＤに基づいて前記補助記憶装置から読み出したデータを一時的に記憶する一時記憶部の一時記憶領域を選択するように制御するステップを実行したことを特徴とする情報処理方法。

Images